JPH08335634A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH08335634A JPH08335634A JP14204495A JP14204495A JPH08335634A JP H08335634 A JPH08335634 A JP H08335634A JP 14204495 A JP14204495 A JP 14204495A JP 14204495 A JP14204495 A JP 14204495A JP H08335634 A JPH08335634 A JP H08335634A
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- insulating film
- interlayer insulating
- resist layer
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】配線埋込み溝の形成時にコンタクトホ−ルの形
状変化と導電体のエッチングを防止する半導体装置の製
造方法を提供する。 【構成】本発明の半導体装置の製造方法は、導電体１上
に層間絶縁膜２を堆積し、層間膜２上に形成されたコン
タクトホ−ルのパタ−ンを有するレジスト層５をマスク
として層間膜２を開口して導電体１を露出し、レジスト
層５を除去し、コンタクトホ−ル３と層間膜２上に、層
間膜２のエッチングに対して選択比１／２以下を有する
有機化合物８を塗布し、有機化合物８をホ−ル３内のみ
に残存させ層間膜２の表面から除去し、有機化合物８が
残存したホ−ル３を含む層間膜２上に形成された埋め込
み配線溝のパタ−ンを有するレジスト層６をマスクとし
て層間膜２を所定の深さまでエッチングし、ホ−ル３内
に残存する有機化合物８とレジスト層６を同時に除去
し、ホ−ル３と配線溝内に導電体材料を堆積する。
状変化と導電体のエッチングを防止する半導体装置の製
造方法を提供する。 【構成】本発明の半導体装置の製造方法は、導電体１上
に層間絶縁膜２を堆積し、層間膜２上に形成されたコン
タクトホ−ルのパタ−ンを有するレジスト層５をマスク
として層間膜２を開口して導電体１を露出し、レジスト
層５を除去し、コンタクトホ−ル３と層間膜２上に、層
間膜２のエッチングに対して選択比１／２以下を有する
有機化合物８を塗布し、有機化合物８をホ−ル３内のみ
に残存させ層間膜２の表面から除去し、有機化合物８が
残存したホ−ル３を含む層間膜２上に形成された埋め込
み配線溝のパタ−ンを有するレジスト層６をマスクとし
て層間膜２を所定の深さまでエッチングし、ホ−ル３内
に残存する有機化合物８とレジスト層６を同時に除去
し、ホ−ル３と配線溝内に導電体材料を堆積する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の多層配線
を形成する方法の１つである埋め込み配線技術に関する
もので、とくに配線埋め込み溝を層間絶縁膜に形成する
半導体装置の製造方法に関する。
を形成する方法の１つである埋め込み配線技術に関する
もので、とくに配線埋め込み溝を層間絶縁膜に形成する
半導体装置の製造方法に関する。
【０００２】
【従来の技術】半導体装置の高集積化に伴い、半導体素
子間を接続する配線技術もまた、さまざまな問題に直面
している。図２は層間絶縁膜２により分離された導電体
１および導電体４をコンタクト３ａにより接続する部分
の上面図である。従来、最も一般的に用いられているコ
ンタクトおよび配線の製造方法を図３を用いて説明す
る。図３は図２のＡ−Ａ´断面図である。例えば基板上
の拡散層、あるいはポリシリコンなどの第１の導電体１
上に層間絶縁膜２を堆積し、その上に塗布された第１の
レジスト層５にコンタクトのパタ−ンを露光して食刻す
る（図３の（ａ））。このパタ−ニングされたレジスト
層５をマスクとして層間絶縁膜２をエッチングし第１の
導電体１を露出させた後、レジスト層を除去し、コンタ
クトホ−ル３を形成する（図３の（ｂ））。その後、例
えばＡｌ系金属などの第２の導電体９を堆積し、その上
に塗布された第２のレジスト層６に配線のパタ−ンを食
刻する（図３の（ｃ））。このパタ−ニングされたレジ
スト層６をマスクとして第２の導電体９をエッチングし
て配線４が完成する（図３の（ｄ））。
子間を接続する配線技術もまた、さまざまな問題に直面
している。図２は層間絶縁膜２により分離された導電体
１および導電体４をコンタクト３ａにより接続する部分
の上面図である。従来、最も一般的に用いられているコ
ンタクトおよび配線の製造方法を図３を用いて説明す
る。図３は図２のＡ−Ａ´断面図である。例えば基板上
の拡散層、あるいはポリシリコンなどの第１の導電体１
上に層間絶縁膜２を堆積し、その上に塗布された第１の
レジスト層５にコンタクトのパタ−ンを露光して食刻す
る（図３の（ａ））。このパタ−ニングされたレジスト
層５をマスクとして層間絶縁膜２をエッチングし第１の
導電体１を露出させた後、レジスト層を除去し、コンタ
クトホ−ル３を形成する（図３の（ｂ））。その後、例
えばＡｌ系金属などの第２の導電体９を堆積し、その上
に塗布された第２のレジスト層６に配線のパタ−ンを食
刻する（図３の（ｃ））。このパタ−ニングされたレジ
スト層６をマスクとして第２の導電体９をエッチングし
て配線４が完成する（図３の（ｄ））。
【０００３】しかし、半導体装置の高集積化に伴い、半
導体素子の集積密度を高くするために素子の微細化と共
に配線が多層化され、層間絶縁膜の平坦化が充分になさ
れず、表面の高低差はますます増大する傾向にある。こ
のため、配線パタ−ンの露光時に、この高低差による解
像度の劣化あるいは位置合わせ精度の劣化という問題が
生じる。また、コンタクトホ−ルの高さに対する幅の比
（アスペクト比）の増大により、配線のためにＡｌなど
の金属を堆積した時に、図３の（ｄ）に１０で示すよう
にこのコンタクトホ−ル内に充分に金属が堆積されず、
コンタクト抵抗の増大や、配線の断線という問題も招い
てしまう。
導体素子の集積密度を高くするために素子の微細化と共
に配線が多層化され、層間絶縁膜の平坦化が充分になさ
れず、表面の高低差はますます増大する傾向にある。こ
のため、配線パタ−ンの露光時に、この高低差による解
像度の劣化あるいは位置合わせ精度の劣化という問題が
生じる。また、コンタクトホ−ルの高さに対する幅の比
（アスペクト比）の増大により、配線のためにＡｌなど
の金属を堆積した時に、図３の（ｄ）に１０で示すよう
にこのコンタクトホ−ル内に充分に金属が堆積されず、
コンタクト抵抗の増大や、配線の断線という問題も招い
てしまう。
【０００４】上述の問題を解決するために図４に示す製
造方法がある。これは配線による高低差の低減とコンタ
クトホ−ルのアスペクト比の低減を目的として、配線を
配線溝内に埋め込む方法である。前述の製造方法と同様
に導電体１上の層間絶縁膜２にコンタクトホ−ル３を開
口し、導電体１を露出する。この後第２のレジスト層６
をコンタクトホ−ル３と層間絶縁膜２上に塗布し、配線
溝のパタ−ンを露光し、食刻する（図４の（ｂ））。こ
のパタ−ニングされたレジスト層６をマスクとして、層
間絶縁膜２をエッチングし、配線溝を形成する。さらに
配線金属膜９をコンタクトホ−ル３、配線溝、および層
間絶縁膜２上に堆積し（図４の（ｃ））、この金属膜９
がコンタクトホ−ル３と配線溝内にのみ残存するように
エッチングし埋め込み配線が完成する（図４の
（ｄ））。
造方法がある。これは配線による高低差の低減とコンタ
クトホ−ルのアスペクト比の低減を目的として、配線を
配線溝内に埋め込む方法である。前述の製造方法と同様
に導電体１上の層間絶縁膜２にコンタクトホ−ル３を開
口し、導電体１を露出する。この後第２のレジスト層６
をコンタクトホ−ル３と層間絶縁膜２上に塗布し、配線
溝のパタ−ンを露光し、食刻する（図４の（ｂ））。こ
のパタ−ニングされたレジスト層６をマスクとして、層
間絶縁膜２をエッチングし、配線溝を形成する。さらに
配線金属膜９をコンタクトホ−ル３、配線溝、および層
間絶縁膜２上に堆積し（図４の（ｃ））、この金属膜９
がコンタクトホ−ル３と配線溝内にのみ残存するように
エッチングし埋め込み配線が完成する（図４の
（ｄ））。
【０００５】図３（ｄ）と図４（ｄ）を比較すればわか
るように、第２の方法によれば配線が完成した後の表面
の断差がなくなり、その後の層間膜平坦化工程が容易に
なる。また、図３（ｃ）のように配線金属を堆積する前
にコンタクトホ−ルの上部を拡げることができるため、
金属がコンタクトホ−ルの内部に堆積されやすい形状に
改善されている。
るように、第２の方法によれば配線が完成した後の表面
の断差がなくなり、その後の層間膜平坦化工程が容易に
なる。また、図３（ｃ）のように配線金属を堆積する前
にコンタクトホ−ルの上部を拡げることができるため、
金属がコンタクトホ−ルの内部に堆積されやすい形状に
改善されている。
【０００６】
【発明が解決しようとする課題】しかし、このような従
来の埋め込み配線の製造方法においては、レジスト層６
をマスクとして層間絶縁膜２をエッチングし配線溝を形
成する時に、コンタクトホ−ル３内において露出してい
る第１の導電体も同時にエッチングされてしまう。この
ため第１の導電体がコンタクトホ−ル内においてエッチ
ングされて一部が失われ、あるいはエッチングによリ第
１の導電体の構造が変化するようなダメ−ジを受け、コ
ンタクト抵抗が増加したり、拡散層の場合にはリ−ク電
流が増加するといった問題がある。
来の埋め込み配線の製造方法においては、レジスト層６
をマスクとして層間絶縁膜２をエッチングし配線溝を形
成する時に、コンタクトホ−ル３内において露出してい
る第１の導電体も同時にエッチングされてしまう。この
ため第１の導電体がコンタクトホ−ル内においてエッチ
ングされて一部が失われ、あるいはエッチングによリ第
１の導電体の構造が変化するようなダメ−ジを受け、コ
ンタクト抵抗が増加したり、拡散層の場合にはリ−ク電
流が増加するといった問題がある。
【０００７】また、このような問題点を回避するために
は、配線溝を形成する時の層間絶縁膜のエッチングレ−
トを第１の導電体のエッチングレ−トに比べて非常に高
く設定する必要があり、このような第１の導電体に対す
る高い選択比と、さらにレジスト層に対する高い選択比
と、好ましい形状に加工できるエッチング条件を見出だ
すことは非常に困難である。
は、配線溝を形成する時の層間絶縁膜のエッチングレ−
トを第１の導電体のエッチングレ−トに比べて非常に高
く設定する必要があり、このような第１の導電体に対す
る高い選択比と、さらにレジスト層に対する高い選択比
と、好ましい形状に加工できるエッチング条件を見出だ
すことは非常に困難である。
【０００８】さらに、配線溝を形成する時にエッチング
の反応種がコンタクトホ−ル３内に侵入し、コンタクト
ホ−ル３の側壁面が横方向にエッチングされてコンタク
トの面積が増加し、素子の微細化の障害となる。また、
コンタクトホ−ル３の形状が歪み、例えば側壁の底面に
近い側が上方より多く横方向にエッチングされ、Ａｌな
どの金属がコンタクトホ−ル３内に充分に堆積されない
といった問題が生じる。
の反応種がコンタクトホ−ル３内に侵入し、コンタクト
ホ−ル３の側壁面が横方向にエッチングされてコンタク
トの面積が増加し、素子の微細化の障害となる。また、
コンタクトホ−ル３の形状が歪み、例えば側壁の底面に
近い側が上方より多く横方向にエッチングされ、Ａｌな
どの金属がコンタクトホ−ル３内に充分に堆積されない
といった問題が生じる。
【０００９】本発明の目的は、埋め込み配線の製造方法
において、コンタクトホ−ル内の第１の導電体のエッチ
ングとコンタクトホ−ルの形状変化とを防止することが
でき、コンタクトの特性向上と、埋め込み配線の高品質
化を図ることができる半導体装置の製造方法を提供する
ことである。
において、コンタクトホ−ル内の第１の導電体のエッチ
ングとコンタクトホ−ルの形状変化とを防止することが
でき、コンタクトの特性向上と、埋め込み配線の高品質
化を図ることができる半導体装置の製造方法を提供する
ことである。
【００１０】
【課題を解決するための手段】上記課題を解決し目的を
達成するために、本発明の半導体装置の製造方法は、第
１の導電体上に層間絶縁膜を堆積する工程と、前記層間
絶縁膜上にコンタクトホ−ルのパタ−ンを有する第１の
レジスト層を形成する工程と、この第１のレジスト層を
マスクとして前記層間絶縁膜を開口し前記第１の導電体
を露出させてコンタクトホ−ルを形成す工程と、前記第
１のレジスト層を除去する工程と、前記コンタクトホ−
ルと前記層間絶縁膜上に有機化合物を塗布して前記コン
タクトホ−ルを有機化合物で満たす工程と、前記有機化
合物を前記コンタクトホ−ル内のみに残存させて前記層
間絶縁膜の表面から除去する工程と、前記有機化合物が
残存した前記コンタクトホ−ルを含む前記層間絶縁膜上
に埋め込み配線溝のパタ−ンを有する第２のレジスト層
を形成する工程と、この形成された第２のレジスト層を
マスクとして前記層間絶縁膜を前記層間絶縁膜の所定の
深さまでエッチングする工程と、前記コンタクトホ−ル
内に残存する有機化合物と前記第２のレジスト層を同時
に除去する工程と、有機化合物の除去されたコンタクト
ホ−ルとエッチングされた配線溝内に導電体材料を堆積
する工程とを具備し、前記有機化合物は前記第２のレジ
スト層をマスクとした層間絶縁膜のエッチングに対して
エッチング選択比が１／２以下であることを特徴とす
る。
達成するために、本発明の半導体装置の製造方法は、第
１の導電体上に層間絶縁膜を堆積する工程と、前記層間
絶縁膜上にコンタクトホ−ルのパタ−ンを有する第１の
レジスト層を形成する工程と、この第１のレジスト層を
マスクとして前記層間絶縁膜を開口し前記第１の導電体
を露出させてコンタクトホ−ルを形成す工程と、前記第
１のレジスト層を除去する工程と、前記コンタクトホ−
ルと前記層間絶縁膜上に有機化合物を塗布して前記コン
タクトホ−ルを有機化合物で満たす工程と、前記有機化
合物を前記コンタクトホ−ル内のみに残存させて前記層
間絶縁膜の表面から除去する工程と、前記有機化合物が
残存した前記コンタクトホ−ルを含む前記層間絶縁膜上
に埋め込み配線溝のパタ−ンを有する第２のレジスト層
を形成する工程と、この形成された第２のレジスト層を
マスクとして前記層間絶縁膜を前記層間絶縁膜の所定の
深さまでエッチングする工程と、前記コンタクトホ−ル
内に残存する有機化合物と前記第２のレジスト層を同時
に除去する工程と、有機化合物の除去されたコンタクト
ホ−ルとエッチングされた配線溝内に導電体材料を堆積
する工程とを具備し、前記有機化合物は前記第２のレジ
スト層をマスクとした層間絶縁膜のエッチングに対して
エッチング選択比が１／２以下であることを特徴とす
る。
【００１１】
【作用】本発明による半導体装置の製造方法では、コン
タクトホ−ル形成後、このコンタクトホ−ル内に有機膜
を残存させた状態で埋め込み配線溝を形成するためのエ
ッチングを行い、この有機膜はこのエッチングに対して
耐性を有するため、エッチングのための反応種がコンタ
クトホ−ル内に侵入することを抑制し、コンタクトホ−
ル内の第１の導電体のエッチングとコンタクトホ−ルの
形状変化とを防止することができ、コンタクトの特性向
上と、埋め込み配線の高品質化を図ることができる。
タクトホ−ル形成後、このコンタクトホ−ル内に有機膜
を残存させた状態で埋め込み配線溝を形成するためのエ
ッチングを行い、この有機膜はこのエッチングに対して
耐性を有するため、エッチングのための反応種がコンタ
クトホ−ル内に侵入することを抑制し、コンタクトホ−
ル内の第１の導電体のエッチングとコンタクトホ−ルの
形状変化とを防止することができ、コンタクトの特性向
上と、埋め込み配線の高品質化を図ることができる。
【００１２】
【実施例】以下、本発明の実施例について図面を参照し
て説明する。図１は埋め込み配線製造の各工程における
図２のＡ−Ａ´断面図である。例えば基板上の拡散層、
ポリシリコン、あるいは多層配線における各配線層など
の第１の導電体１上に層間絶縁膜２を堆積し、その上に
塗布された第１のレジスト層５にコンタクトのパタ−ン
を露光して食刻する（図１の（ａ））。このパタ−ニン
グされたレジスト層５をマスクとして層間絶縁膜２をエ
ッチングし第１の導電体１を露出させた後、レジスト層
を除去し、コンタクトホ−ル３を形成する（図１の
（ｂ））。この後、従来と異なり本実施例では、例えば
ノボラック樹脂と有機溶剤の混合物等の液体状の有機膜
８をコンタクトホ−ル３と層間絶縁膜２上に塗布し（図
１の（ｃ））、反応性イオンエッチングまたは酸素プラ
ズマ中での灰化などにより全面エッチングを行い、この
有機膜８をコンタクトホ−ル３内にのみ残存させる（図
１の（ｄ））。この状態で第２のレジスト層６をコンタ
クトホ−ル３に埋め込まれた有機膜８と層間絶縁膜２上
に塗布し配線溝のパタ−ンを露光し、食刻する（図１の
（ｅ））。このパタ−ニングされたレジスト層６をマス
クとして、層間絶縁膜２をエッチングし、配線溝７を形
成する（図１の（ｆ））。この後、パタ−ニングされた
レジスト層６とコンタクトホ−ル３に埋め込まれた有機
膜８を、酸素プラズマ中の灰化およびレジスト層除去用
のエッチング液により同時に除去する（図１の
（ｇ））。この後は従来と同様に、配線金属膜９をコン
タクトホ−ル３、配線溝７、および層間絶縁膜２上に堆
積し、この金属膜９がコンタクトホ−ル３と配線溝７内
にのみ残存するように、例えばＣＭＰ（ケミカルメカニ
カルポリッシング）等の埋め込み用研磨によりエッチン
グを行い、埋め込み配線４が完成する（図１の
（ｈ））。
て説明する。図１は埋め込み配線製造の各工程における
図２のＡ−Ａ´断面図である。例えば基板上の拡散層、
ポリシリコン、あるいは多層配線における各配線層など
の第１の導電体１上に層間絶縁膜２を堆積し、その上に
塗布された第１のレジスト層５にコンタクトのパタ−ン
を露光して食刻する（図１の（ａ））。このパタ−ニン
グされたレジスト層５をマスクとして層間絶縁膜２をエ
ッチングし第１の導電体１を露出させた後、レジスト層
を除去し、コンタクトホ−ル３を形成する（図１の
（ｂ））。この後、従来と異なり本実施例では、例えば
ノボラック樹脂と有機溶剤の混合物等の液体状の有機膜
８をコンタクトホ−ル３と層間絶縁膜２上に塗布し（図
１の（ｃ））、反応性イオンエッチングまたは酸素プラ
ズマ中での灰化などにより全面エッチングを行い、この
有機膜８をコンタクトホ−ル３内にのみ残存させる（図
１の（ｄ））。この状態で第２のレジスト層６をコンタ
クトホ−ル３に埋め込まれた有機膜８と層間絶縁膜２上
に塗布し配線溝のパタ−ンを露光し、食刻する（図１の
（ｅ））。このパタ−ニングされたレジスト層６をマス
クとして、層間絶縁膜２をエッチングし、配線溝７を形
成する（図１の（ｆ））。この後、パタ−ニングされた
レジスト層６とコンタクトホ−ル３に埋め込まれた有機
膜８を、酸素プラズマ中の灰化およびレジスト層除去用
のエッチング液により同時に除去する（図１の
（ｇ））。この後は従来と同様に、配線金属膜９をコン
タクトホ−ル３、配線溝７、および層間絶縁膜２上に堆
積し、この金属膜９がコンタクトホ−ル３と配線溝７内
にのみ残存するように、例えばＣＭＰ（ケミカルメカニ
カルポリッシング）等の埋め込み用研磨によりエッチン
グを行い、埋め込み配線４が完成する（図１の
（ｈ））。
【００１３】ここで、有機膜８としてノボラック樹脂と
有機溶剤の混合物を用いたが、第２のレジスト層６をマ
スクとした層間絶縁膜２のエッチングに対してエッチン
グレ−トが１／２以下を有するものであれば、どのよう
な物質でも構わない。ただし、層間絶縁膜２のエッチン
グに対してエッチング選択比１／２以下を有する必要が
あるということ、およびその後レジスト層６と同時に除
去することができるということの２点より、レジスト材
もしくはレジストと同質の材料を使用することが望まし
い。
有機溶剤の混合物を用いたが、第２のレジスト層６をマ
スクとした層間絶縁膜２のエッチングに対してエッチン
グレ−トが１／２以下を有するものであれば、どのよう
な物質でも構わない。ただし、層間絶縁膜２のエッチン
グに対してエッチング選択比１／２以下を有する必要が
あるということ、およびその後レジスト層６と同時に除
去することができるということの２点より、レジスト材
もしくはレジストと同質の材料を使用することが望まし
い。
【００１４】本実施例による埋め込み配線の製造方法で
は、埋め込み配線溝を形成するためのエッチングを行う
時に、すでに開口されているコンタクトの内部が液体状
の有機膜により埋め込まれているため、配線溝を形成す
るエッチングのための反応種がコンタクトホ−ルの内部
に侵入することを防止することができる。このため、コ
ンタクトの内部の第１の導電体がエッチングされたり、
エッチングによリ第１の導電体がダメ−ジを受けること
に起因するコンタクトの抵抗増加を抑制することができ
る。また、コンタクトが横方向にもエッチングされ、面
積が増大するために素子の微細化が妨げられるという問
題を解決することができる。さらにコンタクトホ−ルの
形状が変化し、Ａｌ等の金属がコンタクトホ−ル内に充
分に堆積されないことに起因するコンタクト抵抗の増大
を抑制することができる。
は、埋め込み配線溝を形成するためのエッチングを行う
時に、すでに開口されているコンタクトの内部が液体状
の有機膜により埋め込まれているため、配線溝を形成す
るエッチングのための反応種がコンタクトホ−ルの内部
に侵入することを防止することができる。このため、コ
ンタクトの内部の第１の導電体がエッチングされたり、
エッチングによリ第１の導電体がダメ−ジを受けること
に起因するコンタクトの抵抗増加を抑制することができ
る。また、コンタクトが横方向にもエッチングされ、面
積が増大するために素子の微細化が妨げられるという問
題を解決することができる。さらにコンタクトホ−ルの
形状が変化し、Ａｌ等の金属がコンタクトホ−ル内に充
分に堆積されないことに起因するコンタクト抵抗の増大
を抑制することができる。
【００１５】本発明による埋め込み配線の製造方法で
は、コンタクトホ−ルに埋め込んだ有機膜８はレジスト
層６と共に除去することができるため、有機膜の埋め込
み工程のみを追加すればよく、わずかな工程変更でコン
タクト特性の大幅な向上を図ることができる。
は、コンタクトホ−ルに埋め込んだ有機膜８はレジスト
層６と共に除去することができるため、有機膜の埋め込
み工程のみを追加すればよく、わずかな工程変更でコン
タクト特性の大幅な向上を図ることができる。
【００１６】さらに、本実施例による埋め込み配線の製
造方法では、埋め込み配線溝を形成するためのエッチン
グを行う時に、すでに開口されているコンタクトの内部
が液体状の有機膜により埋め込まれているため、エッチ
ングの条件を設定する時に第１の導電体のエッチングレ
−トを考慮する必要がないので、エッチング条件を容易
に設定することが可能である。また、同様に第１の導電
体のエッチングレ−トを考慮する必要がないので、エッ
チングのウェハ面内のばらつきを低減するためのオ−バ
−エッチングを充分に行うことができ、プロセスマ−ジ
ンが向上し、均一性に優れたコンタクト特性を得ること
が可能である。
造方法では、埋め込み配線溝を形成するためのエッチン
グを行う時に、すでに開口されているコンタクトの内部
が液体状の有機膜により埋め込まれているため、エッチ
ングの条件を設定する時に第１の導電体のエッチングレ
−トを考慮する必要がないので、エッチング条件を容易
に設定することが可能である。また、同様に第１の導電
体のエッチングレ−トを考慮する必要がないので、エッ
チングのウェハ面内のばらつきを低減するためのオ−バ
−エッチングを充分に行うことができ、プロセスマ−ジ
ンが向上し、均一性に優れたコンタクト特性を得ること
が可能である。
【００１７】
【発明の効果】以上のように本発明による半導体装置の
製造方法によれば、わずかな工程変更で、コンタクトホ
−ル内における第１の導電体のエッチングとコンタクト
の形状変化を抑制し、コンタクトの特性向上と、埋め込
み配線の高品質化を図る半導体装置の製造方法を提供す
ることができる。
製造方法によれば、わずかな工程変更で、コンタクトホ
−ル内における第１の導電体のエッチングとコンタクト
の形状変化を抑制し、コンタクトの特性向上と、埋め込
み配線の高品質化を図る半導体装置の製造方法を提供す
ることができる。
【図１】本発明の半導体装置の製造方法を示す断面図。
【図２】本発明の実施例によるコンタクトの上面図。
【図３】従来の半導体装置の製造方法を示す断面図。
【図４】従来の半導体装置の製造方法を示す断面図。
１…第１の導電体、２…層間絶縁膜、３…コンタクトホ
−ル、３ａ…コンタクト、４…金属配線、５、６…レジ
スト層、７…配線溝、８…有機膜、９…金属膜、１０…
金属膜の空間部
−ル、３ａ…コンタクト、４…金属配線、５、６…レジ
スト層、７…配線溝、８…有機膜、９…金属膜、１０…
金属膜の空間部
Claims (2)
- 【請求項１】 第１の導電体上に層間絶縁膜を堆積する
工程と、前記層間絶縁膜上にコンタクトホ−ルのパタ−
ンを有する第１のレジスト層を形成する工程と、この第
１のレジスト層をマスクとして前記層間絶縁膜を開口し
前記第１の導電体を露出させてコンタクトホ−ルを形成
する工程と、前記第１のレジスト層を除去する工程と、
前記コンタクトホ−ルと前記層間絶縁膜上に有機化合物
を塗布して前記コンタクトホ−ルを有機化合物で満たす
工程と、前記有機化合物を前記コンタクトホ−ル内のみ
に残存させて前記層間絶縁膜の表面から除去する工程
と、前記有機化合物が残存した前記コンタクトホ−ルを
含む前記層間絶縁膜上に埋め込み配線溝のパタ−ンを有
する第２のレジスト層を形成する工程と、この形成され
た第２のレジスト層をマスクとして前記層間絶縁膜を前
記層間絶縁膜の所定の深さまでエッチングする工程と、
前記コンタクトホ−ル内に残存する有機化合物と前記第
２のレジスト層を同時に除去する工程と、有機化合物の
除去されたコンタクトホ−ルとエッチングされた配線溝
内に導電体材料を堆積する工程とを具備し、前記有機化
合物は前記第２のレジスト層をマスクとした層間絶縁膜
のエッチングに対してエッチング選択比が１／２以下で
あることを特徴とする半導体装置の製造方法。 - 【請求項２】 前記有機化合物はノボラック樹脂と有機
溶剤の混合物またはレジスト材であることを特徴とする
前記請求項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14204495A JPH08335634A (ja) | 1995-06-08 | 1995-06-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14204495A JPH08335634A (ja) | 1995-06-08 | 1995-06-08 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08335634A true JPH08335634A (ja) | 1996-12-17 |
Family
ID=15306093
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14204495A Pending JPH08335634A (ja) | 1995-06-08 | 1995-06-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08335634A (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990052529A (ko) * | 1997-12-22 | 1999-07-15 | 윤종용 | 반도체소자의 도전 라인 형성방법 |
| US6228755B1 (en) | 1998-09-11 | 2001-05-08 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device, and manufacturing method therefor |
| US6316836B1 (en) | 1998-05-27 | 2001-11-13 | Nec Corporation | Semiconductor device interconnection structure |
| US6359329B1 (en) | 1998-09-04 | 2002-03-19 | Nec Corporation | Embedded wiring structure and method for forming the same |
| JP2002343860A (ja) * | 2001-05-17 | 2002-11-29 | Tokyo Ohka Kogyo Co Ltd | 保護膜形成用材料 |
| US6548900B1 (en) | 1999-04-27 | 2003-04-15 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and fabrication method thereof |
| JP2003528442A (ja) * | 1999-06-30 | 2003-09-24 | インテル・コーポレーション | デュアル・ダマシン処理中に下層の配線層を保護する方法 |
| WO2003081665A1 (fr) * | 2002-03-22 | 2003-10-02 | Sony Corporation | Procede de production de dispositif semi-conducteur et dispositif semi-conducteur |
| KR100480573B1 (ko) * | 1997-11-17 | 2005-09-30 | 삼성전자주식회사 | 반도체메모리소자의비트라인형성방법 |
| KR100578223B1 (ko) * | 1999-06-28 | 2006-05-12 | 주식회사 하이닉스반도체 | 반도체소자의 듀얼대머신 형성방법 |
| JP2006128543A (ja) * | 2004-11-01 | 2006-05-18 | Nec Electronics Corp | 電子デバイスの製造方法 |
| JP2007059666A (ja) * | 2005-08-25 | 2007-03-08 | Tokyo Electron Ltd | 半導体装置の製造方法、半導体装置の製造装置、制御プログラム及びコンピュータ記憶媒体 |
| JP2007508697A (ja) * | 2003-10-08 | 2007-04-05 | ラム リサーチ コーポレーション | 一酸化二窒素を使用したエッチバック方法 |
| JP2008306207A (ja) * | 2008-08-06 | 2008-12-18 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| JP2009200521A (ja) * | 2009-05-08 | 2009-09-03 | Renesas Technology Corp | 半導体デバイスの製造方法 |
-
1995
- 1995-06-08 JP JP14204495A patent/JPH08335634A/ja active Pending
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100480573B1 (ko) * | 1997-11-17 | 2005-09-30 | 삼성전자주식회사 | 반도체메모리소자의비트라인형성방법 |
| KR19990052529A (ko) * | 1997-12-22 | 1999-07-15 | 윤종용 | 반도체소자의 도전 라인 형성방법 |
| US6316836B1 (en) | 1998-05-27 | 2001-11-13 | Nec Corporation | Semiconductor device interconnection structure |
| US6359329B1 (en) | 1998-09-04 | 2002-03-19 | Nec Corporation | Embedded wiring structure and method for forming the same |
| US6228755B1 (en) | 1998-09-11 | 2001-05-08 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device, and manufacturing method therefor |
| US6548900B1 (en) | 1999-04-27 | 2003-04-15 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and fabrication method thereof |
| KR100578223B1 (ko) * | 1999-06-28 | 2006-05-12 | 주식회사 하이닉스반도체 | 반도체소자의 듀얼대머신 형성방법 |
| JP2003528442A (ja) * | 1999-06-30 | 2003-09-24 | インテル・コーポレーション | デュアル・ダマシン処理中に下層の配線層を保護する方法 |
| JP4675534B2 (ja) * | 1999-06-30 | 2011-04-27 | インテル・コーポレーション | デュアル・ダマシン処理中に下層の配線層を保護する方法 |
| JP2002343860A (ja) * | 2001-05-17 | 2002-11-29 | Tokyo Ohka Kogyo Co Ltd | 保護膜形成用材料 |
| WO2003081665A1 (fr) * | 2002-03-22 | 2003-10-02 | Sony Corporation | Procede de production de dispositif semi-conducteur et dispositif semi-conducteur |
| JP2007508697A (ja) * | 2003-10-08 | 2007-04-05 | ラム リサーチ コーポレーション | 一酸化二窒素を使用したエッチバック方法 |
| JP2006128543A (ja) * | 2004-11-01 | 2006-05-18 | Nec Electronics Corp | 電子デバイスの製造方法 |
| JP2007059666A (ja) * | 2005-08-25 | 2007-03-08 | Tokyo Electron Ltd | 半導体装置の製造方法、半導体装置の製造装置、制御プログラム及びコンピュータ記憶媒体 |
| JP2008306207A (ja) * | 2008-08-06 | 2008-12-18 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| JP2009200521A (ja) * | 2009-05-08 | 2009-09-03 | Renesas Technology Corp | 半導体デバイスの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6033980A (en) | Method of forming submicron contacts and vias in an integrated circuit | |
| US5002902A (en) | Method for fabricating a semiconductor device including the step of forming an alignment mark | |
| US4461672A (en) | Process for etching tapered vias in silicon dioxide | |
| JP4057083B2 (ja) | 半導体集積回路の製造方法 | |
| JPH11330245A (ja) | 半導体装置のコンタクト形成方法 | |
| JPH08335634A (ja) | 半導体装置の製造方法 | |
| US6008121A (en) | Etching high aspect contact holes in solid state devices | |
| KR0180287B1 (ko) | 반도체장치의 배선구조 및 그의 제조방법 | |
| US6204096B1 (en) | Method for reducing critical dimension of dual damascene process using spin-on-glass process | |
| JPH0669351A (ja) | 多層金属配線構造のコンタクトの製造方法 | |
| US5763324A (en) | Method of manufacturing a semiconductor device with improved uniformity of buried conductor in contact holes | |
| US20020048902A1 (en) | Method for forming overlay verniers for semiconductor devices | |
| KR100278995B1 (ko) | 반도체장치의 비어홀 형성방법 | |
| KR100338605B1 (ko) | 반도체디바이스의콘택홀형성방법 | |
| JPH1012868A (ja) | 半導体装置及びその製造方法 | |
| JP2001148423A (ja) | 半導体装置の製造方法 | |
| JPH08288385A (ja) | 半導体装置の製造方法 | |
| KR920010126B1 (ko) | 반도체 소자의 다층금속배선 공정방법 | |
| KR100324022B1 (ko) | 반도체소자의금속전도선형성방법 | |
| KR100273244B1 (ko) | 반도체소자의분리영역제조방법 | |
| KR0134108B1 (ko) | 반도체 소자의 제조방법 | |
| KR0148326B1 (ko) | 반도체 소자의 제조방법 | |
| KR100780616B1 (ko) | 반도체 소자의 제조 방법 | |
| KR19990060819A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JP2000003883A (ja) | 半導体装置の製造方法 |