JP2009200521A - 半導体デバイスの製造方法 - Google Patents
半導体デバイスの製造方法 Download PDFInfo
- Publication number
- JP2009200521A JP2009200521A JP2009113316A JP2009113316A JP2009200521A JP 2009200521 A JP2009200521 A JP 2009200521A JP 2009113316 A JP2009113316 A JP 2009113316A JP 2009113316 A JP2009113316 A JP 2009113316A JP 2009200521 A JP2009200521 A JP 2009200521A
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- via hole
- manufacturing
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】本発明は、下層配線層を損傷させず、その上部にデュアルダマシン構造の配線要素を形成する半導体デバイスの製造方法を提供することを目的とする。
【解決手段】下層配線上に絶縁物で構成され該下層配線の金属材料の拡散を防止する拡散防止膜を形成し、該拡散防止膜の上部に第1絶縁膜を形成し、該第1絶縁膜の上部にエッチングストッパ膜を形成し、該エッチングストッパ膜の上部に第2絶縁膜を形成し、該下層配線の上部に、該第2絶縁膜、該エッチングストッパ膜、および、該第1絶縁膜を貫通して該拡散防止膜を露出するビアホールを形成し、該ビアホールの内部に、そのビアホールの内壁を覆う有機層を形成し、該第2絶縁膜の所定部位をエッチングにより除去して配線溝を形成し、該配線溝底に露出した該エッチングストッパ膜および該ビアホール底に露出した該拡散防止膜を同時に除去する。
【選択図】図1
【解決手段】下層配線上に絶縁物で構成され該下層配線の金属材料の拡散を防止する拡散防止膜を形成し、該拡散防止膜の上部に第1絶縁膜を形成し、該第1絶縁膜の上部にエッチングストッパ膜を形成し、該エッチングストッパ膜の上部に第2絶縁膜を形成し、該下層配線の上部に、該第2絶縁膜、該エッチングストッパ膜、および、該第1絶縁膜を貫通して該拡散防止膜を露出するビアホールを形成し、該ビアホールの内部に、そのビアホールの内壁を覆う有機層を形成し、該第2絶縁膜の所定部位をエッチングにより除去して配線溝を形成し、該配線溝底に露出した該エッチングストッパ膜および該ビアホール底に露出した該拡散防止膜を同時に除去する。
【選択図】図1
Description
本発明は、半導体デバイスの製造方法に係り、特に、下層配線層の上部にデュアルダマシン構造の配線要素を備える半導体デバイスの製造方法に関する。
半導体デバイスの配線材料としては、銅などの比抵抗の小さな材質が用いられることがある。半導体デバイスにおいて、銅を用いた多層配線には、一般にデュアルダマシン構造、すなわち、層間絶縁膜にビアホールと配線溝とを形成した後に、それらに金属を埋め込んで配線を形成する構造が用いられる。
図13(A)〜図13(C)は、デュアルダマシン構造の配線を有する従来の半導体デバイスの製造方法を説明するための図を示す。従来の製造方法において、下層配線10は、シリコン基板上の所定部位に溝エッチングストッパ膜および第0絶縁膜を形成した後、写真製版およびエッチングにより、例えば銅により形成される。下層配線層10の上部には、第1シリコン窒化膜(Si3N4)12、第1シリコン酸化膜14、第2シリコン窒化膜(Si3N4)16、第2シリコン酸化膜18が順次形成される。更に、第2シリコン酸化膜18の上部に、ビアホール19に対応する部位に開口部を有する第1フォトレジスト20が形成される。
次に、第1フォトレジスト20をマスクとして、ビアホール19を開口するための異方性ドライエッチングが行われる。上記のエッチングは、ビアホール19の内部に第1シリコン窒化膜12が露出するまで行われる(図13(A))。エッチングの過程において、第1シリコン窒化膜12は、エッチングの進行を止めるストッパ膜として機能する。
ビアホール19を開口するためのエッチングが終了すると、第2シリコン酸化膜18の上部から第1フォトレジスト20が除去され、代わりに、配線溝に対応する部位に開口部を有する第2フォトレジスト22が形成される(図13(B))。
次に、第2フォトレジスト22をマスクとして、配線溝24を開口するための異方性ドライエッチングが行われる(図13(C))。上記のエッチングは、先ず、シリコン酸化膜を、シリコン窒化膜に対して大きな選択比で除去し得る条件で行われる。この際、第1および第2シリコン窒化膜12,16は、共にエッチングの進行を止めるためのストッパ膜として用いられる。次に、配線溝24の内部に露出した第2シリコン窒化膜16、および、ビアホール19の内部に露出している第1シリコン窒化膜12を除去するためのエッチングが行われる。これらの処理が適正に行われると、下層配線層10の表面を露出させるビアホール19と、ビアホール19と通じる配線溝24とが形成される。
しかし、第1シリコン窒化膜12は、配線溝24を形成するためのエッチングの実行中、ビアホール19の底部において常にエッチャントにさらされる(以下、その部位を「露出部」と称す)。また、その露出部は、製造条件のバラツキ等に起因して、ビアホール19を開口するためのエッチングの過程で多量にエッチングされることがある。このような状況下では、配線溝24を開口するためのエッチングの過程で、ビアホール19が第1シリコン窒化膜12を突き抜けて、下層配線層10の表面が露出することがある。この場合、以後エッチングが継続されることにより、図13(C)に示す如く、下層配線層10に損傷が生ずる。
また、従来の製造方法において、配線溝24を開口するためのエッチングは、上記の如くビアホール19の開口後に行われる。この場合、第2シリコン酸化膜14や第2シリコン窒化膜16は、ビアホール19の開口部付近において、他の部位に比して大きくエッチングの効果を受けやすい。このため、従来の製造方法によれば、配線溝24を開口するためのエッチングの過程で、第2シリコン窒化膜16に設けられた貫通孔(ビアホール19による孔)の径は拡大されやすい。
図14は、第2シリコン窒化膜16の貫通孔の径がエッチングの過程で拡大された場合に生ずる状態を示す。図14において、破線で示す形状は、第1および第2シリコン窒化膜12,16がストッパ膜として適正に機能した場合に得られる理想の状態を示す。図14において、下層配線層10は、理想状態のビアホール19の径とほぼ等しい幅を有している。また、下層配線層10は、その周囲にバリアメタル26の層を備えている。
配線溝24の形成過程で第2シリコン窒化膜16の貫通孔の径が拡大されると、ビアホール19の形状は、図14に示す如く、上端部の径が下端部の径に比して大きなテーパ形状となる。ビアホール19がテーパ状に形成されると、下層配線層14の側面がエッチャントにさらされ易くなる。この場合、エッチングの影響でバリアメタル26が損傷を受け、配線層の主金属とバリアメタル26とに膜剥がれが生じ易くなる。このように、従来の半導体デバイスの製造方法は、下層配線層10の上部にデュアルダマシン構造の配線要素を形成する際に、下層配線層10に種々の損傷を生じさせ易いという問題を有するものであった。
ところで、従来の半導体装置において配線層の主金属として用いられる銅は、アルミに比べて高い反射率を有している。従来の製造方法においては、ビアホール19を開口するための第1フォトレジスト20をパターニングする際(図13(A)参照)、および、配線溝24を形成するための第2フォトレジスト22をパターニングする際(図13(B)参照)に、それらの上方から光(例えばi線)を照射してフォトレジストを感光させる処理が行われる。フォトレジストは、その上部から照射された直接光と、フォトレジストを通過した後、基板側で反射して戻ってくる反射光とを受けて感光する。このため、フォトレジストの感光状態は、反射光の強度や、直接光と反射光との干渉状態等に大きな影響を受ける。
従来の半導体デバイスが用いるシリコン酸化膜やシリコン窒化膜は、一般に光を透過させる。このため、フォトレジストを通過した光の一部は、シリコン酸化膜やシリコン窒化膜を透過して、下層配線層10やシリコン基板の表面まで到達する。このため、下層配線層10の上部に塗布されたフォトレジストは、下層配線層10で生成された反射光を受光する。また、下層配線層10の形成されていない領域の上部に塗布されたフォトレジストは、下層配線層10の更に下層に位置するシリコン基板の表面で反射された反射光を受光する。
下層配線層10で反射された反射光がフォトレジストに到達するまでに通過する光路の長さ、および、シリコン基板の表面で反射された反射光がフォトレジストに到達するまでに通過する光路の長さは、光の反射面とフォトレジストとの間に介在する層間絶縁膜の膜厚のバラツキに応じて変動する。また、それらの光路差が変動すると、フォトレジストが受光する直接光と反射光の干渉状態が変化して、フォトレジストの感光状態にバラツキが生ずる。この点、従来の製造方法は、層間絶縁膜の膜厚のバラツキに起因して、第1および第2フォトレジスト20,22の寸法精度を悪化させ易いものであった。
更に、下層配線層10の主金属に反射率の高い銅等の金属が用いられる場合は、マスクを通過した光が下層配線層10によって強く反射されることにより、反射光に起因するハレーションが生ずることがある。従来の製造方法においては、第1フォトレジスト20のパターニング処理の際、および、第2フォトレジスト22のパターニングの際に、そのハレーションの影響でフォトレジストのパターン異常が生ずることがある。このように、従来の製造方法は、写真製版によりフォトレジストをパターニングする際に、反射光の影響でパターン精度を悪化させやすいという問題を有していた。
本発明は、上記のような課題を解決するためになされたもので、下層配線層を損傷させることなく、その上部にデュアルダマシン構造の配線要素を形成することのできる半導体デバイスの製造方法を提供することを第1の目的とする。また、本発明は、第1の目的を達成すると共に、反射光の影響を受けることなく精度良くフォトレジストをパターニングすることのできる半導体デバイスの製造方法を提供することを第2の目的とする。
本願の発明にかかる半導体デバイスの製造方法は、デュアルダマシン構造の配線要素を備える半導体デバイスの製造方法であって、下層配線上に絶縁物で構成され該下層配線の金属材料の拡散を防止するための拡散防止膜を形成するステップと、該拡散防止膜の上部に第1絶縁膜を形成するステップと、該第1絶縁膜の上部にエッチングストッパ膜を形成するステップと、該エッチングストッパ膜の上部に第2絶縁膜を形成するステップと、該下層配線の上部に、該第2絶縁膜、該エッチングストッパ膜、および、該第1絶縁膜を貫通して該拡散防止膜を露出するビアホールを形成するステップと、該ビアホールの内部に、そのビアホールの内壁を覆う有機層を形成するステップと、該有機層の形成後に、該第2絶縁膜の所定部位をエッチングにより除去して配線溝を形成するステップと、該配線溝底に露出した該エッチングストッパ膜および該ビアホール底に露出した該拡散防止膜を同時に除去するステップと、を備えたことを特徴とする。
ビアホールの内部に有機層が形成された後に配線溝を形成するためのエッチングが行われる。この場合、有機層が保護膜となるため、配線溝を形成するためのエッチングによって下層配線層が損傷を受けることがない。
有機層はエッチングストッパ膜の上部まで形成されている。この場合、配線溝を形成するためのエッチングの過程において、エッチングストッパ層の貫通孔(ビアホールによる孔)が有機層により保護される。従って、本発明によれば、ビアホールの上端の径が拡大されることによる下層配線層の損傷を防止することができる。
フォトレジストを用いることにより、簡単な工程で有機層を形成することができる。
有機反射防止剤を用いることにより、簡単な工程で有機層を形成することができる。また、本発明によれば、第2絶縁膜の上に有機反射防止膜を形成する場合には、有機反射防止膜を形成する際に、その工程と兼ねて有機層を容易に形成することができる。
下層配線層の主金属材を高融点金属膜で覆うことができる。高融点金属膜によれば、反射光のハレーションを防止することができる。従って、本発明によれば、写真製版の際に、ハレーションに影響されることなく、優れた寸法精度でフォトレジストをパターニングすることができる。
下層配線層の主金属材の上面のみを覆う高融点金属膜を簡単な工程で形成することができる。
下層配線層の主金属材の上面のみを覆う高融点金属膜を、簡単な工程で、下層配線用溝の内部に形成することができる。この場合、高融点金属膜の幅が下層配線層の幅からはみ出すことがないため、配線要素間のショートマージンを小さくすることができる。また、高融点金属膜の表面と、シリコン基板の表面とが平坦となるため、下層配線層の上部に形成する配線要素を容易に精度良く形成することができる。
下層配線層の主金属材を、0.5〜1.0の吸収率を有するシリコン窒化膜で覆うことができる。上記のシリコン窒化膜によれば、反射光のハレーションを防止することができる。従って、本発明によれば、写真製版の際に、ハレーションに影響されることなく、優れた寸法精度でフォトレジストをパターニングすることができる。
下層配線層の主金属材の上面のみを覆うように、0.5〜1.0の吸収率を有するシリコン窒化膜を簡単な工程で形成することができる。従って、本発明によれば、ハレーションを防止する機能を実現しつつ、配線容量を小さく抑制することができる。
下層配線層の主金属材の上面のみを覆うように、下層配線用溝の内部に0.5〜1.0の吸収率を有するシリコン窒化膜を、簡単な工程で形成することができる。この場合、シリコン窒化膜の表面と、シリコン基板の表面とが平坦となるため、下層配線層の上部に形成する配線要素を容易に精度良く形成することができる。
配線溝のエッチングの際にストッパ膜として機能するエッチングストッパ膜が、0.5〜1.0の吸収率を有するシリコン窒化膜で形成される。この場合、エッチングストッパ膜によって光の透過量が抑制されるため、ハレーションの影響を更に軽減することができる。
第2絶縁膜の表面に反射防止用高融点金属膜が形成される。この場合、反射防止用高融点金属膜の表面で効率良く光が反射されるため、反射光に光路差が生ずることがない。従って、本発明によれば、極めて精度良くフォトレジストをパターニングすることができる。
第2絶縁膜の表面に0.5〜1.0の吸収率を有する反射防止用シリコン窒化膜が形成される。この場合、反射防止用シリコン窒化膜の表面で効率良く光が反射されるため、反射光に光路差が生ずることがない。従って、本発明によれば、極めて精度良くフォトレジストをパターニングすることができる。
第2絶縁膜とフォトレジストとの間に有機反射防止膜が形成された状態でフォトレジストの感光処理が行われる。この場合、フォトレジストに照射された光が効率良く有機反射防止膜の表面で反射されるため、反射光に光路差が生ずることがない。従って、本発明によれば、極めて精度良くフォトレジストをパターニングすることができる。
以下、図面を参照してこの発明の実施の形態について説明する。尚、各図において共通する要素には、同一の符号を付して重複する説明を省略する。
実施の形態1.
図1(A)〜図1(F)は、本発明の実施の形態1の半導体デバイスの製造方法を説明するための図を示す。図1(A)に示す如く、本実施形態の製造方法においては、先ず、シリコン基板に設けられた下層配線溝(図示せず)の中に下層配線層30が形成される(ステップ1)。下層配線層30は、13000オングストロームの膜厚を有しており、銅を主金属材として形成されている。
図1(A)〜図1(F)は、本発明の実施の形態1の半導体デバイスの製造方法を説明するための図を示す。図1(A)に示す如く、本実施形態の製造方法においては、先ず、シリコン基板に設けられた下層配線溝(図示せず)の中に下層配線層30が形成される(ステップ1)。下層配線層30は、13000オングストロームの膜厚を有しており、銅を主金属材として形成されている。
次に、下層配線層30の上に、600オングストロームの膜厚を有する第1シリコン窒化膜32(ステップ2)、12000オングストロームの膜厚を有する第1シリコン酸化膜34(ステップ3)、3600オングストロームの膜厚を有する第2シリコン窒化膜36(ステップ4)、および、13000オングストロームを有する第2シリコン酸化膜38(ステップ5)が順次形成される。
図1(B)に示す如く、第2シリコン酸化膜38の上部には、公知の有機反射防止材で構成される第1有機反射防止膜40(以下、「第1BARC40」:Bottom Anti-Reflective Coatingと称す)が塗布される(ステップ6)。第1BARC40の上には、写真製版により、第1フォトレジスト42が形成される(ステップ7)。第1フォトレジスト42は、ビアホールを形成すべき位置に開口部44を備えている。
第1フォトレジスト42のパターニングの際には、第1フォトレジスト42の上にマスクを重ねた状態で、第1フォトレジスト42に向けて光が照射される。第1フォトレジスト42を通過した光の大部分は、第1BARC40によって反射光とされる。この場合、層間絶縁膜の膜厚のバラツキに関わらず反射光の光路長が一定となり、第1フォトレジスト42が受ける直接光と反射光との干渉状態は、常にほぼ一定となる。また、上記の状況下では、下層配線層30によって強い反射光が生成されることがないため、写真製版時のハレーションが有効に防止できる。このため、ステップ7の処理によれば、第1フォトレジスト42を高い寸法精度でパターニングすることができる。
次に、図1(C)に示す如く、ビアホール46を開口するための異方性ドライエッチングが行われる(ステップ8)。ステップ8のエッチングは、先ず、シリコン酸化物の除去に適した条件で行われる。その結果、ビアホール46の底部に第2シリコン窒化膜36が露出する。次に、シリコン窒化物の除去に適した条件でエッチングが行われる。その結果、ビアホール46の底部に第1シリコン酸化膜34が露出する。次いで、再び、シリコン酸化物の除去に適した条件でエッチングが行われる。その結果、ビアホール46の底部に第1シリコン窒化膜32が露出する。
上記ステップ8のエッチングの条件は、半導体ウェハ上の全ての部位においてビアホール46が適当に開口されるように、すなわち、全てのビアホール46の底部に第1シリコン窒化膜32が露出するように設定されている。より具体的には、全てのビアホール46の底部に第1シリコン窒化膜32が露出するようにオーバーエッチング量が定められている。第1シリコン窒化膜32のうち、比較的早期にビアホール46の内部に露出した部分は、上記のオーバーエッチングの過程において、長期にわたってエッチングストッパ膜として機能する。この場合、ビアホール46を開口するためのエッチングが終了した時点で、それらの部分が他の部位に比して明らかに薄くなることがある。
図1(D)に示す如く、ビアホール46を開口するためのエッチングが終了すると、第1フォトレジスト42が除去される(ステップ9)。次いで、ビアホール46の内部にフォトレジスト48が埋め込まれる(ステップ10)。フォトレジスト48は、少なくともビアホール46の内壁が、その底面から第2シリコン窒化膜36を越える領域まで覆われるように埋め込まれる。フォトレジスト48は、150℃のホットプレートの上で、600mW/cm2の照度で、120秒間DeepUV光が照射されることにより硬化される(ステップ11)。第2シリコン酸化膜38の上部、および、硬化後のフォトレジスト48の上部には、第2BARC50が塗布される(ステップ12)。
図1(E)に示す如く、第2BARC50の上には、写真製版により、第2フォトレジスト52が形成される(ステップ13)。第2フォトレジスト52は、配線溝を形成すべき位置に開口部54を備えている。第2フォトレジスト52のパターニングの際には、第2フォトレジスト52の上にマスクを重ねた状態で、第2フォトレジスト52に向けて光が照射される。第2フォトレジスト52を通過した光の大部分は、第2BARC50によって反射光とされる。このため、ステップ13の処理によれば、反射光の光路差やハレーションの問題を回避して、第2フォトレジスト52を高い寸法精度でパターニングすることができる。
次に、図1(F)に示す如く、配線溝56を開口するための異方性ドライエッチングが行われる(ステップ14)。ステップ14のエッチングは、先ず、シリコン酸化物の除去に適した条件で行われる。その結果、第2シリコン窒化膜36が露出するまで配線溝56が形成される。次に、シリコン窒化物の除去に適した条件でエッチングが行われる。その結果、第1シリコン窒化膜の露出部が除去されて、下層配線層30の表面がビアホール46の内部に露出すると共に、配線溝56の底部に残存していた第2シリコン窒化膜36が除去される。ステップ14の処理が終了すると、ビアホール46の内部に残存するフォトレジスト48と、第2シリコン酸化膜38の上部に残存する第2フォトレジスト52が、アッシングによって同時に除去される。
上記のエッチングは、ビアホール46の内部、すなわち、第1シリコン窒化膜32の露出部、および、第2シリコン窒化膜36の貫通孔(ビアホール46による孔)の側面が、フォトレジスト48により保護された状態で行われる。このため、ビアホール46の開口が終了した時点で第1シリコン窒化膜32の露出部が他の部位に比して明らかに薄い場合でも、配線溝を形成するためのエッチングの過程で、ビアホール46が不当に早期に第1シリコン窒化膜32を突き抜けることがないと共に、第2シリコン窒化膜32の貫通孔の径、すなわち、ビアホール46の上端部の径が不当に拡大されることはない。従って、本実施形態の製造方法によれば、下層配線層30の上部に、下層配線層30に損傷を与えることなく、デュアルダマシン構造の配線要素を形成することができる。
ところで、上記の実施形態においては、ビアホール46の内部に埋め込んだフォトレジスト48を硬化させるために、フォトレジスト48にDeep UVを照射することとしているが、フォトレジスト48を硬化させる手法はこれに限定されるものではない。例えば、ハードベイク(加熱)によって、或いは、それらの組合せによってフォトレジスト48を硬化させることとしても良い。
尚、上記の実施形態においては、第1シリコン酸化膜34が前記請求項1記載の「第1絶縁膜」に、第2シリコン窒化膜36が前記請求項1記載の「エッチングストッパ膜」に、第2シリコン酸化膜38が前記請求項1記載の「第2絶縁膜」に、フォトレジスト48が前記請求項1記載の「有機層」に、それぞれ相当している。
実施の形態2.
次に図2を参照して、本発明の実施の形態2について説明する。図2(A)〜図2(F)は、本発明の実施の形態2の半導体デバイスの製造方法を説明するための図を示す。図2(A)乃至図2(C)に示す如く、本実施形態の製造方法によれば、実施の形態1の場合と同様に、ステップ1〜8の処理が実行されることによりビアホール46が形成される。
次に図2を参照して、本発明の実施の形態2について説明する。図2(A)〜図2(F)は、本発明の実施の形態2の半導体デバイスの製造方法を説明するための図を示す。図2(A)乃至図2(C)に示す如く、本実施形態の製造方法によれば、実施の形態1の場合と同様に、ステップ1〜8の処理が実行されることによりビアホール46が形成される。
本実施形態の製造方法においては、図2(D)に示す如く、第1フォトレジスト42が除去された後に(ステップ9)、ビアホール46の内部、および、第2シリコン酸化膜38の上部に、同時に、第2BARC50の層が形成される(ステップ15)。以後、実施の形態1の場合と同様に、ステップ13および14の処理が実行されることにより配線溝56が形成される。
本実施形態の製造方法において、第2BARC50は、第2フォトレジスト52をパターニングする際に反射防止膜として機能すると共に、配線溝56を形成するためのエッチングの過程では、実施の形態1におけるフォトレジスト48と同様の保護膜として機能する。このため、本実施形態の製造方法によれば、実施の形態1に比して簡単な工程で、実施の形態1の場合と同様の効果を得ることができる。
尚、上記の実施形態においては、第2BARC50が前記請求項1記載の「有機層」に相当している。
実施の形態3.
次に、図3を参照して、本発明の実施の形態3について説明する。図3(A)乃至図3(F)は、本実施形態の半導体デバイスの製造方法を説明するための図を示す。本実施形態の製造方法は、第2BARC50の材料として用いられる有機反射防止剤の埋め込み性が、実施の形態2で用いられるものの埋め込み性に比して劣る点を除き、実施の形態2と同様である。
次に、図3を参照して、本発明の実施の形態3について説明する。図3(A)乃至図3(F)は、本実施形態の半導体デバイスの製造方法を説明するための図を示す。本実施形態の製造方法は、第2BARC50の材料として用いられる有機反射防止剤の埋め込み性が、実施の形態2で用いられるものの埋め込み性に比して劣る点を除き、実施の形態2と同様である。
すなわち、実施の形態2の製造方法では、埋め込み性の良い有機反射防止剤を用いて第2BARC50が形成されるため、第2BARC50が、ビアホール46の内部全体に埋め込まれている。これに対して、本実施形態の製造方法では、埋め込み性の悪い有機反射防止剤を用いて第2BARC50が形成されるため、第2BARC50が、ビアホール46の壁面のみを覆うように形成される(図3(D)参照)。
第2BARC50は、ビアホール46の壁面のみを覆うように形成されている場合でも、配線溝56を形成するためのエッチングの過程において、第1シリコン窒化膜32の露出部、および、第2シリコン窒化膜36の貫通孔付近を有効に保護する。従って、本実施形態の製造方法によっても、実施の形態1および2の場合と同様に、下層配線層30に損傷を与えることなく、その上部にデュアルダマシン構造の配線要素を形成することができる。
実施の形態4.
次に、図4を参照して、本発明の実施の形態4について説明する。図4(A)〜図4(G)は、本発明の実施の形態4の半導体デバイスの製造方法を説明するための図(左:断面図、右:平面図)を示す。図4(A)に示す如く、本実施形態の製造方法においては、実施の形態1の場合と同様に、ステップ1〜5の処理により、下層配線層30、第1シリコン窒化膜32、第1シリコン酸化膜34、第2シリコン窒化膜36および第2シリコン酸化膜38が順次形成される。
次に、図4を参照して、本発明の実施の形態4について説明する。図4(A)〜図4(G)は、本発明の実施の形態4の半導体デバイスの製造方法を説明するための図(左:断面図、右:平面図)を示す。図4(A)に示す如く、本実施形態の製造方法においては、実施の形態1の場合と同様に、ステップ1〜5の処理により、下層配線層30、第1シリコン窒化膜32、第1シリコン酸化膜34、第2シリコン窒化膜36および第2シリコン酸化膜38が順次形成される。
本実施形態において、第1および第2シリコン酸化膜34,38は、3〜4%のフッ素を含有している。このようなシリコン酸化膜は、フッ素を含有しないものに比して小さな誘電率を示す。また、第1および第2シリコン窒化膜32,36は、パシベーション用に広く用いられているSi3N4膜、すなわち、シリコンと窒素との比が3:4の膜である。シリコン窒化膜は、シリコンリッチとなるほど吸収率が高くなり、窒素リッチとなるほど誘電率が低下する。本実施形態のように、窒素比率の高いシリコン窒化膜によれば、吸収率は確保できない反面、誘電率を小さく抑制することができる。従って、本実施形態の構造によれば、半導体デバイスの配線容量を十分に小さく抑制することができる。
第2シリコン窒化膜38の上部には、600〜1000オングストローム程度の膜厚を有する高融点金属膜58が形成される(ステップ16)。本実施形態において、高融点金属膜58には、チタン窒化膜が用いられる。高融点金属膜58の上部には、写真製版により、実施の形態1の場合と同様に第1フォトレジスト42が形成される(ステップ7)。
第1フォトレジスト42の写真製版の際に第1フォトレジストを透過する光は、その殆どが高融点金属膜58によって反射される。このため、本実施形態の製造方法によれば、第1フォトレジスト42の下部にBARCを形成していないにも関わらず、また、第1および第2シリコン窒化膜32,36の吸収率が比較的小さいにも関わらず、反射光のハレーションや光路差に影響されることなく、第1フォトレジスト42を精度良くパターニングすることができる。
図4(B)に示す如く、第1フォトレジスト42の開口部44に露出している高融点金属膜58は、エッチングにより除去される(ステップ17)。次いで、図4(C)に示す如く、実施の形態1の場合と同様にステップ8〜11の処理が実行されることにより、ビアホール46が形成され、更に、その内部にフォトレジスト48(有機層)が形成される。
ステップ11の処理(第1フォトレジスト42の除去)が終了すると、次に、ステップ13の処理が実行されることにより、高融点金属膜58の上部に、第2フォトレジスト52が形成される。第2フォトレジスト52の写真製版の際にその内部を透過する光は、第1フォトレジスト42の写真製版の場合と同様に、その殆どが高融点金属膜58によって反射される。このため、本実施形態の製造方法によれば、第2フォトレジスト52の下部にBARCを形成していないにも関わらず、反射光のハレーションや光路差に影響されることなく、第2フォトレジスト52を精度良くパターニングすることができる。
本実施形態の製造方法では、次に、図4(E)に示す如く、第2フォトレジスト52の開口部54に露出している高融点金属膜58が、エッチングにより除去される(ステップ18)。
次いで、図4(F)に示す如く、実施の形態1の場合と同様にステップ14の処理により配線溝56が形成される。配線溝56を形成するためのエッチングは、第1シリコン窒化膜32の露出部、および、第2シリコン窒化膜36の貫通孔付近がフォトレジスト48により保護された状態で行われる。このため、本実施形態の製造方法によれば、実施の形態1の場合と同様に、下層配線層30に損傷を与えることなく、その上部にデュアルダマシン構造の配線要素を精度良く形成することができる。
配線溝56が形成され、更に、アッシングによって第2フォトレジスト52等が除去されると、図4(G)に示す如く、ウェットエッチングによって第2シリコン酸化膜38の上部から高融点金属膜58が除去される(ステップ19)。上記の処理が終了すると、実施の形態1の場合と同様に所望の構造を得ることができる。
図5(A)および図5(B)は、本実施形態の製造方法と対比される方法で製造される半導体デバイスの断面図および平面図を示す。より具体的には、図5(A)および図5(B)は、第2シリコン酸化膜38の上部に高融点金属膜58を形成することなく第2フォトレジスト52を形成した場合に実現される状態を示す。
図6は、図5に示す構造に対して第2シリコン酸化膜38の上部から光(i線)を照射した場合に得られる反射率と、層間絶縁膜(32〜38等)の厚さとの関係を示す。また、図7は、図4に示す構造(本実施形態の構造)に対して高融点金属膜58の上部から光(i線)を照射した場合に得られる反射率と、層間絶縁膜の厚さとの関係を示す。
第2シリコン酸化膜38の表面に高融点金属膜58が形成されていない場合は、半導体デバイスに向けて照射された光は、層間絶縁膜を透過して、シリコン基板や下層配線層30で反射される。この場合、層間絶縁膜の膜厚に応じて反射光の光路長が変化し、その結果、入射光と反射光の干渉状態が変化する。この場合、光の反射率は、図6に示す如く層間絶縁膜の膜厚に応じて変動する。このため、第2シリコン酸化膜38の表面に高融点金属膜58が形成されていない場合は、第2フォトレジスト52の感光状態が、層間絶縁膜の膜厚のバラツキの影響を受けやすい。
更に、第2シリコン酸化膜38の表面に高融点金属膜58が形成されていない場合は、下層配線層30で強い反射光が発生し、第2フォトレジスト52の写真製版の際に、反射光によるハレーションが生ずる。このため、高融点金属膜58が形成されていない場合は、図5(B)に示す如く、第2フォトレジスト52の開口部44にパターン誤差が生じ易い。
これに対して、第2シリコン酸化膜38の表面に高融点金属膜58が形成されている場合は、半導体デバイスに向けて照射された光が高融点金属膜58により反射されるため、図7に示す如く、層間絶縁膜(32〜38等)の膜厚が変化しても、光の反射率はほぼ一定値に保たれる。更に、この場合は、照射光が下層配線層10に到達しないため、ハレーションの問題が生ずることもない。このため、本実施形態の製造方法によれば、図4(D)等に示す如く、第2フォトレジスト52を精度良く形成することができる。
このように、本実施形態の製造方法において、第2シリコン酸化膜38の表面に形成される高融点金属膜58は、パターン誤差の原因となる反射光の発生を防ぐARCとして機能する。また、高融点金属膜58をARCとして用いることによれば、実施の形態1乃至3の場合と異なり、第1および第2フォトレジスト42,52を形成する度にARCの成膜を行う必要がない。このため、本実施形態の製造方法によれば、簡単な工程で、高度な形状精度を有する半導体デバイスを製造することができる。
尚、上記の実施形態においては、高融点金属膜58が、前記請求項12記載の「反射防止用高融点金属膜」に相当している。
実施の形態5.
次に、本発明の実施の形態5について説明する。本実施形態の半導体デバイスの製造方法は、実施の形態4の製造方法における高融点金属膜58を、0.5〜1.0の吸収率を有するシリコン窒化膜、すなわち、シリコンと窒素との比が1:1のSiN膜とすることで実現される。上記のシリコン窒化膜によれば、高融点金属膜58の場合と同様に第2シリコン酸化膜38の上でARCとして機能する。このため、本実施形態の製造方法によっても、実施の形態4の場合と同様に、寸法精度の優れた半導体デバイスを形成することができる。
次に、本発明の実施の形態5について説明する。本実施形態の半導体デバイスの製造方法は、実施の形態4の製造方法における高融点金属膜58を、0.5〜1.0の吸収率を有するシリコン窒化膜、すなわち、シリコンと窒素との比が1:1のSiN膜とすることで実現される。上記のシリコン窒化膜によれば、高融点金属膜58の場合と同様に第2シリコン酸化膜38の上でARCとして機能する。このため、本実施形態の製造方法によっても、実施の形態4の場合と同様に、寸法精度の優れた半導体デバイスを形成することができる。
また、シリコン窒化膜は、高融点金属膜58と異なり絶縁膜である。従って、第2シリコン酸化膜38の上に形成したシリコン窒化膜は、必ずしも除去する必要がない。このため、本実施形態の製造方法によれば、実施の形態4の製造方法に比して、更なる工程の簡略化が可能である。
尚、上記の実施形態においては、第2シリコン酸化膜の上に形成されるシリコン窒化膜(SiN膜)が前記請求項13記載の「反射防止用シリコン窒化膜」に相当している。
実施の形態6.
次に、図8を参照して本発明の実施の形態6について説明する。図8(A)乃至図8(H)は、本実施形態の半導体デバイスの製造方法の主要部を説明するための図を示す。
次に、図8を参照して本発明の実施の形態6について説明する。図8(A)乃至図8(H)は、本実施形態の半導体デバイスの製造方法の主要部を説明するための図を示す。
図8(A)に示す如く、本実施形態の製造方法では、先ず、600オングストロームの膜厚を有するシリコン窒化膜60の上に、CVDにより、13000オングストロームの膜厚を有するシリコン酸化膜62が形成される(ステップ20)。
次に、図8(B)に示す如く、写真製版および異方性エッチングにより、シリコン酸化膜62に下層配線用溝64がパターニングされる(ステップ21)。
図8(C)に示す如く、シリコン酸化膜62の上部、および、下層配線用溝64の内部には、スパッタ法、或いは、CVD法により、500〜1000オングストローム程度の膜厚を有する高融点金属膜66が形成される(ステップ22)。高融点金属膜66は、チタン、チタン窒化物、タンタル、或いは、タンタル窒化物等により形成されている。
図8(D)に示す如く、高融点金属膜66の上部(下層配線用溝64の内部を含む)には、スパッタ法、CVD法、メッキ法、或いは、それらの組合せによって、15000〜20000オングストロームの膜厚を有する主金属材68が形成される(ステップ23)。本実施形態において、主金属材68は銅により形成されている。
図8(E)に示す如く、主金属材68および高融点金属66は、CMP法により、或いは、全面エッチバックの手法により、主金属材68の表面とシリコン酸化膜62の表面とが平坦化される(ステップ24)
図8(F)に示す如く、平坦化されたシリコン酸化膜62および主金属材68の上部には、ステップ22の場合と同様の手法でチタンを堆積させることにより、100〜1000オングストローム程度の膜厚を有する高融点金属膜70が形成される(ステップ25)。
図8(G)に示す如く、高融点金属膜70のうち、主金属材68および高融点金属膜66の何れとも重ならない部分は、写真製版およびエッチングにより除去される(ステップ26)。上記の処理が実行されることにより、高融点金属70は、下層配線用溝64に対応する部分だけが残る。その結果、主金属材68および高融点金属膜66,70により下層配線層30が形成される。尚、ステップ26の処理において、写真製版は、下層配線用溝64のパターニング(ステップ21参照)に用いられたマスク(レチクル)と、その際に用いられたフォトレジストと逆の極性(ネガ或いはポジ)を有するフォトレジストとを用いて行われる。
図8(H)に示す如く、シリコン酸化膜62および下層配線層30の上部には、実施の形態1乃至5の場合と同様にステップ3〜5の処理が行われることにより、第1シリコン酸化膜34、第2シリコン窒化膜36、および、第2シリコン酸化膜38が順次形成される。以後、実施の形態1乃至5の何れかと同様、或いは近似する処理が実行されることにより、下層配線層30の上部にデュアルダマシン構造の配線要素が形成される。
本実施形態の製造方法において、下層配線層30の主金属材68を覆う高融点金属材70は、第1または第2フォトレジスト42,52の写真製版の際に反射光によるハレーションを防止するARCとして機能する。また、本実施形態において、第2シリコン窒化膜36は、0.5〜1.0の吸収率を有するシリコンリッチな窒化膜で形成される。より具体的には、シリコンと窒素との比が1:1のSiNにより形成される。このような第2シリコン窒化膜36によれば、第1または第2フォトレジスト42,52の写真製版の際に、照射光の透過を有効に防止して、反射光によるハレーションを有効に防止することができる。
実施の形態1乃至5においては、反射光のハレーション等に起因するパターン精度の悪化を防止するために、第2シリコン酸化膜38の上に、有機反射防止膜や高融点金属膜等を形成している。しかしながら、本実施形態の製造方法においては、上記の如く、下層配線層30の高融点金属膜70や第2シリコン窒化膜36により、ARCの機能を満たすことができる。このため、本実施形態の製造方法においては、第2シリコン酸化膜38の上部のARCを省略しても、反射光に起因するパターン精度の誤差を有効に抑制して、高精度な寸法精度を有する半導体デバイスを製造することができる。
また、本実施形態の製造方法において、主金属材68を覆う高融点金属膜70は、ARCとして機能することに加えて、主金属材68(銅)の酸化、および、拡散を防止するバリアメタルとしても機能する。更に、高融点金属膜70は、第1シリコン酸化膜34のエッチングを行う際に、そのエッチングの進行を止めるストッパ膜としても機能する。このため、本実施形態の製造方法によれば、実施の形態1乃至5で必要とされていた第1シリコン窒化膜32を、下層配線層30の上に形成する必要がない。第1シリコン窒化膜32を省略することができると、層間絶縁膜の誘電率が低下して配線容量が低下する。従って、本実施形態の製造方法によれば、実施の形態1乃至5の場合に比して、配線容量の小さな半導体デバイスを製造することができる。
実施の形態7.
次に、図9を参照して本発明の実施の形態7について説明する。図9(A)〜図9(E)は、本実施形態の半導体デバイスの製造方法の主要部を説明するための図を示す。
次に、図9を参照して本発明の実施の形態7について説明する。図9(A)〜図9(E)は、本実施形態の半導体デバイスの製造方法の主要部を説明するための図を示す。
図9(A)は、実施の形態6における図8(E)と同じ状態を示す。本実施形態の製造方法では、実施の形態6の場合と同様にステップ20〜24の処理が実行されることにより、図9(A)の状態が形成される。図9(B)に示す如く、本実施形態の製造方法では、主金属材68の表面がシリコン酸化膜62の表面に比して100〜1000オングストローム程度低くなるように、オーバーエッチング或いはオーバーポリッシングが行われる(ステップ27)。
オーバーエッチング或いはオーバーポリッシングされたシリコン酸化膜62および主金属材68の上には、実施の形態8のステップ25と同様の手法で、100〜1000オングストローム程度の高融点金属膜70が形成される(図9(C))。
図9(D)に示す如く、高融点金属膜70は、その表面とシリコン酸化膜62の表面とが平坦となるまで、全面エッチバック法、或いは、CMP法により除去される(ステップ28)。上記の処理が実行されることにより、シリコン酸化膜62の中に、下層配線層30が形成される。
以後、上述した実施の形態6の場合と同様の処理が実行されることにより、所望の構成が実現される。本実施形態の製造方法において、下層配線層30の高融点金属膜70は、実施の形態6の場合と同様に、ARC、バリアメタル、および、エッチングストッパ膜として機能する。このため、本実施形態の製造方法によっても、実施の形態6の場合と同様に簡単な工程で優れた寸法精度を有する半導体デバイスを製造することができる。また、本実施形態の製造方法によれば、下層配線層30の表面とシリコン酸化膜62の表面とを平坦化することができる。このため、本実施形態の製造方法によれば、実施の形態6の場合に比して更に容易に、下層配線層30の上に精度良く配線要素を形成することができる。
実施の形態8.
次に、図10を参照して本発明の実施の形態7について説明する。図10(A)〜図10(C)は、本実施形態の半導体デバイスの製造方法の主要部を説明するための図を示す。
次に、図10を参照して本発明の実施の形態7について説明する。図10(A)〜図10(C)は、本実施形態の半導体デバイスの製造方法の主要部を説明するための図を示す。
図10(A)は、実施の形態6における図8(E)と同じ状態を示す。本実施形態の製造方法では、実施の形態6の場合と同様にステップ20〜24の処理が実行されることにより、図10(A)の状態が形成される。図10(B)に示す如く、本実施形態の製造方法では、シリコン酸化膜62および主金属材68の上部に、第1シリコン窒化膜32が形成される(ステップ2)。本実施形態において、第1シリコン窒化膜32には、0.5〜1.0の吸収率を有するシリコンリッチな膜、すなわち、シリコンと窒素との比が1:1のSiN膜である。
第1シリコン窒化膜32が形成された後、上述した実施の形態6および7の場合と同様の処理が実行されることにより、所望の構成が実現される。本実施形態の製造方法において、第1シリコン窒化膜32は、実施の形態6または7における高融点金属膜70と同様に、ARC、バリア層、および、エッチングストッパ膜として機能する。このため、本実施形態の製造方法によれば簡単な工程で優れた寸法精度を有する半導体デバイスを製造することができる。
実施の形態9.
次に、図11を参照して本発明の実施の形態7について説明する。図11(A)〜図11(C)は、本実施形態の半導体デバイスの製造方法の主要部を説明するための図を示す。
次に、図11を参照して本発明の実施の形態7について説明する。図11(A)〜図11(C)は、本実施形態の半導体デバイスの製造方法の主要部を説明するための図を示す。
図11(A)は、実施の形態6における図8(E)と同じ状態を示す。本実施形態の製造方法では、実施の形態6の場合と同様にステップ20〜24の処理が実行されることにより、図11(A)の状態が形成される。図11(B)に示す如く、本実施形態の製造方法では、シリコン酸化膜62および主金属材68の上部に、第1シリコン窒化膜32が形成される(ステップ2)。本実施形態において、第1シリコン窒化膜32には、実施の形態8(図10参照)の場合と同様に、0.5〜1.0の吸収率を有するシリコンリッチな膜、すなわち、シリコンと窒素との比が1:1のSiN膜が用いられる。
図11(C)に示す如く、第1シリコン窒化膜32のうち、主金属材68および高融点金属膜66の何れとも重ならない部分は、写真製版およびエッチングにより除去される(ステップ29)。上記の処理が実行されることにより、第1シリコン窒化膜32は、下層配線用溝64に対応する部分だけが残る。尚、ステップ29の処理において、写真製版は、下層配線用溝64のパターニング(ステップ21参照)に用いられたマスク(レチクル)と、その際に用いられたフォトレジストと逆の極性(ネガ或いはポジ)を有するフォトレジストとを用いて行われる。
以後、上述した実施の形態6乃至8の場合と同様の処理が実行されることにより、所望の構成が実現される。本実施形態の製造方法において、第1シリコン窒化膜32は、実施の形態8(図10参照)の場合と同様に、ARC、バリア層、および、エッチングストッパ膜として機能する。このため、本実施形態の製造方法によれば簡単な工程で優れた寸法精度を有する半導体デバイスを製造することができる。
本実施形態の製造方法によれば、実施の形態8の場合に比して、第1シリコン窒化膜32の残存面積を小さくすることができる。半導体デバイスの配線容量は、シリコン窒化膜の面積が小さい程少量となる。従って、本実施形態の製造方法によれば、実施の形態8の場合に比して、配線抵抗の小さな半導体デバイスを製造することができる。
実施の形態10.
次に、図12を参照して本発明の実施の形態7について説明する。図12(A)〜図12(E)は、本実施形態の半導体デバイスの製造方法の主要部を説明するための図を示す。
次に、図12を参照して本発明の実施の形態7について説明する。図12(A)〜図12(E)は、本実施形態の半導体デバイスの製造方法の主要部を説明するための図を示す。
図12(A)は、実施の形態6における図8(E)と同じ状態を示す。本実施形態の製造方法では、実施の形態6の場合と同様にステップ20〜24の処理が実行されることにより、図12(A)の状態が形成される。図12(B)に示す如く、本実施形態の製造方法では、次に、実施の形態7(図9参照)の場合と同様に、ステップ27の処理が実行される。その結果、オーバーエッチングまたはオーバーエッチングによって、主金属材68の表面がシリコン酸化膜62の表面に比して100〜1000オングストローム程度低くされる。
オーバーエッチング或いはオーバーポリッシングされたシリコン酸化膜62および主金属材68の上には、第1シリコン窒化膜32が形成される(ステップ2)。本実施形態において、第1シリコン窒化膜32には、実施の形態8または9(図10および11参照)の場合と同様に、0.5〜1.0の吸収率を有するシリコンリッチな膜、すなわち、シリコンと窒素との比が1:1のSiN膜が用いられる(図12(C))。
図12(D)に示す如く、第1シリコン窒化膜32は、その表面とシリコン酸化膜62の表面とが平坦となるまで、全面エッチバック法、或いは、CMP法により除去される(ステップ30)。上記の処理が実行されることにより、シリコン酸化膜62の中に、下層配線層30が形成される。
以後、上述した実施の形態6乃至9の場合と同様の処理が実行されることにより、所望の構成が実現される。本実施形態の製造方法において、第1シリコン窒化膜32は、実施の形態8および9(図10および11参照)の場合と同様に、ARC、バリアメタル、および、エッチングストッパ膜として機能する。このため、本実施形態の製造方法によれば簡単な工程で優れた寸法精度を有する半導体デバイスを製造することができる。
また、本実施形態の製造方法によれば、第1シリコン酸化膜32の残存面積を小さくすることができると共に、第1シリコン酸化膜32の表面とシリコン酸化膜62の表面とを平坦化することができる。このため、本実施形態の製造方法によれば、配線容量の小さな半導体デバイスを製造すると共に、下層配線層30の上に、容易に、高精度な配線要素を形成することができる。
30 下層配線層、 32 第1シリコン窒化膜、 34 第1シリコン酸化膜、 36 第2シリコン窒化膜、 38 第2シリコン酸化膜、40 第1有機反射防止膜(第1BARC)、 42 第1フォトレジスト、46 ビアホール、 48 フォトレジスト、 50 第2有機反射防止膜(第2BARC)、 52 第2フォトレジスト、 56 配線溝、58;70 高融点金属膜、 64 下層配線用溝、 68 主金属材
Claims (7)
- デュアルダマシン構造の配線要素を備える半導体デバイスの製造方法であって、
下層配線上に絶縁物で構成され前記下層配線の金属材料の拡散を防止するための拡散防止膜を形成するステップと、
前記拡散防止膜の上部に第1絶縁膜を形成するステップと、
前記第1絶縁膜の上部にエッチングストッパ膜を形成するステップと、
前記エッチングストッパ膜の上部に第2絶縁膜を形成するステップと、
前記下層配線の上部に、前記第2絶縁膜、前記エッチングストッパ膜、および、前記第1絶縁膜を貫通して前記拡散防止膜を露出するビアホールを形成するステップと、
前記ビアホールの内部に、そのビアホールの内壁を覆う有機層を形成するステップと、
前記有機層の形成後に、前記第2絶縁膜の所定部位をエッチングにより除去して配線溝を形成するステップと、
前記配線溝底に露出した前記エッチングストッパ膜および前記ビアホール底に露出した前記拡散防止膜を同時に除去するステップと、
を備えることを特徴とする半導体デバイスの製造方法。 - 前記ビアホールを形成するステップは、
前記第2絶縁膜の上部に第1有機反射防止膜を成膜するステップと、
前記第1有機反射防止膜の上部に、前記ビアホールに対応する部位に開口部を有する第1フォトレジスト膜を形成するステップとを含み、
前記配線溝を形成するステップは、
前記第2絶縁膜上および前記有機層の上部の前記ビアホール内に第2有機反射防止膜を成膜するステップと、
前記第2有機反射防止膜の上部に、前記配線溝に対応する部位に開口部を有する第2フォトレジスト膜を形成するステップとを含むことを特徴とする請求項1に記載の半導体デバイスの製造方法。 - 前記有機層を形成するステップは、
前記ビアホールの内部にフォトレジストを埋め込むステップと、
前記フォトレジストを硬化させるステップとを備えることを特徴とする請求項1または2記載の半導体デバイスの製造方法。 - 第一層間絶縁膜と下層配線とを有する第一層を形成する工程と、
上記第一層間絶縁膜上および上記下層配線上に上記下層配線の金属材料が拡散するのを防ぐための絶縁物で構成された拡散防止膜を形成する工程と、
上記拡散防止膜上に絶縁層を形成する工程と、
上記絶縁層上に第一レジストを形成し、上記第一レジストを露光して第一レジストパターンとし、上記第一レジストパターンを用いて上記絶縁層内に上記拡散防止膜を露出するようなビア穴を形成する工程と、
上記ビア穴内に第一有機材料を埋め込む工程と、
上記絶縁層上および上記第一有機材料上に第二レジストを形成し、上記第二レジストを露光して第二レジストパターンとし、上記第二レジストパターンを用いて上記絶縁層内に配線溝を形成する工程とを有し、
上記絶縁層は、上記拡散防止膜上に設けられた第二層間絶縁膜と、上記第二層間絶縁膜上に設けられた第一エッチングストッパと、上記第一エッチングストッパ上に設けられた第三層間絶縁膜により構成され、
上記第一エッチングストッパと上記拡散防止膜は同時に除去されることにより、上記配線溝底に上記第二層間絶縁膜が露出し、上記ビア穴底に上記下層配線が露出する工程を更に有し、
上記配線溝の底部と上記ビア穴の上部は連なるように設けられていることを特徴とする半導体装置の製造方法。 - 上記第一層を形成する工程は、
上記第一層間絶縁膜内に溝を形成する工程と、
上記第一層間絶縁膜上および上記溝の側面と底面に高融点金属膜を形成する工程と、
上記高融点金属膜上に銅を形成する工程と、
CMP法を用いて、上記第一層間絶縁膜上に形成された上記高融点金属膜および上記銅を除去して平坦化することにより、上記溝内の上記高融点金属膜と上記銅とにより構成される下層配線を形成する工程とを含み、
上記高融点金属膜はタンタル、窒化タンタル、チタン、窒化タングステンから選択された材料を含み、
上記拡散防止膜は上記銅の拡散を防止するものであることを特徴とする請求項4に記載の半導体装置の製造方法。 - 上記第一有機材料を埋め込む工程は、
上記第一有機材料を上記ビア穴内に形成する工程と、上記ビア穴内に形成された上記第一有機材料を硬化させる工程とを有することを特徴とする請求項4に記載の半導体装置の製造方法。 - 上記第一有機材料を埋め込む工程と、上記配線溝を形成する工程の間に、上記有機材料上の上記ビア穴内および上記絶縁層上に上記第二レジストを露光するための光の反射防止用の第二有機材料を形成する工程を更に有し、上記第二レジストは上記第二有機材料上に形成されることを特徴とする請求項4に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009113316A JP2009200521A (ja) | 2009-05-08 | 2009-05-08 | 半導体デバイスの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009113316A JP2009200521A (ja) | 2009-05-08 | 2009-05-08 | 半導体デバイスの製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10318556A Division JP2000150644A (ja) | 1998-11-10 | 1998-11-10 | 半導体デバイスの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009200521A true JP2009200521A (ja) | 2009-09-03 |
Family
ID=41143619
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009113316A Pending JP2009200521A (ja) | 2009-05-08 | 2009-05-08 | 半導体デバイスの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009200521A (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0429321A (ja) * | 1990-05-24 | 1992-01-31 | Sony Corp | レジストを用いた凹部形成方法 |
JPH08335634A (ja) * | 1995-06-08 | 1996-12-17 | Toshiba Corp | 半導体装置の製造方法 |
JPH09153545A (ja) * | 1995-09-29 | 1997-06-10 | Toshiba Corp | 半導体装置及びその製造方法 |
JPH10223755A (ja) * | 1997-02-03 | 1998-08-21 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
JPH10284602A (ja) * | 1997-02-05 | 1998-10-23 | Fujitsu Ltd | 半導体装置およびその製造方法 |
-
2009
- 2009-05-08 JP JP2009113316A patent/JP2009200521A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0429321A (ja) * | 1990-05-24 | 1992-01-31 | Sony Corp | レジストを用いた凹部形成方法 |
JPH08335634A (ja) * | 1995-06-08 | 1996-12-17 | Toshiba Corp | 半導体装置の製造方法 |
JPH09153545A (ja) * | 1995-09-29 | 1997-06-10 | Toshiba Corp | 半導体装置及びその製造方法 |
JPH10223755A (ja) * | 1997-02-03 | 1998-08-21 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
JPH10284602A (ja) * | 1997-02-05 | 1998-10-23 | Fujitsu Ltd | 半導体装置およびその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2000150644A (ja) | 半導体デバイスの製造方法 | |
US9911646B2 (en) | Self-aligned double spacer patterning process | |
US6645851B1 (en) | Method of forming planarized coatings on contact hole patterns of various duty ratios | |
KR100495960B1 (ko) | 반도체소자및반도체소자제조방법 | |
US5986344A (en) | Anti-reflective coating layer for semiconductor device | |
US6184142B1 (en) | Process for low k organic dielectric film etch | |
US20150162205A1 (en) | Self-Aligned Double Spacer Patterning Process | |
JP2004079901A (ja) | 半導体装置及びその製造方法 | |
JP4481902B2 (ja) | 多層レジスト法によるパターン形成方法 | |
JP2008227465A (ja) | 半導体装置の製造方法 | |
US6051369A (en) | Lithography process using one or more anti-reflective coating films and fabrication process using the lithography process | |
US6664177B1 (en) | Dielectric ARC scheme to improve photo window in dual damascene process | |
JP4058327B2 (ja) | 半導体装置の製造方法 | |
JP4401023B2 (ja) | 遠紫外線フォトレジストを用いたディープサブミクロンメタライゼーション | |
CN109309042B (zh) | 半导体器件及其形成方法 | |
US6214721B1 (en) | Method and structure for suppressing light reflections during photolithography exposure steps in processing integrated circuit structures | |
KR20160117818A (ko) | 반도체 소자의 제조 방법 | |
US5609994A (en) | Method for patterning photoresist film having a stepwise thermal treatment | |
CN111146082B (zh) | 头对头图形的制备方法 | |
JP2009200521A (ja) | 半導体デバイスの製造方法 | |
TW202123335A (zh) | 形成半導體裝置結構的方法 | |
TWI381449B (zh) | 半導體元件之蝕刻方法 | |
JP3608978B2 (ja) | 半導体装置の製造方法 | |
KR100257076B1 (ko) | 반도체소자의평탄보호막형성방법 | |
Lee et al. | Development of multi-function hard mask to simplify process step |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Effective date: 20100521 Free format text: JAPANESE INTERMEDIATE CODE: A712 |
|
A131 | Notification of reasons for refusal |
Effective date: 20110906 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120110 |