JP4401023B2 - 遠紫外線フォトレジストを用いたディープサブミクロンメタライゼーション - Google Patents
遠紫外線フォトレジストを用いたディープサブミクロンメタライゼーション Download PDFInfo
- Publication number
- JP4401023B2 JP4401023B2 JP2000545191A JP2000545191A JP4401023B2 JP 4401023 B2 JP4401023 B2 JP 4401023B2 JP 2000545191 A JP2000545191 A JP 2000545191A JP 2000545191 A JP2000545191 A JP 2000545191A JP 4401023 B2 JP4401023 B2 JP 4401023B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon oxynitride
- deep
- metallization layer
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001465 metallisation Methods 0.000 title claims description 22
- 229920002120 photoresistant polymer Polymers 0.000 title description 21
- 238000000034 method Methods 0.000 claims description 30
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 25
- 229910052751 metal Inorganic materials 0.000 claims description 25
- 239000002184 metal Substances 0.000 claims description 25
- 229910052710 silicon Inorganic materials 0.000 claims description 25
- 239000010703 silicon Substances 0.000 claims description 25
- 238000005530 etching Methods 0.000 claims description 13
- 238000000206 photolithography Methods 0.000 claims description 10
- 229910052782 aluminium Inorganic materials 0.000 claims description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 7
- 229910052802 copper Inorganic materials 0.000 claims description 7
- 239000010949 copper Substances 0.000 claims description 7
- 239000007789 gas Substances 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 6
- 230000001590 oxidative effect Effects 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 4
- 229910052731 fluorine Inorganic materials 0.000 claims description 3
- 239000011737 fluorine Substances 0.000 claims description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 2
- 229910052799 carbon Inorganic materials 0.000 claims description 2
- 238000001020 plasma etching Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 claims 14
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 2
- 239000011229 interlayer Substances 0.000 claims 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims 1
- 238000010521 absorption reaction Methods 0.000 claims 1
- 230000003247 decreasing effect Effects 0.000 claims 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical group [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 239000010931 gold Substances 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- 230000000873 masking effect Effects 0.000 claims 1
- 229910052757 nitrogen Inorganic materials 0.000 claims 1
- 235000012239 silicon dioxide Nutrition 0.000 claims 1
- 239000000377 silicon dioxide Substances 0.000 claims 1
- 238000009281 ultraviolet germicidal irradiation Methods 0.000 claims 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 6
- 239000006117 anti-reflective coating Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 230000003667 anti-reflective effect Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- HBBGRARXTFLTSG-UHFFFAOYSA-N Lithium ion Chemical compound [Li+] HBBGRARXTFLTSG-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910001416 lithium ion Inorganic materials 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- QDZRBIRIPNZRSG-UHFFFAOYSA-N titanium nitrate Chemical compound [O-][N+](=O)O[Ti](O[N+]([O-])=O)(O[N+]([O-])=O)O[N+]([O-])=O QDZRBIRIPNZRSG-UHFFFAOYSA-N 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 238000000637 aluminium metallisation Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000011819 refractory material Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
- H01L21/0276—Photolithographic processes using an anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
- H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/948—Radiation resist
- Y10S438/952—Utilizing antireflective layer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/97—Specified etch stop material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
- Electrodes Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【０００１】
【発明の背景】
１．発明の分野
この発明は半導体プロセスにおけるフォトリソグラフィ技術、より特定的には、高アスペクト比半導体構造内のディープサブミクロンメタライゼーションのデポジションに関する。
【０００２】
２．関連技術の説明
集積回路デバイスの構成においては、アルミニウム、銅またはチタン等の金属層が１層または１層以上堆積され、その後パターニングされてさまざまな回路要素間でオーミックコンタクトまたはショットキーコンタクト、および電気的接続を与える。従来は、フォトレジストは金属層の上に作られ、その後光パターンに露光され、現像される。次に通常はアルミニウムの金属層は選択的にレジスト層の開口部を通して塩素含有ガスによりプラズマエッチングされる。残余のフォトレジストは除去され、最終金属パターンが残る。
【０００３】
反射防止膜（ＡＲＣ′ｓ）は、特に使用される光源が単色の場合の干渉効果および拡散散乱を減少させることによってレジストパターン制御を向上させるために、アルミニウム、銅またはチタンのような反射表面上に塗布されてきた。しかしながら、より高密度の新しい集積回路設計において線幅およびピッチが縮小されると、そのような効果はより許容できなくなってきた。
【０００４】
反射光を減少させるための１つの試みは、金属または耐熱物質をアルミニウム上の反射防止膜として用いることであった。しかしながら金属層反射防止膜およびバイアエッチストップ機能に現在用いられている窒化チタン膜は、深層紫外線フォトレジストとは両立しない。集積回路設計ジオメトリが微細化するにつれ、深準位紫外線フォトリソグラフィがトレンチ、コンタクトおよび／またはバイア構造に金属を堆積するのに用いられるようになっている。反射防止膜としてのシリコンオキシナイトライドの使用はゴチョー（Gocho）らにより１９９４年１月発行応用物理学誌第３３巻第１部１Ｂ４８９−４９４頁掲載の「エキシマレーザリソグラフィのための反射防止層膜の化学気相成長法」（“Chemical Vapor Deposition of Anti-Reflective Layer Film for Excimer Laser Lithography”）において提案された。しかしながら、高密度集積回路の製造に現在用いられている多層配線構造用のシリコンオキシナイトライド膜の使用については何ら言及されなかった。
【０００５】
多層配線構造を製造するために、埋込（embedded）または埋込（buried）トレンチ、バイアおよび／またはコンタクトが、金属配線層間の電気的コンタクトを達成するために作られている。集積回路形成のため堆積された多層内にそのような構造を用いるには、相互に接続される精密層を超えて貫通しないよう、あるフォトリソグラフィのステップを正確に制御および停止させる必要がある。そのような効果を防止するため、エッチストップ剤が一般的に用いられている。しかしながら先行技術はそのような構造の形成におけるエッチストップとしてのシリコンオキシナイトライドの使用については述べていない。
【０００６】
さらに、ＳＰＩＥ第２１９７巻７７０−７８０頁に掲載の、スチューテバント（Sturtevant）らによる「化学的に増幅されたＤＵＶフォトレジストのプロセスにおける基板汚染効果」（“Substrate Contamination Effects in the Processing of Chemically Amplified DUV Photoresists”）およびＳＰＩＥ第２４３８巻５２９−５３９頁に掲載のウシジマ（Ushijima）らによる「ポジ型の化学的に増幅されたレジストにおける基板処理の効果」（“Effects of Substrate Treatment in Positive Chemically Amplified Resist”）においては、金属表面を処理する酸化プラズマの使用について述べられている。しかしながら、これらの参考文献のいずれもシリコンオキシナイトライド表面処理用の酸化プラズマの使用について具体的に述べていない。シリコンオキシナイトライド表面処理用の酸化プラズマの使用に対する１つの試みは、同時係属中の出願の中で開示されている。この同時係属中の出願は１９９７年５月１５日出願の「フォトレジストの定着を防止する半導体製造フォトリソグラフィ用底部反射防止膜形成のプロセス（Process for Forming Bottom Anti-Reflection Coating For Semiconductor Fabrication Photolithography Which Inhibits Photoresist Rooting）」と題されかつこの出願の譲受人に譲渡された出願連続番号０８／８５７０５５号であり、その内容はここに引用により本願へ援用されている。
【０００７】
その技術において欠けているのは、半導体集積回路におけるディープサブミクロン構造内での、反射防止膜およびエッチストップの両者としてのシリコンオキシナイトライドの使用である。そのような構造は、遠紫外線波長を持つフォトレジストを用いてパターニングされるのが慣用であるが、遠紫外線波長は金属表面で反射される傾向があり、配線バイアおよびコンタクトの作製において適切に制御されなければならない。
【０００８】
【発明の概要】
上述のことに鑑みて、この発明の目的は、遠紫外線フォトレジストのフォトリソグラフィック露光の間に、高反射表面からフォトレジストへの光反射を最小にする、集積回路構造製造の改良されたプロセスを提供することである。
【０００９】
この発明の他の目的は、ディープサブミクロンメタライゼーション層の作製の間にアルミニウムまたは銅層からフォトレジスト層への光反射を減少させるプロセスを提供することである。
【００１０】
この発明のさらに他の目的は、遠紫外線フォトレジストが用いられる場合の、ディープサブミクロン寸法を持つ金属層上に効果的エッチストップを提供するプロセスを与えることである。
【００１１】
簡単に言えば、この発明に従うと、アルミニウム、銅またはチタン等の高反射層はシリコンオキシナイトライド（ＳｉＯＮ）膜層で被覆される。シリコンオキシナイトライド膜は、フォトリソグラフィに用いられる遠紫外線波長を強く吸収できる厚みと化学組成に形成され、エッチストップとしての役割を果たす。シリコンオキシナイトライド膜の表面は、酸化プラズマの使用を通じて遠紫外線フォトレジストとより両立するように準備される。その後金属層は遠紫外線フォトレジストを用いてパターニングされ、シリコンオキシナイトライド膜はエッチングで除去されて下層の金属を露出し、金属は従来の金属エッチング技術で処理される。この発明の別の実施例においては、シリコンオキシナイトライド層はアルミニウムメタライゼーション上に堆積される窒化チタン上に、かつこれに加えて堆積される。
【００１２】
バイアエッチストッププロセスは高炭素対フッ素比ガスを用いて行なわれる。シリコンオキシナイトライド膜でエッチが停止した後、２回目のエッチングが行なわれ、シリコンオキシナイトライド膜を除去する。バイア金属デポジションおよび平坦化ステップが次に続く。
【００１３】
この発明の他の目的、特徴および利点は、添付の図面とともにこの発明の現在の好ましい実施例の次の詳細な説明の検討から明らかになるであろう。
【００１４】
この説明中で言及される図面は、特に注記された場合を除いては、同じ割合で書かれていないものと理解されるべきである。さらに、図面はこの発明に従って製造された集積回路のごく一部を例示するにすぎない。
【００１５】
【詳細な説明】
図面を参照するが、図面の参照番号は全体を通じ同番号の要素を示す。図１は集積回路構造の一部の断面図であり、一般的に１０で示され、その上に高反射金属層１２が形成されている。この発明の実現により特に効果が認められる金属層は、アルミニウム、銅およびチタンを含み、したがって、これらの層が好ましい。
【００１６】
金属層１２は、従来のこの実務に従って形成され、この発明の一部とはならない。金属層１２はここでは好ましくはアルミニウム、銅またはチタンを含むと説明されているが、この発明の教示は、ポリシリコン上のタングステンおよびチタンのようなフォトリソグラフィプロセスを用いてパターニングされるべき他の反射物質層に適用できることが認められるであろう。
【００１７】
パターニングプロセスの一部として金属層１２上にフォトレジスト層１６を形成するのが望ましいが、金属層１２の表面からの反射光は、高解像度光リソグラフィと干渉する。したがって、反射防止層１４がまず始めに金属層１２の表面に形成される。フォトレジスト層１６がその後反射防止層１４の表面に形成される。フォトレジスト層１６は、高密度高アスペクト比ディープサブミクロン配線構造において十分なカバレッジを達成するために遠紫外線波長フォトリソグラフィ技術によって形成される。
【００１８】
この発明に従うと、反射防止層１４はシリコンオキシナイトライド（ＳｉＯＮ）を含む。ＳｉＯＮ層１４を形成する厚みとＳｉＯＮ層１４の化学組成は、ディープサブミクロンフォトリソグラフィに用いられる遠紫外線波長を強く吸収することが可能となるよう制御される。また、ＳｉＯＮ層１４の厚みおよび化学組成は酸化物のエッチングを停止することを考慮して、選択される。ＳｉＯＮ層１４の堆積の現在好ましいプロセスは、好適なソースからのプラズマＣＶＤ装置（ＣＶＤ）を用いる。またＳｉＯＮ層１４の表面から窒素含有物を空乏させるため、ＳｉＯＮ層１４の表面は酸化プラズマ（図示せず）で処理され、それによりＳｉＯＮ層１４を遠紫外線フォトレジスト１６の使用とより両立させることができる。
【００１９】
マスク１８は、一般的に技術分野で知られている方法で、フォトレジスト層を堆積し、パターニングするのに用いられる。レジスト露光の後、レジスト層１６は従来の溶剤で現像され、露光済みのレジスト部分が除去される。ＳｉＯＮ層１４とメタライゼーション層１２の露光済みレジスト１６部分の下にある部分がエッチングされる。ＳｉＯＮ層１４のエッチングは、フッ素含有ガス中でプラズマエッチングするのが好ましい。
【００２０】
ＳｉＯＮエッチングに続いて、酸化物ＩＬＤ層２０が堆積される。酸化物ＩＬＤ層２０は、エッチされた金属層１２およびシリコンオキシナイトライド層１４を覆い、取囲む。その後酸化物ＩＬＤ層２０は従来の方法で研磨される。図２はプロセス中のこの状態の集積回路構造の断面図である。
【００２１】
図３を参照すると、バイアマスク３２が、メタライゼーション層１２上にバイア、コンタクトまたはトレンチをパターニングするのに用いられる。当業者には認められるように、バイア、コンタクトまたはトレンチは、集積回路構造内の多配線層間の電気的接続を達成するために作製される。したがって、バイアマスク３２はバイア、コンタクトまたはトレンチを規定するのに用いられるバイア開口部３２を含む。次に酸化物ＩＬＤ層２０に、リチウムイオンタイプエッチングが好ましくは行なわれ、配線開口部４０が作製される。この発明の教示に従うと、リチウムイオンガスがＳｉＯＮ層１４と遭遇するとエッチングは停止する。その結果の構造の断面図が図４である。
【００２２】
図５に示されるように、メタライゼーション層１２上に先に堆積したＳｉＯＮ層１４は、上記のようにＳｉＯＮ層１４を貫通するよう部分的にエッチングされている。メタライゼーション層１２との電気的コンタクトを可能とするには十分な貫通が必要である。一旦配線開口部４０がエッチングされ、ＳｉＯＮ層１４が十分に取除かれると、第２メタライゼーション層５０が従来の方法で堆積される。第２のメタライゼーション層５０は、図５に示されるように、配線開口部４０内に「プラグ」を作る。一旦第２メタライゼーション層５０が堆積されると、従来の平坦化が次に続く。当業者が認めるように、上記のプロセスは特定の集積回路構造に求められる必要な配線層の構築のために何度も繰返すことが可能である。
【００２３】
この発明の別の実施例では、ＳｉＯＮ層１４は窒化チタン層（図示せず）上に、かつこれに加えて堆積することが可能である。この別の実施例では、硝酸チタン層が図１−５で示されるメタライゼーション層上に堆積することもある。
【００２４】
このように、シリコンオキシナイトライドの使用は、ディープサブミクロンメタライゼーション層上の成功した反射防止膜として用いることができる。シリコンオキシナイトライドの特性により、これは高密度配線構造のパターニングに用いられる遠紫外線フォトレジストと特に両立する。シリコンオキシナイトライドはまた、そのようなディープサブミクロンメタライゼーション層のパターニングにおいて成功したエッチストップとしても用いることができる。
【００２５】
以上の発明の好ましい実施例の説明は、例示および説明を目的とするものである。これを網羅的なものとすること、またはこの発明を開示されたとおりの形式に制限することは意図されない。当業者には多くの修正および変更が明らかになるであろう。この発明がＭＯＳまたはバイポーラプロセスにおいて、他の製造技術で実践されることもあり得る。
【００２６】
同様に、説明されたいかなるプロセスステップも、同様の結果を得るための他のステップと置換えることができる。この実施例を選びかつ説明したのは、この発明の原理およびその実際的な応用の最高の説明により、当業者がこの発明をさまざまに実施し、かつ予期される特定の使用に適応するようさまざまな変更を加えて理解できるようにするためである。この発明の範囲はここに添付の請求項および均等物により規定されるものである。
【図面の簡単な説明】
【図１】 シリコンオキシナイトライド膜上の遠紫外線フォトレジストのデポジションを例示する集積回路構造の一部の断面図である。
【図２】 遠紫外線フォトレジストのエッチング除去を例示する図である。
【図３】 バイア構造をパターニングするマスクの塗布を示す図である。
【図４】 シリコンオキシナイトライド層で停止した、バイアのエッチングを例示する図である。
【図５】 下部メタライゼーション層との電気的コンタクトを達成するため、バイアを充填するプラグのデポジションの図である。
【発明の背景】
１．発明の分野
この発明は半導体プロセスにおけるフォトリソグラフィ技術、より特定的には、高アスペクト比半導体構造内のディープサブミクロンメタライゼーションのデポジションに関する。
【０００２】
２．関連技術の説明
集積回路デバイスの構成においては、アルミニウム、銅またはチタン等の金属層が１層または１層以上堆積され、その後パターニングされてさまざまな回路要素間でオーミックコンタクトまたはショットキーコンタクト、および電気的接続を与える。従来は、フォトレジストは金属層の上に作られ、その後光パターンに露光され、現像される。次に通常はアルミニウムの金属層は選択的にレジスト層の開口部を通して塩素含有ガスによりプラズマエッチングされる。残余のフォトレジストは除去され、最終金属パターンが残る。
【０００３】
反射防止膜（ＡＲＣ′ｓ）は、特に使用される光源が単色の場合の干渉効果および拡散散乱を減少させることによってレジストパターン制御を向上させるために、アルミニウム、銅またはチタンのような反射表面上に塗布されてきた。しかしながら、より高密度の新しい集積回路設計において線幅およびピッチが縮小されると、そのような効果はより許容できなくなってきた。
【０００４】
反射光を減少させるための１つの試みは、金属または耐熱物質をアルミニウム上の反射防止膜として用いることであった。しかしながら金属層反射防止膜およびバイアエッチストップ機能に現在用いられている窒化チタン膜は、深層紫外線フォトレジストとは両立しない。集積回路設計ジオメトリが微細化するにつれ、深準位紫外線フォトリソグラフィがトレンチ、コンタクトおよび／またはバイア構造に金属を堆積するのに用いられるようになっている。反射防止膜としてのシリコンオキシナイトライドの使用はゴチョー（Gocho）らにより１９９４年１月発行応用物理学誌第３３巻第１部１Ｂ４８９−４９４頁掲載の「エキシマレーザリソグラフィのための反射防止層膜の化学気相成長法」（“Chemical Vapor Deposition of Anti-Reflective Layer Film for Excimer Laser Lithography”）において提案された。しかしながら、高密度集積回路の製造に現在用いられている多層配線構造用のシリコンオキシナイトライド膜の使用については何ら言及されなかった。
【０００５】
多層配線構造を製造するために、埋込（embedded）または埋込（buried）トレンチ、バイアおよび／またはコンタクトが、金属配線層間の電気的コンタクトを達成するために作られている。集積回路形成のため堆積された多層内にそのような構造を用いるには、相互に接続される精密層を超えて貫通しないよう、あるフォトリソグラフィのステップを正確に制御および停止させる必要がある。そのような効果を防止するため、エッチストップ剤が一般的に用いられている。しかしながら先行技術はそのような構造の形成におけるエッチストップとしてのシリコンオキシナイトライドの使用については述べていない。
【０００６】
さらに、ＳＰＩＥ第２１９７巻７７０−７８０頁に掲載の、スチューテバント（Sturtevant）らによる「化学的に増幅されたＤＵＶフォトレジストのプロセスにおける基板汚染効果」（“Substrate Contamination Effects in the Processing of Chemically Amplified DUV Photoresists”）およびＳＰＩＥ第２４３８巻５２９−５３９頁に掲載のウシジマ（Ushijima）らによる「ポジ型の化学的に増幅されたレジストにおける基板処理の効果」（“Effects of Substrate Treatment in Positive Chemically Amplified Resist”）においては、金属表面を処理する酸化プラズマの使用について述べられている。しかしながら、これらの参考文献のいずれもシリコンオキシナイトライド表面処理用の酸化プラズマの使用について具体的に述べていない。シリコンオキシナイトライド表面処理用の酸化プラズマの使用に対する１つの試みは、同時係属中の出願の中で開示されている。この同時係属中の出願は１９９７年５月１５日出願の「フォトレジストの定着を防止する半導体製造フォトリソグラフィ用底部反射防止膜形成のプロセス（Process for Forming Bottom Anti-Reflection Coating For Semiconductor Fabrication Photolithography Which Inhibits Photoresist Rooting）」と題されかつこの出願の譲受人に譲渡された出願連続番号０８／８５７０５５号であり、その内容はここに引用により本願へ援用されている。
【０００７】
その技術において欠けているのは、半導体集積回路におけるディープサブミクロン構造内での、反射防止膜およびエッチストップの両者としてのシリコンオキシナイトライドの使用である。そのような構造は、遠紫外線波長を持つフォトレジストを用いてパターニングされるのが慣用であるが、遠紫外線波長は金属表面で反射される傾向があり、配線バイアおよびコンタクトの作製において適切に制御されなければならない。
【０００８】
【発明の概要】
上述のことに鑑みて、この発明の目的は、遠紫外線フォトレジストのフォトリソグラフィック露光の間に、高反射表面からフォトレジストへの光反射を最小にする、集積回路構造製造の改良されたプロセスを提供することである。
【０００９】
この発明の他の目的は、ディープサブミクロンメタライゼーション層の作製の間にアルミニウムまたは銅層からフォトレジスト層への光反射を減少させるプロセスを提供することである。
【００１０】
この発明のさらに他の目的は、遠紫外線フォトレジストが用いられる場合の、ディープサブミクロン寸法を持つ金属層上に効果的エッチストップを提供するプロセスを与えることである。
【００１１】
簡単に言えば、この発明に従うと、アルミニウム、銅またはチタン等の高反射層はシリコンオキシナイトライド（ＳｉＯＮ）膜層で被覆される。シリコンオキシナイトライド膜は、フォトリソグラフィに用いられる遠紫外線波長を強く吸収できる厚みと化学組成に形成され、エッチストップとしての役割を果たす。シリコンオキシナイトライド膜の表面は、酸化プラズマの使用を通じて遠紫外線フォトレジストとより両立するように準備される。その後金属層は遠紫外線フォトレジストを用いてパターニングされ、シリコンオキシナイトライド膜はエッチングで除去されて下層の金属を露出し、金属は従来の金属エッチング技術で処理される。この発明の別の実施例においては、シリコンオキシナイトライド層はアルミニウムメタライゼーション上に堆積される窒化チタン上に、かつこれに加えて堆積される。
【００１２】
バイアエッチストッププロセスは高炭素対フッ素比ガスを用いて行なわれる。シリコンオキシナイトライド膜でエッチが停止した後、２回目のエッチングが行なわれ、シリコンオキシナイトライド膜を除去する。バイア金属デポジションおよび平坦化ステップが次に続く。
【００１３】
この発明の他の目的、特徴および利点は、添付の図面とともにこの発明の現在の好ましい実施例の次の詳細な説明の検討から明らかになるであろう。
【００１４】
この説明中で言及される図面は、特に注記された場合を除いては、同じ割合で書かれていないものと理解されるべきである。さらに、図面はこの発明に従って製造された集積回路のごく一部を例示するにすぎない。
【００１５】
【詳細な説明】
図面を参照するが、図面の参照番号は全体を通じ同番号の要素を示す。図１は集積回路構造の一部の断面図であり、一般的に１０で示され、その上に高反射金属層１２が形成されている。この発明の実現により特に効果が認められる金属層は、アルミニウム、銅およびチタンを含み、したがって、これらの層が好ましい。
【００１６】
金属層１２は、従来のこの実務に従って形成され、この発明の一部とはならない。金属層１２はここでは好ましくはアルミニウム、銅またはチタンを含むと説明されているが、この発明の教示は、ポリシリコン上のタングステンおよびチタンのようなフォトリソグラフィプロセスを用いてパターニングされるべき他の反射物質層に適用できることが認められるであろう。
【００１７】
パターニングプロセスの一部として金属層１２上にフォトレジスト層１６を形成するのが望ましいが、金属層１２の表面からの反射光は、高解像度光リソグラフィと干渉する。したがって、反射防止層１４がまず始めに金属層１２の表面に形成される。フォトレジスト層１６がその後反射防止層１４の表面に形成される。フォトレジスト層１６は、高密度高アスペクト比ディープサブミクロン配線構造において十分なカバレッジを達成するために遠紫外線波長フォトリソグラフィ技術によって形成される。
【００１８】
この発明に従うと、反射防止層１４はシリコンオキシナイトライド（ＳｉＯＮ）を含む。ＳｉＯＮ層１４を形成する厚みとＳｉＯＮ層１４の化学組成は、ディープサブミクロンフォトリソグラフィに用いられる遠紫外線波長を強く吸収することが可能となるよう制御される。また、ＳｉＯＮ層１４の厚みおよび化学組成は酸化物のエッチングを停止することを考慮して、選択される。ＳｉＯＮ層１４の堆積の現在好ましいプロセスは、好適なソースからのプラズマＣＶＤ装置（ＣＶＤ）を用いる。またＳｉＯＮ層１４の表面から窒素含有物を空乏させるため、ＳｉＯＮ層１４の表面は酸化プラズマ（図示せず）で処理され、それによりＳｉＯＮ層１４を遠紫外線フォトレジスト１６の使用とより両立させることができる。
【００１９】
マスク１８は、一般的に技術分野で知られている方法で、フォトレジスト層を堆積し、パターニングするのに用いられる。レジスト露光の後、レジスト層１６は従来の溶剤で現像され、露光済みのレジスト部分が除去される。ＳｉＯＮ層１４とメタライゼーション層１２の露光済みレジスト１６部分の下にある部分がエッチングされる。ＳｉＯＮ層１４のエッチングは、フッ素含有ガス中でプラズマエッチングするのが好ましい。
【００２０】
ＳｉＯＮエッチングに続いて、酸化物ＩＬＤ層２０が堆積される。酸化物ＩＬＤ層２０は、エッチされた金属層１２およびシリコンオキシナイトライド層１４を覆い、取囲む。その後酸化物ＩＬＤ層２０は従来の方法で研磨される。図２はプロセス中のこの状態の集積回路構造の断面図である。
【００２１】
図３を参照すると、バイアマスク３２が、メタライゼーション層１２上にバイア、コンタクトまたはトレンチをパターニングするのに用いられる。当業者には認められるように、バイア、コンタクトまたはトレンチは、集積回路構造内の多配線層間の電気的接続を達成するために作製される。したがって、バイアマスク３２はバイア、コンタクトまたはトレンチを規定するのに用いられるバイア開口部３２を含む。次に酸化物ＩＬＤ層２０に、リチウムイオンタイプエッチングが好ましくは行なわれ、配線開口部４０が作製される。この発明の教示に従うと、リチウムイオンガスがＳｉＯＮ層１４と遭遇するとエッチングは停止する。その結果の構造の断面図が図４である。
【００２２】
図５に示されるように、メタライゼーション層１２上に先に堆積したＳｉＯＮ層１４は、上記のようにＳｉＯＮ層１４を貫通するよう部分的にエッチングされている。メタライゼーション層１２との電気的コンタクトを可能とするには十分な貫通が必要である。一旦配線開口部４０がエッチングされ、ＳｉＯＮ層１４が十分に取除かれると、第２メタライゼーション層５０が従来の方法で堆積される。第２のメタライゼーション層５０は、図５に示されるように、配線開口部４０内に「プラグ」を作る。一旦第２メタライゼーション層５０が堆積されると、従来の平坦化が次に続く。当業者が認めるように、上記のプロセスは特定の集積回路構造に求められる必要な配線層の構築のために何度も繰返すことが可能である。
【００２３】
この発明の別の実施例では、ＳｉＯＮ層１４は窒化チタン層（図示せず）上に、かつこれに加えて堆積することが可能である。この別の実施例では、硝酸チタン層が図１−５で示されるメタライゼーション層上に堆積することもある。
【００２４】
このように、シリコンオキシナイトライドの使用は、ディープサブミクロンメタライゼーション層上の成功した反射防止膜として用いることができる。シリコンオキシナイトライドの特性により、これは高密度配線構造のパターニングに用いられる遠紫外線フォトレジストと特に両立する。シリコンオキシナイトライドはまた、そのようなディープサブミクロンメタライゼーション層のパターニングにおいて成功したエッチストップとしても用いることができる。
【００２５】
以上の発明の好ましい実施例の説明は、例示および説明を目的とするものである。これを網羅的なものとすること、またはこの発明を開示されたとおりの形式に制限することは意図されない。当業者には多くの修正および変更が明らかになるであろう。この発明がＭＯＳまたはバイポーラプロセスにおいて、他の製造技術で実践されることもあり得る。
【００２６】
同様に、説明されたいかなるプロセスステップも、同様の結果を得るための他のステップと置換えることができる。この実施例を選びかつ説明したのは、この発明の原理およびその実際的な応用の最高の説明により、当業者がこの発明をさまざまに実施し、かつ予期される特定の使用に適応するようさまざまな変更を加えて理解できるようにするためである。この発明の範囲はここに添付の請求項および均等物により規定されるものである。
【図面の簡単な説明】
【図１】 シリコンオキシナイトライド膜上の遠紫外線フォトレジストのデポジションを例示する集積回路構造の一部の断面図である。
【図２】 遠紫外線フォトレジストのエッチング除去を例示する図である。
【図３】 バイア構造をパターニングするマスクの塗布を示す図である。
【図４】 シリコンオキシナイトライド層で停止した、バイアのエッチングを例示する図である。
【図５】 下部メタライゼーション層との電気的コンタクトを達成するため、バイアを充填するプラグのデポジションの図である。
Claims (12)
- 第１メタライゼーション層上にシリコンオキシナイトライド膜を堆積するステップと、
酸化プラズマを用いることによってシリコンオキシナイトライド膜の表面窒素含有量を減少させるステップと、
遠紫外線フォトリソグラフィを用いて第１メタライゼーション層をパターニングするステップと、
第１メタライゼーション層をエッチングするステップと、
誘電層を堆積し、マスクするステップと、
誘電層を通って開口部をエッチングするステップと、
シリコンオキシナイトライド膜と遭遇すると誘電層のエッチングを停止するステップとを含む、ディープサブミクロン半導体構造において金属を堆積させる、方法。 - 第２メタライゼーション層を堆積するステップをさらに含む、請求項１に記載の方法。
- 第１メタライゼーション層がアルミニウムを含む、請求項１に記載の方法。
- 第１メタライゼーション層が銅を含む、請求項１に記載の方法。
- シリコンオキシナイトライド層の厚みと化学組成が、遠紫外線照射の改善された吸収および反応性イオンエッチングの停止を可能にするように選択される、請求項１に記載の方法。
- 第１メタライゼーション層が金属エッチプロセスを用いてエッチングされる、請求項１に記載の方法。
- 誘電層を平坦化するステップをさらに含む、請求項１に記載の方法。
- 層間開口部がバイアを含む、請求項１に記載の方法。
- 層間開口部は炭素とフッ素を含むガスを用いて形成される、請求項１に記載の方法。
- ガス組成が誘電層とシリコンオキシナイトライド膜との間の選択性を与える、請求項９に記載の方法。
- 誘電層が二酸化シリコンを含む、請求項１に記載の方法。
- ディープサブミクロン半導体構造において金属を堆積させる方法であって、請求項１の方法が連続した配線を作製するために繰返される、方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/065,352 | 1998-04-23 | ||
| US09/065,352 US6287959B1 (en) | 1998-04-23 | 1998-04-23 | Deep submicron metallization using deep UV photoresist |
| PCT/US1999/007361 WO1999054930A1 (en) | 1998-04-23 | 1999-04-01 | Deep submicron metallization using deep uv photoresist |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002512449A JP2002512449A (ja) | 2002-04-23 |
| JP2002512449A5 JP2002512449A5 (ja) | 2006-04-27 |
| JP4401023B2 true JP4401023B2 (ja) | 2010-01-20 |
Family
ID=22062123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000545191A Expired - Fee Related JP4401023B2 (ja) | 1998-04-23 | 1999-04-01 | 遠紫外線フォトレジストを用いたディープサブミクロンメタライゼーション |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6287959B1 (ja) |
| EP (1) | EP1080494A1 (ja) |
| JP (1) | JP4401023B2 (ja) |
| KR (1) | KR100562540B1 (ja) |
| WO (1) | WO1999054930A1 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6331379B1 (en) * | 1999-09-01 | 2001-12-18 | Micron Technology, Inc. | Photo-lithography process using multiple anti-reflective coatings |
| DE10000004A1 (de) * | 2000-01-03 | 2001-05-17 | Infineon Technologies Ag | Verfahren zur Herstellung von Leitbahnen |
| US20020197835A1 (en) * | 2001-06-06 | 2002-12-26 | Sey-Ping Sun | Anti-reflective coating and methods of making the same |
| JP2003124189A (ja) * | 2001-10-10 | 2003-04-25 | Fujitsu Ltd | 半導体装置の製造方法 |
| US6613665B1 (en) * | 2001-10-26 | 2003-09-02 | Lsi Logic Corporation | Process for forming integrated circuit structure comprising layer of low k dielectric material having antireflective properties in an upper surface |
| JP2003209046A (ja) * | 2002-01-16 | 2003-07-25 | Mitsubishi Electric Corp | レジストパターン形成方法および半導体装置の製造方法 |
| KR100506943B1 (ko) * | 2003-09-09 | 2005-08-05 | 삼성전자주식회사 | 식각정지막으로 연결홀의 저측면에 경사를 갖는 반도체소자의 제조 방법들 |
| US7611758B2 (en) * | 2003-11-06 | 2009-11-03 | Tokyo Electron Limited | Method of improving post-develop photoresist profile on a deposited dielectric film |
| US7101787B1 (en) * | 2004-04-09 | 2006-09-05 | National Semiconductor Corporation | System and method for minimizing increases in via resistance by applying a nitrogen plasma after a titanium liner deposition |
| US10236398B2 (en) | 2015-07-06 | 2019-03-19 | Electronics And Telecommunications Research Institute | Method for manufacturing transparent electrode |
| US20170064821A1 (en) * | 2015-08-31 | 2017-03-02 | Kristof Darmawikarta | Electronic package and method forming an electrical package |
| US10964653B2 (en) * | 2017-09-28 | 2021-03-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of forming a semiconductor device comprising top conductive pads |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6010644A (ja) | 1983-06-30 | 1985-01-19 | Toshiba Corp | 半導体装置の製造方法 |
| JPH05190796A (ja) | 1991-07-30 | 1993-07-30 | Internatl Business Mach Corp <Ibm> | ダイナミック・ランダム・アクセス・メモリ・セル用誘電体皮膜およびその形成方法 |
| KR960005761A (ko) | 1994-07-27 | 1996-02-23 | 이데이 노부유끼 | 반도체장치 |
| US6577007B1 (en) | 1996-02-01 | 2003-06-10 | Advanced Micro Devices, Inc. | Manufacturing process for borderless vias with respect to underlying metal |
| US5858870A (en) | 1996-12-16 | 1999-01-12 | Chartered Semiconductor Manufacturing, Ltd. | Methods for gap fill and planarization of intermetal dielectrics |
-
1998
- 1998-04-23 US US09/065,352 patent/US6287959B1/en not_active Expired - Lifetime
-
1999
- 1999-04-01 JP JP2000545191A patent/JP4401023B2/ja not_active Expired - Fee Related
- 1999-04-01 WO PCT/US1999/007361 patent/WO1999054930A1/en active IP Right Grant
- 1999-04-01 EP EP99916346A patent/EP1080494A1/en not_active Withdrawn
- 1999-04-01 KR KR1020007011779A patent/KR100562540B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| WO1999054930A1 (en) | 1999-10-28 |
| KR20010042954A (ko) | 2001-05-25 |
| US6287959B1 (en) | 2001-09-11 |
| KR100562540B1 (ko) | 2006-03-22 |
| EP1080494A1 (en) | 2001-03-07 |
| JP2002512449A (ja) | 2002-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6319821B1 (en) | Dual damascene approach for small geometry dimension | |
| KR100495960B1 (ko) | 반도체소자및반도체소자제조방법 | |
| US6008120A (en) | Silicon oxynitride cap for fluorinated silicate glass film in intermetal dielectric semiconductor fabrication | |
| US6140225A (en) | Method of manufacturing semiconductor device having multilayer wiring | |
| USRE41697E1 (en) | Method of forming planarized coatings on contact hole patterns of various duty ratios | |
| US7364836B2 (en) | Dual damascene process | |
| US5741626A (en) | Method for forming a dielectric tantalum nitride layer as an anti-reflective coating (ARC) | |
| US6103456A (en) | Prevention of photoresist poisoning from dielectric antireflective coating in semiconductor fabrication | |
| US6740566B2 (en) | Ultra-thin resist shallow trench process using high selectivity nitride etch | |
| US5882999A (en) | Process for metallization of an insulation layer | |
| US6436810B1 (en) | Bi-layer resist process for dual damascene | |
| US20010041444A1 (en) | Tin contact barc for tungsten polished contacts | |
| KR20020071843A (ko) | 최소 선폭 손실 및 레지스트 손실을 감소시키기 위한실릴화 방법 | |
| JP4401023B2 (ja) | 遠紫外線フォトレジストを用いたディープサブミクロンメタライゼーション | |
| US6620745B2 (en) | Method for forming a blocking layer | |
| US6555479B1 (en) | Method for forming openings for conductive interconnects | |
| KR19980053144A (ko) | 콘택홀 내의 전도성 플러그 형성방법 | |
| US6664177B1 (en) | Dielectric ARC scheme to improve photo window in dual damascene process | |
| JP2004273483A (ja) | 配線構造の形成方法 | |
| JP4002704B2 (ja) | 半導体装置の製造方法 | |
| US6579791B1 (en) | Method to form dual damascene structure | |
| US5609994A (en) | Method for patterning photoresist film having a stepwise thermal treatment | |
| US6613665B1 (en) | Process for forming integrated circuit structure comprising layer of low k dielectric material having antireflective properties in an upper surface | |
| US20030044726A1 (en) | Method for reducing light reflectance in a photolithographic process | |
| JP3608978B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060308 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060308 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090525 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090602 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090901 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090908 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090908 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091013 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091027 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121106 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121106 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121106 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121106 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131106 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |