JPH05190796A - ダイナミック・ランダム・アクセス・メモリ・セル用誘電体皮膜およびその形成方法 - Google Patents

ダイナミック・ランダム・アクセス・メモリ・セル用誘電体皮膜およびその形成方法

Info

Publication number
JPH05190796A
JPH05190796A JP4143929A JP14392992A JPH05190796A JP H05190796 A JPH05190796 A JP H05190796A JP 4143929 A JP4143929 A JP 4143929A JP 14392992 A JP14392992 A JP 14392992A JP H05190796 A JPH05190796 A JP H05190796A
Authority
JP
Japan
Prior art keywords
silicon
layer
dielectric film
silicon dioxide
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4143929A
Other languages
English (en)
Inventor
Pai-Hung Pan
パイ−フング・パン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH05190796A publication Critical patent/JPH05190796A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【目的】 ダイナミック・ランダム・アクセス・メモリ
（ＤＲＡＭ）セルの記憶キャパシタに使用する超薄形三
重層誘電体皮膜を提供する。 【構成】 この発明の薄い誘電体皮膜１０の等価厚みは
約７ｎｍ以下である。キャパシタ皮膜を作成するには、
基板上の二酸化シリコンの薄膜を窒化し、またはシリコ
ン基板もしくは基板に付着させたシリコンを直接窒化し
て、酸窒化シリコン層１１を形成する。酸窒化シリコン
層の上に薄い窒化シリコン層１２を付着させ、その上部
を高温で短時間酸化して窒化シリコン層上部を薄い二酸
化シリコン層１３に変換する。得られた構造は、等価厚
みが７ｎｍ以下で、キャパシタンスが高い、酸窒化シリ
コン／窒化シリコン／二酸化シリコン誘電体皮膜であ
る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、半導体メモリに関す
るものであり、さらに詳細には、ダイナミック・ランダ
ム・アクセス・メモリ（ＤＲＡＭ）セルの記憶キャパシ
タを形成するために使用する誘電体皮膜と、これを形成
する方法に関するものである。
【０００２】
【従来の技術】薄膜絶縁体は、半導体集積回路で、特に
いわゆる「ワン・デバイス」ダイナミック・ランダム・
アクセス・メモリ（ＤＲＡＭ）セルの記憶キャパシタ用
の誘電体として重要な材料である。一般に、シリコン基
板またはウェーハ上に超薄形皮膜を熱成長または付着さ
せ、次に金属または多結晶シリコンの電極を薄膜の上に
付着させてキャパシタの充電プレートを形成する。
【０００３】二酸化シリコン／窒化シリコン／二酸化シ
リコンの三重層誘電体皮膜を有する記憶キャパシタを形
成することは当技術分野で周知である。これらのキャパ
シタは、一般にＯ／Ｎ／Ｏ誘電体皮膜を有すると記載さ
れている。たとえば、米国特許第４６４９６２５号、第
４７９７３７３号、および第４８０８２５９号明細書を
参照されたい。
【０００４】キャパシタの全電荷（Ｑ）は、キャパシタ
ンス（Ｃ）に電圧（Ｖ）を掛けた積に等しい。 Ｑ ＝ ＣＶ
【０００５】セルの電圧を低下させるには、セル内の全
電荷が等しく保たれるようにセルのキャパシタンスを増
大させることが必要である。
【０００６】キャパシタンス（Ｃ）は、キャパシタ層の
表面積（Ａ）をキャパシタ層の等価厚みＴeqで割った商
に関係することが知られている。
【数１】 Ｔeqは、キャパシタ層の物理的厚さＴpに、二酸化シリ
コンの誘電率をキャパシタ層の等価誘電率Ｋeqで割った
商を掛けた積に関係する。
【数２】
【０００７】したがって、キャパシタンス（Ｃ）を増大
させるには、記憶キャパシタを構成する誘電体皮膜全体
の等価厚みを小さくする必要がある。これは、物理的厚
さＴpを減少させるか、または等価誘電率Ｋeqを増大さ
せるか、あるいはその両方によって達成される。
【０００８】しかし、従来の二酸化シリコン／窒化シリ
コン／二酸化シリコン（Ｏ／Ｎ／Ｏ）三重誘電体皮膜、
およびＯ／Ｎ／Ｏ層を付着させ酸化する既知の方法で
は、等価厚みが約７ｎｍを超えない、信頼性のある超薄
形誘電体皮膜を得ることは不可能であった。
【０００９】従来のＯ／Ｎ／Ｏ層の等価厚みＴeqを約７
ｎｍを超えない厚みに減少させる際の困難さは、既知の
低圧化学蒸着技術を使用する場合、中間窒化物層の物理
的厚みを十分に薄くできないことが原因であると考えら
れる。このような既知の技術では、「薄い」中間窒化物
層が不連続になる。不連続な中間窒化物層に再酸化工程
を施すと、酸化剤（すなわち酸素）が不連続な中間窒化
物層中の「穴」を通って拡散して、シリコン基板を酸化
する。その結果、等価厚みが著しく増大する。このよう
に、「薄い」中間窒化物層が不連続なため、必要な層の
再酸化工程が実質的に不可能になる。
【００１０】したがって、現在の技術ではＯ／Ｎ／Ｏ三
重誘電層の等価厚みを減少させて、高収率で超薄形記憶
キャパシタを製造する方法は得られない。等価厚みが約
７ｎｍを超えない記憶キャパシタの三重誘電体皮膜を得
るには、新しい方法が必要となる。
【００１１】米国特許第３７９３０９０号明細書には、
電界効果トランジスタ（ＦＥＴ）のしきい電圧を安定さ
せる方法が開示されている。この方法は、酸化物層を形
成し、その上に窒化物層を付着させ、この窒化物を酸素
中で９７０〜１１５０℃の温度でアニーリングして酸窒
化シリコン（silicon oxynitride）層を形成することに
より、ゲート電極を形成することが必要である。
【００１２】米国特許第４７２５５６０号明細書には、
酸窒化シリコン層を有する記憶キャパシタの作成方法が
開示されている。その工程としては、低圧化学蒸着（Ｌ
ＰＣＶＤ）によって窒化シリコン層を付着させ、付着さ
せた層を湿潤酸素または窒素中でアニーリングする工程
と、この層を介してヒ素イオンを注入してシリコン基板
中にＮ型領域を形成する工程と、得られた層を湿潤酸素
中で７００〜１０００℃でアニーリングする工程と、そ
の上に電極を形成する工程が含まれる。
【００１３】米国特許第４５４３７０７号明細書には、
シリコン基板上に酸窒化シリコン層を積層した二重誘電
体層が開示されている。これらの層は、Ｎ／Ｏ比を変え
ることによりエッチング速度が異なってくる。選択性エ
ッチングを行って、積層中にスルーホールを形成する。
【００１４】米国特許第４２８２２７０号明細書には、
表面の一部を酸窒化シリコンに直接変換することによ
り、シリコン基板表面上に絶縁体皮膜を形成する方法が
開示されている。この皮膜は、基板を９００〜１３００
℃の温度で、アンモニア・ガス、および分子状態の酸素
を基準として体積濃度が１００〜１０，０００ｐｐｍの
酸素を含有する気体と接触させて形成させる。
【００１５】"Formation of Thick Si3N4 or SixOyNz o
n Si Substrate by Anodenitridation"、ＩＢＭテクニ
カル・ディスクロージャ・ブルテン、Ｖｏｌ．１９、Ｎ
ｏ．３、１９７６年、ｐ．９０５には、シリコン基板表
面を酸窒化シリコン皮膜に変換する方法が開示されてい
る。この方法は、基板をＨＦ溶液で陽極酸化した後、陽
極酸化した溶液を、アンモニアと酸素をまたは任意で窒
素をも含むガス流を使用して、８００〜１３００℃で加
熱するものである。
【００１６】米国特許第４７４６６３０号明細書には、
フィールド酸化物層を形成する方法が開示されている。
この方法では、シリコン基板上に薄い酸化物層を形成
し、続いて薄い窒化物層、薄い酸化物層、および厚い窒
化物層を形成する。各層にパターンを形成して基板表面
を露出させ、そこに、フィールド酸化物を形成させる。
【００１７】米国特許第４６３１２１９号明細書には、
酸化シリコンの側壁と、これに隣接する厚い酸窒化物層
でコーティングされた窒化シリコン・パッドとを備え
た、半凹酸化物分離領域中のバーズ・ビーク・プロファ
イルを減少させ、酸素を透過させないパッド構造が開示
されている。
【００１８】一般に、等価厚みＴeqが約７ｎｍを超えな
い、酸窒化シリコン層、窒化シリコン層、および二酸化
シリコンの連続層からなる、記憶キャパシタとして使用
する超薄形三重誘電体皮膜（ＳｉxＯyＮz／Ｓｉ3Ｎ4／
ＳｉＯ2）については、従来技術では教示されていな
い。
【００１９】
【発明が解決しようとする課題】この発明の主目的は、
半導体デバイスに使用するダイナミック・ランダム・ア
クセス・メモリ（ＤＲＡＭ）セルの記憶キャパシタを改
良することにある。
【００２０】この発明の他の目的は、ダイナミック・ラ
ンダム・アクセス・メモリ（ＤＲＡＭ）セルに使用する
誘電体皮膜からなる記憶ノードのキャパシタンスを増大
させることにある。
【００２１】
【課題を解決するための手段】キャパシタンスが増大し
た超薄形誘電体皮膜の必要性は、この発明の原理によ
り、薄い酸窒化シリコン層、上記酸窒化シリコン層に隣
接する薄い窒化シリコン層、および上記窒化シリコン層
に隣接する薄い二酸化シリコン層からなり、この三重層
誘電体皮膜の等価厚みが７ｎｍを超えない、ダイナミッ
ク・ランダム・アクセス・メモリ（ＤＲＡＭ）の記憶キ
ャパシタとして使用する独自の超薄形誘電体皮膜を提供
することによって達成される。
【００２２】ダイナミック・ランダム・アクセス・メモ
リ（ＤＲＡＭ）の記憶キャパシタとして使用するこの発
明の三重層誘電体皮膜を形成する方法は、シリコン基板
上に等価厚みが約３ｎｍを超えない酸窒化シリコン層を
形成した後、上記酸窒化物層の上に、等価厚みが４ｎｍ
を超えない薄い窒化シリコン層を付着させ、次に上記窒
化物層の一部を酸化して、等価厚みが約２ｎｍを超えな
い二酸化シリコン層を形成する工程からなる。
【００２３】特に、シリコン基板上の二酸化シリコン層
を窒化し、またはシリコン基板の表面もしくはその上に
付着させたシリコンを窒化することによって、酸窒化シ
リコンを形成させた、超薄形誘電体皮膜を形成すること
ができる。
【００２４】この発明の主な利点は、誘電体皮膜の等価
厚みＴeqを減少させて、キャパシタンスを増大させるこ
とである。
【００２５】この発明の他の利点は、非常に「狭い」破
壊電圧分布と高い降伏応力による、高収率が高く信頼性
に優れた、等価厚みが約７ｎｍを超えない誘電体皮膜が
得られることである。
【００２６】この発明により、充電容量が高く信頼性に
優れた、等価厚みが約７ｎｍを超えない酸窒化シリコン
／窒化シリコン／二酸化シリコン誘電体皮膜が、高収率
で得られることが分かった。
【００２７】
【実施例】ダイナミック・ランダム・アクセス・メモリ
（ＤＲＡＭ）セル中の記憶キャパシタとして使用する三
重層誘電体皮膜と、その作成方法について以下に説明す
る。
【００２８】図１、図２、および図３を参照すると、新
規の三重誘電体皮膜１０は、薄い酸窒化シリコン層１
１、上記酸窒化シリコン層１１に隣接する薄い窒化シリ
コン層１２、および上記窒化シリコン層１２に隣接する
薄い二酸化シリコン層１３からなり、この誘電体皮膜１
０の等価厚みは約７ｎｍ以下、好ましくは約６ｎｍ以下
である。皮膜１０は、シリコン、または上にシリコンを
付着させた任意の材料製の基板またはウェーハ５に取り
付けられる。従来の電極２０を、少なくとも１層の皮膜
１０の上にまたは隣接して、好ましくは二酸化シリコン
層１３に隣接して取り付ける。電極２０は多結晶シリコ
ン製のものが好ましいが、金属、ケイ化物、または他の
従来から電極の形成に使用している材料製のものでもよ
い。
【００２９】この誘電体皮膜１０は物理的厚みが約１２
ｎｍ以下であり、物理的厚み４ｎｍ以下の酸窒化シリコ
ン層１１、物理的厚み８ｎｍ以下、好ましくは７ｎｍ以
下の窒化シリコン層１２、および物理的厚み約１ｎｍ以
下の二酸化シリコン層１３から構成される。これらの値
から、各層の等価厚みは上記の式により計算することが
できる。
【００３０】表３は、この発明の誘電体皮膜１０の、１
ＭＨｚで測定した平均等価厚みが約５．７ｎｍであるこ
とを示す。
【００３１】誘電体皮膜１０を形成する方法は、基板５
上に酸窒化シリコン層１１を形成した後、上記酸窒化物
層１１に隣接する薄い窒化シリコン層１２を付着させ、
次に上記窒化物層１２の一部を酸化して二酸化シリコン
層１３を形成する工程からなる。
【００３２】酸窒化物層１１は、基板５上に物理的厚み
が約４ｎｍを超えない二酸化シリコンの薄膜を付着また
は成長させた後、この二酸化シリコンを窒化させて形成
する。二酸化シリコン皮膜は、当業者が通常行うよう
に、低圧化学蒸着（ＬＰＣＶＤ）法、またはプラズマ・
エンハンス化学蒸着（ＰＥＣＶＤ）法により付着させる
ことができる。この二酸化シリコン皮膜は、当業者が通
常使用する、高速熱酸化（ＲＴＯ）法、普通炉酸化（Ｃ
ＦＯ）法、プラズマ熱酸化（ＰＴＯ）法等の酸化法を適
用して基板５上に「成長」させることもできる。これら
の工程については、下記に詳細に説明する。
【００３３】成長または付着させた二酸化シリコンを酸
窒化物層１１に変換するために、３種類の窒化工程のう
ちの１つを使用することができる。
【００３４】好ましい窒化工程は、高速熱窒化（ＲＴ
Ｎ）法と呼ばれるものである。高速熱窒化法は、１種の
高速熱アニーリングであり、高出力ランプを使用して、
アンモニア（ＮＨ3）ガスの存在下で２０〜６０秒間、
１１００〜１２００℃の温度範囲で行う。この高出力ラ
ンプは、下の基板５の温度を毎秒２００℃の速度で上昇
させることができるものである。アニーリングとは、周
囲のアニール・ガス中の元素を皮膜に導入する工程であ
る。
【００３５】第２の適当な窒化工程は、普通炉窒化（Ｃ
ＦＮ）法と呼ばれるものである。ＣＦＮ法では、通常の
炉または加熱オーブンを使用して、二酸化シリコンまた
はシリコン層を、アンモニア・ガスの存在下で少なくと
も約１０００℃で約２０〜６０分間加熱する。
【００３６】二酸化シリコンまたはシリコンをＳｉxＮy
Ｏzに変換するための第３の適当な窒化工程は、プラズ
マ熱窒化（ＰＴＮ）法と呼ばれるもので、普通炉窒化
（ＣＦＮ）法と同様に、アンモニア・ガスの存在下で通
常の炉または加熱オーブンを使用するが、同時に電子を
衝突させてアンモニア分子を解離させるために高周波
（ＲＦ）電源を使用する。
【００３７】基板５上に二酸化シリコン層を付着または
成長させずに、シリコン基板を直接、または上にシリコ
ンを付着させた他の基板を、高速熱窒化（ＲＴＮ）法、
普通炉窒化（ＣＦＮ）法、プラズマ熱窒化（ＰＴＮ）法
のいずれかで処理することも可能である。このような工
程では、それぞれシリコン基板の上部が、またシリコン
付着物を使用する場合は付着させたシリコンが、酸窒化
シリコンに変換される。
【００３８】誘電体皮膜１０の窒化物層１２は、低圧化
学蒸着（ＬＰＣＶＤ）法、またはたとえば、米国特許第
４７２５５６０号明細書に記載された方法、もしくは当
業者に周知の他の方法で、変換された酸窒化シリコン層
１１に隣接して付着させる。窒化物層１２の物理的厚み
は、約８ｎｍ以下が望ましく、好ましくは約７ｎｍ以下
とする。
【００３９】二酸化シリコン層または酸化物層１３は、
３種類の酸化工程のうちの１つによって、窒化物層１２
の上部を、得られる二酸化シリコン層１３の物理的厚み
が約２ｎｍを超えないように酸化して形成する。
【００４０】好ましい酸化工程は、高速熱酸化（ＲＴ
Ｏ）法と呼ばれるもので、窒化物層１２を、上記の高速
熱窒化（ＲＴＮ）法で述べた種類の高出力ランプによ
り、酸素ガスの存在下で２０〜６０秒間、約１１００〜
１２００℃に加熱する。
【００４１】第２の酸化工程は、普通炉酸化（ＣＦＯ）
法と呼ばれるもので、通常の炉または加熱オーブンを使
用して、窒化シリコン層を、酸素ガス中で少なくとも約
１０００℃で約２０〜６０分間加熱する。
【００４２】第３の酸化工程は、プラズマ熱酸化（ＰＴ
Ｏ）法と呼ばれるもので、層の処理にアンモニアの代り
に酸素ガスを使用する以外は、上記のプラズマ熱窒化
（ＰＴＮ）法と同様である。
【００４３】図４ないし１２を参照すると、この発明の
価値がさらに明らかになる。
【００４４】キャパシタの電界Ｅfieldは、破壊電圧Ｖ
をキャパシタの等価厚みＴeqで割った商に等しいことが
知られている。破壊電圧は、電流が１０μＡのとき、誘
電体皮膜の両端間で測定される電圧と定義され、当業者
が一般に考える破局的絶縁破壊とは異なるものである。
【数３】
【００４５】図４ないし６は、ＳｉＯ2／Ｓｉ3Ｎ4（Ｏ
／Ｎ）の誘電体皮膜の破壊電圧分布を示す。これらのグ
ラフは、いくつかの早期破壊の発生を示し、弱点の存在
を示している。表１は、皮膜の平均Ｔeq（Ｔox（Ａ））
が約８．２ｎｍであることを示す。したがって、この皮
膜の電界Ｅfieldは、約８．５ＭＶ／ｃｍである。
【表１】
【００４６】図７ないし９では、Ｏ／Ｎ／Ｏ皮膜のグラ
フは早期破壊の発生が少なくなることを示し、収率と信
頼性が向上したことを示唆している。表２は、図７ない
し９に示したＯ／Ｎ／Ｏ皮膜の平均Ｔeqが約８．６ｎｍ
であることを示す。したがって、このＯ／Ｎ／Ｏ皮膜の
Ｅfield値は、約８．１ＭＶ／ｃｍである。
【表２】
【００４７】図１０ないし１２および表３は、この発明
の皮膜の破壊電圧分布およびＴeqを示す。図１０ないし
１２のグラフによれば、この発明の皮膜は早期破壊がな
いことが分かる。この発明の皮膜のＴeqは、平均約５．
７ｎｍである。したがって、Ｅfieldは約７．０ＭＶ／
ｃｍである。
【表３】
【００４８】したがって、この発明の皮膜は、等価厚み
が約７ｎｍ以下であるにもかかわらず、その電界Ｅ
fieldはＴeqが約８．６ｎｍの従来のＯ／Ｎ／Ｏ皮膜の
Ｅfield値に匹敵する。Ｔeqが約８．２ｎｍのＯ／Ｎ皮
膜と比較すると、この発明の皮膜は、歩留り、信頼性と
も優れている。
【００４９】この発明を好ましい実施例について説明し
たが、当業者には、発明の実施に当たって、この発明の
原理および範囲から逸脱することなく、特定の構成、工
程、およびパラメータを変更できることが理解されよ
う。
【００５０】
【発明の効果】本発明により、ダイナミック・ランダム
・アクセス・メモリ（ＤＲＡＭ）セルの記憶キャパシタ
を改良することができる。
【図面の簡単な説明】
【図１】平坦な構成のシリコン基板上に取り付けた、こ
の発明の三重層キャパシタ皮膜の概略断面図である。
【図２】トレンチまたはノード構成のシリコン基板上に
取り付けた、この発明の三重層キャパシタ皮膜の概略断
面図である。
【図３】積層した記憶ノード構成のシリコン基板上に取
り付けた、この発明の三重層キャパシタ皮膜の概略断面
図である。
【図４】等価厚みが約８．２ｎｍの既知の二酸化シリコ
ン／窒化シリコン（Ｏ／Ｎ）皮膜の破壊電圧分布を示す
グラフである。
【図５】等価厚みが約８．２ｎｍの既知の二酸化シリコ
ン／窒化シリコン（Ｏ／Ｎ）皮膜の破壊電圧分布を示す
グラフである。
【図６】等価厚みが約８．２ｎｍの既知の二酸化シリコ
ン／窒化シリコン（Ｏ／Ｎ）皮膜の破壊電圧分布を示す
グラフである。
【図７】等価厚みが約８．６ｎｍの既知の二酸化シリコ
ン／窒化シリコン／二酸化シリコン（Ｏ／Ｎ／Ｏ）皮膜
の破壊電圧分布を示すグラフである。
【図８】等価厚みが約８．６ｎｍの既知の二酸化シリコ
ン／窒化シリコン／二酸化シリコン（Ｏ／Ｎ／Ｏ）皮膜
の破壊電圧分布を示すグラフである。
【図９】等価厚みが約８．６ｎｍの既知の二酸化シリコ
ン／窒化シリコン／二酸化シリコン（Ｏ／Ｎ／Ｏ）皮膜
の破壊電圧分布を示すグラフである。
【図１０】等価厚みが約５．７ｎｍのこの発明の酸窒化
シリコン／窒化シリコン／二酸化シリコン皮膜（Ｓｉx
ＯyＮz／Ｓｉ3Ｎ4／ＳｉＯ2）の破壊電圧分布を示すグ
ラフである。
【図１１】等価厚みが約５．７ｎｍのこの発明の酸窒化
シリコン／窒化シリコン／二酸化シリコン皮膜（Ｓｉx
ＯyＮz／Ｓｉ3Ｎ4／ＳｉＯ2）の破壊電圧分布を示すグ
ラフである。
【図１２】等価厚みが約５．７ｎｍのこの発明の酸窒化
シリコン／窒化シリコン／二酸化シリコン皮膜（Ｓｉx
ＯyＮz／Ｓｉ3Ｎ4／ＳｉＯ2）の破壊電圧分布を示すグ
ラフである。
【符号の説明】
５ シリコン基板 １０ 誘電体皮膜 １１ 酸窒化シリコン層 １２ 窒化シリコン層 １３ 二酸化シリコン層 ２０ 電極

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】ダイナミック・ランダム・アクセス・メモ
    リ（ＤＲＡＭ）セルの記憶キャパシタとして使用する誘
    電体皮膜において、 薄い酸窒化シリコン層と、 上記酸窒化シリコン層に隣接する薄い窒化シリコン層
    と、 上記窒化シリコン層に隣接する薄い二酸化シリコン層と
    を備え、 上記誘電体皮膜が約７ｎｍを超えない等価厚みを有する
    ことを特徴とする、誘電体皮膜。
  2. 【請求項２】誘電体皮膜の等価厚みが約６ｎｍを超えな
    いことを特徴とする、請求項１の誘電体皮膜。
  3. 【請求項３】ダイナミック・ランダム・アクセス・メモ
    リ（ＤＲＡＭ）セルの記憶キャパシタとして使用する誘
    電体皮膜を形成する方法において、 基板上に等価厚みが約３ｎｍを超えない酸窒化シリコン
    層を形成する工程と、 次に、上記酸窒化シリコン層に隣接して等価厚みが約４
    ｎｍを超えない薄い窒化シリコン層を形成する工程と、 次に、上記窒化物層の一部を酸化して、等価厚みが約２
    ｎｍを超えない二酸化シリコン層を形成する工程とを含
    む方法。
  4. 【請求項４】ダイナミック・ランダム・アクセス・メモ
    リ（ＤＲＡＭ）セルで使用する記憶キャパシタを形成す
    る方法において、 請求項３に従って誘電体皮膜を形成する工程と、 次に、二酸化シリコン層の上に電極を形成する工程とを
    含む方法。
  5. 【請求項５】請求項４に従って形成された、ダイナミッ
    ク・ランダム・アクセス・メモリ（ＤＲＡＭ）セルに使
    用する記憶キャパシタ。
  6. 【請求項６】酸窒化シリコン層が、シリコン基板上の二
    酸化シリコンに窒化工程を適用して得られる生成物であ
    ることを特徴とする、請求項１の誘電体皮膜。
  7. 【請求項７】酸窒化シリコン層が、基板表面上に付着さ
    せたシリコンに窒化工程を適用して得られる生成物、ま
    たはシリコン基板表面の直接窒化の生成物であることを
    特徴とする、請求項１の誘電体皮膜。
  8. 【請求項８】二酸化シリコン層が、上記窒化シリコン層
    の上部を酸化する酸化工程の適用によって形成されるこ
    とを特徴とする、請求項１の誘電体皮膜。
  9. 【請求項９】酸窒化シリコン層を形成する工程が、シリ
    コン基板上の二酸化シリコン層を窒化することによって
    実施される、請求項３の記憶キャパシタを形成する方
    法。
  10. 【請求項１０】酸窒化シリコン層を形成する工程が、基
    板表面上に付着させた二酸化シリコンを窒化させ、また
    はシリコン基板表面を直接窒化することによって実施さ
    れる、請求項３の記憶キャパシタを形成する方法。
JP4143929A 1991-07-30 1992-06-04 ダイナミック・ランダム・アクセス・メモリ・セル用誘電体皮膜およびその形成方法 Pending JPH05190796A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US73773291A 1991-07-30 1991-07-30
US737732 2000-12-15

Publications (1)

Publication Number Publication Date
JPH05190796A true JPH05190796A (ja) 1993-07-30

Family

ID=24965083

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4143929A Pending JPH05190796A (ja) 1991-07-30 1992-06-04 ダイナミック・ランダム・アクセス・メモリ・セル用誘電体皮膜およびその形成方法

Country Status (2)

Country Link
EP (1) EP0525464A1 (ja)
JP (1) JPH05190796A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022504537A (ja) * 2018-10-09 2022-01-13 フラウンホーファー－ゲゼルシャフト・ツール・フェルデルング・デル・アンゲヴァンテン・フォルシュング・アインゲトラーゲネル・フェライン 集積キャパシタおよび集積キャパシタの製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5643823A (en) * 1995-09-21 1997-07-01 Siemens Aktiengesellschaft Application of thin crystalline Si3 N4 liners in shallow trench isolation (STI) structures
JP3222404B2 (ja) * 1997-06-20 2001-10-29 科学技術振興事業団 半導体基板表面の絶縁膜の形成方法及びその形成装置
US6287959B1 (en) * 1998-04-23 2001-09-11 Advanced Micro Devices, Inc. Deep submicron metallization using deep UV photoresist
EP1282160A1 (de) * 2001-07-31 2003-02-05 Infineon Technologies AG Verfahren zur Herstellung von Schichten eines Nitrid/Oxid-Dielektrikums
WO2004049423A1 (ja) * 2002-11-26 2004-06-10 Hitachi Kokusai Electric Inc. 半導体装置の製造方法
US10157915B1 (en) 2017-10-25 2018-12-18 Texas Instruments Incorporated Capacitor with improved voltage coefficients
US10177215B1 (en) 2017-10-25 2019-01-08 Texas Instruments Incorporated Analog capacitor on submicron pitch metal level

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS622563A (ja) * 1985-06-27 1987-01-08 Toshiba Corp 半導体装置およびその製造方法
JPS63316465A (ja) * 1987-06-19 1988-12-23 Hitachi Ltd 半導体装置及びその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930008499B1 (ko) * 1980-12-20 1993-09-07 마쓰시다 덴기 산교 가부시기가이샤 반도체장치와 그 제조방법
KR920006736B1 (ko) * 1989-11-08 1992-08-17 삼성전자 주식회사 반도체장치 및 그 제조방법
JPH04144278A (ja) * 1990-10-05 1992-05-18 Mitsubishi Electric Corp 半導体記憶装置およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS622563A (ja) * 1985-06-27 1987-01-08 Toshiba Corp 半導体装置およびその製造方法
JPS63316465A (ja) * 1987-06-19 1988-12-23 Hitachi Ltd 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022504537A (ja) * 2018-10-09 2022-01-13 フラウンホーファー－ゲゼルシャフト・ツール・フェルデルング・デル・アンゲヴァンテン・フォルシュング・アインゲトラーゲネル・フェライン 集積キャパシタおよび集積キャパシタの製造方法

Also Published As

Publication number Publication date
EP0525464A1 (en) 1993-02-03

Similar Documents

Publication Publication Date Title
JP3584129B2 (ja) 半導体素子のキャパシタ製造方法
CN101752244B (zh) 等离子体处理方法
US6251761B1 (en) Process for polycrystalline silicon gates and high-K dielectric compatibility
US7470583B2 (en) Method of improved high K dielectric-polysilicon interface for CMOS devices
US7964514B2 (en) Multiple nitrogen plasma treatments for thin SiON dielectrics
JP3566705B2 (ja) ゲート誘電体を形成する方法
US20070169696A1 (en) Two-step post nitridation annealing for lower eot plasma nitrided gate dielectrics
EP0973189A2 (en) A method for gate-stack formation including a high-K dielectric
JPH09246477A (ja) 半導体装置のキャパシタ製造方法
JP2001257208A (ja) 半導体装置のゲート絶縁膜形成方法
US6475856B1 (en) Capacitors and capacitor forming methods
JPH05190796A (ja) ダイナミック・ランダム・アクセス・メモリ・セル用誘電体皮膜およびその形成方法
JPH05167008A (ja) 半導体素子の製造方法
US7064052B2 (en) Method of processing a transistor gate dielectric film with stem
US6551896B2 (en) Capacitor for analog circuit, and manufacturing method thereof
US20030082884A1 (en) Method of forming low-leakage dielectric layer
US20030087494A1 (en) Semiconductor device and method for fabricating the same
US6329237B1 (en) Method of manufacturing a capacitor in a semiconductor device using a high dielectric tantalum oxide or barium strontium titanate material that is treated in an ozone plasma
JP4031854B2 (ja) 半導体装置のキャパシタ絶縁膜製造方法
JPH09260372A (ja) 半導体装置の絶縁膜の形成方法
US4840917A (en) Method of interface state reduction in MNOS capacitors
US6413787B1 (en) Method for fabricating dielectric film
JPH07221092A (ja) 半導体装置の製造方法
KR100274353B1 (ko) 반도체소자의캐패시터제조방법
JP2000208645A (ja) シリコン系誘電体膜の形成方法および不揮発性半導体記憶装置の製造方法