JP4031854B2 - 半導体装置のキャパシタ絶縁膜製造方法 - Google Patents
半導体装置のキャパシタ絶縁膜製造方法 Download PDFInfo
- Publication number
- JP4031854B2 JP4031854B2 JP31819797A JP31819797A JP4031854B2 JP 4031854 B2 JP4031854 B2 JP 4031854B2 JP 31819797 A JP31819797 A JP 31819797A JP 31819797 A JP31819797 A JP 31819797A JP 4031854 B2 JP4031854 B2 JP 4031854B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon nitride
- nitride film
- oxide film
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
この発明は、ＩＣ等の半導体装置に含まれるキャパシターの絶縁膜の構造、およびその製造方法に関する。
【０００２】
【従来の技術】
半導体装置に含まれるキャパシターは、不純物を含むポリシリコンである下層電極の上に絶縁膜を形成し、その絶縁膜上に不純物を含むポリシリコンにより上層電極を形成して構成される。従来の絶縁膜は、シリコン酸化膜(SiO2)とシリコン窒化膜(Si3N4)との組み合わせからなり、Ｏ／Ｎ(酸化膜／窒化膜)の２層構造、あるいはＯ／Ｎ／Ｏ(酸化膜／窒化膜／酸化膜)の３層構造である。いずれの構成でも、酸化膜の厚さは3nm程度、窒化膜の厚さは3nm〜10nmの厚さである。シリコン窒化膜は、ジクロールシラン(SiH2Cl2)あるいはモノシラン(SiH4)と、アンモニア(NH3)とを用いて低圧化学気相成長法(ＬＰＣＶＤ法)により形成されている。
【０００３】
シリコン窒化膜の形成時、ジクロールシランとアンモニアとを用いる場合には反応の下限温度が約600℃であるが、温度が高いほど膜の形成速度が速いため、従来は700℃〜750℃で形成されている。また、ジクロールシランに対するアンモニアの流量比(NH3/SiH2Cl2)は、10〜100程度に設定されている。
【０００４】
【発明が解決しようとする課題】
半導体装置の小型化に伴って小さい電極面積で大きな静電容量を確保するために絶縁膜には薄い膜が求められているが、一方で絶縁性を確保するためには所定の膜厚が必要とされる。上述したＯ／Ｎ／Ｏの３層構造の従来の絶縁膜は、２層のシリコン酸化膜を有しているため絶縁膜全体に占める酸化膜の割合が大きいが、シリコン酸化膜はシリコン窒化膜と比較すると誘電率が低いため、絶縁膜全体の平均誘電率が比較的低く、一定の膜厚で得られる静電容量は比較的小さくなる。また、従来の３層構造の絶縁膜では、両側で電極に接して形成されたシリコン酸化膜の不純物に対するブロック性が低く、かつ、その機械的な強度、凹凸の影響にも弱いため、ポリシリコン電極からの不純物が酸化膜中に拡散したり、外部からの応力がかかった場合、あるいは三次元構造の電極や表面に凹凸がある電極を用いる場合に、絶縁性が低下し、特に絶縁膜が薄い場合にはこの低下が顕著となる。
【０００５】
一方、従来のＯ／Ｎの２層構造で、従来の製法により薄い絶縁膜を形成すると、電圧印加により絶縁膜が破壊するまでの寿命が短く、キャパシタの寿命、ひいてはキャパシタを含むＩＣ等の半導体装置の寿命が短くなるという問題がある。
【０００６】
この発明は、上述した従来技術の問題点に鑑みてなされたものであり、３層構造の場合には、所定の膜厚で従来より大きな静電容量が確保でき、かつ、良好な絶縁性を保つことができるキャパシタ絶縁膜の構造、２層構造の場合には、薄型化した場合にも耐久性の高いキャパシタ絶縁膜の製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
この発明にかかる半導体装置の３層構造のキャパシタ絶縁膜は、シリコン酸化膜とシリコン窒化膜とから構成され、下層、上層の電極間に配置される半導体装置のキャパシタ絶縁膜において、下層電極に、第１のシリコン窒化膜、シリコン酸化膜、第２のシリコン窒化膜を順に積層して構成されることを特徴とする。このような絶縁膜は、下層電極上に第１のシリコン窒化膜を形成する段階と、第１のシリコン窒化膜上にシリコン酸化膜を形成する段階と、シリコン酸化膜上に第２のシリコン窒化膜を形成する段階とを経て形成される。
【０００８】
上記の構成では、シリコン酸化膜の厚さが３ｎｍ以上であることが望ましく、また、第１、第２のシリコン窒化膜の膜厚がほぼ等しいことが望ましい。第１のシリコン窒化膜は、下層電極を熱窒化した後、ＬＰＣＶＤ法によりシリコン窒化膜を堆積することにより形成することができ、あるいは、ロードロック式のＬＰＣＶＤ法によりシリコン窒化膜を堆積することにより形成することができる。さらに、シリコン酸化膜を形成する段階では、ＣＶＤ法によりシリコン酸化膜を堆積した後、酸化雰囲気中でアニールすることが望ましく、アンモニアガス中でアニールした後、酸化雰囲気中でアニールすればより望ましい。
【０００９】
また、この発明にかかる半導体装置の２層構造のキャパシタ絶縁膜の製造方法は、下層電極上にジクロールシランとアンモニアとを原料としてＬＰＣＶＤ法により６００〜７００℃の範囲、望ましくは６５０〜７００℃の範囲でシリコン窒化膜を形成する段階と、このシリコン窒化膜上にシリコン酸化膜を形成する段階とを有することを特徴とする。
【００１０】
さらに、この発明にかかる半導体装置の２層構造のキャパシタ絶縁膜の他の製造方法は、下層電極上にジクロールシランとアンモニアとを原料としてＬＰＣＶＤ法によりジクロールシランに対するアンモニアの流量比が１〜５の範囲でシリコン窒化膜を形成する段階と、このシリコン窒化膜上にシリコン酸化膜を形成する段階とを有することを特徴とする。
【００１１】
【発明の実施の形態】
以下、この発明にかかる半導体装置のキャパシタ絶縁膜、およびその製造方法の実施形態を説明する。
実施形態１のキャパシタ絶縁膜を含む半導体装置のキャパシタは、図１に示されるように、基板１上に高濃度に不純物を含んだポリシリコンにより下層電極２を形成し、この下層電極２上に３層構造の絶縁膜３を形成し、最後に絶縁膜３上に上層電極４を下層電極２と同じく不純物を含むポリシリコンにより形成することにより構成されている。なお、電極２，４は、シリコンにより形成してもよい。
【００１２】
絶縁膜３は、下層電極２側から順に、第１のシリコン窒化膜(Si3N4)３ａ、シリコン酸化膜(SiO2)３ｂ、第２のシリコン窒化膜(Si3N4)３ｃが重ねて構成されるＮ／Ｏ／Ｎの３層構造である。シリコン酸化膜３ｂの膜厚は３ｎｍ以上確保されており、第１、第２のシリコン窒化膜３ａ，３ｃの膜厚はほぼ等しくなるよう設定されている。
【００１３】
シリコン窒化膜はシリコン酸化膜と比較して高い緻密性と硬度を持ち、不純物やガスに対するブロック性が高く、凹凸に強いという特性を持っている。したがって、実施形態１のように電極に接する位置にシリコン窒化膜３ａ，３ｃを設けることにより、電極２，４に含まれる不純物の絶縁膜３内への拡散を防ぐことができると共に、外部から加えられる機械的な応力に対する耐性も強くなり、不純物の混入や機械的なストレス、電極の凹凸形状による絶縁膜の特性の劣化を防ぐことができる。
【００１４】
キャパシタの静電容量は電極間の距離に反比例し、絶縁膜の誘電率に比例するため、静電容量を大きくするためには絶縁膜を薄くし、絶縁膜の誘電率を高めればよいことになる。シリコン酸化膜の誘電率３．９に対してシリコン窒化膜の誘電率は６．９と高いため、実施形態１のように絶縁膜３中に占める窒化膜の割合を大きくすることにより、絶縁膜の平均誘電率を高めることができ、従来と同じ厚さでも静電容量を大きく確保することができる。
【００１５】
また、第１、第２のシリコン窒化膜３ａ，３ｃの膜厚をほぼ等しく設定することにより、極性依存性をなくすことができる。図２のバンド図に示されるように、シリコン窒化膜中の電流の伝導はプールフレンケル型の正孔が主であるため、下層電極(カソード)２、上層電極(アノード)４の両極側にシリコン窒化膜３ａ，３ｃを有することにより、負バイアス、正バイアスいずれの場合にも電子の伝導が抑えられる。加えて、シリコン酸化膜３ｂの膜厚が３ｎｍ以上あるために正孔の伝導はシリコン酸化膜３ｂにより抑えられる。このように電子、正孔の伝導が共に抑えられるため、リーク電流を抑制することができる。
【００１６】
次に、実施形態１のキャパシタの形成方法について説明する。
キャパシタを含むウェーハは、ＣＶＤ装置のチャンバ内でモノシラン(SiH4)を原料とする低圧化学気相成長法(ＬＰＣＶＤ法)により６００℃前後で処理され、表面に下層電極２に相当するポリシリコンの層が形成される。
【００１７】
下層電極２が形成されたウェーハは、アンモニア(NH3)を用いて急速熱処理
(Rapid Thermal Process; RTP)により８００℃以上の温度で窒化される。熱窒化により表面にシリコン窒化膜の薄い層が形成されたウェーハは、ＣＶＤ装置のチャンバ内に配置され、ジクロールシラン(SiH2Cl2)とアンモニア(NH3)とを原料としてＬＰＣＶＤ法により７００〜７５０℃で処理され、所定の膜厚に達するまでシリコン窒化膜が蓄積される。
【００１８】
熱窒化のみで所定の膜厚の窒化膜を形成しようとすると、高温で長時間の熱処理が必要となる。一方、ＲＴＰを経ずに通常のＬＰＣＶＤ法により処理すると、窒化膜が形成される前にポリシリコン層の表面が酸化し、下層電極２とシリコン窒化膜３ａとの間に酸化膜が形成される。このため、一旦ＲＴＰで薄い窒化膜を形成した後、ＬＰＣＶＤ法により膜を成長させている。
【００１９】
なお、ロードロック式のＬＰＣＶＤ装置を用いる場合には、ＲＴＰを経なくとも下層電極２上に酸化膜を形成することなくシリコン窒化膜３ａを形成することができる。この場合にも、チャンバ内でジクロールシラン(SiH2Cl2)とアンモニア(NH3)とを原料としてＬＰＣＶＤ法により７００〜７５０℃で処理され、ポリシリコン層の上に第１のシリコン窒化膜(Si3N4)３ａが形成される。
【００２０】
次に、第１のシリコン窒化膜３ａが形成されたウェーハは、ＣＶＤ装置のチャンバ内に配置され、モノシラン(SiH4)と酸化窒素(N2O)とを原料としてＬＰＣＶＤ法により７００〜８００℃で処理され、第１のシリコン窒化膜３ａの上にシリコン酸化膜(SiO2)３ｂが形成される。シリコン酸化膜３ｂは、テトラエチルオルソシリケート(Tetra-Ethyl-Ortho-Silicate; TEOS)の熱分解を用いてＬＰＣＶＤ法により６００〜７００℃で処理することにより形成することもできる。
【００２１】
上記のようにシリコン酸化膜３ｂをＣＶＤ法により形成した場合には、膜が疎であり、欠陥を含む可能性があるため、ウェーハはシリコン酸化膜３ｂの形成後にアニール装置で処理される。アニールは、酸素(O2)、あるいは酸化窒素(N2O)を含む酸化雰囲気中で行われる。このとき、アニール温度を８００℃程度に設定しておくと、膜厚の増加を防ぐことができる。また、雰囲気に酸化窒素(N2O)が含まれる場合には、シリコン酸化膜３ｂ中の未結合手を低温で短時間のうちに解消することができる。なお、アンモニア(NH3)ガスの中でアニールをした後に、上記の酸化雰囲気によりアニールするようにしてもよい。
【００２２】
シリコン酸化膜３ｂは、上記のようなＣＶＤ法により形成する他、熱酸化装置を用いて形成してもよい。熱酸化による場合には、８００〜９５０℃のウェット雰囲気で第１のシリコン窒化膜３ａの表面を酸化させてシリコン酸化膜３ｂを形成する。ただし、この場合には、第１のシリコン窒化膜３ａの膜厚の約１／２が酸化膜に転換されるため、この転換される膜厚を考慮に入れて、第１のシリコン窒化膜３ａの形成時の厚さを最終的な厚さより厚く設定しておく必要がある。
【００２３】
シリコン酸化膜３ｂが形成されたウェーハは、ＣＶＤ装置のチャンバにセットされ、ジクロールシラン(SiH2Cl2)とアンモニア(NH3)とを原料としてＬＰＣＶＤ法により７００〜７５０℃で処理される。これにより、シリコン酸化膜３ｂの上に第２のシリコン窒化膜(Si3N4)３ｃが形成される。第２のシリコン窒化膜３ｃが形成されたウェーハは、最後にＣＶＤ装置のチャンバ内でモノシラン(SiH4)を原料とするＬＰＣＶＤ法により６００℃前後で処理され、表面に上層電極４に相当するポリシリコンの層が形成される。
【００２４】
図３は、上述した実施形態１の実施例２例と従来のＯ／Ｎ／Ｏの３層構造の比較例とを対象に実施した経時破壊(ＴＤＤＢ)試験の結果を示すグラフである。試験は、電界１２．５ＭＶ/ｃｍ、電極の面積０．１４ｍｍ2の条件下で行われており、グラフはストレス時間(横軸、単位：秒)に対するキャパシタの累積不良率(縦軸、単位：％)を示している。
【００２５】
実施例１は、上述した何通りかの製法のうち、ＲＴＰにより１．６ｎｍの窒化膜を形成した後にＬＰＣＶＤ法により３．９ｎｍの窒化膜を堆積して第１のシリコン窒化膜３ａを形成し、ＣＶＤ法によりシリコン酸化膜を８．１ｎｍ形成して酸化雰囲気中でアニールし、ＬＰＣＶＤ法により５．５ｎｍの第２のシリコン窒化膜３ｃを形成して構成されている。
【００２６】
実施例２は、実施例１のシリコン酸化膜３ｂの形成後にアンモニア(NH3)ガスの中で８５０℃で６０秒アニールし、さらに酸化雰囲気(酸素(O2))中で８５０℃で６０秒アニールして形成されている。第１、第２のシリコン窒化膜３ａ，３ｃの形成、各膜厚は実施例１と同一である。
比較例は、下層電極側から５．５ｎｍのシリコン酸化膜、８．１ｎｍのシリコン窒化膜、５．５ｎｍのシリコン酸化膜が順に積層して形成された絶縁膜を有している。
【００２７】
図３に示されるとおり、絶縁膜がＮ／Ｏ／Ｎの３層で構成される実施形態１のいずれの実施例も、Ｏ／Ｎ／Ｏの３層構造の比較例よりも寿命が長く、初期不良の発生率も低くなる。また、シリコン酸化膜３ｂのアニールに際し、最初にアンモニアを用いて処理した後に酸化雰囲気中で処理することにより、アンモニアによる処理を経ずに酸化雰囲気中で処理するよりも寿命が延びることが理解できる。
【００２８】
図４は、実施形態２のキャパシタを示す。実施形態２では、下層電極２と上層電極４との間に配置された絶縁膜６が、下層電極２側から順に、シリコン窒化膜６ａとシリコン酸化膜６ｂとのＮ／Ｏの２層構造で構成されている。シリコン窒化膜６ａが先に形成される点が従来例の２層構造の絶縁体とは異なる。
【００２９】
実施形態２のキャパシタの形成方法を説明する。下層電極２は、実施形態１と同様に、ＣＶＤ装置のチャンバ内でモノシラン(SiH4)を原料とするＬＰＣＶＤ法により６００℃前後で処理して形成されるポリシリコン層である。下層電極２が形成されたウェーハは、ロードロック式のＬＰＣＶＤ装置のチャンバ内に配置され、ジクロールシラン(SiH2Cl2)とアンモニア(NH3)とを原料としてＬＰＣＶＤ法により処理され、シリコン窒化膜６ａが形成される。シリコン窒化膜６ａの形成時のチャンバー内の温度は６００〜７００℃、ガスの流量比(NH3/SiH2Cl2)は１〜５の範囲内で設定される。
【００３０】
シリコン酸化膜６ｂは、熱酸化装置を用い、８００〜９５０℃のウェット雰囲気でシリコン窒化膜３ａの表面を酸化させて形成される。上層電極４は、下層電極２と同様にＬＰＣＶＤ法により６００℃前後で処理して形成されるポリシリコン層である。
【００３１】
実施形態２の特徴は、シリコン窒化膜６ａの形成時の温度を６００〜７００℃の範囲とすることと、その際のガスの流量比(NH3/SiH2Cl2)を１〜５の範囲内で設定したことにある。絶縁膜６の厚さが５ｎｍ程度である場合、上記の条件を満たすことにより絶縁膜の寿命を１０年以上にすることができる。
【００３２】
図５は、実施形態２に示す２層構造でシリコン窒化膜６ａの形成条件を変化させて実施した経時破壊(ＴＤＤＢ)試験の結果を示すグラフであり、(Ａ)は形成温度を変化させた場合、(Ｂ)はガスの流量比(NH3/SiH2Cl2)を変化させた場合を示す。試験では、絶縁膜６の厚さを４．５ｎｍ、電極の面積０．１ｍｍ2とし、上層のシリコン酸化膜６ｂは８００℃、３０分のウェット雰囲気で形成されることを前提としている。試験は、高電圧を印加した加速試験として実行されており、図６に示すように各種の電圧での寿命(破壊するまでの時間)をプロットし、これを外挿することにより半導体装置の電源電圧３Ｖの半分、一般にキャパシタに印加される電圧１．５Ｖでの寿命を予測している。
【００３３】
形成温度を変化させる試験では、流量比(NH3/SiH2Cl2)は５に設定されている。図５(Ａ)に示されるとおり、窒化膜形成時の温度が７２０℃程度より高くなると、寿命が１０年より短くなる。形成温度が低いほど寿命は長くなるが、ジクロールシランとアンモニアとの反応の下限温度が約600℃であるため、これより低い温度では窒化膜を形成できない。そこで、形成温度は上限に多少の余裕を見て６００〜７００℃の範囲にあることを条件としている。ただし、膜の形成速度は温度が高いほど早い、例えば、５ｎｍのシリコン窒化膜を形成する際に、６００℃では約９０分、６５０℃では約４０分、６８０℃では約３０分となる。したがって、６００〜７００℃の範囲の中でも６５０℃以上、できれば６８０℃程度に設定すると、寿命と膜形成にかかる時間とのバランスをとることができる。
【００３４】
形成時のガス流量比を変化させる試験では、形成温度は６８０℃に設定されている。図５(Ｂ)に示されるように、流量比が約０．７よりも小さいとき、および約８よりも大きいときには寿命が１０年より短くなる。そこで、上限、下限に多少の余裕を見て、流量比が１〜５の範囲にあることを条件としている。なお、流量比が下限より小さくなると、シリコン窒化膜６ａ中のシリコンの濃度が高くなり、熱酸化によりシリコン酸化膜６ｂを形成する際に、局部的に酸化が速く進む場合がある。このような場合には、酸化が速く進んだ部分でシリコン窒化膜に孔があいてその部分もシリコン酸化膜に転換されるため、絶縁膜６の絶縁性が劣化し、かつ、静電容量が減少する。
【００３５】
【発明の効果】
以上説明したように、この発明のＮ／Ｏ／Ｎの３層構造の絶縁膜を用いた場合には、電極に含まれる不純物の絶縁膜内への拡散を防ぐことができると共に、外部から加えられる機械的な応力、電極の凹凸形状に対する耐性も強くなり、不純物の混入や機械的なストレスによる絶縁膜の特性の劣化を防ぐことができる。また、誘電率の高い窒化膜の占める割合が大きくなるため、絶縁膜の平均誘電率を高めることができ、従来と同じ膜厚でもより大きな静電容量を確保することができる。さらに、第１、第２のシリコン窒化膜の膜厚をほぼ等しく設定した場合には、極性依存性をなくすことができ、加えて、シリコン酸化膜の膜厚を３ｎｍ以上に設定することにより、リーク電流を抑制することができる。
【００３６】
また、この発明の方法によりＮ／Ｏの２層構造の絶縁体を形成した場合には、ジクロールシランとアンモニアとを用いてＬＰＣＶＤ法によりシリコン窒化膜を形成する際に、反応温度を６００〜７００℃の範囲とすること、および／または、ガスの流量比(NH3/SiH2Cl2)を１〜５の範囲内で設定することにより、膜厚５ｎｍ程度の絶縁膜の寿命を１０年以上と長くすることができ、キャパシタの寿命、ひいてはキャパシタを含む半導体装置の寿命を長くすることができる。
【図面の簡単な説明】
【図１】 実施形態１にかかるキャパシタ絶縁膜を有するキャパシタの構造を示す概念図。
【図２】 実施形態１にかかるキャパシタ絶縁膜を有するキャパシタの負バイアス、正バイアス時のバンド図。
【図３】 実施形態１にかかるキャパシタ絶縁膜の実施例１、２と比較例とにつき、ストレス時間に対する累積不良率を示すグラフ。
【図４】 実施形態２にかかるキャパシタ絶縁膜を有するキャパシタの構造を示す概念図。
【図５】 実施形態２の構成で、(Ａ)窒化膜の形成温度、(Ｂ)ガスの流量比をそれぞれ変化させた際の寿命の変化を示すグラフ。
【図６】 実施形態２の構成に対する寿命試験において、高電圧での加速試験による結果に基づいて電圧１．５Ｖでの寿命を予測する際の外挿の様子を示すグラフ。
【符号の説明】
２ 下層電極
３ 絶縁膜
３ａ 第１のシリコン窒化膜
３ｂ シリコン酸化膜
３ｃ 第２のシリコン窒化膜
４ 上層電極
【発明の属する技術分野】
この発明は、ＩＣ等の半導体装置に含まれるキャパシターの絶縁膜の構造、およびその製造方法に関する。
【０００２】
【従来の技術】
半導体装置に含まれるキャパシターは、不純物を含むポリシリコンである下層電極の上に絶縁膜を形成し、その絶縁膜上に不純物を含むポリシリコンにより上層電極を形成して構成される。従来の絶縁膜は、シリコン酸化膜(SiO2)とシリコン窒化膜(Si3N4)との組み合わせからなり、Ｏ／Ｎ(酸化膜／窒化膜)の２層構造、あるいはＯ／Ｎ／Ｏ(酸化膜／窒化膜／酸化膜)の３層構造である。いずれの構成でも、酸化膜の厚さは3nm程度、窒化膜の厚さは3nm〜10nmの厚さである。シリコン窒化膜は、ジクロールシラン(SiH2Cl2)あるいはモノシラン(SiH4)と、アンモニア(NH3)とを用いて低圧化学気相成長法(ＬＰＣＶＤ法)により形成されている。
【０００３】
シリコン窒化膜の形成時、ジクロールシランとアンモニアとを用いる場合には反応の下限温度が約600℃であるが、温度が高いほど膜の形成速度が速いため、従来は700℃〜750℃で形成されている。また、ジクロールシランに対するアンモニアの流量比(NH3/SiH2Cl2)は、10〜100程度に設定されている。
【０００４】
【発明が解決しようとする課題】
半導体装置の小型化に伴って小さい電極面積で大きな静電容量を確保するために絶縁膜には薄い膜が求められているが、一方で絶縁性を確保するためには所定の膜厚が必要とされる。上述したＯ／Ｎ／Ｏの３層構造の従来の絶縁膜は、２層のシリコン酸化膜を有しているため絶縁膜全体に占める酸化膜の割合が大きいが、シリコン酸化膜はシリコン窒化膜と比較すると誘電率が低いため、絶縁膜全体の平均誘電率が比較的低く、一定の膜厚で得られる静電容量は比較的小さくなる。また、従来の３層構造の絶縁膜では、両側で電極に接して形成されたシリコン酸化膜の不純物に対するブロック性が低く、かつ、その機械的な強度、凹凸の影響にも弱いため、ポリシリコン電極からの不純物が酸化膜中に拡散したり、外部からの応力がかかった場合、あるいは三次元構造の電極や表面に凹凸がある電極を用いる場合に、絶縁性が低下し、特に絶縁膜が薄い場合にはこの低下が顕著となる。
【０００５】
一方、従来のＯ／Ｎの２層構造で、従来の製法により薄い絶縁膜を形成すると、電圧印加により絶縁膜が破壊するまでの寿命が短く、キャパシタの寿命、ひいてはキャパシタを含むＩＣ等の半導体装置の寿命が短くなるという問題がある。
【０００６】
この発明は、上述した従来技術の問題点に鑑みてなされたものであり、３層構造の場合には、所定の膜厚で従来より大きな静電容量が確保でき、かつ、良好な絶縁性を保つことができるキャパシタ絶縁膜の構造、２層構造の場合には、薄型化した場合にも耐久性の高いキャパシタ絶縁膜の製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
この発明にかかる半導体装置の３層構造のキャパシタ絶縁膜は、シリコン酸化膜とシリコン窒化膜とから構成され、下層、上層の電極間に配置される半導体装置のキャパシタ絶縁膜において、下層電極に、第１のシリコン窒化膜、シリコン酸化膜、第２のシリコン窒化膜を順に積層して構成されることを特徴とする。このような絶縁膜は、下層電極上に第１のシリコン窒化膜を形成する段階と、第１のシリコン窒化膜上にシリコン酸化膜を形成する段階と、シリコン酸化膜上に第２のシリコン窒化膜を形成する段階とを経て形成される。
【０００８】
上記の構成では、シリコン酸化膜の厚さが３ｎｍ以上であることが望ましく、また、第１、第２のシリコン窒化膜の膜厚がほぼ等しいことが望ましい。第１のシリコン窒化膜は、下層電極を熱窒化した後、ＬＰＣＶＤ法によりシリコン窒化膜を堆積することにより形成することができ、あるいは、ロードロック式のＬＰＣＶＤ法によりシリコン窒化膜を堆積することにより形成することができる。さらに、シリコン酸化膜を形成する段階では、ＣＶＤ法によりシリコン酸化膜を堆積した後、酸化雰囲気中でアニールすることが望ましく、アンモニアガス中でアニールした後、酸化雰囲気中でアニールすればより望ましい。
【０００９】
また、この発明にかかる半導体装置の２層構造のキャパシタ絶縁膜の製造方法は、下層電極上にジクロールシランとアンモニアとを原料としてＬＰＣＶＤ法により６００〜７００℃の範囲、望ましくは６５０〜７００℃の範囲でシリコン窒化膜を形成する段階と、このシリコン窒化膜上にシリコン酸化膜を形成する段階とを有することを特徴とする。
【００１０】
さらに、この発明にかかる半導体装置の２層構造のキャパシタ絶縁膜の他の製造方法は、下層電極上にジクロールシランとアンモニアとを原料としてＬＰＣＶＤ法によりジクロールシランに対するアンモニアの流量比が１〜５の範囲でシリコン窒化膜を形成する段階と、このシリコン窒化膜上にシリコン酸化膜を形成する段階とを有することを特徴とする。
【００１１】
【発明の実施の形態】
以下、この発明にかかる半導体装置のキャパシタ絶縁膜、およびその製造方法の実施形態を説明する。
実施形態１のキャパシタ絶縁膜を含む半導体装置のキャパシタは、図１に示されるように、基板１上に高濃度に不純物を含んだポリシリコンにより下層電極２を形成し、この下層電極２上に３層構造の絶縁膜３を形成し、最後に絶縁膜３上に上層電極４を下層電極２と同じく不純物を含むポリシリコンにより形成することにより構成されている。なお、電極２，４は、シリコンにより形成してもよい。
【００１２】
絶縁膜３は、下層電極２側から順に、第１のシリコン窒化膜(Si3N4)３ａ、シリコン酸化膜(SiO2)３ｂ、第２のシリコン窒化膜(Si3N4)３ｃが重ねて構成されるＮ／Ｏ／Ｎの３層構造である。シリコン酸化膜３ｂの膜厚は３ｎｍ以上確保されており、第１、第２のシリコン窒化膜３ａ，３ｃの膜厚はほぼ等しくなるよう設定されている。
【００１３】
シリコン窒化膜はシリコン酸化膜と比較して高い緻密性と硬度を持ち、不純物やガスに対するブロック性が高く、凹凸に強いという特性を持っている。したがって、実施形態１のように電極に接する位置にシリコン窒化膜３ａ，３ｃを設けることにより、電極２，４に含まれる不純物の絶縁膜３内への拡散を防ぐことができると共に、外部から加えられる機械的な応力に対する耐性も強くなり、不純物の混入や機械的なストレス、電極の凹凸形状による絶縁膜の特性の劣化を防ぐことができる。
【００１４】
キャパシタの静電容量は電極間の距離に反比例し、絶縁膜の誘電率に比例するため、静電容量を大きくするためには絶縁膜を薄くし、絶縁膜の誘電率を高めればよいことになる。シリコン酸化膜の誘電率３．９に対してシリコン窒化膜の誘電率は６．９と高いため、実施形態１のように絶縁膜３中に占める窒化膜の割合を大きくすることにより、絶縁膜の平均誘電率を高めることができ、従来と同じ厚さでも静電容量を大きく確保することができる。
【００１５】
また、第１、第２のシリコン窒化膜３ａ，３ｃの膜厚をほぼ等しく設定することにより、極性依存性をなくすことができる。図２のバンド図に示されるように、シリコン窒化膜中の電流の伝導はプールフレンケル型の正孔が主であるため、下層電極(カソード)２、上層電極(アノード)４の両極側にシリコン窒化膜３ａ，３ｃを有することにより、負バイアス、正バイアスいずれの場合にも電子の伝導が抑えられる。加えて、シリコン酸化膜３ｂの膜厚が３ｎｍ以上あるために正孔の伝導はシリコン酸化膜３ｂにより抑えられる。このように電子、正孔の伝導が共に抑えられるため、リーク電流を抑制することができる。
【００１６】
次に、実施形態１のキャパシタの形成方法について説明する。
キャパシタを含むウェーハは、ＣＶＤ装置のチャンバ内でモノシラン(SiH4)を原料とする低圧化学気相成長法(ＬＰＣＶＤ法)により６００℃前後で処理され、表面に下層電極２に相当するポリシリコンの層が形成される。
【００１７】
下層電極２が形成されたウェーハは、アンモニア(NH3)を用いて急速熱処理
(Rapid Thermal Process; RTP)により８００℃以上の温度で窒化される。熱窒化により表面にシリコン窒化膜の薄い層が形成されたウェーハは、ＣＶＤ装置のチャンバ内に配置され、ジクロールシラン(SiH2Cl2)とアンモニア(NH3)とを原料としてＬＰＣＶＤ法により７００〜７５０℃で処理され、所定の膜厚に達するまでシリコン窒化膜が蓄積される。
【００１８】
熱窒化のみで所定の膜厚の窒化膜を形成しようとすると、高温で長時間の熱処理が必要となる。一方、ＲＴＰを経ずに通常のＬＰＣＶＤ法により処理すると、窒化膜が形成される前にポリシリコン層の表面が酸化し、下層電極２とシリコン窒化膜３ａとの間に酸化膜が形成される。このため、一旦ＲＴＰで薄い窒化膜を形成した後、ＬＰＣＶＤ法により膜を成長させている。
【００１９】
なお、ロードロック式のＬＰＣＶＤ装置を用いる場合には、ＲＴＰを経なくとも下層電極２上に酸化膜を形成することなくシリコン窒化膜３ａを形成することができる。この場合にも、チャンバ内でジクロールシラン(SiH2Cl2)とアンモニア(NH3)とを原料としてＬＰＣＶＤ法により７００〜７５０℃で処理され、ポリシリコン層の上に第１のシリコン窒化膜(Si3N4)３ａが形成される。
【００２０】
次に、第１のシリコン窒化膜３ａが形成されたウェーハは、ＣＶＤ装置のチャンバ内に配置され、モノシラン(SiH4)と酸化窒素(N2O)とを原料としてＬＰＣＶＤ法により７００〜８００℃で処理され、第１のシリコン窒化膜３ａの上にシリコン酸化膜(SiO2)３ｂが形成される。シリコン酸化膜３ｂは、テトラエチルオルソシリケート(Tetra-Ethyl-Ortho-Silicate; TEOS)の熱分解を用いてＬＰＣＶＤ法により６００〜７００℃で処理することにより形成することもできる。
【００２１】
上記のようにシリコン酸化膜３ｂをＣＶＤ法により形成した場合には、膜が疎であり、欠陥を含む可能性があるため、ウェーハはシリコン酸化膜３ｂの形成後にアニール装置で処理される。アニールは、酸素(O2)、あるいは酸化窒素(N2O)を含む酸化雰囲気中で行われる。このとき、アニール温度を８００℃程度に設定しておくと、膜厚の増加を防ぐことができる。また、雰囲気に酸化窒素(N2O)が含まれる場合には、シリコン酸化膜３ｂ中の未結合手を低温で短時間のうちに解消することができる。なお、アンモニア(NH3)ガスの中でアニールをした後に、上記の酸化雰囲気によりアニールするようにしてもよい。
【００２２】
シリコン酸化膜３ｂは、上記のようなＣＶＤ法により形成する他、熱酸化装置を用いて形成してもよい。熱酸化による場合には、８００〜９５０℃のウェット雰囲気で第１のシリコン窒化膜３ａの表面を酸化させてシリコン酸化膜３ｂを形成する。ただし、この場合には、第１のシリコン窒化膜３ａの膜厚の約１／２が酸化膜に転換されるため、この転換される膜厚を考慮に入れて、第１のシリコン窒化膜３ａの形成時の厚さを最終的な厚さより厚く設定しておく必要がある。
【００２３】
シリコン酸化膜３ｂが形成されたウェーハは、ＣＶＤ装置のチャンバにセットされ、ジクロールシラン(SiH2Cl2)とアンモニア(NH3)とを原料としてＬＰＣＶＤ法により７００〜７５０℃で処理される。これにより、シリコン酸化膜３ｂの上に第２のシリコン窒化膜(Si3N4)３ｃが形成される。第２のシリコン窒化膜３ｃが形成されたウェーハは、最後にＣＶＤ装置のチャンバ内でモノシラン(SiH4)を原料とするＬＰＣＶＤ法により６００℃前後で処理され、表面に上層電極４に相当するポリシリコンの層が形成される。
【００２４】
図３は、上述した実施形態１の実施例２例と従来のＯ／Ｎ／Ｏの３層構造の比較例とを対象に実施した経時破壊(ＴＤＤＢ)試験の結果を示すグラフである。試験は、電界１２．５ＭＶ/ｃｍ、電極の面積０．１４ｍｍ2の条件下で行われており、グラフはストレス時間(横軸、単位：秒)に対するキャパシタの累積不良率(縦軸、単位：％)を示している。
【００２５】
実施例１は、上述した何通りかの製法のうち、ＲＴＰにより１．６ｎｍの窒化膜を形成した後にＬＰＣＶＤ法により３．９ｎｍの窒化膜を堆積して第１のシリコン窒化膜３ａを形成し、ＣＶＤ法によりシリコン酸化膜を８．１ｎｍ形成して酸化雰囲気中でアニールし、ＬＰＣＶＤ法により５．５ｎｍの第２のシリコン窒化膜３ｃを形成して構成されている。
【００２６】
実施例２は、実施例１のシリコン酸化膜３ｂの形成後にアンモニア(NH3)ガスの中で８５０℃で６０秒アニールし、さらに酸化雰囲気(酸素(O2))中で８５０℃で６０秒アニールして形成されている。第１、第２のシリコン窒化膜３ａ，３ｃの形成、各膜厚は実施例１と同一である。
比較例は、下層電極側から５．５ｎｍのシリコン酸化膜、８．１ｎｍのシリコン窒化膜、５．５ｎｍのシリコン酸化膜が順に積層して形成された絶縁膜を有している。
【００２７】
図３に示されるとおり、絶縁膜がＮ／Ｏ／Ｎの３層で構成される実施形態１のいずれの実施例も、Ｏ／Ｎ／Ｏの３層構造の比較例よりも寿命が長く、初期不良の発生率も低くなる。また、シリコン酸化膜３ｂのアニールに際し、最初にアンモニアを用いて処理した後に酸化雰囲気中で処理することにより、アンモニアによる処理を経ずに酸化雰囲気中で処理するよりも寿命が延びることが理解できる。
【００２８】
図４は、実施形態２のキャパシタを示す。実施形態２では、下層電極２と上層電極４との間に配置された絶縁膜６が、下層電極２側から順に、シリコン窒化膜６ａとシリコン酸化膜６ｂとのＮ／Ｏの２層構造で構成されている。シリコン窒化膜６ａが先に形成される点が従来例の２層構造の絶縁体とは異なる。
【００２９】
実施形態２のキャパシタの形成方法を説明する。下層電極２は、実施形態１と同様に、ＣＶＤ装置のチャンバ内でモノシラン(SiH4)を原料とするＬＰＣＶＤ法により６００℃前後で処理して形成されるポリシリコン層である。下層電極２が形成されたウェーハは、ロードロック式のＬＰＣＶＤ装置のチャンバ内に配置され、ジクロールシラン(SiH2Cl2)とアンモニア(NH3)とを原料としてＬＰＣＶＤ法により処理され、シリコン窒化膜６ａが形成される。シリコン窒化膜６ａの形成時のチャンバー内の温度は６００〜７００℃、ガスの流量比(NH3/SiH2Cl2)は１〜５の範囲内で設定される。
【００３０】
シリコン酸化膜６ｂは、熱酸化装置を用い、８００〜９５０℃のウェット雰囲気でシリコン窒化膜３ａの表面を酸化させて形成される。上層電極４は、下層電極２と同様にＬＰＣＶＤ法により６００℃前後で処理して形成されるポリシリコン層である。
【００３１】
実施形態２の特徴は、シリコン窒化膜６ａの形成時の温度を６００〜７００℃の範囲とすることと、その際のガスの流量比(NH3/SiH2Cl2)を１〜５の範囲内で設定したことにある。絶縁膜６の厚さが５ｎｍ程度である場合、上記の条件を満たすことにより絶縁膜の寿命を１０年以上にすることができる。
【００３２】
図５は、実施形態２に示す２層構造でシリコン窒化膜６ａの形成条件を変化させて実施した経時破壊(ＴＤＤＢ)試験の結果を示すグラフであり、(Ａ)は形成温度を変化させた場合、(Ｂ)はガスの流量比(NH3/SiH2Cl2)を変化させた場合を示す。試験では、絶縁膜６の厚さを４．５ｎｍ、電極の面積０．１ｍｍ2とし、上層のシリコン酸化膜６ｂは８００℃、３０分のウェット雰囲気で形成されることを前提としている。試験は、高電圧を印加した加速試験として実行されており、図６に示すように各種の電圧での寿命(破壊するまでの時間)をプロットし、これを外挿することにより半導体装置の電源電圧３Ｖの半分、一般にキャパシタに印加される電圧１．５Ｖでの寿命を予測している。
【００３３】
形成温度を変化させる試験では、流量比(NH3/SiH2Cl2)は５に設定されている。図５(Ａ)に示されるとおり、窒化膜形成時の温度が７２０℃程度より高くなると、寿命が１０年より短くなる。形成温度が低いほど寿命は長くなるが、ジクロールシランとアンモニアとの反応の下限温度が約600℃であるため、これより低い温度では窒化膜を形成できない。そこで、形成温度は上限に多少の余裕を見て６００〜７００℃の範囲にあることを条件としている。ただし、膜の形成速度は温度が高いほど早い、例えば、５ｎｍのシリコン窒化膜を形成する際に、６００℃では約９０分、６５０℃では約４０分、６８０℃では約３０分となる。したがって、６００〜７００℃の範囲の中でも６５０℃以上、できれば６８０℃程度に設定すると、寿命と膜形成にかかる時間とのバランスをとることができる。
【００３４】
形成時のガス流量比を変化させる試験では、形成温度は６８０℃に設定されている。図５(Ｂ)に示されるように、流量比が約０．７よりも小さいとき、および約８よりも大きいときには寿命が１０年より短くなる。そこで、上限、下限に多少の余裕を見て、流量比が１〜５の範囲にあることを条件としている。なお、流量比が下限より小さくなると、シリコン窒化膜６ａ中のシリコンの濃度が高くなり、熱酸化によりシリコン酸化膜６ｂを形成する際に、局部的に酸化が速く進む場合がある。このような場合には、酸化が速く進んだ部分でシリコン窒化膜に孔があいてその部分もシリコン酸化膜に転換されるため、絶縁膜６の絶縁性が劣化し、かつ、静電容量が減少する。
【００３５】
【発明の効果】
以上説明したように、この発明のＮ／Ｏ／Ｎの３層構造の絶縁膜を用いた場合には、電極に含まれる不純物の絶縁膜内への拡散を防ぐことができると共に、外部から加えられる機械的な応力、電極の凹凸形状に対する耐性も強くなり、不純物の混入や機械的なストレスによる絶縁膜の特性の劣化を防ぐことができる。また、誘電率の高い窒化膜の占める割合が大きくなるため、絶縁膜の平均誘電率を高めることができ、従来と同じ膜厚でもより大きな静電容量を確保することができる。さらに、第１、第２のシリコン窒化膜の膜厚をほぼ等しく設定した場合には、極性依存性をなくすことができ、加えて、シリコン酸化膜の膜厚を３ｎｍ以上に設定することにより、リーク電流を抑制することができる。
【００３６】
また、この発明の方法によりＮ／Ｏの２層構造の絶縁体を形成した場合には、ジクロールシランとアンモニアとを用いてＬＰＣＶＤ法によりシリコン窒化膜を形成する際に、反応温度を６００〜７００℃の範囲とすること、および／または、ガスの流量比(NH3/SiH2Cl2)を１〜５の範囲内で設定することにより、膜厚５ｎｍ程度の絶縁膜の寿命を１０年以上と長くすることができ、キャパシタの寿命、ひいてはキャパシタを含む半導体装置の寿命を長くすることができる。
【図面の簡単な説明】
【図１】 実施形態１にかかるキャパシタ絶縁膜を有するキャパシタの構造を示す概念図。
【図２】 実施形態１にかかるキャパシタ絶縁膜を有するキャパシタの負バイアス、正バイアス時のバンド図。
【図３】 実施形態１にかかるキャパシタ絶縁膜の実施例１、２と比較例とにつき、ストレス時間に対する累積不良率を示すグラフ。
【図４】 実施形態２にかかるキャパシタ絶縁膜を有するキャパシタの構造を示す概念図。
【図５】 実施形態２の構成で、(Ａ)窒化膜の形成温度、(Ｂ)ガスの流量比をそれぞれ変化させた際の寿命の変化を示すグラフ。
【図６】 実施形態２の構成に対する寿命試験において、高電圧での加速試験による結果に基づいて電圧１．５Ｖでの寿命を予測する際の外挿の様子を示すグラフ。
【符号の説明】
２ 下層電極
３ 絶縁膜
３ａ 第１のシリコン窒化膜
３ｂ シリコン酸化膜
３ｃ 第２のシリコン窒化膜
４ 上層電極
Claims (4)
- シリコン酸化膜とシリコン窒化膜とから構成され、下層、上層の電極間に配置される半導体装置のキャパシタ絶縁膜製造方法において、
前記下層電極上に、第１のシリコン窒化膜を形成する段階と、
前記第１のシリコン窒化膜上に、ＣＶＤ法によりシリコン酸化膜を堆積した後、酸化雰囲気中でアニールすることでシリコン酸化膜を形成する段階と、
前記シリコン酸化膜上に、第２のシリコン窒化膜を形成する段階とを有し、これらの段階が順に実行されることを特徴とする半導体装置のキャパシタ絶縁膜製造方法。 - シリコン酸化膜とシリコン窒化膜とから構成され、下層、上層の電極間に配置される半導体装置のキャパシタ絶縁膜製造方法において、
前記下層電極上に、第１のシリコン窒化膜を形成する段階と、
前記第１のシリコン窒化膜上に、ＣＶＤ法によりシリコン酸化膜を堆積した後、アンモニアガス中でアニールし、その後、酸化雰囲気中でアニールすることでシリコン酸化膜を形成する段階と、
前記シリコン酸化膜上に、第２のシリコン窒化膜を形成する段階とを有し、これらの段階が順に実行されることを特徴とする半導体装置のキャパシタ絶縁膜製造方法。 - 前記第１のシリコン窒化膜を形成する段階では、前記下層電極を熱窒化した後、ＬＰＣＶＤ法によりシリコン窒化膜を堆積することを特徴とする請求項１または２に記載のキャパシタ絶縁膜製造方法。
- 前記第１のシリコン窒化膜を形成する段階では、ロードロック式のＬＰＣＶＤ法によりシリコン窒化膜を堆積することを特徴とする請求項１または２に記載のキャパシタ絶縁膜製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31819797A JP4031854B2 (ja) | 1997-11-19 | 1997-11-19 | 半導体装置のキャパシタ絶縁膜製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31819797A JP4031854B2 (ja) | 1997-11-19 | 1997-11-19 | 半導体装置のキャパシタ絶縁膜製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11150246A JPH11150246A (ja) | 1999-06-02 |
| JP4031854B2 true JP4031854B2 (ja) | 2008-01-09 |
Family
ID=18096535
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31819797A Expired - Fee Related JP4031854B2 (ja) | 1997-11-19 | 1997-11-19 | 半導体装置のキャパシタ絶縁膜製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4031854B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3786569B2 (ja) * | 2000-08-14 | 2006-06-14 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| JP3736740B2 (ja) * | 2000-12-12 | 2006-01-18 | シャープ株式会社 | 絶縁膜容量評価装置および絶縁膜容量評価方法 |
| US6791156B2 (en) | 2001-10-26 | 2004-09-14 | Denso Corporation | Semiconductor device and method for manufacturing it |
| KR102125474B1 (ko) * | 2016-12-05 | 2020-06-24 | 주식회사 원익아이피에스 | 박막 증착 방법 |
| CN111602216A (zh) | 2018-01-19 | 2020-08-28 | 三菱电机株式会社 | 薄层电容器及薄层电容器的制造方法 |
-
1997
- 1997-11-19 JP JP31819797A patent/JP4031854B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11150246A (ja) | 1999-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100803861B1 (ko) | 비휘발성 반도체 메모리 디바이스 및 그 제조 방법 | |
| US7470583B2 (en) | Method of improved high K dielectric-polysilicon interface for CMOS devices | |
| US11594593B2 (en) | Method to reduce breakdown failure in a MIM capacitor | |
| JPH09116104A (ja) | 半導体素子のキャパシタ製造方法 | |
| KR100360413B1 (ko) | 2단계 열처리에 의한 반도체 메모리 소자의 커패시터 제조방법 | |
| JP4187252B2 (ja) | 半導体装置の製造方法 | |
| US6882031B2 (en) | Ammonia gas passivation on nitride encapsulated devices | |
| US6949477B2 (en) | Method of fabricating a capacitive element for a semiconductor device | |
| JP4031854B2 (ja) | 半導体装置のキャパシタ絶縁膜製造方法 | |
| KR100541675B1 (ko) | 유전막 형성 방법 | |
| JPH05190796A (ja) | ダイナミック・ランダム・アクセス・メモリ・セル用誘電体皮膜およびその形成方法 | |
| KR20010085446A (ko) | 산화탄탈막을 갖는 반도체장치 제조방법 | |
| JPH118359A (ja) | キャパシタ絶縁膜およびその製造方法 | |
| JPH11204757A (ja) | 半導体素子の製造方法 | |
| JP2003124348A (ja) | 半導体装置及びその製造方法 | |
| JPH08213611A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH09260372A (ja) | 半導体装置の絶縁膜の形成方法 | |
| JPH08130259A (ja) | 半導体記憶素子 | |
| JP2000208645A (ja) | シリコン系誘電体膜の形成方法および不揮発性半導体記憶装置の製造方法 | |
| JPH08116053A (ja) | 半導体装置の製造方法 | |
| JPH08172091A (ja) | 絶縁膜の形成方法 | |
| JP2009212363A (ja) | キャパシタの製造方法 | |
| JPH0677433A (ja) | 半導体装置の製造方法 | |
| JP2001156186A (ja) | 破壊電圧及び漏れ率が改善された、半導体メモリー装置用ゲート構造の製造方法 | |
| JPH07335768A (ja) | 半導体素子におけるキャパシタ絶縁膜の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040830 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070712 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070717 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070914 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071009 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071022 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111026 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121026 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121026 Year of fee payment: 5 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121026 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |