JPH11204757A - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法

Info

Publication number
JPH11204757A
JPH11204757A JP10004279A JP427998A JPH11204757A JP H11204757 A JPH11204757 A JP H11204757A JP 10004279 A JP10004279 A JP 10004279A JP 427998 A JP427998 A JP 427998A JP H11204757 A JPH11204757 A JP H11204757A
Authority
JP
Japan
Prior art keywords
nitride film
film
lower electrode
atmosphere
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10004279A
Other languages
English (en)
Other versions
JP4026908B2 (ja
Inventor
Nobuhiko Inoue
信彦 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP00427998A priority Critical patent/JP4026908B2/ja
Priority to US09/225,350 priority patent/US6228737B1/en
Publication of JPH11204757A publication Critical patent/JPH11204757A/ja
Application granted granted Critical
Publication of JP4026908B2 publication Critical patent/JP4026908B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】 比較的薄い下層窒化膜により下部電極の酸化
を防止することが可能な製造方法を実現する。 【解決手段】 ＣＶＤ法により下部電極１４の上にＣＶ
Ｄ窒化膜１６ａを形成する。例えば、ＬＰＣＶＤ法によ
り、ジクロルシランとアンモニアとを原料ガスとして用
い、１ｎｍ〜３ｎｍの膜厚のＣＶＤ窒化膜を形成する。
この工程で作成されたＣＶＤ窒化膜は島構造の膜体とな
る。次に、窒化雰囲気中で熱処理を施すことにより下部
電極の上に熱窒化膜１６ｂを形成する。例えば、７００
℃〜１０００℃の温度のＮＨ3 雰囲気中でＲＴＮ処理を
施すことにより、熱窒化膜を形成する。この工程では、
下部電極表面の露出部分が窒化雰囲気にさらされる。熱
窒化膜は、ＣＶＤ窒化膜で覆われていない下部電極の上
面部に形成される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、下部電極の上に
キャパシタ絶縁膜を形成する際の半導体素子の製造方法
に関する。
【０００２】
【従来の技術】近年、ＶＬＳＩの高集積化や高密度化に
より、デバイスの寸法がますます微細化している。この
結果、キャパシタ面積が減少してキャパシタ容量が減少
し、デバイス信頼性の劣化が引き起こされている。この
問題を改善するために、３次元構造化によるキャパシタ
表面積の増加と高誘電率の絶縁膜の使用とが試みられて
いる。このうち、下部電極ポリシリコン上にＴａ2 Ｏ5
膜をキャパシタ絶縁膜として形成するキャパシタ形成プ
ロセスを図４に示し、この図を参照して、従来の形成方
法につき説明する。
【０００３】先ず、シリコン基板１００の上に層間絶縁
膜１０２を形成し、この上にポリシリコンを材質とする
任意の形状のストレージノード１０４を形成する（図４
（Ａ））。次に、ストレージノード１０４のポリシリコ
ン表面に対して、７００℃〜１０００℃の温度のＮＨ3
雰囲気中でＲＴＮ（Rapid Thermal Nitrization ）処理
を施すことにより、下層窒化膜１０６を形成する（図４
（Ｂ））。続いて、ＬＰＣＶＤ法によりＴａ2 Ｏ5 膜を
堆積する。このＴａ2 Ｏ5 膜に対して６００℃以上の酸
素雰囲気中でアニールを施して、キャパシタ絶縁膜とし
てのＴａ2 Ｏ5膜１０８を形成する（図４（Ｃ））。そ
して、上部電極１１０として、ドープトポリシリコンま
たはＴｉＮをＬＰＣＶＤ法により堆積してパターニング
を施し、キャパシタを完成させる（図４（Ｄ））。
【０００４】
【発明が解決しようとする課題】しかしながら、図４を
参照して説明した従来方法では、６００℃以上の酸素雰
囲気中でアニールを施すとき（図４（Ｃ））、下層窒化
膜１０６の耐酸化性が破れてしまい、下部電極（ストレ
ージノード１０４）との界面にシリコン酸化膜が形成さ
れてしまう。この結果、キャパシタ絶縁膜の実効膜厚が
大きくなってしまうという問題があった。
【０００５】図５は、キャパシタ絶縁膜周辺を拡大して
示す要部断面図である。図５に示す構成は、図４（Ｄ）
に示す破線ａ内の領域の構成に相当する。図５に示すよ
うに、ストレージノード１０４と下層窒化膜１０６との
間にシリコン酸化膜（ＳｉＯ2 膜）１１２が形成されて
いる。このように、下層窒化膜１０６の酸素に対するバ
リア特性が失われてしまっているので、酸素は下層窒化
膜１０６を透過してストレージノード１０４の表面に達
してしまう。その結果、ストレージノード１０４の表面
の一部が酸化されてシリコン酸化膜１１２が形成され
る。発明者の実験によれば、下層窒化膜１０６の膜厚が
比較的大きい場合には、このような耐酸化性の消失は見
られない。下層窒化膜１０６の膜厚が２０〜３０Å以下
になると、シリコン酸化膜１１２が形成されることが分
かっている。
【０００６】一方、高品質で高信頼性を有したＶＬＳＩ
を得るには、キャパシタ絶縁膜の実効膜厚は小さい方が
望ましい。従って、従来より、なるべく薄い下層窒化膜
により下部電極の酸化を防止することが可能な製造方法
の出現が望まれていた。
【０００７】
【課題を解決するための手段】発明者は、下層窒化膜が
比較的薄い場合に耐酸化性が破れることに着目し、この
ような場合には下層窒化膜が島構造になっているからで
はないかと推測した。すなわち、下層窒化膜は、窒化物
が下部電極の表面上に一様に連続的に堆積されるのでは
なく、窒化物の凝集体が互いに島状に離間した状態に形
成されているのではないかと考えた。このように考えれ
ば、下部電極の表面の全てが下層窒化膜により覆われて
いるわけではないので、下部電極表面の露出部分が酸素
雰囲気にさらされ、従って、下部電極上に酸化膜が形成
される。
【０００８】そこで、この発明の半導体素子の製造方法
によれば、下部電極の上にキャパシタ絶縁膜を形成する
際に、酸素に対するバリア層としての下層窒化膜を下部
電極の上に形成するに当たり、ＣＶＤ法により下部電極
の上にＣＶＤ窒化膜を形成し、続いて窒化雰囲気中で熱
処理を施すことにより下部電極の上に熱窒化膜を形成す
ることを特徴とする。
【０００９】このように、先ず、ＣＶＤ法（Chemical V
apor Deposition ：化学気相成長法）により、下部電極
の上にＣＶＤ窒化膜を形成する。このＣＶＤ窒化膜の膜
厚は、膜が島構造となる程度に制御する。次に、窒化雰
囲気中で熱処理を行う。この結果、下部電極の、ＣＶＤ
窒化膜で覆われていない表面部分が窒化される。従っ
て、従来は酸素の導入部分となっていた箇所に、選択的
に熱窒化膜が形成される。よって、下部電極の上面を下
層窒化膜により覆いつくすことができるので、続いて行
われるキャパシタ絶縁膜の形成の際に、下部電極表面に
酸化膜が形成されてしまうことがない。しかも、ＣＶＤ
窒化膜の膜厚は島構造となる程度に薄くして良いので、
下層窒化膜の極薄化が可能である。
【００１０】この発明の半導体素子の製造方法におい
て、好ましくは、上述の熱処理をＮＨ3 雰囲気中で行う
と良い。
【００１１】また、この発明の半導体素子の製造方法に
おいて、好ましくは、上述のＮＨ3雰囲気の温度を７０
０℃〜１０００℃にすると良い。
【００１２】このように、７００℃〜１０００℃の温度
のＮＨ3 雰囲気中で熱処理を行うと、所定の熱窒化を行
うことが可能である。
【００１３】また、この発明の半導体素子の製造方法に
おいて、好ましくは、上述の熱処理をＮ2 Ｈ4 雰囲気中
で行うと良い。
【００１４】また、この発明の半導体素子の製造方法に
おいて、好ましくは、上述のＮ2 Ｈ4 雰囲気の温度を３
００℃〜１０００℃にすると良い。
【００１５】このように、３００℃〜１０００℃の温度
のＮ2 Ｈ4 雰囲気中で熱処理を行うと、所定の熱窒化を
行うことが可能である。
【００１６】また、この発明の半導体素子の製造方法に
おいて、好ましくは、キャパシタ絶縁膜をタンタルオキ
サイド膜とすると良い。
【００１７】このように、キャパシタ絶縁膜として一般
的に多用されているタンタルオキサイド膜を形成する際
にも酸素雰囲気中での熱処理を行う必要があるので、上
述したように下層窒化膜を形成すれば、この下層窒化膜
の耐酸化性が劣化してしまうことがない。
【００１８】
【発明の実施の形態】以下、図を参照して、この発明の
実施の形態につき説明する。尚、図は、この発明が理解
できる程度に構成、大きさおよび配置関係が概略的に示
されているに過ぎない。また、以下に記載する材料や数
値等の条件は単なる一例に過ぎない。よって、この発明
は、この実施の形態に何ら限定されることがない。
【００１９】この実施の形態の半導体素子の製造方法に
つき、図１および図２を参照して説明する。図１および
図２は、実施の形態の製造方法を示す工程図である。各
図には、素子の要部断面構造が示してある。以下、ポリ
シリコンを材質とする３次元構造の下部電極を有したキ
ャパシタを形成する場合を例に取り、この実施の形態の
製造方法につき説明する。
【００２０】図２（Ａ）に示すように、先ず、シリコン
基板１０の上に層間絶縁膜１２を形成し、この層間絶縁
膜１２に所定のコンタクトホールを形成する。下部電極
としてのストレージノード１４は、このコンタクトホー
ルを経てシリコン基板１０に接合される形で層間絶縁膜
１２上に形成される。ストレージノード１４は、ポリシ
リコンを材料とした所定形状のものである。
【００２１】次に、下部電極の上にキャパシタ絶縁膜を
形成する際に、ストレージノード１４の表面に下層窒化
膜１６を形成する（図２（Ｂ））。この下層窒化膜１６
は、酸素に対するバリア層として形成される。図１に示
すように、この工程は、下記の（１）および（２）の２
段階のステップに分けて行う。
【００２２】先ず、（１）ＣＶＤ法により下部電極１４
の上にＣＶＤ窒化膜１６ａを形成する（図１（Ａ））。
ここでは、蒸着をＬＰＣＶＤ法により行い、ジクロルシ
ラン（ＳｉＨ2 Ｃｌ2 ）およびアンモニア（ＮＨ3 ）を
原料ガスとして用いる。さらに、蒸着はシリコン基板１
０の温度を６５０℃として行い、１ｎｍ〜３ｎｍの膜厚
（エリプソメータによる測定値）のＣＶＤ窒化膜１６ａ
を形成する。
【００２３】図１（Ａ）に示すように、この工程（１）
で作成されたＣＶＤ窒化膜１６ａは島構造の膜体とな
る。すなわち、多数の窒化物（Ｓｉ3 Ｎ4 ）の凝集体が
互いに離間した状態で、下部電極１４の表面上に分布し
た構造となる。
【００２４】次に、（２）窒化雰囲気中で熱処理を施す
ことにより下部電極１４の上に熱窒化膜１６ｂを形成す
る（図１（Ｂ））。ここでは、７００℃〜１０００℃の
温度のＮＨ3 雰囲気中でＲＴＮ処理を施すことにより、
熱窒化膜１６ｂを形成する。
【００２５】この工程（２）では、下部電極１４表面の
露出部分（窒化物が堆積していない部分）が窒化雰囲気
にさらされる。従って、図１（Ｂ）に示すように、熱窒
化膜１６ｂは、ＣＶＤ窒化膜１６ａで覆われていない下
部電極１４の上面部に形成される。このように、下部電
極１４の表面部分を選択的に窒化させることができるの
で、窒化物が堆積していない箇所を窒化して、下部電極
１４の表面を窒化物で覆いつくすことができる。
【００２６】従って、この実施の形態の製造方法によれ
ば、ＣＶＤ窒化膜１６ａの極薄化が可能である。また、
下部電極１４の熱窒化部分も比較的小さい領域に制御す
ることができる。よって、ＣＶＤ窒化膜１６ａおよび熱
窒化膜１６ｂからなる下層窒化膜１６の極薄化が実現さ
れ、キャパシタ容量の増加に寄与する。
【００２７】尚、上述の熱処理は、ＮＨ3 雰囲気の代わ
りにＮ2 Ｈ4 雰囲気を用いて、このＮ2 Ｈ4 雰囲気を３
００℃〜１０００℃の温度に制御してＲＴＮ処理を行う
ものとしても良い。
【００２８】下層窒化膜１６の形成工程に続いて、キャ
パシタ絶縁膜の形成が行われる。先ず、ＬＰＣＶＤ法に
より、下層窒化膜１６の上にＴａ2 Ｏ5 膜を形成する。
さらに、このＴａ2 Ｏ5 膜に６００℃以上の温度の酸素
雰囲気中でアニール処理を施すことにより、キャパシタ
絶縁膜としてのタンタルオキサイド（Ｔａ2 Ｏ5 ）膜１
８を形成する（図２（Ｃ））。この工程において、先の
工程で形成した下層窒化膜１６が酸化ストッパ層（バリ
ア層）として働く。上述した方法で下層窒化膜１６を形
成してあるので、この膜を酸素は透過することができな
い。従って、下部電極１４と下層窒化膜１６との界面に
シリコン酸化膜が形成されることを防止できる。
【００２９】最後に、Ｔａ2 Ｏ5 膜１８の上に上部電極
２０を形成する（図２（Ｄ））。上部電極２０は、ドー
プトポリシリコンやＴｉＮをＬＰＣＶＤ法により堆積し
て形成する。続いて、パターニングを施し、キャパシタ
を完成させる。
【００３０】次に、図３を参照して、この実施の形態で
作成した下層窒化膜の膜質を従来方法で作成したものと
対比する。図３は、極薄窒化膜の耐酸化性を示すグラフ
である。横軸には窒化膜（Ｓｉ3 Ｎ4 膜）の膜厚を通常
のエリプソメータを用いて測定した値を取り、Å単位で
０〜８０Åの間を１０Åごとに目盛って示す。縦軸には
酸化膜（図５を参照して説明したシリコン酸化膜１１２
に相当する。）の膜厚値を取り、Å単位で０〜３００Å
の間を１００Åごとに目盛って示す。この実施の形態の
製造方法により作成した窒化膜のデータは、グラフ中に
白抜きの四角記号で示してある。これら四角記号を破線
ａにより結んで示してある。また、従来方法で作成した
窒化膜のデータは、白丸記号により示してある。これら
白丸記号を実線ｂにより結んで示してある。
【００３１】図３に示すように、従来方法の場合には、
窒化膜の膜厚が３５Å以下になると酸化膜の膜厚が上昇
し、すなわち耐酸化性が劣化し始める。これに対して、
実施の形態の方法の場合には、窒化膜の膜厚（下層窒化
膜１６の膜厚）が１６Åの場合であっても酸化膜の膜厚
の上昇が見られず、従って耐酸化性が劣化しないと言え
る。
【００３２】よって、この実施の形態によれば、Ｔａ2
Ｏ5 膜をキャパシタ絶縁膜として用いるキャパシタ形成
プロセスにおいて、下層窒化膜はその膜厚が薄いまま膜
質が向上する。そして、６００℃以上の酸素雰囲気アニ
ール時に下層窒化膜の耐酸化性が破れて、下部電極ポリ
シリコンとの界面にシリコン酸化膜が形成され、実効膜
厚が大きくなってしまうという問題が回避される。しか
も、キャパシタ容量の増加が実現される。
【００３３】尚、この実施の形態では、この発明を特定
の材料を用い、特定の条件で構成した例についてのみ説
明したが、この発明は多くの変更および変形を行うこと
ができる。例えば、キャパシタ絶縁膜としてタンタルオ
キサイド膜を用いたが、酸素雰囲気中でアニールを行う
処理により形成される他の絶縁膜を用いても良い。ま
た、熱処理時の雰囲気や温度等も材料に応じて適当に変
更して良い。さらに、キャパシタを形成する場合に限ら
ず、他の素子形成に対しても適用することができる。
【００３４】
【発明の効果】この発明の半導体素子の製造方法によれ
ば、ＣＶＤ法により下部電極の上にＣＶＤ窒化膜を形成
し、続いて窒化雰囲気中で熱処理を施すことにより下部
電極の上に熱窒化膜を形成する。ＣＶＤ窒化膜の膜厚
は、膜が島構造となる程度に制御する。従って、続く熱
処理では、下部電極の、ＣＶＤ窒化膜で覆われていない
表面部分が選択的に窒化される。よって、下部電極の上
面を下層窒化膜により覆いつくすことができるので、続
いて行われるキャパシタ絶縁膜の形成の際に、下部電極
表面に酸化膜が形成されてしまうことがない。しかも、
ＣＶＤ窒化膜の膜厚は島構造となる程度にして良いの
で、下層窒化膜の極薄化が可能である。
【図面の簡単な説明】
【図１】実施の形態の製造方法を示す図である。
【図２】実施の形態の製造方法を示す図である。
【図３】極薄窒化膜の耐酸化性を示す図である。
【図４】従来の製造方法を示す図である。
【図５】キャパシタの要部構成を示す図である。
【符号の説明】
１０：シリコン基板 １２：層間絶縁膜 １４：ストレージノード １６：下層窒化膜 １６ａ：ＣＶＤ窒化膜 １６ｂ：熱窒化膜 １８：Ｔａ2 Ｏ5 膜 ２０：上部電極

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 下部電極の上にキャパシタ絶縁膜を形成
    する際に、酸素に対するバリア層としての下層窒化膜を
    前記下部電極の上に形成するに当たり、 ＣＶＤ法により前記下部電極の上にＣＶＤ窒化膜を形成
    し、続いて窒化雰囲気中で熱処理を施すことにより前記
    下部電極の上に熱窒化膜を形成することを特徴とする半
    導体素子の製造方法。
  2. 【請求項２】 請求項１に記載の半導体素子の製造方法
    において、 前記熱処理をＮＨ3 雰囲気中で行うことを特徴とする半
    導体素子の製造方法。
  3. 【請求項３】 請求項２に記載の半導体素子の製造方法
    において、 前記ＮＨ3 雰囲気の温度を７００℃〜１０００℃にする
    ことを特徴とする半導体素子の製造方法。
  4. 【請求項４】 請求項１に記載の半導体素子の製造方法
    において、 前記熱処理をＮ2 Ｈ4 雰囲気中で行うことを特徴とする
    半導体素子の製造方法。
  5. 【請求項５】 請求項４に記載の半導体素子の製造方法
    において、 前記Ｎ2 Ｈ4 雰囲気の温度を３００℃〜１０００℃にす
    ることを特徴とする半導体素子の製造方法。
  6. 【請求項６】 請求項１に記載の半導体素子の製造方法
    において、 前記キャパシタ絶縁膜をタンタルオキサイド膜とするこ
    とを特徴とする半導体素子の製造方法。
JP00427998A 1998-01-12 1998-01-12 半導体素子の製造方法 Expired - Fee Related JP4026908B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP00427998A JP4026908B2 (ja) 1998-01-12 1998-01-12 半導体素子の製造方法
US09/225,350 US6228737B1 (en) 1998-01-12 1999-01-05 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP00427998A JP4026908B2 (ja) 1998-01-12 1998-01-12 半導体素子の製造方法

Publications (2)

Publication Number Publication Date
JPH11204757A true JPH11204757A (ja) 1999-07-30
JP4026908B2 JP4026908B2 (ja) 2007-12-26

Family

ID=11580111

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00427998A Expired - Fee Related JP4026908B2 (ja) 1998-01-12 1998-01-12 半導体素子の製造方法

Country Status (2)

Country Link
US (1) US6228737B1 (ja)
JP (1) JP4026908B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001230386A (ja) * 1999-12-22 2001-08-24 Hynix Semiconductor Inc 高誘電キャパシタ誘電体を含む半導体デバイス及びその製造方法
US8404603B2 (en) 2009-07-01 2013-03-26 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device and substrate processing system

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6528364B1 (en) 1998-08-24 2003-03-04 Micron Technology, Inc. Methods to form electronic devices and methods to form a material over a semiconductive substrate
US6204142B1 (en) 1998-08-24 2001-03-20 Micron Technology, Inc. Methods to form electronic devices
JP3251256B2 (ja) * 1999-03-01 2002-01-28 沖電気工業株式会社 半導体装置の製造方法
US6825522B1 (en) 2000-07-13 2004-11-30 Micron Technology, Inc. Capacitor electrode having an interface layer of different chemical composition formed on a bulk layer

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05102419A (ja) * 1991-10-07 1993-04-23 Sony Corp ダイナミツクｒａｍにおける容量の形成方法
US5930106A (en) * 1996-07-11 1999-07-27 Micron Technology, Inc. DRAM capacitors made from silicon-germanium and electrode-limited conduction dielectric films

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001230386A (ja) * 1999-12-22 2001-08-24 Hynix Semiconductor Inc 高誘電キャパシタ誘電体を含む半導体デバイス及びその製造方法
US8404603B2 (en) 2009-07-01 2013-03-26 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device and substrate processing system

Also Published As

Publication number Publication date
US6228737B1 (en) 2001-05-08
JP4026908B2 (ja) 2007-12-26

Similar Documents

Publication Publication Date Title
JP5247059B2 (ja) 五酸化タンタル層を用いた集積回路用コンデンサを製造するための方法
KR100360413B1 (ko) 2단계 열처리에 의한 반도체 메모리 소자의 커패시터 제조방법
US6162649A (en) Method of manufacturing ferroelectric memory device
US6207561B1 (en) Selective oxidation methods for metal oxide deposition on metals in capacitor fabrication
TW508756B (en) Method to produce a micro-electronic element and micro-electronic element
JPH08306722A (ja) 半導体装置および配線方法
JPH11204757A (ja) 半導体素子の製造方法
US6303426B1 (en) Method of forming a capacitor having a tungsten bottom electrode in a semiconductor wafer
KR100290467B1 (ko) 반도체소자의확산방지막형성방법
JP2982254B2 (ja) 半導体装置の製造方法
JP4031854B2 (ja) 半導体装置のキャパシタ絶縁膜製造方法
KR100415094B1 (ko) 반도체소자의제조방법
KR100379528B1 (ko) 커패시터 및 그의 제조방법
KR19990018070A (ko) 반도체 메모리장치의 캐패시터 및 그 제조방법
US20020094587A1 (en) Method for forming capacitor having lower electrode formed by iridium/platinum layer
JP2739593B2 (ja) 半導体装置の製造法
KR100274353B1 (ko) 반도체소자의캐패시터제조방법
KR0144167B1 (ko) 확산 배리어의 기능을 갖는 반도체 소자의 전극형성방법
KR100550636B1 (ko) 반도체 소자의 고유전체 캐패시터 형성방법
JPH10189605A (ja) タングステン領域に形成された窒化タングステン側壁を有する半導体素子およびその構成方法
KR100450654B1 (ko) 반도체 장치의 강유전체 커패시터 제조 방법
KR100321692B1 (ko) 강유전체 메모리 소자의 캐패시터 및 그 제조방법
JPS5984460A (ja) 半導体装置用キヤパシタの製造方法
KR20010105885A (ko) 하부전극과 스토리지 노드 콘택간의 오정렬 및확산방지막의 산화를 방지할 수 있는 반도체 장치 제조 방법
KR19980043786A (ko) Ta2O5 유전막을 갖는 캐패시터 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070717

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070912

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071009

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071009

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101019

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101019

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111019

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111019

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121019

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121019

Year of fee payment: 5

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121019

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121019

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131019

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees