JPH08306722A - 半導体装置および配線方法 - Google Patents
半導体装置および配線方法Info
- Publication number
- JPH08306722A JPH08306722A JP7105589A JP10558995A JPH08306722A JP H08306722 A JPH08306722 A JP H08306722A JP 7105589 A JP7105589 A JP 7105589A JP 10558995 A JP10558995 A JP 10558995A JP H08306722 A JPH08306722 A JP H08306722A
- Authority
- JP
- Japan
- Prior art keywords
- iridium
- layer
- semiconductor device
- wiring
- wiring portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 47
- 229910052741 iridium Inorganic materials 0.000 claims abstract description 38
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 claims abstract description 38
- HTXDPTMKBJXEOW-UHFFFAOYSA-N dioxoiridium Chemical compound O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 claims description 33
- 229910000457 iridium oxide Inorganic materials 0.000 claims description 33
- 238000000034 method Methods 0.000 claims description 20
- 230000004888 barrier function Effects 0.000 claims description 16
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 7
- 230000002950 deficient Effects 0.000 claims description 7
- 239000001301 oxygen Substances 0.000 claims description 7
- 229910052760 oxygen Inorganic materials 0.000 claims description 7
- 239000010410 layer Substances 0.000 abstract description 65
- 229910052710 silicon Inorganic materials 0.000 abstract description 20
- 239000010703 silicon Substances 0.000 abstract description 20
- 239000011229 interlayer Substances 0.000 abstract description 7
- 238000001312 dry etching Methods 0.000 abstract description 3
- 238000004544 sputter deposition Methods 0.000 abstract description 3
- 238000001771 vacuum deposition Methods 0.000 abstract description 3
- 239000003990 capacitor Substances 0.000 abstract description 2
- 239000012212 insulator Substances 0.000 abstract description 2
- 238000000992 sputter etching Methods 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 19
- 229910052782 aluminium Inorganic materials 0.000 description 13
- 239000010408 film Substances 0.000 description 13
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 12
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 12
- 229910052697 platinum Inorganic materials 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000002441 X-ray diffraction Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910018594 Si-Cu Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910008465 Si—Cu Inorganic materials 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- -1 etc.) Inorganic materials 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000003980 solgel method Methods 0.000 description 1
- 238000012421 spiking Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01038—Strontium [Sr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0104—Zirconium [Zr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01049—Indium [In]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01056—Barium [Ba]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01073—Tantalum [Ta]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01077—Iridium [Ir]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【目的】 耐熱性、密着性等に優れた高性能の配線を有
する半導体装置を提供することを目的とする。 【構成】 層間絶縁膜１２の上および開口部１４の内部
には、イリジウム層１６が設けられている。このイリジ
ウム層１６は、キャパシタの下部電極１６ａになる部分
と、ドレイン領域６とのコンタクトのための配線１６ｂ
になる部分とから構成されている。イリジウム層１６の
下部電極１６ａの部分の上には、ＰＺＴからなる強誘電
体層１８が形成され、さらにその上には上部電極として
のイリジウム層２０が設けられている。イリジウムはア
ルミニウムよりも融点が高いので、イリジウム層１６を
形成した後に、ＰＺＴのための熱処理を行なっても、イ
リジウムが溶けるおそれがない。また、イリジウムはシ
リコンとの反応性が低いので、界面において不要なシリ
コン化合物が生成されず、良好なコンタクトが得られ
る。
する半導体装置を提供することを目的とする。 【構成】 層間絶縁膜１２の上および開口部１４の内部
には、イリジウム層１６が設けられている。このイリジ
ウム層１６は、キャパシタの下部電極１６ａになる部分
と、ドレイン領域６とのコンタクトのための配線１６ｂ
になる部分とから構成されている。イリジウム層１６の
下部電極１６ａの部分の上には、ＰＺＴからなる強誘電
体層１８が形成され、さらにその上には上部電極として
のイリジウム層２０が設けられている。イリジウムはア
ルミニウムよりも融点が高いので、イリジウム層１６を
形成した後に、ＰＺＴのための熱処理を行なっても、イ
リジウムが溶けるおそれがない。また、イリジウムはシ
リコンとの反応性が低いので、界面において不要なシリ
コン化合物が生成されず、良好なコンタクトが得られ
る。
Description
【０００１】
【産業上の利用分野】この発明は半導体素子の配線に関
するものである。
するものである。
【０００２】
【従来の技術およびその課題】従来、半導体素子の配線
には、Al,W,Ta,Tiまたはそのシリサイド、アルミニウム
合金(Al-Si-Cu等)、銅またはその合金、不純物をドープ
したポリシリコン等が用いられている。しかし、アルミ
ニウムを用いた場合には、アルミニウム形成後に４５０
゜Ｃ以上の温度処理ができないという問題点がある。こ
れは、４５０゜Ｃ以上になるとアルミニウムが融けてし
まうからである。
には、Al,W,Ta,Tiまたはそのシリサイド、アルミニウム
合金(Al-Si-Cu等)、銅またはその合金、不純物をドープ
したポリシリコン等が用いられている。しかし、アルミ
ニウムを用いた場合には、アルミニウム形成後に４５０
゜Ｃ以上の温度処理ができないという問題点がある。こ
れは、４５０゜Ｃ以上になるとアルミニウムが融けてし
まうからである。
【０００３】ポリシリコンは融点が高いため上記のよう
な問題を生じない。しかし、ポリシリコンは抵抗が高
く、長い距離の配線や細い配線には適していない。
な問題を生じない。しかし、ポリシリコンは抵抗が高
く、長い距離の配線や細い配線には適していない。
【０００４】また、アルミニウムをシリコン層上に形成
すると、アルミニウムがシリコン中に入り込み（スパイ
ク）、アルミニウムが欠線する等の問題があった。この
ため、従来は、シリコン層の上に、まず薄いTiNをバリ
ア層として形成し、その上にアルミニウムを形成するよ
うにしていた。このTiNのバリア層によって、シリコン
中へのアルミニウムの拡散（スパイク）を防止してい
る。
すると、アルミニウムがシリコン中に入り込み（スパイ
ク）、アルミニウムが欠線する等の問題があった。この
ため、従来は、シリコン層の上に、まず薄いTiNをバリ
ア層として形成し、その上にアルミニウムを形成するよ
うにしていた。このTiNのバリア層によって、シリコン
中へのアルミニウムの拡散（スパイク）を防止してい
る。
【０００５】しかしながら、TiNのバリア層を形成した
後にＯ2を含む雰囲気で熱処理するとTiが酸化して、導
電性のない酸化チタンが形成され、コンタクトが取れな
くなるおそれがあった。また、TiNは非常に硬いため、
熱膨張係数の違いにより金属やシリコンに対してはがれ
を生じるおそれもあった。
後にＯ2を含む雰囲気で熱処理するとTiが酸化して、導
電性のない酸化チタンが形成され、コンタクトが取れな
くなるおそれがあった。また、TiNは非常に硬いため、
熱膨張係数の違いにより金属やシリコンに対してはがれ
を生じるおそれもあった。
【０００６】この発明は上記のような問題点を解決し
て、高性能の配線を有する半導体装置を提供することを
目的とする。
て、高性能の配線を有する半導体装置を提供することを
目的とする。
【０００７】
【課題を解決するための手段】請求項１の半導体装置
は、配線部をイリジウムによって形成したことを特徴と
している。
は、配線部をイリジウムによって形成したことを特徴と
している。
【０００８】請求項２の半導体装置は、配線部を酸化イ
リジウムによって形成したことを特徴としている。
リジウムによって形成したことを特徴としている。
【０００９】請求項３の半導体装置は、酸化イリジウム
が、酸素の欠乏した状態で形成されていることを特徴と
している。
が、酸素の欠乏した状態で形成されていることを特徴と
している。
【００１０】請求項４の半導体装置は、配線部をバリア
層と主導電層によって構成し、バリア層を酸化イリジウ
ムによって形成したことを特徴としている。
層と主導電層によって構成し、バリア層を酸化イリジウ
ムによって形成したことを特徴としている。
【００１１】請求項５の半導体装置は、前記主導電層
が、イリジウムであることを特徴としている。
が、イリジウムであることを特徴としている。
【００１２】請求項６の半導体装置は、酸化イリジウム
が、酸素の欠乏した状態で形成されていることを特徴と
している。
が、酸素の欠乏した状態で形成されていることを特徴と
している。
【００１３】請求項７の半導体装置における配線方法
は、半導体素子領域に接続される配線部を、イリジウム
または酸化イリジウムによって形成することを特徴とし
ている。
は、半導体素子領域に接続される配線部を、イリジウム
または酸化イリジウムによって形成することを特徴とし
ている。
【００１４】請求項８の半導体装置における配線方法
は、半導体素子領域に接続される配線部を形成する際
に、半導体素子領域に接触するよう酸化イリジウム層を
バリア層として形成し、当該バリア層の上に主導電層を
形成するようにしたことを特徴としている。
は、半導体素子領域に接続される配線部を形成する際
に、半導体素子領域に接触するよう酸化イリジウム層を
バリア層として形成し、当該バリア層の上に主導電層を
形成するようにしたことを特徴としている。
【００１５】請求項９の誘電体を備えた素子は、当該誘
電体の直下に形成される導電層から延長して配線部を一
体に形成するとともに、導電層および配線部をイリジウ
ムまたは酸化イリジウムによって形成したことを特徴と
している。
電体の直下に形成される導電層から延長して配線部を一
体に形成するとともに、導電層および配線部をイリジウ
ムまたは酸化イリジウムによって形成したことを特徴と
している。
【００１６】
【作用および発明の効果】請求項１、２の半導体装置お
よび請求項７の配線方法は、配線部をイリジウムまたは
酸化イリジウムによって形成している。したがって、高
温処理にも強く、シリコン等との界面に絶縁物を生じな
い。
よび請求項７の配線方法は、配線部をイリジウムまたは
酸化イリジウムによって形成している。したがって、高
温処理にも強く、シリコン等との界面に絶縁物を生じな
い。
【００１７】請求項３の半導体装置および請求項６の配
線方法は、酸化イリジウムが、酸素の欠乏した状態で形
成されている。したがって、シリコン等との界面におい
て、酸化物の生成を防止することができる。
線方法は、酸化イリジウムが、酸素の欠乏した状態で形
成されている。したがって、シリコン等との界面におい
て、酸化物の生成を防止することができる。
【００１８】請求項４、５の半導体装置および請求項８
の配線方法は、配線部をバリア層と主導電層によって構
成し、バリア層を酸化イリジウムによって形成してい
る。したがって、バリア性に優れ、シリコンやアルミニ
ウム等との密着性に優れている。
の配線方法は、配線部をバリア層と主導電層によって構
成し、バリア層を酸化イリジウムによって形成してい
る。したがって、バリア性に優れ、シリコンやアルミニ
ウム等との密着性に優れている。
【００１９】請求項９の誘電体を備えた素子は、当該誘
電体の直下に形成される導電層から延長して配線部を一
体に形成するとともに、導電層および配線部をイリジウ
ムまたは酸化イリジウムによって形成している。したが
って、導電層形成後に熱処理によって誘電体を形成する
ことができるばかりでなく、導電層と配線部を同時に一
体に形成することができる。
電体の直下に形成される導電層から延長して配線部を一
体に形成するとともに、導電層および配線部をイリジウ
ムまたは酸化イリジウムによって形成している。したが
って、導電層形成後に熱処理によって誘電体を形成する
ことができるばかりでなく、導電層と配線部を同時に一
体に形成することができる。
【００２０】
【実施例】図１に、この発明の一実施例による半導体装
置の構成を示す。この実施例では、基板２には、ソース
領域４およびドレイン領域６が形成されている。ソース
領域４とドレイン領域６の間のチャネル領域８の上に
は、絶縁膜を介してゲート電極１０が形成されている。
さらに、これらの上に層間絶縁膜１２が形成されてい
る。ドレイン領域６の上部にあたる絶縁層１２には、開
口部１４が設けられている。
置の構成を示す。この実施例では、基板２には、ソース
領域４およびドレイン領域６が形成されている。ソース
領域４とドレイン領域６の間のチャネル領域８の上に
は、絶縁膜を介してゲート電極１０が形成されている。
さらに、これらの上に層間絶縁膜１２が形成されてい
る。ドレイン領域６の上部にあたる絶縁層１２には、開
口部１４が設けられている。
【００２１】層間絶縁膜１２の上および開口部１４の内
部には、イリジウム層１６が設けられている。このイリ
ジウム層１６は、キャパシタの下部電極１６ａになる部
分と、ドレイン領域６とのコンタクトのための配線１６
ｂになる部分とから構成されている。イリジウム層１６
の下部電極１６ａの部分の上には、ＰＺＴからなる強誘
電体層１８が形成され、さらにその上には上部電極とし
てのイリジウム層２０が設けられている。
部には、イリジウム層１６が設けられている。このイリ
ジウム層１６は、キャパシタの下部電極１６ａになる部
分と、ドレイン領域６とのコンタクトのための配線１６
ｂになる部分とから構成されている。イリジウム層１６
の下部電極１６ａの部分の上には、ＰＺＴからなる強誘
電体層１８が形成され、さらにその上には上部電極とし
てのイリジウム層２０が設けられている。
【００２２】図２および図３に、図１の半導体装置の製
造プロセスを示す。まず、シリコン基板２に、ＬＯＣＯ
Ｓによって素子分離領域３０を形成するとともに、ゲー
ト酸化膜３２を形成する。ゲート酸化膜３２の上にポリ
シリコンやポリサイドによってゲート電極１０を形成す
る。このゲート電極１０をマスクにして、イオンを注入
して拡散し、ソース領域４およびドレイン領域６を形成
する（図２Ａ参照）。
造プロセスを示す。まず、シリコン基板２に、ＬＯＣＯ
Ｓによって素子分離領域３０を形成するとともに、ゲー
ト酸化膜３２を形成する。ゲート酸化膜３２の上にポリ
シリコンやポリサイドによってゲート電極１０を形成す
る。このゲート電極１０をマスクにして、イオンを注入
して拡散し、ソース領域４およびドレイン領域６を形成
する（図２Ａ参照）。
【００２３】次にこの上に、ＣＶＤによってSiO2やBPSG
等を６０００オングストロームの厚さに形成し、層間絶
縁膜１２とする（図２Ｂ参照）。その後、ドレイン領域
６上の層間絶縁膜１２に開口を形成するため、図２Ｃの
ようにフォトレジストマスク３４を形成する。このマス
ク３４にしたがって、層間絶縁膜１２をエッチングし、
開口１４を形成する（図２Ｄ参照）。
等を６０００オングストロームの厚さに形成し、層間絶
縁膜１２とする（図２Ｂ参照）。その後、ドレイン領域
６上の層間絶縁膜１２に開口を形成するため、図２Ｃの
ようにフォトレジストマスク３４を形成する。このマス
ク３４にしたがって、層間絶縁膜１２をエッチングし、
開口１４を形成する（図２Ｄ参照）。
【００２４】この状態で、スパッタリング、ＣＶＤ、真
空蒸着等によって、全面にイリジウム層１６を形成した
後、Ar,Cl2等のガスを用いＲＩＥ、イオンミリング、Ｅ
ＣＲ等のドライエッチングによって、必要部分のみを残
す（図３Ａ参照）。なお、ドライエッチングに代えて、
ウエットエッチングを行っても良い。
空蒸着等によって、全面にイリジウム層１６を形成した
後、Ar,Cl2等のガスを用いＲＩＥ、イオンミリング、Ｅ
ＣＲ等のドライエッチングによって、必要部分のみを残
す（図３Ａ参照）。なお、ドライエッチングに代えて、
ウエットエッチングを行っても良い。
【００２５】次に、このイリジウム層１６および層間絶
縁膜１２の上に、ゾルゲル法によって、強誘電体層１８
としてＰＺＴ膜を形成する。出発原料として、Pb(CH3CO
O)2・3H2O,Zr(T-OC4H9)4,Ti(i-OC3H7)4の混合溶液を用い
た。この混合溶液をスピンコートした後、１５０度（摂
氏、以下同じ）で乾燥させ、ドライエアー雰囲気におい
て４００度で３０秒の仮焼成を行った。これを５回繰り
返した後、Ｏ2雰囲気中で、７００度以上の熱処理を施
した。このようにして、２５０ｎｍの強誘電体層１８を
形成した。
縁膜１２の上に、ゾルゲル法によって、強誘電体層１８
としてＰＺＴ膜を形成する。出発原料として、Pb(CH3CO
O)2・3H2O,Zr(T-OC4H9)4,Ti(i-OC3H7)4の混合溶液を用い
た。この混合溶液をスピンコートした後、１５０度（摂
氏、以下同じ）で乾燥させ、ドライエアー雰囲気におい
て４００度で３０秒の仮焼成を行った。これを５回繰り
返した後、Ｏ2雰囲気中で、７００度以上の熱処理を施
した。このようにして、２５０ｎｍの強誘電体層１８を
形成した。
【００２６】さらにその上に、スパッタリング、ＣＶ
Ｄ、真空蒸着等によって、上部電極としてのイリジウム
層２０を形成する。エッチングによって不要部分を取り
除き、図３Ｂに示すように、下部電極１６ａの上部分に
のみ、強誘電体層１８とイリジウム層２０を残す。次
に、プラズマＣＶＤ等により、Si3N4,SiO2等を保護膜４
０として形成する（図３Ｃ参照）。
Ｄ、真空蒸着等によって、上部電極としてのイリジウム
層２０を形成する。エッチングによって不要部分を取り
除き、図３Ｂに示すように、下部電極１６ａの上部分に
のみ、強誘電体層１８とイリジウム層２０を残す。次
に、プラズマＣＶＤ等により、Si3N4,SiO2等を保護膜４
０として形成する（図３Ｃ参照）。
【００２７】この実施例においては、下部電極１６ａお
よび配線１６ｂとしてイリジウム層１６を用いている。
イリジウムはアルミニウムよりも融点が高いので、イリ
ジウム層１６を形成した後に、ＰＺＴのための熱処理を
行なっても、イリジウムが溶けるおそれがない。したが
って、図１に示すように下部電極１６ａとしてだけでは
なく、配線１６ｂとしても用いることができる。また、
熱処理によってイリジウムが酸化しても、導電性のある
酸化イリジウムとなるので、電極もしくは配線としての
性能を損なうことがない。また、ポリシリコン等に比べ
て抵抗が小さい。
よび配線１６ｂとしてイリジウム層１６を用いている。
イリジウムはアルミニウムよりも融点が高いので、イリ
ジウム層１６を形成した後に、ＰＺＴのための熱処理を
行なっても、イリジウムが溶けるおそれがない。したが
って、図１に示すように下部電極１６ａとしてだけでは
なく、配線１６ｂとしても用いることができる。また、
熱処理によってイリジウムが酸化しても、導電性のある
酸化イリジウムとなるので、電極もしくは配線としての
性能を損なうことがない。また、ポリシリコン等に比べ
て抵抗が小さい。
【００２８】これに対して、配線としてアルミニウム２
４を用いた場合には、図６に示すように、ＰＺＴを成膜
した後にアルミニウム膜２４を形成しなければならず、
余分な絶縁層２２が必要となって構成が複雑となる。
４を用いた場合には、図６に示すように、ＰＺＴを成膜
した後にアルミニウム膜２４を形成しなければならず、
余分な絶縁層２２が必要となって構成が複雑となる。
【００２９】さらに、図１に示す本実施例では、下部電
極１６ａと配線１６ｂを同時に形成でき、製造が容易で
ある。
極１６ａと配線１６ｂを同時に形成でき、製造が容易で
ある。
【００３０】また、下部電極１６ａとしてイリジウムを
用いることにより、白金等による電極に比べて、その上
に形成される強誘電体層１８の誘電性が向上した。
用いることにより、白金等による電極に比べて、その上
に形成される強誘電体層１８の誘電性が向上した。
【００３１】上記実施例では、強誘電体層１８として、
ＰＺＴ膜を形成したが、ＰＬＺＴ、BaTiO3、BiSr2Ta2O9
等を形成してもよい。また、強誘電体層１８に代えて、
高誘電率を有する誘電体層（たとえば、SrTi03,(Sr,Ba)
TiO3のペロブスカイト構造を有する高誘電率薄膜）を形
成してもよい。
ＰＺＴ膜を形成したが、ＰＬＺＴ、BaTiO3、BiSr2Ta2O9
等を形成してもよい。また、強誘電体層１８に代えて、
高誘電率を有する誘電体層（たとえば、SrTi03,(Sr,Ba)
TiO3のペロブスカイト構造を有する高誘電率薄膜）を形
成してもよい。
【００３２】上記実施例では、配線１６ｂ（および下部
電極１６ａ）として、イリジウム層１６を用いている
が、これに代えて酸化イリジウム層を用いてもよい。酸
化イリジウムは、シリコンとの密着性が良好であるため
配線として好ましい。酸化イリジウムは、反応性スパッ
タリング等によって形成することができる。
電極１６ａ）として、イリジウム層１６を用いている
が、これに代えて酸化イリジウム層を用いてもよい。酸
化イリジウムは、シリコンとの密着性が良好であるため
配線として好ましい。酸化イリジウムは、反応性スパッ
タリング等によって形成することができる。
【００３３】また、酸化イリジウムはシリコンとの反応
性が極めて低いため、ドレイン領域６との界面α（図１
参照）において、シリサイドを生じるおそれがない。こ
れを検証するため、シリコン基板の上に種々の金属材料
を形成した場合に形成される物質を、Ｘ線解析によって
調べたチャートを図４に示す。図４Ａが白金の場合、図
４Ｂががチタンの上に白金を載せた場合、図４Ｃが酸化
イリジウムの場合、図４Ｄが酸化イリジウムの上にイリ
ジウムを載せた場合、図４Ｅは酸化イリジウムの上に白
金を載せた場合である。図４Ａと図４Ｃを比べれば明ら
かなように、白金の場合にはシリコンとの化合物が生じ
ているのに対し、イリジウムの場合にはシリコンとの化
合物は生じていない。
性が極めて低いため、ドレイン領域６との界面α（図１
参照）において、シリサイドを生じるおそれがない。こ
れを検証するため、シリコン基板の上に種々の金属材料
を形成した場合に形成される物質を、Ｘ線解析によって
調べたチャートを図４に示す。図４Ａが白金の場合、図
４Ｂががチタンの上に白金を載せた場合、図４Ｃが酸化
イリジウムの場合、図４Ｄが酸化イリジウムの上にイリ
ジウムを載せた場合、図４Ｅは酸化イリジウムの上に白
金を載せた場合である。図４Ａと図４Ｃを比べれば明ら
かなように、白金の場合にはシリコンとの化合物が生じ
ているのに対し、イリジウムの場合にはシリコンとの化
合物は生じていない。
【００３４】また、酸化イリジウムを形成する際に、酸
素欠乏状態とし、IrO2-X(X=0-2)として形成することも
できる。このようにすれば、界面において酸化物（例え
ばシリコン酸化物）が形成されたとしても、これを還元
（シリコンに還元）することができる。つまり、界面に
おける好ましくない酸化物の生成を排除することができ
る。
素欠乏状態とし、IrO2-X(X=0-2)として形成することも
できる。このようにすれば、界面において酸化物（例え
ばシリコン酸化物）が形成されたとしても、これを還元
（シリコンに還元）することができる。つまり、界面に
おける好ましくない酸化物の生成を排除することができ
る。
【００３５】上記実施例では、電極と配線を同時に形成
する場合について説明したが、配線のみを形成する場合
にもこの発明を適用することができる。
する場合について説明したが、配線のみを形成する場合
にもこの発明を適用することができる。
【００３６】この発明の他の実施例による半導体装置を
図５に示す。この実施例では、配線部５０を、バリア層
である酸化イリジウム層５２とその上に形成された主導
電層であるイリジウム層５４によって構成した。酸化イ
リジウム層５２をバリア層として形成することにより、
シリコンとの密着性をよくすることができる。この実施
例では、主導電層をイリジウム層５４によって形成して
いるので、酸化イリジウムのみ配線部全体を形成した場
合に比べ、抵抗を低く抑えることができる。
図５に示す。この実施例では、配線部５０を、バリア層
である酸化イリジウム層５２とその上に形成された主導
電層であるイリジウム層５４によって構成した。酸化イ
リジウム層５２をバリア層として形成することにより、
シリコンとの密着性をよくすることができる。この実施
例では、主導電層をイリジウム層５４によって形成して
いるので、酸化イリジウムのみ配線部全体を形成した場
合に比べ、抵抗を低く抑えることができる。
【００３７】なお、上記実施例では、主導電層をイリジ
ウム層によって構成しているが、白金、アルミニウム等
を用いてもよい。この場合、主導電層の金属がシリコン
にスパイクするのを、酸化イリジウム層５２のバリア効
果によって防止することができる（図４Ｅ参照）。
ウム層によって構成しているが、白金、アルミニウム等
を用いてもよい。この場合、主導電層の金属がシリコン
にスパイクするのを、酸化イリジウム層５２のバリア効
果によって防止することができる（図４Ｅ参照）。
【００３８】この実施例における酸化イリジウム層５２
も、酸素欠乏状態としてIrO2-X(X=0-2)として形成する
ことにより、酸化物の生成を防止することができる。
も、酸素欠乏状態としてIrO2-X(X=0-2)として形成する
ことにより、酸化物の生成を防止することができる。
【図１】この発明の一実施例による半導体装置の一例を
示す図である。
示す図である。
【図２】図１の半導体装置の製造フローを示す図であ
る。
る。
【図３】図１の半導体装置の製造フローを示す図であ
る。
る。
【図４】酸化イリジウムとシリコンとの無反応性を明ら
かにするＸ線解析結果を示すチャートである。
かにするＸ線解析結果を示すチャートである。
【図５】他の実施例による半導体装置を示す図である。
【図６】従来の半導体装置を示す図である。
２・・・シリコン基板 ４・・・ソース領域 ６・・・ドレイン領域 １６・・・イリジウム層
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成７年９月４日
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】図１
【補正方法】変更
【補正内容】
【図１】
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】図２
【補正方法】変更
【補正内容】
【図２】
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図３
【補正方法】変更
【補正内容】
【図３】
【手続補正４】
【補正対象書類名】図面
【補正対象項目名】図４
【補正方法】変更
【補正内容】
【図４】
【手続補正５】
【補正対象書類名】図面
【補正対象項目名】図５
【補正方法】変更
【補正内容】
【図５】
【手続補正６】
【補正対象書類名】図面
【補正対象項目名】図６
【補正方法】変更
【補正内容】
【図６】
Claims (9)
- 【請求項１】半導体素子領域、 前記半導体素子領域に接続される配線部、 を備えた半導体装置において、 前記配線部をイリジウムによって形成したことを特徴と
する半導体装置。 - 【請求項２】半導体素子領域、 前記半導体素子領域に接続される配線部、 を備えた半導体装置において、 前記配線部を酸化イリジウムによって形成したことを特
徴とする半導体装置。 - 【請求項３】請求項２の半導体装置において、 前記酸化イリジウムは、酸素の欠乏した状態で形成され
ていることを特徴とするもの。 - 【請求項４】半導体素子領域、 前記半導体素子領域に接続される配線部、 を備えた半導体装置において、 前記配線部をバリア層と主導電層によって構成し、 前記バリア層を酸化イリジウムによって形成したことを
特徴とする半導体装置。 - 【請求項５】請求項４の半導体装置において、 前記主導電層が、イリジウムであることを特徴とするも
の。 - 【請求項６】請求項４の半導体装置において、 前記酸化イリジウムは、酸素の欠乏した状態で形成され
ていることを特徴とするもの。 - 【請求項７】半導体装置における配線方法であって、 半導体素子領域に接続される配線部を、イリジウムまた
は酸化イリジウムによって形成することを特徴とするも
の。 - 【請求項８】半導体装置における配線方法であって、 半導体素子領域に接続される配線部を形成する際に、 半導体素子領域に接触するよう酸化イリジウム層をバリ
ア層として形成し、当該バリア層の上に主導電層を形成
するようにしたことを特徴とするもの。 - 【請求項９】誘電体を備えた素子において、 当該誘電体の直下に形成される導電層から延長して配線
部を一体に形成するとともに、導電層および配線部をイ
リジウムまたは酸化イリジウムによって形成したことを
特徴とするもの。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10558995A JP3526651B2 (ja) | 1995-04-28 | 1995-04-28 | 半導体装置および配線方法 |
| US08/637,443 US5841160A (en) | 1995-04-28 | 1996-04-25 | Semiconductor device having a capacitor electrode made of iridium |
| EP96302887A EP0740342B1 (en) | 1995-04-28 | 1996-04-25 | Semiconductor device and wiring method |
| DE69630556T DE69630556T2 (de) | 1995-04-28 | 1996-04-25 | Halbleiteranordnung und Verdrahtungsverfahren |
| KR1019960012891A KR100468114B1 (ko) | 1995-04-28 | 1996-04-25 | 반도체장치 |
| KR1020040076155A KR100525133B1 (ko) | 1995-04-28 | 2004-09-22 | 반도체장치 및 배선방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10558995A JP3526651B2 (ja) | 1995-04-28 | 1995-04-28 | 半導体装置および配線方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003432694A Division JP4049741B2 (ja) | 2003-12-26 | 2003-12-26 | 半導体装置および誘電体を備えた素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08306722A true JPH08306722A (ja) | 1996-11-22 |
| JP3526651B2 JP3526651B2 (ja) | 2004-05-17 |
Family
ID=14411693
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10558995A Expired - Fee Related JP3526651B2 (ja) | 1995-04-28 | 1995-04-28 | 半導体装置および配線方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5841160A (ja) |
| EP (1) | EP0740342B1 (ja) |
| JP (1) | JP3526651B2 (ja) |
| KR (2) | KR100468114B1 (ja) |
| DE (1) | DE69630556T2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10242078A (ja) * | 1997-02-25 | 1998-09-11 | Sharp Corp | 酸化物導電体を用いた多層構造電極 |
| US6239462B1 (en) | 1997-07-24 | 2001-05-29 | Matsushita Electronics Corporation | Semiconductor capacitive device having improved anti-diffusion properties and a method of making the same |
| KR100449247B1 (ko) * | 2001-12-26 | 2004-09-18 | 주식회사 하이닉스반도체 | 반도체 커패시터의 Ｉｒ／Ｉｒ02 전극 제조방법 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6040616A (en) * | 1995-06-06 | 2000-03-21 | Lucent Technologies Inc. | Device and method of forming a metal to metal capacitor within an integrated circuit |
| JP3201468B2 (ja) * | 1997-05-26 | 2001-08-20 | 日本電気株式会社 | 容量素子及びその製造方法 |
| JP3028080B2 (ja) * | 1997-06-18 | 2000-04-04 | 日本電気株式会社 | 半導体装置の構造およびその製造方法 |
| US6069398A (en) * | 1997-08-01 | 2000-05-30 | Advanced Micro Devices, Inc. | Thin film resistor and fabrication method thereof |
| JPH11330378A (ja) * | 1998-05-19 | 1999-11-30 | Murata Mfg Co Ltd | 半導体装置 |
| JP3114710B2 (ja) | 1998-11-30 | 2000-12-04 | 日本電気株式会社 | 強誘電体メモリ及びその製造方法 |
| JP3323847B2 (ja) | 1999-02-22 | 2002-09-09 | キヤノン株式会社 | 電子放出素子、電子源および画像形成装置の製造方法 |
| US6900487B2 (en) * | 2001-06-29 | 2005-05-31 | Oki Electric Industry Co., Ltd. | Wiring layer structure for ferroelectric capacitor |
| US6885570B2 (en) * | 2001-11-09 | 2005-04-26 | Interuniversitair Microelektronica Centrum vzw (IMEC vzw) | Simplified bottom electrode-barrier structure for making a ferroelectric capacitor stacked on a contact plug |
| US7361100B1 (en) | 2006-12-20 | 2008-04-22 | Karsten Manufacturing Corporation | Metal composite golf club head |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5441870B2 (ja) * | 1972-11-22 | 1979-12-11 | ||
| US4026742A (en) * | 1972-11-22 | 1977-05-31 | Katsuhiro Fujino | Plasma etching process for making a microcircuit device |
| JPS5441870A (en) * | 1977-09-02 | 1979-04-03 | Sumitomo Chem Co Ltd | Benzazole derivative, its preparation and bactricidal agent for agriculture and floriculture containing it as effective ingredient |
| JP2558351B2 (ja) * | 1989-06-29 | 1996-11-27 | 沖電気工業株式会社 | アクティブマトリクス表示パネル |
| JPH0687493B2 (ja) * | 1990-03-07 | 1994-11-02 | 日本電気株式会社 | 薄膜コンデンサ |
| JPH0712074B2 (ja) * | 1990-03-01 | 1995-02-08 | 日本電気株式会社 | 薄膜コンデンサ及びその製造方法 |
| US5191510A (en) * | 1992-04-29 | 1993-03-02 | Ramtron International Corporation | Use of palladium as an adhesion layer and as an electrode in ferroelectric memory devices |
| US5254217A (en) * | 1992-07-27 | 1993-10-19 | Motorola, Inc. | Method for fabricating a semiconductor device having a conductive metal oxide |
| JPH0783061B2 (ja) * | 1993-01-05 | 1995-09-06 | 日本電気株式会社 | 半導体装置 |
| US5407855A (en) * | 1993-06-07 | 1995-04-18 | Motorola, Inc. | Process for forming a semiconductor device having a reducing/oxidizing conductive material |
| US5555486A (en) * | 1994-12-29 | 1996-09-10 | North Carolina State University | Hybrid metal/metal oxide electrodes for ferroelectric capacitors |
-
1995
- 1995-04-28 JP JP10558995A patent/JP3526651B2/ja not_active Expired - Fee Related
-
1996
- 1996-04-25 DE DE69630556T patent/DE69630556T2/de not_active Expired - Fee Related
- 1996-04-25 KR KR1019960012891A patent/KR100468114B1/ko not_active IP Right Cessation
- 1996-04-25 US US08/637,443 patent/US5841160A/en not_active Expired - Lifetime
- 1996-04-25 EP EP96302887A patent/EP0740342B1/en not_active Expired - Lifetime
-
2004
- 2004-09-22 KR KR1020040076155A patent/KR100525133B1/ko not_active IP Right Cessation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10242078A (ja) * | 1997-02-25 | 1998-09-11 | Sharp Corp | 酸化物導電体を用いた多層構造電極 |
| US6239462B1 (en) | 1997-07-24 | 2001-05-29 | Matsushita Electronics Corporation | Semiconductor capacitive device having improved anti-diffusion properties and a method of making the same |
| US6809000B2 (en) | 1997-07-24 | 2004-10-26 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
| KR100449247B1 (ko) * | 2001-12-26 | 2004-09-18 | 주식회사 하이닉스반도체 | 반도체 커패시터의 Ｉｒ／Ｉｒ02 전극 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100468114B1 (ko) | 2005-05-19 |
| US5841160A (en) | 1998-11-24 |
| JP3526651B2 (ja) | 2004-05-17 |
| KR100525133B1 (ko) | 2005-11-01 |
| DE69630556D1 (de) | 2003-12-11 |
| DE69630556T2 (de) | 2004-09-23 |
| EP0740342B1 (en) | 2003-11-05 |
| EP0740342A3 (en) | 1997-10-29 |
| EP0740342A2 (en) | 1996-10-30 |
| KR960039156A (ko) | 1996-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100341555B1 (ko) | 마이크로일렉트로닉구조물및이의형성방법 | |
| EP0971393B1 (en) | Method of fabricating a capacitor for integrated circuit | |
| KR100285871B1 (ko) | 강유전체를 가진 캐패시터를 포함하는 반도체 디바이스 및 그의 제조방법 | |
| US6201271B1 (en) | Semiconductor memory device prevented from deterioration due to activated hydrogen | |
| KR100386539B1 (ko) | 산화된 내열 금속 동반 장벽을 갖는 복합체 이리듐 장벽구조 및 그의 제조방법 | |
| US5573979A (en) | Sloped storage node for a 3-D dram cell structure | |
| US6015989A (en) | Semiconductor device having a capacitor electrode formed of iridum or ruthenium and a quantity of oxygen | |
| JP3636900B2 (ja) | 強誘電体集積回路の製造方法 | |
| EP0697717A1 (en) | Method of making electrical connections to materials with high-dielectric-constant | |
| JP3526651B2 (ja) | 半導体装置および配線方法 | |
| US6326258B1 (en) | Method of manufacturing semiconductor device having thin film capacitor | |
| US5973342A (en) | Semiconductor device having an iridium electrode | |
| KR100668881B1 (ko) | 커패시터 및 그 제조방법 | |
| US5960312A (en) | Process for forming a contact electrode | |
| US6605538B2 (en) | Methods for forming ferroelectric capacitors | |
| JP4049741B2 (ja) | 半導体装置および誘電体を備えた素子 | |
| JPS6358943A (ja) | 電極・配線膜の構造 | |
| US6306666B1 (en) | Method for fabricating ferroelectric memory device | |
| JP2000307069A (ja) | 半導体装置の製造方法 | |
| KR100231597B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100235955B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| JPH0561783B2 (ja) | ||
| KR100223893B1 (ko) | 반도체 메모리소자의 제조방법 | |
| JPH08181288A (ja) | 強誘電体記憶装置およびその製造方法 | |
| JPH04354368A (ja) | 半導体記憶装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031226 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040122 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040216 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040217 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110227 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130227 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |