KR100525133B1 - 반도체장치 및 배선방법 - Google Patents

반도체장치 및 배선방법 Download PDF

Info

Publication number
KR100525133B1
KR100525133B1 KR1020040076155A KR20040076155A KR100525133B1 KR 100525133 B1 KR100525133 B1 KR 100525133B1 KR 1020040076155 A KR1020040076155 A KR 1020040076155A KR 20040076155 A KR20040076155 A KR 20040076155A KR 100525133 B1 KR100525133 B1 KR 100525133B1
Authority
KR
South Korea
Prior art keywords
iridium
semiconductor device
layer
wiring
silicon
Prior art date
Application number
KR1020040076155A
Other languages
English (en)
Inventor
나카무라다카시
Original Assignee
로무 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로무 가부시키가이샤 filed Critical 로무 가부시키가이샤
Application granted granted Critical
Publication of KR100525133B1 publication Critical patent/KR100525133B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01038—Strontium [Sr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체장치에 관한 것으로, 층간절연막(12)의 위 및 개구부(14)의 내부에는 이리듐층(16)이 설치되고, 이 이리듐층(16)은 캐파시터의 하부전극(16a)이 되는 부분과 드레인영역(6)과의 콘택트를 위한 배선(16b)가 되는 부분으로 구성되어 있으며, 이리듐층(16)의 하부전극(16a)의 부분위에는 PZT로 된 강유전체층(18)이 형성되는 한편, 그 위에는 상부전극으로서 이리듐층(20)이 설치되어 있어, 이리듐은 알루미늄보다도 융점이 높기 때문에 이리듐층(16)을 형성한 후에 PZT를 위한 열처리를 행하더라도 이리듐이 용융될 우려가 없고, 또한 이리듐은 실리콘과의 반응성이 낮기 때문에 계면에 있어서 불필요한 실리콘화합물이 생성되지 않으면서도 양호한 콘택트를 얻을 수 있다.

Description

반도체장치 및 배선방법{SEMICONDUCTOR DEVICE AND WIRING METHOD}
본 발명은 반도체소자의 배선에 관한 것이다.
종래 반도체소장의 배선에는 Al,W,Ta,Ti 또는 그 실리사이드, 알루미늄합금, 구리 또는 그 합금, 불순물을 도프한 폴리실리콘 등이 이용되고 있다.
그러나 알루미늄을 이용한 경우에는 알루미늄이 450℃이상에서 녹아버리기 때문에 알루미늄형성후에 450℃이상의 온도처리를 할 수 없다는 문제가 있다.
폴리실리콘의 융점이 높기 때문에 상기와 같은 문제는 발생하지 않지만 저항이 높아 긴거리의 배선이나 가는 배선에는 적합하지 않다.
또한 알루미늄을 실리콘층상으로 형성하면, 알루미늄이 실리콘중에 침투되어(스파이크), 알루미늄이 단선되는 등의 문제가 있었다.
이때문에 종래에는 실리콘층 상에 우선 얇은 TiN을 배리어층으로 형성하고, 이 위에 알루미늄을 형성하도록 하고 있다. 상기 TiN의 배리어층에 의해서 실리콘중의 알루미늄의 확산을 방지하고 있다.
그러나 TiN의 배리어층을 형성한 후에는 O2를 포함하는 분위기에서 열처리하면 Ti가 산화하여 도전성이 없는 산화티탄이 생성되어 콘택트가 되지 않을 우려가 있다.
또한 TiN은 아주 딱딱하기 때문에 열팽창계수가 다른 금속이나 실리콘에 대해서 박피가 생길 우려가 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 고성능의 배선을 가지는 반도체장치를 제공하는 데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명의 반도체장치는,반도체기판과, 상기 반도체기판의 위 또는 중간에 형성된 반도체소자영역 및 상기 반도체소자영역에 접속된 배선부로 구성되어지되, 상기 배선부가 산화이리듐으로 형성된 것을 특징으로 한다. 본 발명의 반도체장치는 산화이리듐이 산소가 결핍한 상태에서 형성된 것을 특징으로 한다.
삭제
또 상기한 목적을 달성하기 위한 본 발명의 또 다른 실시예는 반도체기판과, 상기 상기 반도체기판의 위 또는 중간에 형성된 반도체소자영역 및 상기 반도체소자영역에 접속된 배선부로 구성되어지되, 상기 배선부가 배리어층과 주도전층으로 구성되고, 이 배리어층이 산화이리듐으로 형성된 것을 특징으로 한다. 상기 주도전층이 이리듐으로 되고, 상기 산화이리듐은 산소가 결핍한 상태에서 형성된 것을 특징으로 한다. 본 발명의 반도체장치에서 배선방법은 반도체 소자 영역에 접속된 배선부를 형성할 때，반도체 소자 영역에 접촉하도록 산화 이리듐층을 배리어층으로 형성하고，이 배리어층 위에 주도전층을 형성하도록 한 것을 특징으로 한다. 본 발명의 반도체장치 및 배선방법은 배선부를 이리듐 또는 산화이리듐으로 형성하고 있다. 따라서 고온처리에도 강하고, 실리콘 등과의 계면에 절연물이 생기지 않는다.또한 본 발명의 반도체장치 및 배선방법은 산화이리듐이 산소가 결핍한 상태에서 형성되고 있으므로 실리콘 등과의 계면에서 산화물의 생성을 방지하고 있다. 본 발명의 반도체장치 및 배선방법은 배선부를 배리어층과 주도전층으로 구성하고, 배리어층을 산화이리듐으로 형성하고 있어 배리어성능이 우수하고 실리콘이나 알루미늄과의 밀착성이 뛰어난 장점이 있다. 본 발명의 유전체를 구비한 소자는 유전체의 바로 아래에 형성된 도전층에서 연장되어 배선부와 일체로 형성하고, 동시에 도전층 및 배선부를 이리듐 또는 산화이리듐으로 형성함으로써 도전층 형성후에 열처리에 의해 유전체를 형성할 수 있을 뿐아니라 도전층과 배선부를 도잇에 일체로 형성할 수 있다.
이하, 본 발명의 실시예를 첨부한 예시도면을 참조하여 상세히 설명한다.
도 1는 본 발명의 실시예에 의한 반도체장치의 구성을 도시한 것으로, 기판(2)에는 소스영역(4) 및 드레인영역(6)이 형성되어 있고, 상기 소스영역(4)과 상기 드레인영역(6)의 사이에 위치한 채널영역(8)의 위에는 절연막을 매개로 게이트전극(10)이 형성되어 있다.
그리고 이들 위에 층간절연막(12)이 형성되어지되, 상기 드레인영역(6)의 상부에 해당하는 절연층(12)에는 개구부(14)가 마련되어져 있어, 상기 층간절연막(12)위 및 상기 개구부(14)의 내부에 이리듐층(16)이 형성되어 있다.
이 이리듐층(16)은 캐파시터의 하부전극(16a)이 되는 부분과, 드레인영역(6)과의 콘택을 위한 배선(16b)이 되는 부분으로 구성되어 있고, 상기 이리듐층(16)의 하부전극(16a)의 부분위에는 PZT로 된 강유전체층(18)이 형성되며, 게다가 그 위에는 상부전극으로서의 이리듐층(20)이 설치되어져 있다.
도 2 및 도 3에서 도 1의 반도체장치의 제조프로세스를 도시하는 바, 우선 실리콘기판(2)에 LOCOS에 의해서 소자분리영역(30)을 형성함과 아울러 게이트산화막(32)을 형성한다.
게이트산화막(32)의 위에 폴리실리콘이나 폴리사이드에 의해서 게이트전극(10)을 형성한다. 이 게이트전극(10)을 마스크로 하여 이온을 주입확산하고, 소스영역(4) 및 드레인영역(6)을 형성한다.(도 2(가)참조)
이어서 이위에 CVD에 의해 SiO2, BPSG, 등을 6000Å의 두께로 형성하여 층간절연막(12)으로 한다.(도 2(나))
그 후에 드레인영역(6)상의 층간절연막(12)에 개구를 형성하기 위해 도 2(다)에 도시된 바와 같이, 포토레지스트마스크(34)를 형성한다. 이 마스크(34)에 따라서 층간절연막(12)을 에칭하여 개구(14)를 형성한다.(도 2(라)참조)
이 상태에서 스파터링, CVD, 진공증착 등에 의해서 전면이리듐층(16)을 형성한 후, Ar,Cl2등의 가스를 이용하여 RIE, 이온밀링, ECR, 등의 건식에칭에 의해서 필요부분만을 남긴다. (도 3(가)참조)
또한 건식에칭 신에 습식에칭을 행해도 된다.
이어서, 이 이리듐층(16) 및 층간절연막(12)의 위에 졸겔법에 의해서 강유전체층(18)로서 PZT막을 형성한다. 출발원료로서 Pb(CH3COO)2,3H2O, Zr(T-OC 4H9)4, Ti(i-OC3H7)4의 혼합용액을 이용하였다.
이 경우 용액을 스핀코트한 후 150℃에서 건조시켜 드리이에어 분위기에서 400℃로 가소성을 행했다.
이것을 5회 반복한 후, O2 분위기중에서 700℃이상의 열처리를 실시하였다. 이렇게 해서 250mm의 강유전체층(18)을 형성하였다.
더욱이 그 위에 스파터링, CVD, 진공증착 등에 의해서 상부전극으로서의 이리듐층(20)을 형성한다. 에칭에 의해서 불필요한 부분을 제거하고, 도 3(나)에 도시한 바와 같이, 하부전극(16a)의 상부부분에만 강유전체층(18)과 이리듐층(20)을 남긴다.
이어서 플라즈마CVD 등에 의해 Si3N4, SiO2, 등을 보호막(40)으로서 형성한다.( 도 3(다)참조)
이 실시예에 있어서는 하부전극(16a) 및 배선(16b)으로서 이리듐층(16)을 이용하고 있는 바, 이리듐은 알루미늄보다도 융점이 높기 때문에 이리듐층(16)을 형성한 후에 PZT를 위한 열처리를 행하더라도 이리듐이 용해될 우려가 없다.
따라서 도 1에 도시된 바와 같이 하부전극(16a)으로서 뿐아니라 배선(16b)으로서도 사용할 수 있고, 또한 열처리에 의해서 이리듐이 산화되어도 도전성이 있는 산화이리듐이 되기 때문에 전극 혹은 배선으로서의 성능에는 손상이 없을 뿐아니라 폴리실리콘 등에 비해서 저항이 적은 잇점이 있다.
이에 비해 배선으로서 알루미늄(24)를 이용한 경우에는 도 6에 도시된 바와 같이 PZT를 성막한 후에 알루미늄막(24)를 형성하지 않으면 안되고, 여분의 절연층(22)이 필요로 되어 구성이 복잡하게 된다.
더욱이 도 3에 도시한 본 실시예에서는 하부전극(16a)를 동시에 형성할 수 있어 제조가 용이하게 된다.
또한 하부전극(16a)으로서 이리듐을 이용하게 되면 백금에 의한 전극에 비해서 그 위에 형성된 강유전체층(18)의 유전성이 향상되었다.
상기 실시예에서는 강유전체층(18)으로서 PZT막을 형성했지만 PLZT, BaTiO3, BiSrTa2O9, 등을 형성해도 된다.
또한 강유전체층(18)에 대신해서 고유전율을 가지는 강유전체층(예컨대, BaTiO3, (Sr,Ba)TiO3의 페로브스카이트구조를 가지는 고유전율박막)을 형성해도 된다.
상기 실시예에서는 배선(16b)으로서 이리듐층(16)을 사용하고 있지만 이것에 대신하여 산화이리듐층을 사용해도 된다. 산화이리듐은 실리콘과의 밀착성이 양호하기 때문에 배선으로서 바람직하다. 산화이리듐은 반응성 스파터링 등에 의해서 형성할 수 있다.
또한 산화이리듐은 실리콘과의 반응성이 극히 낮기 때문에 드레인영역(6)과의 계면α(도 1참조)에 대해서 실리사이드를 생성할 우려도 없다.
이것을 검증하기 위해서 실리콘기판 상에 다양한 금속재료를 형성한 경우에 생성되는 물질을 X선해석에 의해서 비교한 챠트를 도 4에 나타낸다. 도 4(가)가 백금의 경우, 도 4(나)가 티탄의 위에 백금을 위치시킨 경우, 도 4(다)가 산화이리듐의 경우, 도 4(라)가 산화이리듐의 위에 이리듐을 위치시킨 경우, 도 4(마)는 산화이리듐의 위에 백금을 위치시킨 경우이다.
도 4(가)와 도 4(다)를 비교하면 명백하듯이 백금의 경우에는 실리콘과의 화합물이 생기고 있는 것에 대해, 이리듐의 경우에는 실리콘과의 화합물이 생기지 않는다.
또 산화이리듐을 형성할 때에 산소결핍상태로 하여 IrO2x(X=0-2)로서 형성할 수 있고, 이렇게 함으로써 계면에 산화물(예컨대 실리콘산화물)이 형성되었다 하더라도, 이것을 환원(실리콘으로 환원)시킬 수 있다.
즉, 계면에 있어서, 바람직하지 못한 산화물의 생성을 배제할 수 있다.
상기 실시예에서는 전극과 배선을 동시에 형성하는 경우에 대해서 설명했지만, 배선만을 셩헝하는 경우에도 이 발명을 적용할 수 있다.
이 발명의 다른 실시예에 따른 반도체장치를 도 5에 도시한다.
이 실시예에서는 배선부(50)를 배리어층인 상화이리듐층(52)과 그 위에 형성된 주도전층인 이리듐층(54)에 의해서 구성하였다. 산화이리듐층(52)을 배리어층으로 형성함으로써 실리콘과의 밀착성을 좋게 할 수 있다.
이 실시예에서는 주도전층을 이리듐층(54)에 의해 형성하고 있기 때문에 산화이리듐만 배선부전체를 형성한 경우에 비해 저항을 낮게 억제할 수 있다.
또한 상기 실시예에서는 주도전층을 이리듐층에 의해서 구성하고 있지만 백금, 알루미늄 등을 이용해도 좋다.
이 경우 주도전층의 금속이 실리콘에 침투(스파이크)되는 것을 산화이리듐층(52)의 배리어효과에 의해서 방지할 수 있다.(도 4(마)참조)
이 실시예에 있어서 산화이리듐층(52)도 산소결핍상태에서 IrO2-X(X=0-2)로 형성하는 것에 의해 산화물의 생성을 방지할 수 있다.
이 발명에 다른 반도체장치는 배선부를 이리듐 또는 산화이리듐으로 형성하고 있다.
따라서 고온처리에도 강하고, 실리콘 등과의 계면에 절연물이 생성되지 않는다.
본 발명에 의한 반도체장치는 산화이리듐이 산소가 결핍한 상태로 형성되어 있다. 따라서 실리콘 등과의 계면에 있어서, 산화물의 생성을 방지할 수 있다.
본 발명에 따른 반도체장치는 배선부를 배리어층과 주도전층에 의해 구성하고, 배리어층을 산화이리듐으로 형성하고 있다. 따라서 배리어층에서 우수하고, 실리콘이나 알루미늄 등과의 밀착성에도 우수하다.
그리고 도전층 형성후에 열처리에 의해서 유전체를 형성할 수 있을 뿐아니라 도전층과 배선부를 동시에 일체로 형성할 수 있다.
도 1는 본 발명의 일실시예에 따른 반도체장치의 일례를 도시한 도면,
도 2(가)내지(라)는 도 1의 반도체장치의 제조순서를 도시한 도면,
도 3(가)내지(다)는 도 1의 반도체장치의 제조순서를 도시한 도면,
도 4는 산화이리듐과 실리콘의 무반응성을 보여주는 X선 해석결과를 도시한 챠트,
도 5는 다른 실시예에 의한 반도체장치를 도시한 도면,
도 6는 종래의 반도체장치를 나타낸 도면이다.
※ 도면의 주요부분에 대한 부호의 설명※
2: 실리콘 기판 4: 소스영역
6: 드레인영역 16: 이리듐층

Claims (9)

  1. 반도체 소자 영역，상기 반도체 소자 영역에 접속된 배선부를 구비한 반도체 장치에 있어서，상기 배선부는 서로 다른 반도체소자영역을 각각 형성하는 전극에 접속되어 있으며, 상기 배선부는 산소가 결핍된 상태로 형성된 산화이리듐으로 된 것을 특징으로 한 반도체 장치．
  2. 삭제
  3. 삭제
  4. 반도체 소자 영역，상기 반도체 소자 영역에 접속된 배선부를 구비한 반도체 장치에 있어서，상기 배선부는 서로 다른 반도체소자영역을 각각 형성하는 전극에 접속되어 있으며, 상기 배선부는 배리어층과 주도전층으로 구성하고，상기 배리어층은 산화 이리듐으로 형성된 것을 특징으로 한 반도체 장치．
  5. 제4항에 있어서, 상기 주도전층이 이리듐으로 된 것을 특징으로 한 반도체 장치．
  6. 제4항에 있어서，상기 산화 이리듐은 산소가 결핍한 상태에서 형성된 것을 특징으로 한 반도체장치．
  7. 삭제
  8. 반도체장치의 배선방법에 있어서, 반도체 소자 영역에 접속되는 배선부를 형성할 때，서로 다른 반도체 소자 영역에 각각 접촉하도록 산화 이리듐층을 배리어층으로 형성하고，이 배리어층 위에 주도전층을 형성하도록 한 것을 특징으로 하는 반도체장치의 배선방법.
  9. 삭제
KR1020040076155A 1995-04-28 2004-09-22 반도체장치 및 배선방법 KR100525133B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-1995-00105589 1995-04-28
JP10558995A JP3526651B2 (ja) 1995-04-28 1995-04-28 半導体装置および配線方法
KR1019960012891A KR100468114B1 (ko) 1995-04-28 1996-04-25 반도체장치

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1019960012891A Division KR100468114B1 (ko) 1995-04-28 1996-04-25 반도체장치

Publications (1)

Publication Number Publication Date
KR100525133B1 true KR100525133B1 (ko) 2005-11-01

Family

ID=14411693

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1019960012891A KR100468114B1 (ko) 1995-04-28 1996-04-25 반도체장치
KR1020040076155A KR100525133B1 (ko) 1995-04-28 2004-09-22 반도체장치 및 배선방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1019960012891A KR100468114B1 (ko) 1995-04-28 1996-04-25 반도체장치

Country Status (5)

Country Link
US (1) US5841160A (ko)
EP (1) EP0740342B1 (ko)
JP (1) JP3526651B2 (ko)
KR (2) KR100468114B1 (ko)
DE (1) DE69630556T2 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6040616A (en) * 1995-06-06 2000-03-21 Lucent Technologies Inc. Device and method of forming a metal to metal capacitor within an integrated circuit
JP3299909B2 (ja) * 1997-02-25 2002-07-08 シャープ株式会社 酸化物導電体を用いた多層構造電極
JP3201468B2 (ja) * 1997-05-26 2001-08-20 日本電気株式会社 容量素子及びその製造方法
JP3028080B2 (ja) * 1997-06-18 2000-04-04 日本電気株式会社 半導体装置の構造およびその製造方法
SG74643A1 (en) 1997-07-24 2000-08-22 Matsushita Electronics Corp Semiconductor device and method for fabricating the same
US6069398A (en) * 1997-08-01 2000-05-30 Advanced Micro Devices, Inc. Thin film resistor and fabrication method thereof
JPH11330378A (ja) * 1998-05-19 1999-11-30 Murata Mfg Co Ltd 半導体装置
JP3114710B2 (ja) * 1998-11-30 2000-12-04 日本電気株式会社 強誘電体メモリ及びその製造方法
JP3323847B2 (ja) 1999-02-22 2002-09-09 キヤノン株式会社 電子放出素子、電子源および画像形成装置の製造方法
US6900487B2 (en) * 2001-06-29 2005-05-31 Oki Electric Industry Co., Ltd. Wiring layer structure for ferroelectric capacitor
US6885570B2 (en) * 2001-11-09 2005-04-26 Interuniversitair Microelektronica Centrum vzw (IMEC vzw) Simplified bottom electrode-barrier structure for making a ferroelectric capacitor stacked on a contact plug
KR100449247B1 (ko) * 2001-12-26 2004-09-18 주식회사 하이닉스반도체 반도체 커패시터의 Ｉｒ／Ｉｒ02 전극 제조방법
US7361100B1 (en) 2006-12-20 2008-04-22 Karsten Manufacturing Corporation Metal composite golf club head

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4026742A (en) * 1972-11-22 1977-05-31 Katsuhiro Fujino Plasma etching process for making a microcircuit device
JPS5441870B2 (ko) * 1972-11-22 1979-12-11
JPS5441870A (en) * 1977-09-02 1979-04-03 Sumitomo Chem Co Ltd Benzazole derivative, its preparation and bactricidal agent for agriculture and floriculture containing it as effective ingredient
JP2558351B2 (ja) * 1989-06-29 1996-11-27 沖電気工業株式会社 アクティブマトリクス表示パネル
JPH0687493B2 (ja) * 1990-03-07 1994-11-02 日本電気株式会社 薄膜コンデンサ
JPH0712074B2 (ja) * 1990-03-01 1995-02-08 日本電気株式会社 薄膜コンデンサ及びその製造方法
US5191510A (en) * 1992-04-29 1993-03-02 Ramtron International Corporation Use of palladium as an adhesion layer and as an electrode in ferroelectric memory devices
US5254217A (en) * 1992-07-27 1993-10-19 Motorola, Inc. Method for fabricating a semiconductor device having a conductive metal oxide
JPH0783061B2 (ja) * 1993-01-05 1995-09-06 日本電気株式会社 半導体装置
US5407855A (en) * 1993-06-07 1995-04-18 Motorola, Inc. Process for forming a semiconductor device having a reducing/oxidizing conductive material
US5555486A (en) * 1994-12-29 1996-09-10 North Carolina State University Hybrid metal/metal oxide electrodes for ferroelectric capacitors

Also Published As

Publication number Publication date
DE69630556D1 (de) 2003-12-11
KR100468114B1 (ko) 2005-05-19
JPH08306722A (ja) 1996-11-22
EP0740342B1 (en) 2003-11-05
JP3526651B2 (ja) 2004-05-17
EP0740342A2 (en) 1996-10-30
EP0740342A3 (en) 1997-10-29
KR960039156A (ko) 1996-11-21
DE69630556T2 (de) 2004-09-23
US5841160A (en) 1998-11-24

Similar Documents

Publication Publication Date Title
US5573979A (en) Sloped storage node for a 3-D dram cell structure
EP0971393B1 (en) Method of fabricating a capacitor for integrated circuit
KR100372969B1 (ko) 금속-산화물유전체를갖는커패시터
KR100285871B1 (ko) 강유전체를 가진 캐패시터를 포함하는 반도체 디바이스 및 그의 제조방법
US4455568A (en) Insulation process for integrated circuits
KR100525133B1 (ko) 반도체장치 및 배선방법
KR100189982B1 (ko) 고유전체 캐패시터의 제조방법
US20010019874A1 (en) Capacitor for integrated circuit and its fabrication method
JP2000124426A (ja) 半導体装置のキャパシタ及びその製造方法
US5973342A (en) Semiconductor device having an iridium electrode
KR100308131B1 (ko) 반도체 소자의 커패시터 제조 방법
US6605538B2 (en) Methods for forming ferroelectric capacitors
KR100333667B1 (ko) 강유전체 메모리 소자의 캐패시터 제조 방법
KR100425827B1 (ko) 반도체소자의캐패시터제조방법
KR0155866B1 (ko) 강유전체 메모리 장치 및 그 제조 방법
JP4049741B2 (ja) 半導体装置および誘電体を備えた素子
KR100300046B1 (ko) 반도체소자의제조방법
KR100332120B1 (ko) 반도체 소자의 캐패시터 제조방법
JP2000307069A (ja) 半導体装置の製造方法
KR100448854B1 (ko) 반도체소자의 캐패시터 형성방법
KR100477835B1 (ko) 강유전체캐패시터형성방법
KR100275332B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100223893B1 (ko) 반도체 메모리소자의 제조방법
KR100309127B1 (ko) 반도체 소자의 캐패시터 제조방법
JPH10335597A (ja) 容量素子を有する半導体装置およびその製造方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131001

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141007

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150917

Year of fee payment: 11

EXPY Expiration of term