JP2000307069A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2000307069A JP2000307069A JP11117454A JP11745499A JP2000307069A JP 2000307069 A JP2000307069 A JP 2000307069A JP 11117454 A JP11117454 A JP 11117454A JP 11745499 A JP11745499 A JP 11745499A JP 2000307069 A JP2000307069 A JP 2000307069A
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- oxide
- oxide dielectric
- dielectric film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】酸化物誘電体をキャパシタ絶縁膜、トランジス
タのゲート絶縁膜とする時に、上部電極形成を還元性雰
囲気中で行う必要が有り、この際に絶縁膜である酸化物
誘電体膜が還元されて絶縁特性、誘電特性が低下してし
まう。 【解決手段】キャパシタ絶縁膜、トランジスタのゲート
絶縁膜を形成後、還元性雰囲気中での上部電極形成の前
に、絶縁膜上に、その絶縁膜の構成金属よりも酸化ざれ
やすい金属を含有した薄膜を形成しておくことによりそ
の絶縁膜の劣化を防止する。
タのゲート絶縁膜とする時に、上部電極形成を還元性雰
囲気中で行う必要が有り、この際に絶縁膜である酸化物
誘電体膜が還元されて絶縁特性、誘電特性が低下してし
まう。 【解決手段】キャパシタ絶縁膜、トランジスタのゲート
絶縁膜を形成後、還元性雰囲気中での上部電極形成の前
に、絶縁膜上に、その絶縁膜の構成金属よりも酸化ざれ
やすい金属を含有した薄膜を形成しておくことによりそ
の絶縁膜の劣化を防止する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法、特に高誘電体膜をゲート絶縁膜に用いたＭＩＳ型ト
ランジスタを具備する半導体装置、乃至高誘電体膜をキ
ャパシタ絶縁膜に用いたＭＩＳ型キャパシタを具備する
半導体装置の製造方法に関するものである。
法、特に高誘電体膜をゲート絶縁膜に用いたＭＩＳ型ト
ランジスタを具備する半導体装置、乃至高誘電体膜をキ
ャパシタ絶縁膜に用いたＭＩＳ型キャパシタを具備する
半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】近年、半導体デバイスの高集積化及び高
速化に対する要求が高まりつつある。これらの要求を実
現するために、素子間および素子寸法の縮小化、微細化
が進められる一方、内部配線材料の低抵抗化及び寄生容
量の低減などが検討されている。
速化に対する要求が高まりつつある。これらの要求を実
現するために、素子間および素子寸法の縮小化、微細化
が進められる一方、内部配線材料の低抵抗化及び寄生容
量の低減などが検討されている。
【０００３】とりわけＲＣ遅延が顕著に現れるワード線
では、低抵抗化が大きな課題となっている。そこで、最
近ではワード線の低抵抗化を図るため、多結晶シリコン
膜と金属シリサイド膜との２層構造からなるポリサイド
ゲートが広く採用されている。高融点金属シリサイド膜
は、多結晶シリコン膜に比べ抵抗が約１桁低いので、低
抵抗配線の材料として有望である。なお、シリサイドと
しては、これまでタングステンシリサイド（ＷＳｉx）
が最も広く使われてきた。
では、低抵抗化が大きな課題となっている。そこで、最
近ではワード線の低抵抗化を図るため、多結晶シリコン
膜と金属シリサイド膜との２層構造からなるポリサイド
ゲートが広く採用されている。高融点金属シリサイド膜
は、多結晶シリコン膜に比べ抵抗が約１桁低いので、低
抵抗配線の材料として有望である。なお、シリサイドと
しては、これまでタングステンシリサイド（ＷＳｉx）
が最も広く使われてきた。
【０００４】しかしながら、０．１５μｍ以下の微細な
配線に対応するためには、さらに配線の低抵抗化を図っ
て遅延時間を短縮することが求められている。タングス
テンシリサイドを用いてシート抵抗１Ω／□以下の低い
抵抗を有するゲート電極を実現するためには、シリサイ
ド層の膜厚を厚くしなければならない。これにより、ゲ
ート電極パターンの加工や電極上の層間絶縁膜の形成が
難しくなるため、電極のアスペクト比を大きくすること
なく、低いシート抵抗を達成する方法が要求されてい
る。
配線に対応するためには、さらに配線の低抵抗化を図っ
て遅延時間を短縮することが求められている。タングス
テンシリサイドを用いてシート抵抗１Ω／□以下の低い
抵抗を有するゲート電極を実現するためには、シリサイ
ド層の膜厚を厚くしなければならない。これにより、ゲ
ート電極パターンの加工や電極上の層間絶縁膜の形成が
難しくなるため、電極のアスペクト比を大きくすること
なく、低いシート抵抗を達成する方法が要求されてい
る。
【０００５】そのような状況下で、多結晶シリコン膜を
介さずにゲート絶縁膜に直接金属膜を積層する構造、い
わゆるメタルゲート電極構造が有望視されている。しか
しながら、メタルゲート電極構造は従来の多結晶シリコ
ン膜ゲート電極と異なり、ドライエッチングによるゲー
ト加工が困難なこと、耐熱性に乏しいことなどの問題が
ある。
介さずにゲート絶縁膜に直接金属膜を積層する構造、い
わゆるメタルゲート電極構造が有望視されている。しか
しながら、メタルゲート電極構造は従来の多結晶シリコ
ン膜ゲート電極と異なり、ドライエッチングによるゲー
ト加工が困難なこと、耐熱性に乏しいことなどの問題が
ある。
【０００６】そのような問題を回避すべく、特願平８−
３５６４９３に記載の方法が提案されている。この方法
は、半導体基板上のゲート形成予定域にダミーゲートパ
ターンを形成し、このダミーゲートパターンをマスクと
して半導体基板に不純物を導入、熱処理してソース領域
／ドレイン領域を形成し、更にダミーゲートパターンの
周囲に絶縁膜を形成した後、ダミーゲートパターンを除
去し、その後に形成された凹部の底面及び側面にゲート
絶縁膜、ゲート電極金属を順次埋め込み形成するという
ものである。
３５６４９３に記載の方法が提案されている。この方法
は、半導体基板上のゲート形成予定域にダミーゲートパ
ターンを形成し、このダミーゲートパターンをマスクと
して半導体基板に不純物を導入、熱処理してソース領域
／ドレイン領域を形成し、更にダミーゲートパターンの
周囲に絶縁膜を形成した後、ダミーゲートパターンを除
去し、その後に形成された凹部の底面及び側面にゲート
絶縁膜、ゲート電極金属を順次埋め込み形成するという
ものである。
【０００７】この方法は、上記のようにゲート電極メタ
ル成膜前にソース領域、ドレイン領域形成のための８０
０℃程度の高温熱処理を終了しており、６００℃程度以
上の高温工程を経ると誘電率が低下して使用に耐えられ
なくなる酸化物高誘電体膜、ゲート電極メタルを有効に
活用できる大変優れた方法である。
ル成膜前にソース領域、ドレイン領域形成のための８０
０℃程度の高温熱処理を終了しており、６００℃程度以
上の高温工程を経ると誘電率が低下して使用に耐えられ
なくなる酸化物高誘電体膜、ゲート電極メタルを有効に
活用できる大変優れた方法である。
【０００８】
【発明が解決しようとする課題】しかしながら、本発明
者は上記構成の実現に際して困難に直面した。以下に、
本発明者が行った実験から得られた酸化物誘電体膜の製
造方法、及びＭＩＳキャパシタ構造、ＭＩＳトランジス
タ構造に関する知見を示す。尚、本項に記載の内容は、
本発明者が独自に確認した、新規かつ重要な知見を含む
ものである。
者は上記構成の実現に際して困難に直面した。以下に、
本発明者が行った実験から得られた酸化物誘電体膜の製
造方法、及びＭＩＳキャパシタ構造、ＭＩＳトランジス
タ構造に関する知見を示す。尚、本項に記載の内容は、
本発明者が独自に確認した、新規かつ重要な知見を含む
ものである。
【０００９】以下に図面を用いて本発明者が行った、酸
化物高誘電体を用いたＭＩＳ型キャパシタの形成実験に
ついて用いて説明する。図５はＭＩＳ型キャパシタの形
成工程の要部の工程断面図である。まず、図５（ａ）に
示すように、素子分離領域５０１を有した単結晶シリコ
ン基板５００上に薄いシリコン酸化膜５０２を形成す
る。
化物高誘電体を用いたＭＩＳ型キャパシタの形成実験に
ついて用いて説明する。図５はＭＩＳ型キャパシタの形
成工程の要部の工程断面図である。まず、図５（ａ）に
示すように、素子分離領域５０１を有した単結晶シリコ
ン基板５００上に薄いシリコン酸化膜５０２を形成す
る。
【００１０】次に、例えばＴａ（ＯＣ2Ｈ5）5とＯ2とを
ソースとしてＴａ2Ｏ5膜５０３をＣＶＤ法により堆積さ
せ、その後、例えば酸素雰囲気中で５００℃の加熱処理
を施す。尚、この加熱処理はＴａ2Ｏ5膜中の有機ソース
ガスに由来する不純物を除去し組成を適切にするための
ものであり、この温度では膜の分解などの不都合は起こ
らない。
ソースとしてＴａ2Ｏ5膜５０３をＣＶＤ法により堆積さ
せ、その後、例えば酸素雰囲気中で５００℃の加熱処理
を施す。尚、この加熱処理はＴａ2Ｏ5膜中の有機ソース
ガスに由来する不純物を除去し組成を適切にするための
ものであり、この温度では膜の分解などの不都合は起こ
らない。
【００１１】次いで、図５（ｂ）に示すように、例えば
ＴｉＣｌ4とＮＨ3をソースガスにして電極膜と成るＴｉ
Ｎ膜５０４をＣＶＤ法により成膜する。さらに、図５
（ｃ）に示すように、ＴｉＮ膜５０４を所望のパターン
に加工する。
ＴｉＣｌ4とＮＨ3をソースガスにして電極膜と成るＴｉ
Ｎ膜５０４をＣＶＤ法により成膜する。さらに、図５
（ｃ）に示すように、ＴｉＮ膜５０４を所望のパターン
に加工する。
【００１２】このようにして形成したキャパシタの電気
特性を評価した結果を、ＡｒとＮ2ガスを用い、Ｔｉを
ターゲットとする化成スパッタ（反応性スパッタ）でＴ
ｉＮ電極を形成した場合と比較して図６に示す。図６に
示したものは、半導体基板（シリコン基板）をＧＮＤと
し、電極（ＴｉＮ膜５０４）に負バイアス（横軸）を引
加した時のリーク電流（縦軸）を調べた結果である。実
線がＴｉＣｌ4／ＮＨ3をソースガスに用いたＣＶＤ−Ｔ
ｉＮ電極の電気特性で、点線がＡｒとＮ2ガスを用いた
化成スパッタＴｉＮ電極の結果である。ここに示したよ
うに例えばＶｇ＝−３Ｖでは、ＣＶＤ−ＴｉＮ電極のリ
ーク電流はスパッタＴｉＮ電極に比べ１０-4程度も多
く、予期出来ないほどに悪い結果であった。本発明者は
上記の結果について考察した結果、電気特性の劣化（リ
ーク電流が大である）原因としてＴｉＮ電極形成中のＮ
Ｈ3によるＴａ2Ｏ5膜の還元を疑い、ＮＨ3雰囲気に曝し
たＴａ2Ｏ5膜表面の分析を行った。
特性を評価した結果を、ＡｒとＮ2ガスを用い、Ｔｉを
ターゲットとする化成スパッタ（反応性スパッタ）でＴ
ｉＮ電極を形成した場合と比較して図６に示す。図６に
示したものは、半導体基板（シリコン基板）をＧＮＤと
し、電極（ＴｉＮ膜５０４）に負バイアス（横軸）を引
加した時のリーク電流（縦軸）を調べた結果である。実
線がＴｉＣｌ4／ＮＨ3をソースガスに用いたＣＶＤ−Ｔ
ｉＮ電極の電気特性で、点線がＡｒとＮ2ガスを用いた
化成スパッタＴｉＮ電極の結果である。ここに示したよ
うに例えばＶｇ＝−３Ｖでは、ＣＶＤ−ＴｉＮ電極のリ
ーク電流はスパッタＴｉＮ電極に比べ１０-4程度も多
く、予期出来ないほどに悪い結果であった。本発明者は
上記の結果について考察した結果、電気特性の劣化（リ
ーク電流が大である）原因としてＴｉＮ電極形成中のＮ
Ｈ3によるＴａ2Ｏ5膜の還元を疑い、ＮＨ3雰囲気に曝し
たＴａ2Ｏ5膜表面の分析を行った。
【００１３】図７に、シリコン基板上に形成された厚さ
１０ｎｍのＴａ2Ｏ5膜を加熱温度３５０〜６００℃の範
囲で１分間、さらに加速試験的に６００℃３０分間のＮ
Ｈ3雰囲気へ曝したときのＴａ2Ｏ5膜中の窒素の深さ方
向のＳＩＭＳ分析（二次イオン分析）結果を示す。この
図で、横軸はＴａ2Ｏ5表面からスパッタエッチングを行
った時のスパッタ時間を示しており、ほぼ表面からの深
さに相当する。また、縦軸は相対的な窒素のイオン量を
示す。尚、図中に示した熱処理条件は、温度の表示のみ
のものは熱処理を１分間行っている。図を見れば明らか
なように、６００℃３０分間のＮＨ3雰囲気熱処理後に
はＴａ2Ｏ5膜のほぼ全体にわたって窒素が分布し、ピー
ク強度は２×１０3（任意単位）に到達していることが
わかった。６００℃１分の場合もＴａ2Ｏ5膜厚のほぼ２
／３まで窒素が分布し、ピーク強度は２×１０2（任意
単位）に到達していた。また、５００℃１分でも表面か
ら１／３程度まで窒素が分布し、ピーク強度は３×１０
1（任意単位）に到達していた。また、４５０℃、３５
０℃の熱処理では検出限界以上の窒素は検出されなかっ
た。
１０ｎｍのＴａ2Ｏ5膜を加熱温度３５０〜６００℃の範
囲で１分間、さらに加速試験的に６００℃３０分間のＮ
Ｈ3雰囲気へ曝したときのＴａ2Ｏ5膜中の窒素の深さ方
向のＳＩＭＳ分析（二次イオン分析）結果を示す。この
図で、横軸はＴａ2Ｏ5表面からスパッタエッチングを行
った時のスパッタ時間を示しており、ほぼ表面からの深
さに相当する。また、縦軸は相対的な窒素のイオン量を
示す。尚、図中に示した熱処理条件は、温度の表示のみ
のものは熱処理を１分間行っている。図を見れば明らか
なように、６００℃３０分間のＮＨ3雰囲気熱処理後に
はＴａ2Ｏ5膜のほぼ全体にわたって窒素が分布し、ピー
ク強度は２×１０3（任意単位）に到達していることが
わかった。６００℃１分の場合もＴａ2Ｏ5膜厚のほぼ２
／３まで窒素が分布し、ピーク強度は２×１０2（任意
単位）に到達していた。また、５００℃１分でも表面か
ら１／３程度まで窒素が分布し、ピーク強度は３×１０
1（任意単位）に到達していた。また、４５０℃、３５
０℃の熱処理では検出限界以上の窒素は検出されなかっ
た。
【００１４】以上よりＴａ2Ｏ5膜をＮＨ3雰囲気に曝し
た場合、５００℃以上では窒素がＴａ2Ｏ5膜中へ拡散し
ていることが分かった。さらに、その表面の化学的結合
状態をＸ線光電子分光（ＸＰＳ）法により調べたとこ
ろ、Ｔａ−Ｎ結合が形成されていることが観測された。
た場合、５００℃以上では窒素がＴａ2Ｏ5膜中へ拡散し
ていることが分かった。さらに、その表面の化学的結合
状態をＸ線光電子分光（ＸＰＳ）法により調べたとこ
ろ、Ｔａ−Ｎ結合が形成されていることが観測された。
【００１５】以上の結果より、Ｔａ2Ｏ5膜上へ直接Ｔｉ
Ｎ膜を成膜すると、Ｔａ2Ｏ5膜表面がＮＨ3により還元
されて、表面に窒化層（ＴａＮ）が形成されることが判
った。
Ｎ膜を成膜すると、Ｔａ2Ｏ5膜表面がＮＨ3により還元
されて、表面に窒化層（ＴａＮ）が形成されることが判
った。
【００１６】このため、Ｔａ2Ｏ5膜の膜厚が不安定に成
り、また、組成もＴａリッチに成り膜特性が変化してい
ることが推測された。また、図７から明らかなようにＴ
ａ2Ｏ5膜表面はＴａＮに変質しており、Ｔａ2Ｏ5膜は薄
くかつ不均一になっていることが推測された。また、Ｔ
ａＮは導電性であることから、これによりリーク電流が
増大していることが推測された。
り、また、組成もＴａリッチに成り膜特性が変化してい
ることが推測された。また、図７から明らかなようにＴ
ａ2Ｏ5膜表面はＴａＮに変質しており、Ｔａ2Ｏ5膜は薄
くかつ不均一になっていることが推測された。また、Ｔ
ａＮは導電性であることから、これによりリーク電流が
増大していることが推測された。
【００１７】尚、上記の実験では、化成スパッタで形成
したＴｉＮ電極を比較として用いたが、半導体装置に用
いるキャパシタでは、集積度を向上させるため、キャパ
シタの形成はトレンチ内部等凹凸表面上に行われること
が多く、キャパシタ電極の形成方法は表面被覆性が良い
事が必須条件である。スパッタ法は周知の様に被覆性が
悪く、化成スパッタ法による電極膜を用いて集積度の高
いキャパシタを形成することは困難である。また、スパ
ッタ法はスパッタ膜及びその下地に対するダメージが大
きく、上記の表面被覆性の悪さと合わせて、ゲート絶縁
膜の形成方法としては適切では無い。
したＴｉＮ電極を比較として用いたが、半導体装置に用
いるキャパシタでは、集積度を向上させるため、キャパ
シタの形成はトレンチ内部等凹凸表面上に行われること
が多く、キャパシタ電極の形成方法は表面被覆性が良い
事が必須条件である。スパッタ法は周知の様に被覆性が
悪く、化成スパッタ法による電極膜を用いて集積度の高
いキャパシタを形成することは困難である。また、スパ
ッタ法はスパッタ膜及びその下地に対するダメージが大
きく、上記の表面被覆性の悪さと合わせて、ゲート絶縁
膜の形成方法としては適切では無い。
【００１８】
【課題を解決するための手段】本発明は上記の問題を解
決するためになされたものであり、本発明に係る半導体
装置の製造方法は、酸化物誘電体膜をＭＩＳ型キャパシ
タのキャパシタ絶縁膜として用いた半導体装置の製造方
法であって、ＭＩＳ型キャパシタの下部電極膜を形成す
る工程と、前記下部電極膜上にキャパシタ絶縁膜となる
酸化物誘電体膜を形成する工程と、前記酸化物誘電体膜
上に還元性雰囲気中でＭＩＳ型キャパシタの上部電極を
形成する工程を有し、前記上部電極を形成する工程の前
に前記酸化物誘電体膜を構成する金属元素の酸化時の酸
素１モル当たりのギブスの自由エネルギーの低下量より
もその低下量の絶対値が大きい（酸化されやすい）金属
を含む薄膜を形成する工程を有することを特徴とする。
決するためになされたものであり、本発明に係る半導体
装置の製造方法は、酸化物誘電体膜をＭＩＳ型キャパシ
タのキャパシタ絶縁膜として用いた半導体装置の製造方
法であって、ＭＩＳ型キャパシタの下部電極膜を形成す
る工程と、前記下部電極膜上にキャパシタ絶縁膜となる
酸化物誘電体膜を形成する工程と、前記酸化物誘電体膜
上に還元性雰囲気中でＭＩＳ型キャパシタの上部電極を
形成する工程を有し、前記上部電極を形成する工程の前
に前記酸化物誘電体膜を構成する金属元素の酸化時の酸
素１モル当たりのギブスの自由エネルギーの低下量より
もその低下量の絶対値が大きい（酸化されやすい）金属
を含む薄膜を形成する工程を有することを特徴とする。
【００１９】また、本発明にかかる半導体装置の製造方
法は、酸化物誘電体をＭＩＳ型トランジスタのゲート絶
縁膜として用いる半導体装置の製造方法であって、ＭＩ
Ｓ型トランジスタのゲート形成予定領域両側の半導体基
板上に離間してそれぞれソース領域、ドレイン領域を形
成する工程と、前記ゲート形成予定領域表面にＭＩＳ型
トランジスタのゲート絶縁膜と成る酸化物誘電体膜を形
成する工程と、前記酸化物誘電体膜上に還元性雰囲気中
でＭＩＳ型トランジスタのゲート電極を形成する工程と
を有し、前記ゲート電極を形成する工程の前に前記酸化
物誘電体膜を構成する金属元素の酸化時の酸素１モル当
たりのギブスの自由エネルギーの低下量よりもその低下
量の絶対値が大きい（酸化されやすい）金属を含む薄膜
を形成する工程を有することを特徴とする。
法は、酸化物誘電体をＭＩＳ型トランジスタのゲート絶
縁膜として用いる半導体装置の製造方法であって、ＭＩ
Ｓ型トランジスタのゲート形成予定領域両側の半導体基
板上に離間してそれぞれソース領域、ドレイン領域を形
成する工程と、前記ゲート形成予定領域表面にＭＩＳ型
トランジスタのゲート絶縁膜と成る酸化物誘電体膜を形
成する工程と、前記酸化物誘電体膜上に還元性雰囲気中
でＭＩＳ型トランジスタのゲート電極を形成する工程と
を有し、前記ゲート電極を形成する工程の前に前記酸化
物誘電体膜を構成する金属元素の酸化時の酸素１モル当
たりのギブスの自由エネルギーの低下量よりもその低下
量の絶対値が大きい（酸化されやすい）金属を含む薄膜
を形成する工程を有することを特徴とする。
【００２０】更に、上記の各方法で、前記酸化物誘電体
膜がＴａ2Ｏ5膜であり、前記薄膜が１ｎｍ以下であるこ
とを特徴とする。
膜がＴａ2Ｏ5膜であり、前記薄膜が１ｎｍ以下であるこ
とを特徴とする。
【００２１】
【発明の実施の形態】以下、図面を参照しながら、本発
明の実施の形態（以下、実施形態と略す）に付いて詳細
に説明する。 ( 第１の実施形態)図１は、本発明の第１の実施形態に
係る半導体装置の製造方法を示す工程断面図である。は
じめに、図１（ａ）に示すように、素子分離領域１０１
を有した単結晶シリコン基板１００上に薄いシリコン酸
化膜１０２を形成する。
明の実施の形態（以下、実施形態と略す）に付いて詳細
に説明する。 ( 第１の実施形態)図１は、本発明の第１の実施形態に
係る半導体装置の製造方法を示す工程断面図である。は
じめに、図１（ａ）に示すように、素子分離領域１０１
を有した単結晶シリコン基板１００上に薄いシリコン酸
化膜１０２を形成する。
【００２２】次に、例えばＴａ（ＯＣ2Ｈ5）5とＯ2をソ
ースとしてＴａ2Ｏ5膜１０３をＣＶＤ法により堆積さ
せ、その後、例えば酸素雰囲気中で５００℃の加熱処理
を施す。尚、この加熱処理はＴａ2Ｏ5膜中の有機ソース
ガスに由来する不純物を除去し組成を適切にするための
ものであり、この温度では膜の分解などの不都合は起こ
らない。
ースとしてＴａ2Ｏ5膜１０３をＣＶＤ法により堆積さ
せ、その後、例えば酸素雰囲気中で５００℃の加熱処理
を施す。尚、この加熱処理はＴａ2Ｏ5膜中の有機ソース
ガスに由来する不純物を除去し組成を適切にするための
ものであり、この温度では膜の分解などの不都合は起こ
らない。
【００２３】次に、図１（ｂ）に示したように、ＴｉＮ
膜の成膜に先立ち、ＴｉＣｌ4を５００℃、１０秒間流
し、Ｔａ2Ｏ5膜１０３上に１ｎｍ程度の薄いＴｉ層の成
膜を行い、次いで、ＴｉＣｌ4とＮＨ3をソースガスにし
て電極膜と成るＴｉＮ膜１０４を成膜した。ここで、Ｔ
ｉ層１０５はＴｉＣｌ4の熱分解により容易に形成可能
である。
膜の成膜に先立ち、ＴｉＣｌ4を５００℃、１０秒間流
し、Ｔａ2Ｏ5膜１０３上に１ｎｍ程度の薄いＴｉ層の成
膜を行い、次いで、ＴｉＣｌ4とＮＨ3をソースガスにし
て電極膜と成るＴｉＮ膜１０４を成膜した。ここで、Ｔ
ｉ層１０５はＴｉＣｌ4の熱分解により容易に形成可能
である。
【００２４】さらに、図１（ｃ）に示すように、ＴｉＮ
膜を所望のパターンに加工し、その電気特性を、図２に
示すように、ＴｉＣｌ4に曝したものと、そうでないも
のと比較して評価した。
膜を所望のパターンに加工し、その電気特性を、図２に
示すように、ＴｉＣｌ4に曝したものと、そうでないも
のと比較して評価した。
【００２５】なお、図２に示した電気特性は、半導体基
板（シリコン基板）をＧＮＤとし、ゲート電極に負バイ
アス（横軸）を引加した時のリーク電流（縦軸）を調べ
た結果である。実線がＴｉＣｌ4に晒した場合であり、
破線がＴｉＣｌ4に晒さなかった場合の電気特性であ
る。何れもＣＶＤによりＴｉＮ電極を形成していること
は言うまでもない。ここに示したように例えばＶｇ＝−
３Ｖでは、ＴｉＣｌ4に晒さなかった場合のリーク電流
に較べてＴｉＣｌ4に晒した場合のリーク電流は１０-6
程度も小さく、電気特性に劇的な変化が見られた。
板（シリコン基板）をＧＮＤとし、ゲート電極に負バイ
アス（横軸）を引加した時のリーク電流（縦軸）を調べ
た結果である。実線がＴｉＣｌ4に晒した場合であり、
破線がＴｉＣｌ4に晒さなかった場合の電気特性であ
る。何れもＣＶＤによりＴｉＮ電極を形成していること
は言うまでもない。ここに示したように例えばＶｇ＝−
３Ｖでは、ＴｉＣｌ4に晒さなかった場合のリーク電流
に較べてＴｉＣｌ4に晒した場合のリーク電流は１０-6
程度も小さく、電気特性に劇的な変化が見られた。
【００２６】この現象は、Ｔａ2Ｏ5表面にＴｉ薄膜が形
成された結果、ＴｉＮ形成時のＮＨ3によるＴａ2Ｏ5膜
の還元が阻止された事によると推測された。このことを
確認するため、Ｔａ2Ｏ5膜上にＴｉＣｌ4を５００℃、
１０秒間流し、Ｔｉ層を形成した後、５００℃ないし６
００℃でＮＨ3に曝し、図７と同様の条件でＳＩＭＳ分
析を行ったが、窒素がＴａ2Ｏ5膜中へ拡散した形跡はな
いことが分かった。尚、この時形成されたＴｉ層は１ｎ
ｍ以下であった。
成された結果、ＴｉＮ形成時のＮＨ3によるＴａ2Ｏ5膜
の還元が阻止された事によると推測された。このことを
確認するため、Ｔａ2Ｏ5膜上にＴｉＣｌ4を５００℃、
１０秒間流し、Ｔｉ層を形成した後、５００℃ないし６
００℃でＮＨ3に曝し、図７と同様の条件でＳＩＭＳ分
析を行ったが、窒素がＴａ2Ｏ5膜中へ拡散した形跡はな
いことが分かった。尚、この時形成されたＴｉ層は１ｎ
ｍ以下であった。
【００２７】以上のように、Ｔａ2Ｏ5表面に１ｎｍ以下
のＴｉ層１０５を形成することにより、Ｔａ2Ｏ5膜１０
３の還元を抑制し、良好な電気特性が得られることが判
った。
のＴｉ層１０５を形成することにより、Ｔａ2Ｏ5膜１０
３の還元を抑制し、良好な電気特性が得られることが判
った。
【００２８】また、それらが反応した化合物層（例え
ば、ＴａＴｉＯx）であっても同様な効果があることが
判った。なお、本実施例では、Ｔｉ層の形成の形成に際
して、Ｔａ2Ｏ5膜表面をＴｉＣｌ4に曝すことにより形
成したが、それ以外のソースガス、例えばＴｉＢｒ4、
ＴｉＦ4、ＴｉＩ4等の無機ガス（ハロゲン化物ガス）、
ＴＤＭＡＴ（テトラキス・ジメチルアミノ・チタン）等
の有機ガスに曝しても良い。
ば、ＴａＴｉＯx）であっても同様な効果があることが
判った。なお、本実施例では、Ｔｉ層の形成の形成に際
して、Ｔａ2Ｏ5膜表面をＴｉＣｌ4に曝すことにより形
成したが、それ以外のソースガス、例えばＴｉＢｒ4、
ＴｉＦ4、ＴｉＩ4等の無機ガス（ハロゲン化物ガス）、
ＴＤＭＡＴ（テトラキス・ジメチルアミノ・チタン）等
の有機ガスに曝しても良い。
【００２９】また、１ｎｍ以下のＴｉ層の成膜にあたっ
て、固体Ｔｉをスパッタや蒸着により成膜することによ
り形成しても良い。ただし、スパッタや蒸着は被覆性は
良くないため、平面上に形成する場合、ないし、平面部
分が広い場合に有効である。
て、固体Ｔｉをスパッタや蒸着により成膜することによ
り形成しても良い。ただし、スパッタや蒸着は被覆性は
良くないため、平面上に形成する場合、ないし、平面部
分が広い場合に有効である。
【００３０】なお、本実施例では、Ｔｉ層の形成により
Ｔａ2Ｏ5膜の還元を防いだが、ここで用いる金属層はＴ
ｉに限ることは無い。必要なことは、酸化物誘電体（本
実施形態ではＴａ2Ｏ5）を構成する金属元素（本実施形
態ではＴａ）が酸化物（本実施形態ではＴａ2Ｏ5）を形
成する際の１酸素分子当たりのギブスの自由エネルギー
の低下分よりも、その上に形成する金属層（本実施形態
ではＴｉ）が酸化物（本実施形態ではＴｉＯ2）を形成
する際の１酸素分子当たりのギブスの自由エネルギーの
低下分の方が負に大きい（絶対値が大きい）ことであ
る。
Ｔａ2Ｏ5膜の還元を防いだが、ここで用いる金属層はＴ
ｉに限ることは無い。必要なことは、酸化物誘電体（本
実施形態ではＴａ2Ｏ5）を構成する金属元素（本実施形
態ではＴａ）が酸化物（本実施形態ではＴａ2Ｏ5）を形
成する際の１酸素分子当たりのギブスの自由エネルギー
の低下分よりも、その上に形成する金属層（本実施形態
ではＴｉ）が酸化物（本実施形態ではＴｉＯ2）を形成
する際の１酸素分子当たりのギブスの自由エネルギーの
低下分の方が負に大きい（絶対値が大きい）ことであ
る。
【００３１】ここで、室温における１酸素分子当たりの
ギブスの自由エネルギーの低下分は、例えばＴｉでは、 Ｔｉ＋Ｏ2→ＴｉＯ2 ΔＧ＝−２１５［ｋｃａｌ／ｍｏｌ］ である。
ギブスの自由エネルギーの低下分は、例えばＴｉでは、 Ｔｉ＋Ｏ2→ＴｉＯ2 ΔＧ＝−２１５［ｋｃａｌ／ｍｏｌ］ である。
【００３２】以下に各金属のギブスの自由エネルギーの
低下量（ΔＧ）を列記する。尚、ここでは、Ｍｅ→Ｍｅ
xＯy：ΔＧの形式に略記しているが、ここで、Ｍｅは金
属で有り、ＭｅxＯyは金属（Ｍｅ）の通常形成される安
定な酸化物形態を示しており、ΔＧは酸素分子１［ｍｏ
ｌ］当たりに換算した値である。
低下量（ΔＧ）を列記する。尚、ここでは、Ｍｅ→Ｍｅ
xＯy：ΔＧの形式に略記しているが、ここで、Ｍｅは金
属で有り、ＭｅxＯyは金属（Ｍｅ）の通常形成される安
定な酸化物形態を示しており、ΔＧは酸素分子１［ｍｏ
ｌ］当たりに換算した値である。
【００３３】 Ｙ→Ｙ2Ｏ3：−２９０［ｋｃａｌ／ｍｏｌ］、 Ｔｈ→ＴｈＯ2：−２８０［ｋｃａｌ／ｍｏｌ］、 Ｚｒ→ＺｒＯ2：−２７５［ｋｃａｌ／ｍｏｌ］、 Ｓｒ→ＳｒＯ：−２７０［ｋｃａｌ／ｍｏｌ］、 Ｈｆ→ＨｆＯ2：−２５０［ｋｃａｌ／ｍｏｌ］、 Ｃｅ→ＣｅＯ2：−２５０［ｋｃａｌ／ｍｏｌ］、 Ａｌ→Ａｌ2Ｏ3：−２４０［ｋｃａｌ／ｍｏｌ］、 Ｔｉ→ＴｉＯ2：−２１５［ｋｃａｌ／ｍｏｌ］、 Ｖ→ＶＯ：−１９０［ｋｃａｌ／ｍｏｌ］、 Ｎｂ→ＮｂＯ：−１８５［ｋｃａｌ／ｍｏｌ］、 Ｔａ→Ｔａ2Ｏ5：−１８０［ｋｃａｌ／ｍｏｌ］ 上記の、Ｙ、Ｔｈ、Ｚｒ、Ｓｒ、Ｈｆ、Ｃｅ、Ａｌ、Ｔ
ｉ、Ｖ、Ｎｂ、Ｔａの各金属では、酸化物形成時の１酸
素分子当たりのΔＧは何れもＴａのそれと比較して絶対
値が同等乃至大きいため本発明の効果を享受できる。ま
た、これらの金属層は単体金属層で有る必要は無く、例
えばＴａＴｉＯｘ等の化合物層であっても良い。また、
本実施形態では高誘電体膜として酸化タンタル（Ｔａ2
Ｏ5）膜を用いて説明したが、二酸化チタン（ＴｉＯ2）
膜、アルミナ（Ａｌ2Ｏ3）膜、二酸化セリウム（ＣｅＯ
2）膜、酸化ジルコニウム（ＺｒＯ2）膜、酸化ハフニウ
ム（ＨｆＯ2）膜、酸化トリウム（ＴｈＯ2）膜、酸化イ
ットリウム（Ｙ2Ｏ3）膜、酸化チタンバリウム（ＢａＴ
ｉＯ3）膜でも良い。
ｉ、Ｖ、Ｎｂ、Ｔａの各金属では、酸化物形成時の１酸
素分子当たりのΔＧは何れもＴａのそれと比較して絶対
値が同等乃至大きいため本発明の効果を享受できる。ま
た、これらの金属層は単体金属層で有る必要は無く、例
えばＴａＴｉＯｘ等の化合物層であっても良い。また、
本実施形態では高誘電体膜として酸化タンタル（Ｔａ2
Ｏ5）膜を用いて説明したが、二酸化チタン（ＴｉＯ2）
膜、アルミナ（Ａｌ2Ｏ3）膜、二酸化セリウム（ＣｅＯ
2）膜、酸化ジルコニウム（ＺｒＯ2）膜、酸化ハフニウ
ム（ＨｆＯ2）膜、酸化トリウム（ＴｈＯ2）膜、酸化イ
ットリウム（Ｙ2Ｏ3）膜、酸化チタンバリウム（ＢａＴ
ｉＯ3）膜でも良い。
【００３４】これらの高誘電体膜を用いる場合も、その
膜を形成する金属のΔＧよりも、上部に形成する金属層
のΔＧの絶対値が同等乃至大きい様に選択することによ
り、本発明の効果を享受可能で有る。
膜を形成する金属のΔＧよりも、上部に形成する金属層
のΔＧの絶対値が同等乃至大きい様に選択することによ
り、本発明の効果を享受可能で有る。
【００３５】（第２の実施形態）次に本発明の第２の実
施形態として、本発明に係る酸化物高誘電体膜をゲート
絶縁膜に用いたＭＩＳ型トランジスタの形成工程につい
て図３、図４の工程断面図を用いて説明する。図３、図
４はＭＩＳトランジスタのゲート形成予定領域のゲート
長方向に平行な方向の断面を示した工程断面図である。
施形態として、本発明に係る酸化物高誘電体膜をゲート
絶縁膜に用いたＭＩＳ型トランジスタの形成工程につい
て図３、図４の工程断面図を用いて説明する。図３、図
４はＭＩＳトランジスタのゲート形成予定領域のゲート
長方向に平行な方向の断面を示した工程断面図である。
【００３６】まず、図３（ａ）に示したように、素子分
離領域２０１を有した単結晶シリコン基板２００上にシ
リコン酸化膜２０２を形成し、その上に、多結晶シリコ
ン膜２０３を堆積した。さらに、その上にＣＶＤ法によ
りシリコン窒化膜２０４を積層した。
離領域２０１を有した単結晶シリコン基板２００上にシ
リコン酸化膜２０２を形成し、その上に、多結晶シリコ
ン膜２０３を堆積した。さらに、その上にＣＶＤ法によ
りシリコン窒化膜２０４を積層した。
【００３７】次いで、図３（ｂ）に示すように、ゲート
電極形成予定領域に所望のパターンにシリコン窒化膜２
０４及び多結晶シリコン膜２０３を異方性エッチング
し、ダミーゲート電極２２０を形成した。さらに、この
ダミーゲート電極２２０をマスクとしてＡｓ+（砒素）
イオンをイオン注入し、９５０℃３０秒の加熱処理を施
すことによって、ソース領域、ドレイン領域と成る拡散
層２０５を形成した。
電極形成予定領域に所望のパターンにシリコン窒化膜２
０４及び多結晶シリコン膜２０３を異方性エッチング
し、ダミーゲート電極２２０を形成した。さらに、この
ダミーゲート電極２２０をマスクとしてＡｓ+（砒素）
イオンをイオン注入し、９５０℃３０秒の加熱処理を施
すことによって、ソース領域、ドレイン領域と成る拡散
層２０５を形成した。
【００３８】さらに、単結晶シリコン基板２００上全面
にシリコン酸化膜２０６を薄く、及びシリコン窒化膜２
０７を厚く堆積した後、シリコン窒化膜２０７のエッチ
バックを行い、ダミーゲート電極２２０の側壁部分をシ
リコン窒化膜２０７の側壁で囲む構造にした。さらに、
例えば、Ｐ+（リン）イオンをイオン注入し、８５０℃
３０秒の加熱処理を施すことによって、高濃度拡散層２
０８を形成した（図３（ｃ））。
にシリコン酸化膜２０６を薄く、及びシリコン窒化膜２
０７を厚く堆積した後、シリコン窒化膜２０７のエッチ
バックを行い、ダミーゲート電極２２０の側壁部分をシ
リコン窒化膜２０７の側壁で囲む構造にした。さらに、
例えば、Ｐ+（リン）イオンをイオン注入し、８５０℃
３０秒の加熱処理を施すことによって、高濃度拡散層２
０８を形成した（図３（ｃ））。
【００３９】その後、ＣＶＤ法によりシリコン酸化膜か
ら成る層間絶縁膜２０９を全面に堆積し、シリコン窒化
膜２０７をストッパーにした化学的機械的研磨（ＣＭ
Ｐ）法によって、層間膜２０９をシリコン窒化膜２０７
の表面が露出するまで平坦化した（図３（ｄ））。
ら成る層間絶縁膜２０９を全面に堆積し、シリコン窒化
膜２０７をストッパーにした化学的機械的研磨（ＣＭ
Ｐ）法によって、層間膜２０９をシリコン窒化膜２０７
の表面が露出するまで平坦化した（図３（ｄ））。
【００４０】次いで、シリコン窒化膜２０４、多結晶シ
リコン膜２０３をこの順に剥離することによって、ダミ
ーゲート電極を取り除いた。ただし、ダミーゲートパタ
ーン側壁部分のシリコン窒化膜２０７は、シリコン酸化
膜２０６が介在するために除去されない。その後、シリ
コン酸化膜２０２、２０６も剥離し、側壁がシリコン窒
化膜２０７からなり、底面がシリコンからなる溝を形成
した（図４（ｅ））。
リコン膜２０３をこの順に剥離することによって、ダミ
ーゲート電極を取り除いた。ただし、ダミーゲートパタ
ーン側壁部分のシリコン窒化膜２０７は、シリコン酸化
膜２０６が介在するために除去されない。その後、シリ
コン酸化膜２０２、２０６も剥離し、側壁がシリコン窒
化膜２０７からなり、底面がシリコンからなる溝を形成
した（図４（ｅ））。
【００４１】さらに、図４（ｆ）に示すように、例えば
ＣＶＤ法によりＴａ2Ｏ5膜２１０を堆積し、その後、例
えば酸素雰囲気中で５００℃の加熱処理を施して、不純
物を除去した。
ＣＶＤ法によりＴａ2Ｏ5膜２１０を堆積し、その後、例
えば酸素雰囲気中で５００℃の加熱処理を施して、不純
物を除去した。
【００４２】その後、図４（ｇ）に示すように、例えば
１ｎｍ以下のＺｒ層（薄膜）２１１をＴａ2Ｏ5膜上へ成
膜した。この成膜にはＺｒＣｌ4ガスを加熱分解して、
Ｔａ2Ｏ5膜上へ直接Ｚｒ層２１１を形成した。
１ｎｍ以下のＺｒ層（薄膜）２１１をＴａ2Ｏ5膜上へ成
膜した。この成膜にはＺｒＣｌ4ガスを加熱分解して、
Ｔａ2Ｏ5膜上へ直接Ｚｒ層２１１を形成した。
【００４３】次いで、ＴｉＣｌ4とＮＨ3をソースガスに
してゲート電極と成るＴｉＮ膜２１２を成膜した。この
とき、Ｔａ2Ｏ5膜上にＺｒ層２１１が形成されているの
でＮＨ3等の還元雰囲気によるＴａ2Ｏ5膜２１０の還元
劣化を防止することが出来た。
してゲート電極と成るＴｉＮ膜２１２を成膜した。この
とき、Ｔａ2Ｏ5膜上にＺｒ層２１１が形成されているの
でＮＨ3等の還元雰囲気によるＴａ2Ｏ5膜２１０の還元
劣化を防止することが出来た。
【００４４】その後、溝内部に、タングステン膜２１３
を埋め込むように成膜し、さらに、酸化膜である層間絶
縁膜２０９をストッパーとするＣＭＰ法によって、タン
グステン膜２１３、ＴｉＮ膜２１２、Ｚｒ層２１１及び
Ｔａ2Ｏ5膜２１０を層間膜２０９の表面が露出するまで
平坦化し、図４（ｈ）に示すような形状を得た。
を埋め込むように成膜し、さらに、酸化膜である層間絶
縁膜２０９をストッパーとするＣＭＰ法によって、タン
グステン膜２１３、ＴｉＮ膜２１２、Ｚｒ層２１１及び
Ｔａ2Ｏ5膜２１０を層間膜２０９の表面が露出するまで
平坦化し、図４（ｈ）に示すような形状を得た。
【００４５】以上の工程により、Ｔａ2Ｏ5膜をゲート絶
縁膜に用いたトランジスタを形成することができ、リー
ク電流の少ない良好な特性を得ることが出来た。上記の
本発明の第２の実施形態ではＴａ2Ｏ5膜の還元防止膜と
してＺｒＣｌ4ガスを加熱分解してＺｒ膜を形成した
が、この膜の形成時に、同時にＴａ2Ｏ5膜形成時に用い
る、Ｔａ（ＯＣ2Ｈ5）5ガスを流し、ＴａＺｒＯ膜を形
成しても良い。この場合も、膜中にＺｒが含まれている
ため、Ｔａ2Ｏ5膜２１０をＮＨ3等による還元から守る
ことができる。
縁膜に用いたトランジスタを形成することができ、リー
ク電流の少ない良好な特性を得ることが出来た。上記の
本発明の第２の実施形態ではＴａ2Ｏ5膜の還元防止膜と
してＺｒＣｌ4ガスを加熱分解してＺｒ膜を形成した
が、この膜の形成時に、同時にＴａ2Ｏ5膜形成時に用い
る、Ｔａ（ＯＣ2Ｈ5）5ガスを流し、ＴａＺｒＯ膜を形
成しても良い。この場合も、膜中にＺｒが含まれている
ため、Ｔａ2Ｏ5膜２１０をＮＨ3等による還元から守る
ことができる。
【００４６】また、本実施形態では、Ｚｒ層ないしＺｒ
ＴａＯ層の形成によりＴａ2Ｏ5膜の還元を防いだが、Ｚ
ｒ以外の金属元素乃至その合金から構成されたものでも
良い。
ＴａＯ層の形成によりＴａ2Ｏ5膜の還元を防いだが、Ｚ
ｒ以外の金属元素乃至その合金から構成されたものでも
良い。
【００４７】必要なことは、酸化物誘電体（本実施形態
ではＴａ2Ｏ5）を構成する金属元素（本実施形態ではＴ
ａ）が酸化物（本実施形態ではＴａ2Ｏ5）を形成する際
の１酸素分子当たりのギブスの自由エネルギーの低下分
よりも、その上に形成する金属（本実施形態ではＺｒ）
が酸化物（本実施形態ではＺｒＯ2）を形成する際の１
酸素分子当たりのギブスの自由エネルギーの低下分の方
が負に大きい（絶対値が大きい）ことである。また、絶
縁膜上に形成しうる金属は上記の第１の実施形態で述べ
たΔＧから第１の実施形態の記載に従って選択可能で有
る。
ではＴａ2Ｏ5）を構成する金属元素（本実施形態ではＴ
ａ）が酸化物（本実施形態ではＴａ2Ｏ5）を形成する際
の１酸素分子当たりのギブスの自由エネルギーの低下分
よりも、その上に形成する金属（本実施形態ではＺｒ）
が酸化物（本実施形態ではＺｒＯ2）を形成する際の１
酸素分子当たりのギブスの自由エネルギーの低下分の方
が負に大きい（絶対値が大きい）ことである。また、絶
縁膜上に形成しうる金属は上記の第１の実施形態で述べ
たΔＧから第１の実施形態の記載に従って選択可能で有
る。
【００４８】以上のように本実施の形態を用いることに
より、還元性雰囲気でのゲート電極、キャパシタ電極形
成工程時に酸化物誘電体膜であるＴａ2Ｏ5膜が還元され
ることによる特性劣化を防止することが可能となった。
より、還元性雰囲気でのゲート電極、キャパシタ電極形
成工程時に酸化物誘電体膜であるＴａ2Ｏ5膜が還元され
ることによる特性劣化を防止することが可能となった。
【００４９】以上述べたように、本発明の第１ないし第
２の実施形態を用いることにより、工程中に特性劣化の
起こらない酸化物高誘電体膜を得ることが可能となっ
た。なお、上記の各実施形態では酸化物高誘電体膜とし
て酸化タンタル膜（Ｔａ2Ｏ5）を用いたが、本発明の実
施はこれに限ることはなく、二酸化チタン（ＴｉＯ2）
膜、アルミナ膜（Ａｌ2Ｏ3）、二酸化セリウム膜（Ｃｅ
Ｏ2）、酸化ジルコニウム膜（ＺｒＯ2）、酸化ハフニウ
ム膜（ＨｆＯ2）、酸化トリウム膜（ＴｈＯ2）、酸化イ
ットリウム膜（Ｙ2Ｏ3）、酸化チタンバリウム膜（Ｂａ
ＴｉＯ3）等でも良い。
２の実施形態を用いることにより、工程中に特性劣化の
起こらない酸化物高誘電体膜を得ることが可能となっ
た。なお、上記の各実施形態では酸化物高誘電体膜とし
て酸化タンタル膜（Ｔａ2Ｏ5）を用いたが、本発明の実
施はこれに限ることはなく、二酸化チタン（ＴｉＯ2）
膜、アルミナ膜（Ａｌ2Ｏ3）、二酸化セリウム膜（Ｃｅ
Ｏ2）、酸化ジルコニウム膜（ＺｒＯ2）、酸化ハフニウ
ム膜（ＨｆＯ2）、酸化トリウム膜（ＴｈＯ2）、酸化イ
ットリウム膜（Ｙ2Ｏ3）、酸化チタンバリウム膜（Ｂａ
ＴｉＯ3）等でも良い。
【００５０】これらの酸化物誘電体膜を用いる場合も、
酸化物誘電体を構成する金属元素の酸化時の酸素１モル
当たりのギブスの自由エネルギーの低下量よりもその低
下量の絶対値が大きい（酸化物誘電体を構成する金属元
素よりも酸化されやすい）金属の膜を酸化物誘電体上に
形成すればよい。
酸化物誘電体を構成する金属元素の酸化時の酸素１モル
当たりのギブスの自由エネルギーの低下量よりもその低
下量の絶対値が大きい（酸化物誘電体を構成する金属元
素よりも酸化されやすい）金属の膜を酸化物誘電体上に
形成すればよい。
【００５１】また、本実施形態では、高誘電体膜上の電
極材料としてＴｉＣｌ4／ＮＨ3をソースガスに用いたＣ
ＶＤ−ＴｉＮ膜を用いたが、ＷＦ6／ＮＨ3をソースガス
に用いたＷＮ等、還元ガスを用いて成膜する材料なら
ば、同様な効果が得られる。さらに、本発明はその趣旨
を逸脱しない範囲で変更して適用可能である。
極材料としてＴｉＣｌ4／ＮＨ3をソースガスに用いたＣ
ＶＤ−ＴｉＮ膜を用いたが、ＷＦ6／ＮＨ3をソースガス
に用いたＷＮ等、還元ガスを用いて成膜する材料なら
ば、同様な効果が得られる。さらに、本発明はその趣旨
を逸脱しない範囲で変更して適用可能である。
【００５２】
【発明の効果】上述のように本発明の半導体装置の製造
方法を用いることにより、酸化物誘電体膜の製造工程中
の膜質劣化を防止することが可能となった。
方法を用いることにより、酸化物誘電体膜の製造工程中
の膜質劣化を防止することが可能となった。
【図１】本発明の第１の実施形態に係る半導体装置の製
造方法に係る工程を示す工程断面図である。
造方法に係る工程を示す工程断面図である。
【図２】本発明に係るＭＩＳキャパシタのリーク電流を
従来の方法によって製造したＭＩＳキャパシタのリーク
電流と比較して示した図である。
従来の方法によって製造したＭＩＳキャパシタのリーク
電流と比較して示した図である。
【図３】本発明の第２の実施形態に係る半導体装置の製
造工程方法に係る工程の前半を示す工程断面図である。
造工程方法に係る工程の前半を示す工程断面図である。
【図４】本発明の第２の実施形態に係る半導体装置の製
造工程の前半を示す工程断面図である。
造工程の前半を示す工程断面図である。
【図５】従来のＭＩＳ型キャパシタの形成工程の要部の
工程断面図である。
工程断面図である。
【図６】従来の形成方法によるＭＩＳ型キャパシタのリ
ーク電流のＴｉＮ電極の形成方法による違いを調べたデ
ータである。
ーク電流のＴｉＮ電極の形成方法による違いを調べたデ
ータである。
【図７】Ｔａ2Ｏ5をＮＨ3雰囲気で熱処理した時のＴａ2
Ｏ5膜中への窒素の拡散状態を示した図である。
Ｏ5膜中への窒素の拡散状態を示した図である。
１００、２００、５００…シリコン基板 １０１、２０１、５０１…素子分離領域 １０２、２０２、５０２…シリコン酸化膜 １０３、２１０、５０３…Ｔａ2Ｏ5膜 １０４、２１２、５０４…ＴｉＮ膜 １０５…Ｔｉ層 ２０３…多結晶シリコン膜 ２０４…シリコン窒化膜 ２０５…（ソース、ドレイン）拡散層 ２０６…シリコン酸化膜 ２０７…シリコン窒化膜 ２０８…高濃度拡散層 ２０９…層間絶縁膜 ２１１…Ｚｒ層 ２１３…タングステン膜
フロントページの続き Ｆターム(参考） 4M104 AA01 BB01 BB28 CC01 CC05 DD03 DD16 DD37 DD42 EE03 EE12 EE16 FF14 GG09 GG19 HH09 HH14 5F038 AC05 AC14 AC16 AC18 AV06 EZ01 EZ13 EZ15 EZ16 EZ17 EZ20 5F040 DA14 DB01 DB09 DC01 EC01 ED01 ED03 ED07 EF02 EK01 FA02 FA05 FA07 FA18 FB02 FB05 FC11 FC21
Claims (3)
- 【請求項１】酸化物誘電体膜をキャパシタ絶縁膜として
用いたＭＩＳ型キャパシタを有する半導体装置の製造方
法であって、ＭＩＳ型キャパシタの下部電極膜を形成す
る工程と、前記下部電極膜上にキャパシタ絶縁膜となる
酸化物誘電体膜を形成する工程と、前記酸化物誘電体膜
上に還元性雰囲気中でＭＩＳ型キャパシタの上部電極を
形成する工程を有し、前記上部電極を形成する工程の前
に前記酸化物誘電体膜を構成する金属元素の酸化時の酸
素１モル当たりのギブスの自由エネルギーの低下量より
もその低下量の絶対値が大きい金属を含む薄膜を形成す
る工程を有することを特徴とする半導体装置の製造方
法。 - 【請求項２】酸化物誘電体をＭＩＳ型トランジスタのゲ
ート絶縁膜として用いる半導体装置の製造方法であっ
て、ＭＩＳ型トランジスタのゲート形成予定領域両側の
半導体基板上に離間してそれぞれソース領域、ドレイン
領域を形成する工程と、前記ゲート形成予定領域表面に
ＭＩＳ型トランジスタのゲート絶縁膜と成る酸化物誘電
体膜を形成する工程と、前記酸化物誘電体膜上に還元性
雰囲気中でＭＩＳ型トランジスタのゲート電極を形成す
る工程とを有し、前記ゲート電極を形成する工程の前に
前記酸化物誘電体膜を構成する金属元素の酸化時の酸素
１モル当たりのギブスの自由エネルギーの低下量よりも
その低下量の絶対値が大きい金属を含む薄膜を形成する
工程を有することを特徴とする半導体装置の製造方法。 - 【請求項３】前記酸化物誘電体膜がＴａ2Ｏ5膜であり、
前記薄膜が１ｎｍ以下であることを特徴とする請求項１
ないし請求項２の何れか１項に記載の半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11117454A JP2000307069A (ja) | 1999-04-26 | 1999-04-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11117454A JP2000307069A (ja) | 1999-04-26 | 1999-04-26 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000307069A true JP2000307069A (ja) | 2000-11-02 |
Family
ID=14712071
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11117454A Pending JP2000307069A (ja) | 1999-04-26 | 1999-04-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000307069A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003046079A (ja) * | 2001-07-27 | 2003-02-14 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JP2006269520A (ja) * | 2005-03-22 | 2006-10-05 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| JP2007053392A (ja) * | 2006-10-02 | 2007-03-01 | Toshiba Corp | Ｍｉｓ型電界効果トランジスタの製造方法及び半導体記憶装置の製造方法 |
| JP2007103549A (ja) * | 2005-10-03 | 2007-04-19 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| JP2009267118A (ja) * | 2008-04-25 | 2009-11-12 | Toshiba Corp | 半導体装置の製造方法および半導体装置 |
-
1999
- 1999-04-26 JP JP11117454A patent/JP2000307069A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003046079A (ja) * | 2001-07-27 | 2003-02-14 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JP2006269520A (ja) * | 2005-03-22 | 2006-10-05 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| JP2007103549A (ja) * | 2005-10-03 | 2007-04-19 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| JP4602214B2 (ja) * | 2005-10-03 | 2010-12-22 | 富士通セミコンダクター株式会社 | 半導体装置およびその製造方法 |
| JP2007053392A (ja) * | 2006-10-02 | 2007-03-01 | Toshiba Corp | Ｍｉｓ型電界効果トランジスタの製造方法及び半導体記憶装置の製造方法 |
| JP2009267118A (ja) * | 2008-04-25 | 2009-11-12 | Toshiba Corp | 半導体装置の製造方法および半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0971392B1 (en) | Capacitor for an intergrated circuit and its fabrication method | |
| US6740554B2 (en) | Methods to form rhodium-rich oxygen barriers | |
| US5573979A (en) | Sloped storage node for a 3-D dram cell structure | |
| US6727148B1 (en) | ULSI MOS with high dielectric constant gate insulator | |
| KR940008370B1 (ko) | 반도체 장치 | |
| US6265260B1 (en) | Method for making an integrated circuit capacitor including tantalum pentoxide | |
| US6614082B1 (en) | Fabrication of semiconductor devices with transition metal boride films as diffusion barriers | |
| US6707088B2 (en) | Method of forming integrated circuitry, method of forming a capacitor, method of forming DRAM integrated circuitry and DRAM integrated category | |
| US6096592A (en) | Methods of forming integrated circuit capacitors having plasma treated regions therein | |
| US6875667B2 (en) | Method for forming capacitor | |
| JPH0677402A (ja) | 半導体デバイス用誘電体構造及びその製造方法 | |
| US6235594B1 (en) | Methods of fabricating an integrated circuit device with composite oxide dielectric | |
| KR20030035815A (ko) | 용량 소자 및 그 제조 방법과 반도체 장치의 제조 방법 | |
| US20020177273A1 (en) | Method for manufacturing capacitor of semiconductor device having dielectric layer of high dielectric constant | |
| JP3822378B2 (ja) | 半導体装置の製造方法 | |
| US20010029068A1 (en) | Semiconductor device structure including a tantalum pentoxide layer sandwiched between silicon nitride layers | |
| JPH08306722A (ja) | 半導体装置および配線方法 | |
| JP2000307069A (ja) | 半導体装置の製造方法 | |
| JP4223248B2 (ja) | 半導体素子の誘電膜形成方法 | |
| US6306666B1 (en) | Method for fabricating ferroelectric memory device | |
| KR100376268B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100706823B1 (ko) | 티타늄나이트라이드막을 이용한 확산방지막과오믹콘택층의 동시 형성 방법 | |
| EP1020896A1 (en) | Integrated circuit device with composite oxide dielectric | |
| KR100414229B1 (ko) | 티타늄나이트라이드막을 이용한 확산방지막과오믹콘택층의 동시 형성 방법 | |
| KR100238225B1 (ko) | 반도체장치의 커패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050308 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050414 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050606 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080331 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080808 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081006 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090220 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090619 |