JP2009267118A - 半導体装置の製造方法および半導体装置 - Google Patents

半導体装置の製造方法および半導体装置 Download PDF

Info

Publication number
JP2009267118A
JP2009267118A JP2008115594A JP2008115594A JP2009267118A JP 2009267118 A JP2009267118 A JP 2009267118A JP 2008115594 A JP2008115594 A JP 2008115594A JP 2008115594 A JP2008115594 A JP 2008115594A JP 2009267118 A JP2009267118 A JP 2009267118A
Authority
JP
Japan
Prior art keywords
film
metal
insulating film
gate insulating
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008115594A
Other languages
English (en)
Inventor
Kazuaki Nakajima
一明 中嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008115594A priority Critical patent/JP2009267118A/ja
Priority to US12/403,780 priority patent/US7892913B2/en
Publication of JP2009267118A publication Critical patent/JP2009267118A/ja
Priority to US12/929,333 priority patent/US7952148B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Abstract

【課題】ゲート絶縁膜の信頼性および半導体装置の性能を確保可能である半導体装置の製造方法および半導体装置を提供する。
【解決手段】本発明にかかる半導体装置の製造方法は、Ｓｉ基板１００上にゲート絶縁膜１０３を形成するゲート絶縁膜形成工程と、ゲート絶縁膜１０３上に第１の金属膜を形成する第１の金属膜形成工程と、第１の金属膜上に金属電極１０４を構成する第２の金属膜を形成する第２の金属膜形成工程と、熱処理を行なってゲート絶縁膜１０３と第１の金属膜との間にゲート絶縁膜１０３と第１の金属膜との反応膜１１８を形成する反応膜形成工程とを行なって、第１の金属膜形成工程時のゲート絶縁膜１０３の損傷を回復させている。
【選択図】 図１

Description

この発明は、金属電極構造を有する半導体装置の製造方法および半導体装置に関する。
これまで、半導体装置の高性能化を実現するため、ＭＯＳＦＥＴ（Metal Oxide Semiconductor-Field Effect Transistor）の微細化が進められている。このＭＯＳＦＥＴの微細化にともなってゲート絶縁膜であるシリコン酸化膜（ＳｉＯ２膜）を薄膜化させた場合、トンネル電流によるゲートリーク電流が増大するため、０．１μｍ世代以降のデバイスでは、ゲート酸化膜のスケーリングに限界があった。さらに、この０．１μｍ世代以降のデバイスでは、ゲート電極の空乏化が無視できなくなり、ゲート絶縁膜の実効酸化膜厚の薄膜化の実現が難しかった。
そこで、近年では、ゲート絶縁膜材料として高誘電率材料であるＨｆＳｉＯＮ等の金属酸化物を採用し、ＳｉＯ２換算膜厚を薄くするとともに実際の物理的膜厚を厚くして、ゲートリーク電流の増大を抑制する方法が提案されている。そして、ゲート絶縁膜の物理的膜厚が１ｎｍ未満の領域では、従来の多結晶シリコンを用いたゲート電極ではＦＥＴ自体を実現することが困難であることから、ゲート絶縁膜上に形成されるゲート電極材料として金属材料を採用することによって、電極空乏化による容量低下を防止し実効的なゲート絶縁膜の薄膜化を図る方法が提案されている（たとえば、特許文献１または２参照）。
しかしながら、金属電極形成のためにゲート絶縁膜直上に金属膜を成膜した場合、この金属膜成膜処理によってゲート絶縁膜表面に損傷が発生する場合があり、この結果、ゲート絶縁膜の信頼性劣化や、固定電荷発生による移動度低下などのＦＥＴ性能劣化が発生するという問題があった。
特開２００２−３４３７９０号公報 特開２００７−２４３００９号公報
本発明は、ゲート絶縁膜の信頼性および半導体装置の性能を確保可能である半導体装置の製造方法および半導体装置を提供することを目的とする。
本発明の一態様によれば、基板上にゲート絶縁膜を形成するゲート絶縁膜形成工程と、前記ゲート絶縁膜上に第１の金属膜を形成する第１の金属膜形成工程と、前記第１の金属膜上に第２の金属膜を形成する第２の金属膜形成工程と、熱処理を行なって前記ゲート絶縁膜と前記第１の金属膜との間に前記ゲート絶縁膜と前記第１の金属膜との反応膜を形成する反応膜形成工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
また、本発明の一態様によれば、基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成された第１の金属膜と前記ゲート絶縁膜との熱処理による反応で生成した前記ゲート絶縁膜と前記第１の金属膜との反応膜と、前記反応膜上に位置する第２の金属膜と、を備えたことを特徴とする半導体装置が提供される。
本発明にかかる半導体装置の製造方法および半導体装置によれば、ゲート絶縁膜の信頼性および半導体装置の性能を確保することができるという効果を奏する。
以下に添付図面を参照して、本発明にかかる半導体装置の製造方法の最良な実施の形態を詳細に説明する。なお、これらの実施の形態により本発明が限定されるものではない。また、以下の実施の形態で用いられる半導体装置の断面図は模式的なものであり、層の厚みと幅との関係や各層の厚みの比率などは現実のものとは異なる。さらに、実施の形態中に示した層の厚さは一例であり、これに限定されるものではない。
（第１の実施の形態）
まず、本第１の実施の形態にかかる半導体装置の製造方法によって製造される半導体装置の構造について説明する。図１は、本発明の第１の実施の形態における半導体装置の構造の一例を模式的に示す断面図である。
図１に示す半導体装置１は、ｎチャネル型のＭＩＳ（Metal Insulator Semiconductor）トランジスタを備えた構成を有する。半導体装置１として、シリコン（Ｓｉ）基板１００に、素子分離領域１０１が形成されている。素子分離領域１０１は、Ｓｉ基板１００に形成される素子の活性領域間を分離する機能を有し、たとえばＳＴＩ（Shallow Trench Isolation）法によって形成される。ｎチャネル型のＭＩＳトランジスタは、ｐ型不純物をＳｉ基板１００内にドーピングして形成されるｐ型ウェル上に形成される。
図１に示すように、ｎチャネル型のＭＩＳトランジスタは、Ｓｉ基板１００上に形成されたＳｉＯ２膜１０２、ゲート絶縁膜１０３、金属電極１０４、金属電極１０４上に形成され金属電極１０４とともにゲート電極として機能する多結晶シリコン膜１０５、多結晶シリコン膜１０５上に形成されたシリサイド膜１１２を有する電極構造を備える。そして、ｎチャネル型のＭＩＳトランジスタは、ゲート電極の側壁にＳｉＯ２膜１０７、シリコン窒化膜（ＳｉＮｘ膜）１０９およびＳｉＯ２膜１１０によって形成された側壁膜を備えた構成を有する。これらの側壁膜直下のＳｉ基板１００内には、ｎ型不純物が浅く拡散した拡散層１０８が形成されており、この拡散層１０８の外側にはｎ型不純物が深くまで拡散した拡散層１１１が形成されている。これらの拡散層上には、シリサイド膜１１２が形成されている。そして、半導体装置１は、拡散層１０８上のシリサイド膜１１２、ゲート電極上のシリサイド膜１１２と、第２の層間膜１１５内に形成された各配線１１６とをそれぞれ接続するコンタクト１１４が、第１の層間膜１１３内に設けられた構成を有する。
ゲート絶縁膜１０３は、従来ゲート絶縁膜材料として選択されていたシリコン酸化膜（ＳｉＯ２膜）よりも誘電率の高い高誘電体膜によって形成される。この結果、ＳｉＯ２換算膜厚を薄くするとともに実際の物理的膜厚を厚くして、ゲートリーク電流の増大を抑制する。ゲート絶縁膜１０３は、たとえば、高誘電体材料であるハフニウム系絶縁膜のＨｆＳｉＯＮを用いて形成される。
金属電極１０４は、たとえば炭化タンタル（ＴａＣ）を用いて形成される。この金属電極１０４を採用することによって、電極空乏化による容量低下を防止することができるため、実効的なゲート絶縁膜をさらに薄膜化することができる。なお、多結晶シリコン膜１０５とＴａＣとの反応防止用に、多結晶シリコン膜１０５と金属電極１０４との界面に、たとえば窒化チタン膜（ＴｉＮ膜）などのバリアメタル膜が設けられていてもよい。
さらに、ｎチャネル型のＭＩＳトランジスタは、図１に示すように、ゲート絶縁膜１０３と金属電極１０４との間に、金属電極１０４を構成する金属膜とは別にゲート絶縁膜１０３上に形成された所定の金属膜とゲート絶縁膜１０３表層との、熱処理による反応で生成した反応膜１１８を備えた構成を有する。ここで、金属電極１０４を構成する金属膜は、特許請求の範囲における第２の金属膜に対応し、この金属電極１０４を構成する金属膜とは別にゲート絶縁膜１０３上に形成された金属膜は、特許請求の範囲における第１の金属膜に対応する。
この反応膜１１８は、第１の金属膜形成時におけるゲート絶縁膜１０３表面の損傷を回復させるために形成されたものである。すなわち、この反応膜１１８が形成されることによって、ゲート絶縁膜１０３の損傷が残存することを防止できる。言い換えると、図１に示すＭＩＳ型トランジスタは、損傷の少ないゲート絶縁膜１０３によって構成されるため、ゲート絶縁膜１０３の信頼性および半導体装置の性能を確保することができる。
そこで、図２−１〜図２−６を参照して、この損傷の少ないゲート絶縁膜１０３によって構成される半導体装置１の製造方法について説明する。図２−１〜図２−６は、図１に示す半導体装置の製造方法の手順の一例を模式的に示す断面図である。
まず、図２−１に示すように、Ｓｉ基板１００の表面に、ＳＴＩ法などによって所定のパターンの素子分離領域１０１を形成する。具体的には、たとえばＳｉ基板１００上にバッファ膜を介してマスクとなるＳｉＮｘ膜を堆積し、レジストによるパターン転写法を用いて、ＳｉＮｘ膜、バッファ膜、Ｓｉ基板１００を所定の深さまでエッチングする。そして、レジストを除去後に、Ｓｉ基板１００全面にＳｉＯ２膜を堆積させ、ＣＭＰ（Chemical-Mechanical Polishing）等で平坦化することによって素子分離領域１０１を形成する。そして、ｐ型不純物をＳｉ基板１００内にドーピングしてｐ型ウェルを形成した後、Ｓｉ基板１００全面に、たとえば０．８ｎｍ程度の膜厚のＳｉＯ２膜１０２ａを形成する。その後、ゲート絶縁膜１０３を構成するハフニウム系絶縁膜１０３ａを、有機ソースを用いたＣＶＤ法（Chemical Vapor Deposition：化学気相成長法）で形成する。このハフニウム系絶縁膜１０３ａとしては、ＨｆＳｉＯＮ膜、ＨｆＯ２膜、ＨｆＳｉＯ膜がある。このハフニウム系絶縁膜１０３ａは、たとえば２ｎｍ程度の膜厚で形成される。
その後、図２−２に示すように、ハフニウム系絶縁膜１０３ａ上に第１の金属膜１１７を形成する。この第１の金属膜１１７は、スパッタ法を用いて形成された、たとえば０．５ｎｍの極薄膜のＴａ膜である。そして、この第１の金属膜１１７上に、炭化タンタル（ＴａｘＣ）であるＴａＣおよびＴａ２Ｃのうち、熱的安定性の高いＴａＣを材料として第２の金属膜１０４ａを形成する。この第２の金属膜１０４ａを構成するＴａＣ膜は、たとえばスパッタ法を用いて形成され、膜厚はたとえば１０ｎｍである。なお、第２の金属膜１０４ａとして、ＴａＣ膜上にバリアメタル膜として機能するＴｉＮ膜を形成してもよい。
次いで、たとえば９００℃１０秒程度の熱処理を行なって、ハフニウム系絶縁膜１０３ａと第１の金属膜１１７との間に、図２−３に示すように、ハフニウム系絶縁膜１０３ａと第１の金属膜１１７との反応膜１１８ａを形成する。ハフニウム系絶縁膜１０３ａとしてＨｆＳｉＯＮ膜を形成した場合には、このＨｆＳｉＯＮ膜と第１の金属膜１１７を形成するＴａ膜とが反応し、ＴａＨｆＳｉＯＮ膜が反応膜１１８ａとして形成される。この反応膜１１８ａは、スパッタ法による第１の金属膜１１７の形成時において、第１の金属膜１１７直下のハフニウム系絶縁膜１０３ａ表面に与えられたプラズマを介した静電ダメージ部分と、第１の金属膜１１７とが反応したものである。したがって、この反応膜１１８ａを形成するための熱処理は、ハフニウム系絶縁膜１０３ａ表面の静電ダメージ部分を回復させて、ハフニウム系絶縁膜１０３ａの損傷が残存することを防止するものとなる。
そして、図２−３に示すように、第２の金属膜１０４ａ上全面に、多結晶シリコン膜１０５ａをたとえば膜厚８０ｎｍで形成し、この多結晶シリコン膜１０５ａにＰ＋イオンを注入した後に、後述するエッチング処理やエッチバック処理においてゲート電極上部の保護膜として機能するＳｉＮｘ膜１０６ａをたとえば膜厚１００ｎｍで形成する。
続いて、ＳｉＮｘ膜１０６ａ上にフォトレジストを塗布し、これを露光および現像処理することでゲート電極形成領域上方にレジストパターンを形成し、このレジストパターンをマスクとして、ゲート電極形成領域以外の、ＳｉＮｘ膜１０６ａ、多結晶シリコン膜１０５ａ、第２の金属膜１０４ａ、反応膜１１８ａ、ハフニウム系絶縁膜１０３ａ、ＳｉＯ２膜１０２ａをエッチングする。たとえば、ＳｉＮｘ膜１０６ａ、多結晶シリコン膜１０５ａ、第２の金属膜１０４ａ、反応膜１１８ａに対しては、異方性エッチングを用いてエッチング処理を行ない、ハフニウム系絶縁膜１０３ａ、ＳｉＯ２膜１０２ａに対しては、たとえば異方性エッチングまたは希釈Ｈｆ処理によってエッチング処理を行なう。この結果、図２−４に示すように、たとえば３０ｎｍのゲート幅パターンであって、ＳｉＯ２膜１０２、ゲート絶縁膜１０３、反応膜１１８、金属電極１０４、多結晶シリコン膜１０５によって構成されるゲート電極が形成される。なお、レジストパターンは、その後除去される。また、多結晶シリコン膜１０５上には、保護膜として機能するＳｉＮｘ膜１０６が残存しており、その後のエッチング処理においても保護膜として機能する。
その後、基板全面にＳｉＯ２膜を堆積した後、このＳｉＯ２膜に対するエッチバック処理を行ない、図２−５に示すように、ゲート電極パターンの側壁部分をＳｉＯ２膜１０７で囲む構造とする。そして、Ｓｉ基板１００内に、たとえば不純物としてＡｓ＋イオンを注入後、たとえば８００℃５秒の結晶回復用の熱処理を行なうことによって、拡散層１０８を形成する。次いで、ＳｉＮｘ膜およびＳｉＯ２膜を堆積した後、このＳｉＮｘ膜およびＳｉＯ２膜のエッチバックを行い、ゲート電極パターン側壁部に、図２−６に示すように、ＳｉＮｘ膜１０９およびＳｉＯ２膜１１０による側壁膜を形成する。この場合、ゲート電極パターンを構成する多結晶シリコン膜１０５上に残存していたＳｉＮｘ膜１０６は除去される。その後、たとえば不純物としてＰ＋イオンを注入後、注入された不純物を活性化させるため、たとえば１０３０℃５秒の熱処理を行なうことによって、拡散層１１１を形成する。つぎに、たとえば膜厚１０ｎｍのニッケル（Ｎｉ）膜を形成し、３５０℃３０秒程度の熱処理を行なって、ＮｉとＳｉ基板１００におけるＳｉ、および、Ｎｉとゲート電極パターン最上層の多結晶シリコン１０５表面とを反応させてから、未反応のＮｉ膜を、たとえば硫酸と過酸化水素水との混合液で除去する。そして、５００℃３０秒程度の加熱処理を行なうことによって、ゲート電極上および拡散層１０８上に、シリサイド膜１１２を形成する。
次いで、図１に示す第１の層間膜１１３を基板全面に堆積し、この第１の層間膜１１３上に所望のコンタクトパターンを形成してから、このコンタクトパターン内部に、たとえば、チタン（Ｔｉ）／ＴｉＮ／タングステン（Ｗ）膜を埋め込み、ＣＭＰ法を用いて平坦化することによって、図１に示すコンタクト１１４を形成する。その後、図１に示す第２の層間膜１１５を基板全面に堆積し、所望の溝パターンを形成した後に窒化タンタル（ＴａＮ）／銅（Ｃｕ）膜を埋め込み、ＣＭＰ法を用いて平坦化することによって、コンタクト１１４を電気的に接続する配線１１６を形成することで、図１に示す半導体装置１が得られる。
本第１の実施の形態では、ゲート絶縁膜１０３を構成するハフニウム系絶縁膜１０３ａと、金属電極１０４を構成する第２の金属膜１０４ａであるＴａＣ膜との間に、極薄膜のＴａ膜を第１の金属膜１１７としてスパッタ法を用いて形成し、その後の熱処理によって第２の金属膜１１７とハフニウム系絶縁膜１０３ａとを反応させた反応膜１１８を形成している。
ここで、従来では、金属電極を構成する単層の金属膜をゲート絶縁膜にスパッタ法を用いて形成していた。具体的に、ＴａｘＣ膜のうち、熱的安定性に乏しく反応性に富むＴａ２Ｃ膜を金属電極材料として用いた場合、および、熱的安定性に富み反応性に乏しいＴａＣ膜を金属電極材料として用いた場合を例に、従来技術について説明する。
まず、図３に、金属電極材料としてＴａ２Ｃ膜を用い１０００℃１０秒の熱処理を行なった場合におけるゲート電極の断面模式図を示し、図４に、金属電極材料としてＴａＣ膜を用い１０００℃１０秒の熱処理を行なった場合におけるゲート電極の断面模式図を示す。
図３に示すように、金属電極を構成する金属膜としてＴａ２Ｃ膜３０３をハフニウム系絶縁膜３０１上に形成した場合、１０００℃１０秒の熱処理によって、Ｔａ２Ｃ膜３０３とハフニウム系絶縁膜３０１との間に、Ｔａ２Ｃとハフニウム系絶縁膜との反応膜３０２が形成される結果が得られた。たとえば、ハフニウム系絶縁膜３０１としてＨｆＳｉＯＮ膜を形成した場合には、この反応膜３０２として、ＴａＨｆＳｉＯＮ膜が局所的に形成される。Ｔａ２Ｃ膜形成後に行なわれた各種熱処理によって、熱的安定性に乏しいＴａ２Ｃ膜３０３下部表面と、接触するハフニウム系絶縁膜３０１の表面とが反応してしまったからである。
これに対し、図４に示すように、金属電極を構成する金属膜としてＴａＣ膜３０４をハフニウム系絶縁膜３０１上に形成した場合、１０００℃１０秒の熱処理が行なわれた場合であっても、ＴａＣ膜３０４とハフニウム系絶縁膜３０１との間に、ＴａＣとハフニウム系絶縁膜との反応膜は形成されない。これは、ＴａＣ膜３０４は、ＴａＣ膜形成後に行なわれる各種熱処理によってもハフニウム系絶縁膜３０１とは反応しない程度に熱的安定性に富むためである。
本来であれば、金属電極を構成する金属膜とゲート絶縁膜とが反応した場合、ゲート絶縁膜と金属膜との反応膜が局所的に形成してしまい、さらに、金属電極として機能する金属膜がゲート絶縁膜との反応に消費されてしまうことから電極の容量低下が懸念され、トランジスタの移動度が低下してしまうものと考えられる。このため、図３に示すハフニウム系絶縁膜３０１との間で反応膜３０２を形成するＴａ２Ｃ膜３０３を金属電極材料として用いた場合には、図４に示すＴａＣ膜３０４を金属電極材料として用いた場合よりもトランジスタ特性が劣化することが予想される。
図３に示すＴａ２Ｃ膜３０３を用いたトランジスタと図４に示すＴａＣ膜３０４を用いたトランジスタにおける移動度を求めた。図６は、図３に示すＴａ２Ｃ膜３０３を用いたトランジスタと図４に示すＴａＣ膜３０４を用いたトランジスタにおける供給電界と移動度との関係を示す図である。図６に示す曲線ｌ２は、図３に示すＴａ２Ｃ膜３０３を用いたトランジスタの移動度特性に対応し、図６に示すｌ３は、図４に示すＴａＣ膜３０４を用いたトランジスタの移動度特性に対応する。しかしながら、実際には、この図６の曲線ｌ１および曲線ｌ２に示すように、トランジスタ特性の劣化が予想された図３に示すＴａ２Ｃ膜３０３を用いたトランジスタの方が、移動度が良好となる結果が得られた。
ここで、金属電極を構成するＴａ２Ｃ膜またはＴａＣ膜は、スパッタ法を用いてハフニウム系絶縁膜３０１直上に形成される。スパッタ法は、ターゲット電極を放電させ、ターゲット表面近傍の気相中にプラズマ状態を作り、プラズマ中のターゲットとの間に直流的な電荷を生じさせて、この電界によって加速された正イオンのターゲット表面の衝突によって、ターゲット表面から放出された原子を、ターゲットに対向して配置された基板表面に被着、堆積させて薄膜を形成する技術である。このようにスパッタ法では、プラズマを介して成膜処理を行なうため、このスパッタ法を用いて金属膜が形成されるハフニウム系絶縁膜３０１表面には、プラズマを介した静電ダメージが与えられる。すなわち、スパッタ法を用いて金属電極を構成する金属膜をゲート絶縁膜上に形成する場合、この金属膜成膜処理によってゲート絶縁膜表面に損傷が発生する。
この図６に示すように、トランジスタ特性の劣化が予想された図３に示すＴａ２Ｃ膜３０３を用いたトランジスタの方が移動度が良好となる結果が得られたのは、このハフニウム系絶縁膜３０１の表面の損傷部分が、１０００℃１０秒の熱処理によって、反応性に富むＴａ２Ｃ膜３０３と反応し、反応膜３０２が形成されることによって回復したことに起因すると考えられる。すなわち、図３に示すＴａ２Ｃ膜３０３を用いた場合には、熱処理によって、ハフニウム系絶縁膜３０１の表面の損傷部分がＴａ２Ｃ膜３０３との反応によって回復し、ハフニウム系絶縁膜３０１の損傷が残存することを防止できたため、トランジスタ特性の移動度が良好となる結果が得られたものと考えられる。そして、図４に示す反応性に乏しいＴａＣ膜３０４を用いた場合には、熱処理を行なった場合であってもハフニウム系絶縁膜３０１の表面の損傷部分とＴａＣ膜３０４とは反応しないため、ハフニウム系絶縁膜３０１の損傷が残存したままとなり、トランジスタ特性の移動度が劣化するという結果が得られたものと考えられる。
しかしながら、この反応性に富むＴａ２Ｃ膜３０３を用いてゲート電極を構成した場合には、不純物活性化などのために行なわれる各熱処理工程によって、図３に示すように、Ｔａ２Ｃ膜３０３上部に形成された多結晶シリコン膜１０５とＴａ２Ｃ膜３０３との界面でも局所的に反応が進んでしまい、Ｔａ２Ｃ膜３０３と多結晶シリコン膜１０５との反応膜３０５が形成されてしまうという問題があった。すなわち、Ｔａ２Ｃ膜３０３は、熱的安定性に乏しく反応性に富むため、上層にある多結晶シリコン膜１０５との反応を制御することが困難であり、多結晶シリコン膜１０５に対するバリア膜としての機能を持たせることができないため、ゲート電極自体の機能を阻害してしまうという問題があった。
これに対し、本第１の実施の形態では、図５に示すように、金属電極１０４を構成するＴａＣ膜とは別に、ゲート絶縁膜１０３と反応させるための第１の金属膜１１７としてたとえば反応性に富むＴａ膜を、ゲート絶縁膜１０３を構成するハフニウム絶縁膜上に形成し、所定の熱処理を行なって、このハフニウム絶縁膜表面と第１の金属膜１１７とを反応させた反応膜１１８を形成している。すなわち、熱処理によって、ハフニウム系絶縁膜表面の損傷部分が反応性に富むＴａ膜と反応して反応膜３０２が形成されることによって回復する。言い換えると、半導体装置１では、この反応膜１１８の形成によってゲート絶縁膜の損傷部分を回復して、ゲート絶縁膜の信頼性を保持している。
さらに、本第１の実施の形態では、図５に示すように、金属電極１０４を構成する材料として熱的安定性に富むＴａＣ膜を、多結晶シリコン膜１０５と第１の金属膜上との間に形成するため、ＴａＣ膜で形成される金属電極１０４と多結晶シリコン膜１０５との界面での反応が起こることもない。言い換えると、本第１の実施の形態では、熱的安定性に富むＴａＣ膜を金属電極１０４の構成材料として採用しているため、多結晶シリコン膜１０５に対するバリア膜としての機能を持たせ、上層にある多結晶シリコン膜１０５との反応を的確に制御することができ、金属電極として機能する金属膜がゲート絶縁膜との反応に消費されてしまうこともないことから、ゲート電極自体の機能を正常に維持することができる。
したがって、本第１の実施の形態における半導体装置１が有するトランジスタは、図３に示すＴａ２Ｃ膜３０３を用いたトランジスタおよび図４に示すＴａＣ膜３０４を用いたトランジスタよりも良好なトランジスタ特性が期待できる。実際に、図１に示すトランジスタにおける供給電界と移動度との関係を求めた結果を、図６の曲線ｌ１に示す。図６のｌ１に示すように、半導体装置１のトランジスタは、従来のＴａ２Ｃ膜またはＴａＣ膜のみで金属電極を形成したトランジスタと比較して、移動度が格段に良好となる結果が得られた。これは、本第１の実施の形態における半導体装置１においては、反応膜１１８を形成してゲート絶縁膜の損傷部分を回復させることによってゲート絶縁膜の信頼性を高め、さらに熱的安定性の高い金属膜を金属電極として使用してゲート電極機能を適切に保持できたためであると考えられる。
このように、本第１の実施の形態にかかる半導体装置の製造方法によれば、金属電極１０４を構成する金属膜とは別にゲート絶縁膜１０３上に形成された所定の金属膜とゲート絶縁膜１０３表層とを熱処理によって反応させることによって、金属膜成膜時におけるゲート絶縁膜表面の損傷を回復させ、ゲート絶縁膜の信頼性および半導体装置の性能を確保できる半導体装置１を製造することが可能になる。
（第２の実施の形態）
つぎに、第２の実施の形態について説明する。図７は、本第２の実施の形態における半導体装置の構造の一例を模式的に示す断面図である。第２の実施の形態では、図７に示すように、ｎＭＯＳＦＥＴおよびｐＭＯＳＦＥＴが一対で形成されるＣＭＯＳ構造の半導体装置２について説明する。
図７に示すように、Ｓｉ基板１００には、ｎＭＯＳ領域とｐＭＯＳ領域とがあり、ｎＭＯＳ領域にはｎＭＯＳＦＥＴが形成され、ｐＭＯＳ領域にはｐＭＯＳＦＥＴが形成されている。
ｎＭＯＳＦＥＴは、ｐ型不純物をＳｉ基板１００内にドーピングして形成されるｐ型ウェル上に形成される。ｎＭＯＳＦＥＴは、Ｓｉ基板１００上に形成されたＳｉＯ２膜１０２、Ｌａ２Ｏ３膜によって形成される閾値制御膜２０２、ゲート絶縁膜１０３、ＴｉＮ膜によって形成される金属電極２０４、多結晶シリコン膜１０５ｎ、多結晶シリコン膜１０５ｎ上に形成されたシリサイド膜１１２を有する電極構造を備える。そして、ｎＭＯＳＦＥＴは、ゲート電極の側壁にＳｉＯ２膜１０７、ＳｉＮｘ膜１０９およびＳｉＯ２膜１１０によって形成された側壁膜を備えた構成を有する。これらの側壁膜直下のＳｉ基板１００内には、ｎ型不純物が浅く拡散した拡散層１０８ｎが形成されており、この拡散層１０８ｎの外側にはｎ型不純物が深くまで拡散した拡散層１１１ｎが形成されている。また、これらの拡散層上には、シリサイド膜１１２が形成されている。
さらに、ｎＭＯＳＦＥＴは、図７に示すように、ゲート絶縁膜１０３と金属電極２０４との間に、金属電極２０４を構成するＴｉＮ膜とは別にゲート絶縁膜１０３上に形成されたＴｉ膜とゲート絶縁膜１０３表層との、熱処理による反応で生成した反応膜２１８を備えた構成を有する。この反応膜２１８は、第１の実施の形態における反応膜１１８と同様に、第１の金属膜であるＴｉ膜形成時におけるゲート絶縁膜１０３表面の損傷を回復させるために形成されたものである。たとえばハフニウム系絶縁膜１０３ａとしてＨｆＳｉＯＮ膜を形成した場合には、このＨｆＳｉＯＮ膜とＴｉ膜とが反応したＴｉＨｆＳｉＯＮ膜が反応膜２１８として形成される。
ｐＭＯＳＦＥＴは、ｎ型不純物をＳｉ基板１００内にドーピングして形成されるｎ型ウェル上に形成される。ｐＭＯＳＦＥＴは、ＳｉＧｅ膜によって形成された閾値制御膜２０１、閾値制御膜２０１上に形成されるＳｉＯ２膜１０２、ゲート絶縁膜１０３、ＴｉＮ膜によって形成される金属電極２０４、多結晶シリコン膜１０５ｐ、多結晶シリコン膜１０５ｐ上に形成されたシリサイド膜１１２を有する電極構造を備える。そして、ｐＭＯＳＦＥＴは、ｎＭＯＳＦＥＴと同様に、ＳｉＯ２膜１０７、ＳｉＮｘ膜１０９およびＳｉＯ２膜１１０によって形成された側壁膜を備えた構成を有する。これらの側壁膜直下のＳｉ基板１００内には、ｐ型不純物が浅く拡散した拡散層１０８ｐが形成されており、この拡散層１０８ｐの外側にはｐ型不純物が深くまで拡散した拡散層１１１ｐが形成されている。また、これらの拡散層１１１ｐ上には、シリサイド膜１１２が形成されている。
さらに、ｐＭＯＳＦＥＴは、ｎＭＯＳＦＥＴと同様に、図７に示すように、ゲート絶縁膜１０３と金属電極２０４との間に、金属電極２０４を構成するＴｉＮ膜とは別にゲート絶縁膜１０３上に形成されたＴｉ膜と、ゲート絶縁膜１０３表層との熱処理による反応で生成した反応膜２１８を備えた構成を有する。
そして、半導体装置２は、図１に示す半導体装置１と同様に、拡散層１０８ｎ，１０８ｐ上のシリサイド膜１１２、各ゲート電極上のシリサイド膜１１２と、第２の層間膜１１５内に形成された各配線１１６とをそれぞれ接続するコンタクト１１４が、第１の層間膜１１３内に設けられた構成を有する。
このように、本第２の実施の形態における半導体装置２は、第１の実施の形態における半導体装置１と比して、第２の金属膜として、ＴａＣ膜ではなくＴｉＮ膜を用いており、第１の金属膜として、Ｔａ膜ではなく、第２の金属膜であるＴｉＮ膜を構成する元素であるＴｉ膜を用いて反応膜２１８を形成している。この反応膜２１８も、第１の実施の形態における反応膜１１８と同様に、第１の金属膜形成時におけるゲート絶縁膜１０３表面の損傷を回復させるために形成されたものであり、この反応膜１１８が形成されることによって、ゲート絶縁膜１０３の損傷が残存することを防止できる。言い換えると、図１に示す半導体装置２は、損傷の少ないゲート絶縁膜１０３によって各ｎＭＯＳＦＥＴおよび各ｐＭＯＳＦＥＴが構成されるため、ゲート絶縁膜の信頼性および半導体装置の性能を確保することができる。
つぎに、図８−１〜８−５を参照して、図７に示す半導体装置２の製造方法について説明する。図８−１〜図８−５は、図７に示す半導体装置の製造方法の手順の一例を模式的に示す断面図である。
まず、図８−１に示すように、第１の実施の形態と同様に、素子分離領域１０１を形成する。そして、ｐ型不純物をｎＭＯＳ領域のＳｉ基板１００内にドーピングしてｐ型ウェルを形成し、さらにｎ型不純物をｐＭＯＳ領域のＳｉ基板１００内にドーピングしてｎ型ウェルを形成した後に、ｐＭＯＳ領域に閾値制御膜２０１を構成するＳｉＧｅ膜２０１ａを、たとえば厚さ１０ｎｍで形成する。次いで、Ｓｉ基板１００全面に、たとえば０．８ｎｍ程度の膜厚のＳｉＯ２膜１０２ａを形成した後、ｎＭＯＳ領域に、閾値制御膜２０２を構成するＬａ２Ｏ３膜２０２ａを、たとえば０．３ｎｍの膜厚で形成する。そして、第１の実施の形態と同様に、ゲート絶縁膜１０３を構成するハフニウム系絶縁膜１０３ａを、有機ソースを用いたＣＶＤ法で形成する。
その後、図８−２に示すように、ハフニウム系絶縁膜１０３ａ上に第１の金属膜２１７を形成する。この第１の金属膜２１７は、スパッタ法を用いて形成された、たとえば０．３ｎｍの極薄膜のＴｉ膜である。そして、この第１の金属膜２１７上に、熱的安定性の高いＴｉＮを材料として形成される第２の金属膜２０４ａを形成する。この第２の金属膜２０４ａを構成するＴｉＮ膜は、たとえばスパッタ法を用いて形成され、膜厚はたとえば５ｎｍである。
次いで、たとえば９００℃１０秒程度の熱処理を行なって、ハフニウム系絶縁膜１０３ａと第１の金属膜２１７との間に、図８−３に示すように、ハフニウム系絶縁膜１０３ａと第１の金属膜２１７との反応膜２１８ａを形成する。たとえばハフニウム系絶縁膜１０３ａとしてＨｆＳｉＯＮ膜を形成した場合には、このＨｆＳｉＯＮ膜と第１の金属膜２１７を形成するＴｉ膜とが反応し、ＴｉＨｆＳｉＯＮ膜が反応膜２１８ａとして形成される。この反応膜２１８ａは、第１の実施の形態と同様に、スパッタ法による第１の金属膜２１７の形成時において、第１の金属膜２１７直下のハフニウム系絶縁膜１０３ａ表面に与えられた静電ダメージ部分と、第１の金属膜２１７とが反応したものである。したがって、この反応膜２１８ａを形成するための熱処理は、ハフニウム系絶縁膜１０３ａ表面の静電ダメージ部分を回復させて、ハフニウム系絶縁膜１０３ａの損傷が残存することを防止するものとなる。
そして、図８−３に示すように、第１の実施の形態と同様に、第２の金属膜２０４ａ上全面に、多結晶シリコン膜１０５ａをたとえば膜厚８０ｎｍで形成する。その後、ｎＭＯＳ領域における多結晶シリコン膜１０５ａにＰ＋イオンを注入し、ｐＭＯＳ領域における多結晶シリコン１０５ａにＢ＋イオンを注入してから、第１の実施の形態と同様に、ＳｉＮｘ膜１０６ａをたとえば膜厚１００ｎｍで形成する。
続いて、第１の実施の形態と同様に、フォトリソグラフィ技術およびエッチング技術を用いて、ゲート電極形成領域以外の、ＳｉＮｘ膜１０６ａ、多結晶シリコン膜１０５ａ、第２の金属膜２０４ａ、反応膜２１８ａ、ハフニウム系絶縁膜１０３ａ、Ｌａ２Ｏ３膜２０２ａ、ＳｉＯ２膜１０２ａおよびＳｉＧｅ膜２０１ａをエッチングする。たとえば、ＳｉＮｘ膜１０６ａ、多結晶シリコン膜１０５ａ、第２の金属膜２０４ａ、反応膜２１８ａに対しては、異方性エッチングを用いてエッチング処理を行ない、ハフニウム系絶縁膜１０３ａ、Ｌａ２Ｏ３膜２０２ａおよびＳｉＯ２膜１０２ａに対しては、たとえば希釈Ｈｆ処理によってエッチング処理を行なう。この結果、図８−４に示すように、たとえば３０ｎｍのゲート幅パターンであって、ＳｉＯ２膜１０２、閾値制御膜２０２、ゲート絶縁膜１０３、反応膜２１８、金属電極２０４、多結晶シリコン膜１０５ｎによって構成されるゲート電極がｎＭＯＳ領域に形成され、ＳｉＯ２膜１０２、ゲート絶縁膜１０３、反応膜２１８、金属電極２０４、多結晶シリコン膜１０５ｐによって構成されるゲート電極がｐＭＯＳ領域に形成される。なお、レジストパターンは、その後除去される。
その後、第１の実施の形態と同様に、基板全面にＳｉＯ２膜を堆積した後、このＳｉＯ２膜に対するエッチバック処理を行ない、図８−４に示すように、ゲート電極パターンの側壁部分をＳｉＯ２膜１０７で囲む構造とする。そして、ｎＭＯＳ領域のＳｉ基板１００内に、たとえば不純物としてＡｓ＋イオンを注入し、ｐＭＯＳ領域のＳｉ基板１００内に、たとえば不純物としてＢ＋イオンを注入後、たとえば８００℃５秒の結晶回復用の熱処理を行なうことによって、拡散層１０８ｎ，１０８ｐをそれぞれ形成する。次いで、ＳｉＮｘ膜およびＳｉＯ２膜を堆積した後、このＳｉＮｘ膜およびＳｉＯ２膜のエッチバックを行い、ゲート電極パターン側壁部に、図８−５に示すように、ＳｉＮｘ膜１０９およびＳｉＯ２膜１１０による側壁膜を形成する。その後、ｎＭＯＳ領域のＳｉ基板１００内に、たとえば不純物としてＰ＋イオンを注入し、ｐＭＯＳ領域のＳｉ基板１００内に、たとえば不純物としてＢ＋イオンを注入後、注入された不純物を活性化させるため、たとえば１０３０℃５秒の熱処理を行なうことによって、拡散層１１１ｎ，１１１ｐをそれぞれ形成する。つぎに、第１の実施の形態と同様に、ゲート電極上および拡散層１０８ｎ，１０８ｐ上に、シリサイド膜１１２を形成する。そして、第１の実施の形態と同様に、図７に示す第１の層間膜１１３を堆積して、図７に示すコンタクト１１４を形成し、その後、図１に示す第２の層間膜１１５を基板全面に堆積し、図７に示す配線１１６を形成することで、図７に示す半導体装置２が得られる。
このように、第２の実施の形態におけるＣＭＯＳ構造の半導体装置２についても、第１の実施の形態と同様に、金属電極２０４を構成する金属膜とは別にゲート絶縁膜１０３上に形成された所定の金属膜とゲート絶縁膜１０３表層とを熱処理によって反応させることによって、金属膜成膜時におけるゲート絶縁膜表面の損傷を回復させ、ゲート絶縁膜の信頼性および半導体装置の性能を確保することができる。
なお、第１の実施の形態においては、第２の金属膜をＴａＣ膜で形成し、第１の金属膜を、第２の金属膜を構成するＴａＣ膜に含まれる元素であるＴａで形成している。また、第２の実施の形態においては、第２の金属膜をＴｉＮ膜で形成し、第１の金属膜を、第２の金属膜を構成するＴｉＮ膜に含まれる元素であるＴｉで形成している。すなわち、本発明では、第１の金属膜に含まれる少なくとも一つの元素と第２の金属膜に含まれる少なくとも一つの元素とが同一となるように、各第１の金属膜および各第２の金属膜の構成材料を選択している。これによって、電極パターン形成時における異方性エッチング処理において、第２の金属膜と第１の金属膜とをエッチングする場合に、同一のエッチングガスをそのまま使用できるようにして、異方性エッチングの容易化を図ることが可能になる。たとえば、第１の実施の形態では、第１の金属膜として反応性に富むＴａ２Ｃ膜を選択し、第２の金属膜としてＴａＣ膜を選択してもよい。同様に、第１の金属膜に含まれる少なくとも一つの元素と第２の金属膜に含まれる少なくとも一つの元素とが同族となるように、各第１の金属膜および各第２の金属膜の構成材料を選択した場合も、第２の金属膜と第１の金属膜とをエッチングする場合に、同一のエッチングガスをそのまま使用できる場合が多いため、異方性エッチングの容易化を図ることが可能になる。
もちろん、本発明では、第１の金属膜に含まれる少なくとも一つの元素と第２の金属膜に含まれる少なくとも一つの元素とが同一または同族となるように、各第１の金属膜および各第２の金属膜の構成材料を選択する必要はない。すなわち、第１の金属膜は、ハフニウム系絶縁膜と反応して反応膜を形成できる金属膜であれば足りる。
たとえば、ハフニウム系絶縁膜としてＨｆＳｉＯ４を用いた場合を例に説明する。この場合には、以下の（１）式における左辺から右辺に反応が進む金属材料を第１の金属膜として選択すれば足りる。
Ｍｅ＋ＨｆＳｉＯ４＝ＭｅＯｘ＋ＨｆＯ２＋ＭｅＳｉ ・・・（１）
この（１）式の左辺から右辺に進む金属材料として、第１の実施の形態で説明したＴａ膜、第２の実施の形態で説明したＴｉ膜のほか、Ｖ，Ｎｂ，Ｚｒ，Ｈｆのいずれかが該当し、また、これ以外にも、Ｖ，Ｎｂ，Ｔａ，Ｔｉ，Ｚｒ，Ｈｆの化合物のいずれかも該当する。このように、第１の金属膜として、ハフニウム系絶縁膜と反応可能であるＶ，Ｎｂ，Ｔａ，Ｔｉ，Ｚｒ，Ｈｆのいずれか、または、Ｖ，Ｎｂ，Ｔａ，Ｔｉ，Ｚｒ，Ｈｆの化合物のいずれかを選択することによって、ハフニウム系絶縁膜表面の損傷を回復させることが可能である。
また、本第１および第２の実施の形態においては、ＨｆＳｉＯＮ、ＨｆＯ２膜、ＨｆＳｉＯ膜等のハフニウム系絶縁膜を用いてゲート絶縁膜を形成した場合を例に説明したが、もちろんこれに限らず、金属電極を構成する金属膜が直上に形成可能である絶縁膜でゲート絶縁膜１０３を形成してもよい。たとえば、Ｚｒ，Ｔｉ，Ｔａ，Ａｌ，Ｓｒ，Ｙ，Ｌａのいずれかの酸化膜、ＺｒＳｉｘＯｙなどのようなＺｒ，Ｔｉ，Ｔａ，Ａｌ，Ｓｒ，Ｙ，Ｌａのいずれかとシリコンとの酸化膜、または、シリコン酸化膜のいずれかを含んでゲート絶縁膜１０３を形成してもよい。また、これら酸化膜の積層膜でゲート絶縁膜１０３を形成してもよい。
また、本第１および第２の実施の形態では、第１の金属膜１１７，２１７および第２の金属膜１０４ａ，２０４ａ形成後に、第１の金属膜１１７，２１７とハフニウム系絶縁膜１０３ａとを反応させるための熱処理を行なったが、第１の金属膜１１７，２１７およびハフニウム系絶縁膜１０３ａ表面の損傷部分が反応すれば足りるため、第２の金属膜１０４ａ，２０４ａ形成前に第１の金属膜１１７，２１７とハフニウム系絶縁膜１０３ａとを反応させるための熱処理を行なってもよい。また、本第１および第２の実施の形態では、第１の金属膜１１７，２１７とハフニウム系絶縁膜１０３ａとを反応させるための熱処理（たとえば９００℃１０秒程度の熱処理）を独立して行なった場合を例に説明したが、後工程で第１の金属膜１１７，２１７およびハフニウム系絶縁膜１０３ａ表面の損傷部分が反応できる９００℃を超える熱処理が行なわれるのであれば、この独立して行なった第１の金属膜１１７，２１７とハフニウム系絶縁膜１０３ａとを反応させるための熱処理を省略することが可能である。また、ハフニウム系絶縁膜１０３ａ表面の損傷部分が反応すれば足りるため、第１の金属膜１１７，２１７全体をハフニウム系絶縁膜１０３ａと反応させる必要はない。
また、本第１および第２の実施の形態では、Ｓｉ基板１００を用いた場合を例に説明したが、もちろんＳｉ基板１００に限らず、たとえばＳＯＩ基板を用いて素子間リークを確実に防止するようにしてもよい。
第１の実施の形態における半導体装置の構造の一例を模式的に示す断面図である。 図１に示す半導体装置の製造方法の手順の一例を模式的に示す断面図（その１）である。 図１に示す半導体装置の製造方法の手順の一例を模式的に示す断面図（その２）である。 図１に示す半導体装置の製造方法の手順の一例を模式的に示す断面図（その３）である。 図１に示す半導体装置の製造方法の手順の一例を模式的に示す断面図（その４）である。 図１に示す半導体装置の製造方法の手順の一例を模式的に示す断面図（その５）である。 図１に示す半導体装置の製造方法の手順の一例を模式的に示す断面図（その６）である。 金属電極材料としてＴａ２Ｃ膜を用い１０００℃１０秒の熱処理を行なった場合におけるゲート電極の断面模式図である。 金属電極材料としてＴａＣ膜を用い１０００℃１０秒の熱処理を行なった場合におけるゲート電極の断面模式図である。 第１の実施の形態におけるゲート電極の断面模式図である。 従来技術におけるトランジスタの供給電界と移動度との関係を求めた結果および第１の実施の形態におけるトランジスタの供給電界と移動度との関係を求めた結果を示す図である。 第２の実施の形態における半導体装置の構造の一例を模式的に示す断面図である。 図７に示す半導体装置の製造方法の手順の一例を模式的に示す断面図（その１）である。 図７に示す半導体装置の製造方法の手順の一例を模式的に示す断面図（その２）である。 図７に示す半導体装置の製造方法の手順の一例を模式的に示す断面図（その３）である。 図７に示す半導体装置の製造方法の手順の一例を模式的に示す断面図（その４）である。 図７に示す半導体装置の製造方法の手順の一例を模式的に示す断面図（その５）である。
符号の説明
１，２ 半導体装置
１００ Ｓｉ基板
１０１ 素子分離領域
１０２ ＳｉＯ２膜
１０３ ゲート絶縁膜
１０４ 金属電極
１０４ａ 第２の金属膜
１０５，１０５ｎ，１０５ｐ 多結晶シリコン膜
１０７，１１０ ＳｉＯ２膜
１０９ ＳｉＮｘ膜
１０８，１０８ｎ，１０８ｐ，１１１，１１１ｎ，１１１ｐ 拡散層
１１２ シリサイド膜
１１３ 第１の層間膜
１１４ コンタクト
１１５ 第２の層間膜
１１６ 配線
１１７，２１７ 第１の金属膜
１１８，２１８ 反応膜
２０１，２０２ 閾値制御膜

Claims (5)

  1. 基板上にゲート絶縁膜を形成するゲート絶縁膜形成工程と、
    前記ゲート絶縁膜上に第１の金属膜を形成する第１の金属膜形成工程と、
    前記第１の金属膜上に第２の金属膜を形成する第２の金属膜形成工程と、
    熱処理を行なって前記ゲート絶縁膜と前記第１の金属膜との間に前記ゲート絶縁膜と前記第１の金属膜との反応膜を形成する反応膜形成工程と、
    を含むことを特徴とする半導体装置の製造方法。
  2. 前記反応膜形成工程は、前記ゲート絶縁膜と前記第１の金属膜との間に前記反応膜を形成して、前記第１の金属膜形成工程における前記ゲート絶縁膜の損傷を回復させることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記第１の金属膜に含まれる少なくとも一つの元素と前記第２の金属膜に含まれる少なくとも一つの元素とは、同一または同族であることを特徴とする請求項１または２に記載の半導体装置の製造方法。
  4. 前記第１の金属膜は、Ｖ，Ｎｂ，Ｔａ，Ｔｉ，Ｚｒ，Ｈｆのいずれか、または、前記Ｖ，Ｎｂ，Ｔａ，Ｔｉ，Ｚｒ，Ｈｆの化合物のいずれかによって形成され、
    前記ゲート絶縁膜は、Ｈｆ，Ｚｒ，Ｔｉ，Ｔａ，Ａｌ，Ｓｒ，Ｙ，Ｌａのいずれかの酸化膜、前記Ｚｒ，Ｔｉ，Ｔａ，Ａｌ，Ｓｒ，Ｙ，Ｌａのいずれかとシリコンとの酸化膜、または、シリコン酸化膜のいずれかを含んで形成されることを特徴とする請求項１〜３のいずれか一つに記載の半導体装置の製造方法。
  5. 基板上に形成されたゲート絶縁膜と、
    前記ゲート絶縁膜上に形成された第１の金属膜と前記ゲート絶縁膜との熱処理による反応で生成した前記ゲート絶縁膜と前記第１の金属膜との反応膜と、
    前記反応膜上に位置する第２の金属膜と、
    を備えたことを特徴とする半導体装置。
JP2008115594A 2008-04-25 2008-04-25 半導体装置の製造方法および半導体装置 Pending JP2009267118A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008115594A JP2009267118A (ja) 2008-04-25 2008-04-25 半導体装置の製造方法および半導体装置
US12/403,780 US7892913B2 (en) 2008-04-25 2009-03-13 Method of manufacturing semiconductor device and semiconductor device
US12/929,333 US7952148B2 (en) 2008-04-25 2011-01-14 Method of manufacturing semiconductor device and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008115594A JP2009267118A (ja) 2008-04-25 2008-04-25 半導体装置の製造方法および半導体装置

Publications (1)

Publication Number Publication Date
JP2009267118A true JP2009267118A (ja) 2009-11-12

Family

ID=41214160

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008115594A Pending JP2009267118A (ja) 2008-04-25 2008-04-25 半導体装置の製造方法および半導体装置

Country Status (2)

Country Link
US (2) US7892913B2 (ja)
JP (1) JP2009267118A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5521726B2 (ja) * 2010-04-16 2014-06-18 富士通セミコンダクター株式会社 半導体装置及びその製造方法
CN102820327A (zh) * 2011-06-09 2012-12-12 中国科学院微电子研究所 一种半导体结构及其制造方法
US8921226B2 (en) 2013-01-14 2014-12-30 United Microelectronics Corp. Method of forming semiconductor structure having contact plug
US10504790B2 (en) * 2017-07-25 2019-12-10 Globalfoundries Inc. Methods of forming conductive spacers for gate contacts and the resulting device
CN110299320B (zh) 2018-03-21 2023-11-21 联华电子股份有限公司 半导体装置以及其制作方法
US11302570B2 (en) * 2019-01-25 2022-04-12 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure and method for forming the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000307069A (ja) * 1999-04-26 2000-11-02 Toshiba Corp 半導体装置の製造方法
JP2006269520A (ja) * 2005-03-22 2006-10-05 Renesas Technology Corp 半導体装置およびその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001257344A (ja) 2000-03-10 2001-09-21 Toshiba Corp 半導体装置及び半導体装置の製造方法
KR100743618B1 (ko) * 2000-12-29 2007-07-27 주식회사 하이닉스반도체 반도체 소자의 게이트 및 그 제조방법
JP2002343790A (ja) 2001-05-21 2002-11-29 Nec Corp 金属化合物薄膜の気相堆積方法及び半導体装置の製造方法
JP2003031675A (ja) 2001-07-13 2003-01-31 Hitachi Ltd 半導体装置とその製造方法
JPWO2004073072A1 (ja) 2003-02-17 2006-06-01 独立行政法人産業技術総合研究所 Ｍｉｓ型半導体装置およびｍｉｓ型半導体装置の製造方法
US7030430B2 (en) * 2003-08-15 2006-04-18 Intel Corporation Transition metal alloys for use as a gate electrode and devices incorporating these alloys
JP2005150543A (ja) 2003-11-18 2005-06-09 Semiconductor Leading Edge Technologies Inc 半導体装置及びその製造方法
JP2005294422A (ja) 2004-03-31 2005-10-20 Renesas Technology Corp 半導体装置およびその製造方法
JP2007243009A (ja) 2006-03-10 2007-09-20 Renesas Technology Corp 半導体装置およびその製造方法
US20090108294A1 (en) * 2007-10-30 2009-04-30 International Business Machines Corporation Scalable high-k dielectric gate stack

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000307069A (ja) * 1999-04-26 2000-11-02 Toshiba Corp 半導体装置の製造方法
JP2006269520A (ja) * 2005-03-22 2006-10-05 Renesas Technology Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20090267162A1 (en) 2009-10-29
US7892913B2 (en) 2011-02-22
US7952148B2 (en) 2011-05-31
US20110101468A1 (en) 2011-05-05

Similar Documents

Publication Publication Date Title
JP5151303B2 (ja) 半導体装置の製造方法
US8034678B2 (en) Complementary metal oxide semiconductor device fabrication method
US7381619B2 (en) Dual work-function metal gates
US6908801B2 (en) Method of manufacturing semiconductor device
US7964918B2 (en) Semiconductor device and method for manufacturing the same
US9105692B2 (en) Method of fabricating an interconnection structure in a CMOS comprising a step of forming a dummy electrode
JP5569173B2 (ja) 半導体装置の製造方法及び半導体装置
JP4723975B2 (ja) 半導体装置およびその製造方法
JP2009016706A (ja) 半導体装置およびその製造方法
TWI449132B (zh) Manufacturing method of semiconductor device
US20090020824A1 (en) Semiconductor device and method for producing the same
JP2009043944A (ja) 半導体装置およびその製造方法
US20150255564A1 (en) Method for manufacturing a semiconductor device
JP2009267118A (ja) 半導体装置の製造方法および半導体装置
US8350332B2 (en) Semiconductor device and method of manufacturing the same
US20090039440A1 (en) Semiconductor device and method of fabricating the same
JP2008288364A (ja) 半導体装置および半導体装置の製造方法
JP2010062499A (ja) 半導体装置および半導体装置の製造方法
JP5407645B2 (ja) 半導体装置及びその製造方法
JP2005303261A (ja) 半導体装置およびその製造方法
JP5287800B2 (ja) 半導体装置
JP4011014B2 (ja) 半導体装置およびその製造方法
JP2002208706A (ja) 半導体装置及び半導体装置の製造方法
JP2005347631A (ja) 半導体装置の製造方法及び半導体装置。
JP2008277420A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100914

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121106

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130319