JP2009016706A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2009016706A JP2009016706A JP2007179387A JP2007179387A JP2009016706A JP 2009016706 A JP2009016706 A JP 2009016706A JP 2007179387 A JP2007179387 A JP 2007179387A JP 2007179387 A JP2007179387 A JP 2007179387A JP 2009016706 A JP2009016706 A JP 2009016706A
- Authority
- JP
- Japan
- Prior art keywords
- region
- gate
- insulating film
- transistor group
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
- H01L21/82385—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
- H01L21/823425—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures manufacturing common source or drain regions between a plurality of conductor-insulator-semiconductor structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
- H01L21/823835—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes silicided or salicided gate conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】半導体基板11に、第1トランジスタ群と、第1トランジスタ群の動作電圧よりも低い動作電圧の第2トランジスタ群とを備え、第1トランジスタ群は、半導体基板11上に第1ゲート絶縁膜13を介して形成された第1ゲート電極15と、この第1ゲート電極15上に形成されたシリサイド層40とを有し、第2トランジスタ群は、半導体基板11上の絶縁膜(ライナー膜36、第1層間絶縁膜38)に形成したゲート形成溝42に第2ゲート絶縁膜43を介して形成された第2ゲート電極47、48を有し、第1トランジスタ群の第1ゲート電極15上のシリサイド層40を被覆する保護膜41が形成されていることを特徴とする。
【選択図】図1
Description
Claims (19)
- 半導体基板に、第1トランジスタ群と、前記第1トランジスタ群の動作電圧よりも低い動作電圧の第2トランジスタ群とを備え、
前記第1トランジスタ群は、前記半導体基板上に第1ゲート絶縁膜を介して形成された第1ゲート電極と、該第1ゲート電極上に形成されたシリサイド層とを有し、
前記第2トランジスタ群は、前記半導体基板上の絶縁膜に形成したゲート形成溝に第2ゲート絶縁膜を介して形成された第2ゲート電極を有し、
前記第1トランジスタ群の第1ゲート電極上のシリサイド層を被覆する保護膜が形成されている
ことを特徴とする半導体装置。 - 前記保護膜の端面が傾斜面で形成されている
ことを特徴とする請求項1記載の半導体装置。 - 半導体基板に、第1トランジスタ群と、前記第1トランジスタ群の動作電圧よりも低い動作電圧の第2トランジスタ群とを備え、
前記第1トランジスタ群は、前記半導体基板上に第1ゲート絶縁膜を介して形成された第1ゲート電極と、該第1ゲート電極上に形成されたシリサイド層とを有し、
前記第2トランジスタ群は、前記半導体基板上の絶縁膜に形成したゲート形成溝に第2ゲート絶縁膜を介して形成された第2ゲート電極を有し、
前記第2トランジスタ群の第2ゲート電極よりも前記第1トランジスタ群の第1ゲート電極のほうが低く形成されていて、
前記第1トランジスタ群の第1ゲート電極上のシリサイド層を被覆する保護膜が形成され、
前記第2トランジスタ群が形成される領域の前記絶縁膜の表面と前記保護膜の表面とが平坦面状になるように形成されている
ことを特徴とする半導体装置。 - 半導体基板に、第1トランジスタ群と、前記第1トランジスタ群の動作電圧よりも低い動作電圧の第2トランジスタ群とを備え、
前記第1トランジスタ群は、前記半導体基板上に第1ゲート絶縁膜を介して形成された第1ゲート電極と、該第1ゲート電極上に形成されたシリサイド層とを有し、
前記第2トランジスタ群は、前記半導体基板上の絶縁膜に形成したゲート形成溝に第2ゲート絶縁膜を介して形成された第2ゲート電極を有し、
前記第2トランジスタ群の第2ゲート電極上を被覆する保護膜が形成されている
ことを特徴とする半導体装置。 - 前記保護膜は450℃以下の成膜温度で形成された絶縁膜からなる
ことを特徴とする請求項4記載の半導体装置。 - 前記保護膜は熱CVDにより形成された酸化シリコン膜もしくは窒化シリコン膜からなる
ことを特徴とする請求項4記載の半導体装置。 - 半導体基板に、第1トランジスタ群と、前記第1トランジスタ群の動作電圧よりも低い動作電圧の第2トランジスタ群とを備え、
前記第1トランジスタ群は、前記半導体基板上に第1ゲート絶縁膜を介して形成された第1ゲート電極と、該第1ゲート電極上に形成されたシリサイド層とを有し、
前記第2トランジスタ群は、前記半導体基板上の絶縁膜に形成したゲート形成溝内に第2ゲート絶縁膜を介して形成された第2ゲート電極を有する半導体装置の製造方法において、
前記第1トランジスタ群の第1ゲート電極上に前記シリサイド層を形成した後、前記シリサイド層を被覆する保護膜を形成し、
その後、前記ゲート形成溝内に前記第2ゲート絶縁膜を介して前記第2ゲート電極を形成する
ことを特徴とする半導体装置の製造方法。 - 前記半導体基板上の前記第1トランジスタ群が形成される第1領域および前記第2トランジスタ群が形成される第2領域に、第1ゲート絶縁膜、第1ゲート電極、ハードマスクを順に積層したゲートを形成する工程と、
前記半導体基板の前記第1領域に前記第1トランジスタ群の第1ソース/ドレイン領域と、前記半導体基板の前記第2領域に前記第2トランジスタ群の第2ソース/ドレイン領域とをそれぞれに形成する工程と、
前記第1領域および前記第2領域の各ゲートを被覆する前記絶縁膜を形成した後、前記各ゲートのハードマスクを露出させると同時に該絶縁膜の表面を平坦化する工程と、
前記第1領域のハードマスクを除去する工程と、
前記第1領域の第1ゲート電極の上面に前記シリサイド層を形成する工程と、
前記第1領域の絶縁膜上に前記シリサイド層を被覆する前記保護膜を形成する工程と、
前記第2領域のゲートを除去して前記絶縁膜に前記ゲート形成溝を形成する工程と、
前記ゲート形成溝に前記第2ゲート絶縁膜を形成した後、前記ゲート形成溝内に導電材料を埋め込んで前記第2ゲート電極を形成する工程と
を順に行うことを特徴とする請求項7記載の半導体装置の製造方法。 - 前記第2領域の第2ゲート絶縁膜の単位面積当たりの容量を、前記第1領域の第1ゲート絶縁膜の単位面積当たりの容量よりも大きく形成する
ことを特徴とする請求項8記載の半導体装置の製造方法。 - 前記第1領域の第1ゲート絶縁膜を、ハフニウム、ジルコニウム、ランタン、イットリウム、タンタルもしくはアルミニウムの酸化物、酸珪化物、酸窒化物または酸珪化窒化物で形成する
ことを特徴とする請求項8記載の半導体装置の製造方法。 - 半導体基板に、第1トランジスタ群と、前記第1トランジスタ群の動作電圧よりも低い動作電圧の第2トランジスタ群とを備え、
前記第1トランジスタ群は、前記半導体基板上に第1ゲート絶縁膜を介して形成された第1ゲート電極と、該第1ゲート電極上に形成されたシリサイド層とを有し、
前記第2トランジスタ群は、前記半導体基板上の絶縁膜に形成したゲート形成溝内に第2ゲート絶縁膜を介して形成された第2ゲート電極を有する半導体装置の製造方法において、
前記第1トランジスタ群の前記絶縁膜上部および前記第1ゲート電極の上部を除去して、前記第2トランジスタ群の第2ゲート電極よりも前記第1トランジスタ群の第1ゲート電極のほうを低く形成してから、前記第1ゲート電極上に前記シリサイド層を形成した後、
前記シリサイド層を被覆する保護膜を、前記ゲート形成溝が形成されている領域の前記絶縁膜の表面と前記保護膜の表面とが平坦面状になるように形成し、
その後、前記第2トランジスタ群の前記第2ゲート電極および前記第2ゲート絶縁膜を除去して形成した前記ゲート形成溝内に第2ゲート絶縁膜を介して導電材料を埋め込んで前記第2トランジスタ群の第2ゲート電極を形成する
ことを特徴とする半導体装置の製造方法。 - 前記半導体基板上の前記第1トランジスタ群が形成される第1領域および前記第2トランジスタ群が形成される第2領域に、第1ゲート絶縁膜、第1ゲート電極、ハードマスクを順に積層したゲートを形成する工程と、
前記半導体基板の前記第1領域に前記第1トランジスタ群の第1ソース/ドレイン領域と、前記半導体基板の前記第2領域に前記第2トランジスタ群の第2ソース/ドレイン領域とをそれぞれに形成する工程と、
前記第1領域および前記第2領域の各ゲートを被覆する前記絶縁膜を形成した後、前記各ゲートのハードマスクを露出させると同時に該絶縁膜の表面を平坦化する工程と、
前記第1領域の前記絶縁膜上部および前記ハードマスクを除去して前記第1ゲート電極を露出させる工程と、
前記第1ゲート電極の上部を除去する工程と、
前記第1領域の第1ゲート電極の上面に前記シリサイド層を形成する工程と、
前記第1領域の絶縁膜上に前記シリサイド層を被覆する前記保護膜を、前記第2領域に形成された前記絶縁膜の表面と前記保護膜の表面とが平坦面状になるように形成する工程と、
前記第2領域の前記第1ゲート電極および前記第1ゲート絶縁膜を除去して前記絶縁膜に前記ゲート形成溝を形成する工程と、
前記ゲート形成溝に前記第2ゲート絶縁膜を形成した後、前記ゲート形成溝内に導電材料を埋め込んで前記第2ゲート電極を形成する工程と
を順に行うことを特徴とする請求項11記載の半導体装置の製造方法。 - 前記保護膜を、前記第1領域の前記ハードマスクおよび前記絶縁膜を除去した領域に、前記絶縁膜を除去した膜厚と同等の厚さに形成する
ことを特徴とする請求項12記載の半導体装置の製造方法。 - 前記第2領域の第2ゲート絶縁膜の単位面積当たりの容量を、前記第1領域の第1ゲート絶縁膜の単位面積当たりの容量よりも小さく形成する
ことを特徴とする請求項12記載の半導体装置の製造方法。 - 前記第1領域の第1ゲート絶縁膜を、ハフニウム、ジルコニウム、ランタン、イットリウム、タンタルもしくはアルミニウムの酸化物、酸珪化物または酸窒化物で形成する
ことを特徴とする請求項12記載の半導体装置の製造方法。 - 半導体基板に、第1トランジスタ群と、前記第1トランジスタ群の動作電圧よりも低い動作電圧の第2トランジスタ群とを備え、
前記第1トランジスタ群は、前記半導体基板上に第1ゲート絶縁膜を介して形成された第1ゲート電極と、該第1ゲート電極上に形成されたシリサイド層とを有し、
前記第2トランジスタ群は、前記半導体基板上の絶縁膜に形成したゲート形成溝内に第2ゲート絶縁膜を介して形成された第2ゲート電極を有する半導体装置の製造方法において、
前記第2トランジスタ群の第2ゲート電極を形成した後、前記第2トランジスタ群の第2ゲート電極上を被覆する保護膜を形成し、その後前記第1トランジスタ群の前記第1ゲート電極上に前記シリサイド層を形成する
ことを特徴とする半導体装置の製造方法。 - 前記半導体基板上の前記第1トランジスタ群が形成される第1領域および前記第2トランジスタ群が形成される第2領域に、第1ゲート絶縁膜、第1ゲート電極、ハードマスクを順に積層したゲートを形成する工程と、
前記半導体基板の前記第1領域に前記第1トランジスタ群の第1ソース/ドレイン領域と、前記半導体基板の前記第2領域に前記第2トランジスタ群の第2ソース/ドレイン領域とをそれぞれに形成する工程と、
前記第1領域および前記第2領域の各ゲートを被覆する前記絶縁膜を形成した後、前記各ゲートのハードマスクを露出させると同時に該絶縁膜の表面を平坦化する工程と、
前記第1領域および前記第2領域の前記絶縁膜上部および前記ハードマスクを除去して前記第1ゲート電極を露出させる工程と、
前記第2領域の前記第1ゲート電極および第1ゲート絶縁膜を除去して前記絶縁膜に前記ゲート形成溝を形成する工程と、
前記ゲート形成溝に前記第2ゲート絶縁膜を形成した後、前記ゲート形成溝内に導電材料を埋め込んで前記第2ゲート電極を形成する工程と
前記第2領域の絶縁膜上に前記第2ゲート電極を被覆する前記保護膜を形成する工程と、
前記第1領域の第1ゲート電極の上面に前記シリサイド層を形成する工程と、
を順に行うことを特徴とする請求項16記載の半導体装置の製造方法。 - 前記第2領域の第2ゲート絶縁膜の単位面積当たりの容量を、前記第1領域の第1ゲート絶縁膜の単位面積当たりの容量よりも小さく形成する
ことを特徴とする請求項17記載の半導体装置の製造方法。 - 前記第1領域の第1ゲート絶縁膜を、ハフニウム、ジルコニウム、ランタン、イットリウム、タンタルもしくはアルミニウムの酸化物、酸珪化物または酸窒化物で形成する
ことを特徴とする請求項17記載の半導体装置の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007179387A JP2009016706A (ja) | 2007-07-09 | 2007-07-09 | 半導体装置およびその製造方法 |
TW097125121A TWI458049B (zh) | 2007-07-09 | 2008-07-03 | 半導體裝置及其製造方法 |
US12/168,427 US7994603B2 (en) | 2007-07-09 | 2008-07-07 | Semiconductor device and a method of manufacturing the same |
CN200810133183.9A CN101345244B (zh) | 2007-07-09 | 2008-07-09 | 半导体装置及其制造方法 |
US13/181,583 US8367503B2 (en) | 2007-07-09 | 2011-07-13 | Semiconductor device and a method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007179387A JP2009016706A (ja) | 2007-07-09 | 2007-07-09 | 半導体装置およびその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010156552A Division JP5287800B2 (ja) | 2010-07-09 | 2010-07-09 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009016706A true JP2009016706A (ja) | 2009-01-22 |
Family
ID=40247193
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007179387A Pending JP2009016706A (ja) | 2007-07-09 | 2007-07-09 | 半導体装置およびその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US7994603B2 (ja) |
JP (1) | JP2009016706A (ja) |
CN (1) | CN101345244B (ja) |
TW (1) | TWI458049B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011049282A (ja) * | 2009-08-26 | 2011-03-10 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7923321B2 (en) * | 2008-11-03 | 2011-04-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for gap filling in a gate last process |
WO2011094939A1 (zh) * | 2010-02-04 | 2011-08-11 | 上海贝尔股份有限公司 | 基于地理位置信息服务的接入方法及装置 |
US8030214B2 (en) * | 2010-02-19 | 2011-10-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of fabricating gate structures |
US8420476B2 (en) * | 2010-05-27 | 2013-04-16 | International Business Machines Corporation | Integrated circuit with finFETs and MIM fin capacitor |
US20120142157A1 (en) * | 2010-12-07 | 2012-06-07 | Cheng-Guo Chen | Method of fabricating a semiconductor structure |
JP5837387B2 (ja) | 2011-10-11 | 2015-12-24 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置および半導体集積回路装置の製造方法 |
US20130119435A1 (en) * | 2011-11-15 | 2013-05-16 | Avago Technologies Wiresess IP (Singapore) Pte. Ltd. | Dielectric dummification for enhanced planarization with spin-on dielectrics |
US20130214364A1 (en) * | 2012-02-16 | 2013-08-22 | International Business Machines Corporation | Replacement gate electrode with a tantalum alloy metal layer |
US8492228B1 (en) | 2012-07-12 | 2013-07-23 | International Business Machines Corporation | Field effect transistor devices having thick gate dielectric layers and thin gate dielectric layers |
KR102018101B1 (ko) | 2013-02-04 | 2019-11-14 | 삼성전자 주식회사 | 반도체 소자 및 이의 제조 방법 |
DE112013007051T5 (de) * | 2013-06-25 | 2016-03-03 | Intel Corp. | CMOS-kompatible Polyzid-Sicherungsstruktur und Verfahren zum Herstellen selbiger |
US9287287B2 (en) * | 2013-12-18 | 2016-03-15 | Macronix International Co., Ltd. | Semiconductor device including multi-layer structure |
JP2015176573A (ja) * | 2014-03-18 | 2015-10-05 | 株式会社ジャパンディスプレイ | 電極基板、表示装置、入力装置および電極基板の製造方法 |
US10062618B2 (en) * | 2015-05-26 | 2018-08-28 | GlobalFoundries, Inc. | Method and structure for formation of replacement metal gate field effect transistors |
US9786563B2 (en) | 2015-11-23 | 2017-10-10 | International Business Machines Corporation | Fin pitch scaling for high voltage devices and low voltage devices on the same wafer |
JP7248966B2 (ja) * | 2016-07-06 | 2023-03-30 | 国立研究開発法人産業技術総合研究所 | 半導体記憶素子、電気配線、光配線、強誘電体ゲートトランジスタ及び電子回路の製造方法並びにメモリセルアレイ及びその製造方法 |
US10026818B1 (en) * | 2017-01-19 | 2018-07-17 | Globalfoundries Inc. | Field effect transistor structure with recessed interlayer dielectric and method |
US10050033B1 (en) | 2017-09-13 | 2018-08-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | High voltage integration for HKMG technology |
US10546775B1 (en) * | 2018-08-01 | 2020-01-28 | Globalfoundries Inc. | Field-effect transistors with improved dielectric gap fill |
KR102620342B1 (ko) * | 2018-12-05 | 2024-01-03 | 삼성전자주식회사 | 게이트 전극을 갖는 반도체 소자 및 그 제조 방법 |
US20220052041A1 (en) * | 2020-08-12 | 2022-02-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and method of forming the same |
CN113488537A (zh) * | 2021-05-26 | 2021-10-08 | 武汉新芯集成电路制造有限公司 | 半导体器件及其形成方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6476739A (en) * | 1987-09-18 | 1989-03-22 | Nec Corp | Manufacture of semiconductor device |
JP2000307010A (ja) * | 1999-04-16 | 2000-11-02 | Nec Corp | 半導体集積回路装置およびその製造方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3025478B2 (ja) | 1998-07-13 | 2000-03-27 | 松下電器産業株式会社 | 半導体装置およびその製造方法 |
JP3201357B2 (ja) | 1998-09-25 | 2001-08-20 | 日本電気株式会社 | 複数のゲート絶縁膜を有する半導体装置の製造方法 |
JP3023355B1 (ja) | 1998-12-25 | 2000-03-21 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
JP2001102443A (ja) | 1999-09-27 | 2001-04-13 | Toshiba Corp | 半導体装置およびその製造方法 |
US6806497B2 (en) | 2002-03-29 | 2004-10-19 | Seiko Epson Corporation | Electronic device, method for driving the electronic device, electro-optical device, and electronic equipment |
JP2004095938A (ja) | 2002-09-02 | 2004-03-25 | Sony Corp | 半導体装置の製造方法および半導体装置 |
KR100481890B1 (ko) * | 2003-08-27 | 2005-04-11 | 주식회사 하이닉스반도체 | 반도체소자의 게이트 산화막 형성방법 |
JP2006060173A (ja) | 2004-08-24 | 2006-03-02 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2006093242A (ja) | 2004-09-21 | 2006-04-06 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
US20060228843A1 (en) | 2005-04-12 | 2006-10-12 | Alex Liu | Method of fabricating semiconductor devices and method of adjusting lattice distance in device channel |
JP4882287B2 (ja) | 2005-06-20 | 2012-02-22 | ソニー株式会社 | 半導体装置 |
-
2007
- 2007-07-09 JP JP2007179387A patent/JP2009016706A/ja active Pending
-
2008
- 2008-07-03 TW TW097125121A patent/TWI458049B/zh not_active IP Right Cessation
- 2008-07-07 US US12/168,427 patent/US7994603B2/en not_active Expired - Fee Related
- 2008-07-09 CN CN200810133183.9A patent/CN101345244B/zh not_active Expired - Fee Related
-
2011
- 2011-07-13 US US13/181,583 patent/US8367503B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6476739A (en) * | 1987-09-18 | 1989-03-22 | Nec Corp | Manufacture of semiconductor device |
JP2000307010A (ja) * | 1999-04-16 | 2000-11-02 | Nec Corp | 半導体集積回路装置およびその製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011049282A (ja) * | 2009-08-26 | 2011-03-10 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US7994603B2 (en) | 2011-08-09 |
US8367503B2 (en) | 2013-02-05 |
US20110269280A1 (en) | 2011-11-03 |
CN101345244B (zh) | 2010-09-01 |
US20090014812A1 (en) | 2009-01-15 |
TWI458049B (zh) | 2014-10-21 |
CN101345244A (zh) | 2009-01-14 |
TW200919640A (en) | 2009-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5151303B2 (ja) | 半導体装置の製造方法 | |
JP2009016706A (ja) | 半導体装置およびその製造方法 | |
JP4458129B2 (ja) | 半導体装置およびその製造方法 | |
JP4770885B2 (ja) | 半導体装置 | |
US10164074B2 (en) | Semiconductor device with gate electrode embedded in substrate | |
JP5569173B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
US20090020824A1 (en) | Semiconductor device and method for producing the same | |
US9076857B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2003037264A (ja) | 半導体装置およびその製造方法 | |
JP4771024B2 (ja) | 半導体装置の製造方法 | |
JP2007288096A (ja) | 半導体装置及びその製造方法 | |
US20080023774A1 (en) | Semiconductor device and method for fabricating the same | |
JP2007305819A (ja) | 半導体装置およびその製造方法 | |
US20080093681A1 (en) | Semiconductor device and method for fabricating the same | |
JP5287800B2 (ja) | 半導体装置 | |
JP5374947B2 (ja) | 半導体装置およびその製造方法 | |
JP2010010507A (ja) | 半導体装置およびその製造方法 | |
WO2012086102A1 (ja) | 半導体装置及びその製造方法 | |
JP2009130214A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090624 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090630 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090827 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20091009 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091106 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100511 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100914 |