DE69630556T2 - Halbleiteranordnung und Verdrahtungsverfahren - Google Patents

Halbleiteranordnung und Verdrahtungsverfahren Download PDF

Info

Publication number
DE69630556T2
DE69630556T2 DE69630556T DE69630556T DE69630556T2 DE 69630556 T2 DE69630556 T2 DE 69630556T2 DE 69630556 T DE69630556 T DE 69630556T DE 69630556 T DE69630556 T DE 69630556T DE 69630556 T2 DE69630556 T2 DE 69630556T2
Authority
DE
Germany
Prior art keywords
layer
iridium
semiconductor device
semiconductor
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69630556T
Other languages
English (en)
Other versions
DE69630556D1 (de
Inventor
Takashi Nakamura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Application granted granted Critical
Publication of DE69630556D1 publication Critical patent/DE69630556D1/de
Publication of DE69630556T2 publication Critical patent/DE69630556T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01038—Strontium [Sr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Wire Bonding (AREA)

Description

  • Die vorliegende Erfindung betrifft Halbleiterbauelemente und insbesondere die Verdrahtung von Halbleiterbauelementen.
  • Bisher wurde zum Verdrahten von Halbleiterbauelementen Al, W, Ta, Ti, deren Silizide, Aluminiumlegierungen (Al-Si-Cu), Kupfer, Kupferlegierungen und mit Fremdatomen dotiertes Polysilizium verwendet. Bei der Verwendung von Aluminium ergibt sich jedoch das Problem, daß nach dem Aufbringen des Aluminiums keine Wärmebehandlung mit mehr als 450°C mehr ausgeführt werden kann, das Aluminium bei Temperaturen von über 450°C schmilzt. Polysilizium, das einen hohen Schmelzpunkt aufweist, wirft kein solches Problem auf. Da jedoch Polysilizium einen hohen Widerstand besitzt, ist es für eine Verdrahtung über große Abstände oder mit feinen Leitungen ungeeignet.
  • Wenn Aluminium auf eine Siliziumschicht aufgebracht wird, dringt das Aluminium in das Silizium ein (durchbohrt es), was zum Bruch von Leiterbahnen führen kann. Um dieses Problem zu überwinden, ist es herkömmlich üblich, eine dünne Schicht aus TiN als Barriereschicht auf der Siliziumschicht auszubilden, über der die Aluminiumschicht ausgebildet wird. Die TiN-Barriereschicht verhindert die Diffusion (das Eindringen) von Silizium in das Aluminium.
  • Wenn die TiN-Barriereschicht ausgebildet wird und dann in einer Atmosphäre wärmebehandelt wird, die O2 enthält, ist es möglich, daß das Ti oxidiert und sich nichtleitendes Titanoxid bildet, so daß keine Kontakte mehr ausgebildet werden können. Ein anderes Problem ist, daß, da TiN sehr hart ist, es sich wegen des Unterschieds im thermischen Expansionskoeffizienten von dem Metall oder dem Silizium ablösen kann.
  • Aufgabe der vorliegenden Erfindung ist es, ein Halbleiterbauelement mit einer leistungsfähigen Verdrahtung zu schaffen, mit der die genannten Probleme gelöst werden können.
  • Es ist bekannt, für die Verdrahtung Iridium oder Iridiumoxid zu verwenden. Dies ist zum Beispiel in der europäischen Patentanmeldung EP-A-0629002 beschrieben. Es ist dort ein Halbleiterbauelement beschrieben mit
    einem Halbleitersubstrat mit einer Halbleiterelementzone;
    einer Isolierschicht auf dem Halbleitersubstrat, wobei die Isolierschicht eine Öffnung zum Freilegen eines Teils der Halbleiterelementzone aufweist; und mit
    einem Verdrahtungsabschnitt auf der Isolierschicht, der sowohl Iridium als auch Iridiumoxid umfaßt.
  • Es ist dort ein Verdrahtungsabschnitt beschrieben, der aus einer Mischung aus einem elementaren Metall wie Iridium und dessen leitendem Metalloxid zusammengesetzt ist. Dieser Verdrahtungsabschnitt kommt mit der Halbleiterelementzone nicht in direkten elektrischen Kontakt, sondern ist damit über einen dazwischenliegenden Siliziumpfropfen verbunden, der die Öffnung in der abdeckenden Isolierschicht ausfüllt. Es ist auch eine alternative Anordnung beschrieben, bei der die Verbindung über jeweils einen Pfropfen aus Cu und W in aufeinanderfolgenden Isolierschichten zwischen dem Verdrahtungsabschnitt und der Halbleiterelementzone hergestellt wird.
  • Erfindungsgemäß wird ein Halbleiterbauelement geschaffen, wie es in den Patentansprüchen beschrieben ist.
  • Durch das Ausbilden einer Iridiumoxidschicht, die mit der Silizium-Halbleiterelementzone im direkten elektrischen Kontakt steht, wird eine gute Adhäsion sichergestellt. Da für das Material der Haupt-Leitungsschicht Iridium verwendet wird, wird auch eine Verbindung mit einem niedrigen Widerstand sichergestellt. Die Reaktivität zwischen dem Iridiumoxid und Silizium ist sehr gering, so daß sich kein Problem mit einer Silizidbildung ergibt.
  • Zur Erleichterung des Verständnisses der Erfindung wird eine bevorzugte Ausführungsform der Erfindung genauer beschrieben. Dieser Beschreibung folgt zur besseren Erläuterung die Beschreibung eines Hintergrundbeispiels. Diese Beschreibungen beziehen sich auf die beiliegenden Zeichnungen. Es zeigen:
  • 1 ein Beispiel für ein Halbleiterbauelement;
  • 2A bis 2D den Herstellungsablauf für das Halbleiterbauelement der 1;
  • 3A bis 3C den Herstellungsablauf für das Halbleiterbauelement der 1;
  • 4 eine Darstellung der Ergebnisse einer Röntgenanalyse zur Bestätigung, daß zwischen dem Iridiumoxid und dem Silizium keine Reaktion erfolgt;
  • 5 eine Ausführungsform eines Halbleiterbauelements gemäß der vorliegenden Erfindung; und
  • 6 ein herkömmliches Halbleiterbauelement.
  • 1 zeigt ein Beispiel für den Aufbau eines Halbleiterbauelements zur Darstellung des Hintergrunds der vorliegenden Erfindung. Bei diesem Beispiel sind auf einem Substrat (2) eine Sourcezone (4) und eine Drainzone (6) ausgebildet. Auf der Kanalzone (8) zwischen der Sourcezone (4) und der Drainzone (6) ist in einer Isolierschicht eine Gateelektrode (10) ausgebildet. Über diesen Komponenten ist eine Zwischen-Isolierschicht (12) ausgebildet. In der Isolierschicht (12) ist an einer Stelle über der Drainzone (6) eine Öffnung (14) ausgebildet.
  • Auf der Zwischen-Isolierschicht (12) und in der Öffnung (14) ist eine Iridiumschicht (16) ausgebildet. Die Iridiumschicht (16) besteht aus einem Teil, der eine untere Elektrode (16a) bildet, und einem Teil, der eine Verdrahtung (16b) für den Kontakt mit der Drainzone (6) bildet. Auf einem Teil der unteren Elektrode (16a) der Iridiumschicht (16) ist eine ferroelektrische Schicht (18) aus PZT ausgebildet, über der als obere Elektrode eine Iridiumschicht (20) ausgebildet ist.
  • In den 2 und 3 ist der Herstellungsprozeß für das Halbleiterbauelement der 1 dargestellt. Zuerst wird durch LOCOS auf dem Siliziumsubstrat (2) eine Elementtrennzone (30) ausgebildet und gleichzeitig damit eine Gateoxidschicht (32). Auf der Gateoxidschicht (32) wird eine Gateelektrode (10) aus Polysilizium oder Polyzid ausgebildet. Die Gateelektrode (10) wird maskiert, es werden Ionen implantiert und diffundiert, und die Sourcezone (4) und die Drainzone (6) werden ausgebildet (siehe 2A).
  • Auf dem so erhaltenen Produkt wird in einer Dicke von 600 nm (6000 Angström) durch einen CVD-Prozeß eine Zwischen-Isolierschicht (12) aus SiO2 oder BPSG ausgebildet. Danach wird, um eine Öffnung in der Zwischen-Isolierschicht (12) über der Drainzone (6) zu erhalten, eine Photolackmaske (34) ausgebildet, wie es in der 2C gezeigt ist. Entsprechend der Maske (34) wird die Zwischen-Isolierschicht (12) geätzt, um die Öffnung (14) zu erhalten (siehe 2D).
  • In diesem Zustand wird durch Sputtern, CVD oder einen Vakuum-Abscheidungsprozeß eine Iridiumschicht (16) auf der ganzen Oberfläche ausgebildet, woraufhin das Produkt einem Trockenätzprozeß wie RIE, Ionenätzen oder ECR mit einem Gas wie Ar oder Cl2 unterworfen wird, damit nur die erforderlichen Teile zurückbleiben (siehe 3A). Statt dem Trockenätzen kann auch ein Naßätzen erfolgen.
  • Dann wird auf diese Iridiumschicht (16) und die Zwischen-Isolierschicht (12) durch einen Sol-Gel-Prozeß als ferroelektrische Schicht (18) eine PZT-Schicht aufgebracht. Als Ausgangsmaterial wird eine Mischlösung aus Pb(CH3COO)2·3H2O, Zr(T-OC4H9)4 und Ti(i-OC3H7)4 verwendet. Nach dem Aufbringen dieser Mischlösung auf das Produkt durch Aufschleudern wird sie bei 150°C getrocknet und bei 400°C für 30 Sekunden einem temporären Einbrennen unterworfen. Dieser Prozeß wird fünfmal wiederholt, woraufhin das Produkt einer Wärmebehandlung in einer O2-Atmosphäre bei einer Temperatur von 700°C oder höher unterworfen wird. Es wird so die ferroelektrische Schicht (18) mit einer Dicke von 250 nm erhalten.
  • Dieses Produkt wird des weiteren durch Sputtern, CVD oder einen Vakuum-Abscheidungsprozeß mit einer Iridiumschicht (20) für die obere Elektrode beschichtet. Dann werden die unnötigen Teile durch Ätzen entfernt, damit die ferroelektrische Schicht (18) und die Iridiumschicht (20) nur auf dem Teil über der unteren Elektrode (16a) verbleibt, wie es in der 3B gezeigt ist. Dann wird durch eine Plasma-CVD eine Schutzschicht (40) aus Si3N4 oder SiO2 ausgebildet (siehe 3C).
  • In diesem Beispiel wird die Iridiumschicht (16) für die untere Elektrode (16a) und die Verdrahtung (16b) verwendet. Da der Schmelzpunkt des Iridiums höher liegt als der für Aluminium, gibt es kein Problem mit einem Schmelzen des Iridiums bei der Wärmebehandlung für das PZT nach dem Ausbilden der Iridiumschicht (16). Die Iridiumschicht (16) wird daher nicht nur für die untere Elektrode (16a) verwendet, sondern auch für die Verdrahtung (16b), wie es in der 1 gezeigt ist. Auch wenn das Iridium bei der Wärmebehandlung oxidiert, werden davon die Eigenschaften als Elektrode und Verdrahtung nicht beeinflußt, da das entstehende Iridiumoxid elektrisch leitend ist. Ein weiterer Vorteil ist, daß die Iridiumschicht (16) einen geringeren elektrischen Widerstand aufweist wie Polysilizium und anderes.
  • Wenn im Gegensatz dazu Aluminium (24) für die Verdrahtung verwendet wird, wie es in der 6 gezeigt ist, muß die Aluminiumschicht (24) ausgebildet werden, nachdem die PZT-Schicht ausgebildet wurde. Dadurch wird eine weitere Isolierschicht (22) erforderlich, und der Aufbau wird kompliziert.
  • Bei dem in der 1 gezeigten Aufbau werden die untere Elektrode (16a) und die Verdrahtung (16b) gleichzeitig ausgebildet, wodurch die Herstellung einfacher wird.
  • Ein anderer Vorteil ist, daß die Verwendung von Iridium für die untere Elektrode (16a) die dielektrischen Eigenschaften der ferroelektrischen Schicht (18) über der unteren Elektrode (16a) im Vergleich zu Elektroden aus Platin usw. verbessert.
  • Im obigen Beispiel wird als ferroelektrische Schicht (18) eine PZT-Schicht ausgebildet, es kann jedoch auch PLZT, BaTiO3 oder BiSr2Ta2O9 verwendet werden. Außerdem kann anstelle der ferroelektrischen Schicht (18) eine dielektrische Schicht mit einer großen Dielektrizitätskonstanten ausgebildet werden (wie eine dünne Schicht mit einer Perovskit-Struktur aus SrTiO3 und (Sr,Ba)TiO3 und hoher Dielektrizitätskonstanten).
  • Die Iridiumschicht (16), die im obigen Beispiel für die Verdrahtung (16) und die untere Elektrode (16a) verwendet wurde, kann durch eine Iridiumoxidschicht ersetzt werden. Für die Verdrahtung ist Iridiumoxid vorteilhaft, da es auf Silizium eine gute Adhäsion aufweist. Das Iridiumoxid kann durch einen reaktiven Sputterprozeß ausgebildet werden. Ein weiterer Vorteil ist, daß, da die Reaktivität zwischen Iridiumoxid und Silizium sehr klein ist, es kein Problem mit der Bildung von Silizid an der Grenzfläche α (siehe die 1) gibt, die der Drainzone (6) gegenüberliegt. Um dies sicherzustellen, wurden verschiedene Arten von Metall auf ein Siliziumsubstrat aufgebracht und mit Röntgenstrahlen analysiert. Die Ergebnisse sind in der Darstellung der 4 gezeigt. Die 4A zeigt das Ergebnis für Platin, die 4B das Ergebnis für Titan, bedeckt mit Platin, die 4C das Ergebnis für Iridium, die 4D das Ergebnis für Iridiumoxid, bedeckt mit Iridium, und die 4E das Ergebnis für Iridiumoxid, bedeckt mit Platin. Aus dem Vergleich zwischen 4A und 4C ergibt sich, daß Platin mit Silizium eine Verbindung bildet, daß jedoch Iridium mit Silizium keine Verbindung bildet.
  • Alternativ kann bei der Ausbildung des Iridiumoxids dieses auch unter einer Sauerstoffmangelbedingung als IrO2–x (0 < x < 2) ausgebildet werden. Auf diese Weise werden Oxide (wie Siliziumoxid), auch wenn sie an der Grenzfläche entstehen, reduziert (zu Silizium). Mit anderen Worten können damit unerwünschte Oxide, die sich an der Grenzfläche gebildet haben, beseitigt werden.
  • Im obigen Beispiel wurde zwar die gleichzeitige Ausbildung der Elektrode und der Verdrahtung beschrieben, es kann jedoch auch nur die Verdrahtung ausgebildet werden, wobei die gleichen Vorteile erhalten werden.
  • In der 5 ist ein Halbleiterbauelement gemäß der bevorzugten Ausführungsform der vorliegenden Erfindung gezeigt. In dieser Ausführungsform ist eine Verdrahtung (50) mit einer Iridiumoxidschicht (52) als Barriereschicht und einer Iridiumschicht (54) als Haupt-Leitungsschicht auf der Iridiumoxidschicht (52) ausgebildet. Durch das Ausbilden der Iridiumoxidschicht (52) als Barriereschicht wird die Adhäsion an Silizium verbessert. Bei dieser Ausführungsform ist der elektrische Widerstand im Vergleich zu dem Fall, daß die ganze Verdrahtung nur aus dem Iridiumoxid besteht, geringer, da die Haupt-Leitungsschicht aus der Iridiumschicht (54) besteht.
  • Die Iridiumoxidschicht (52) dieser Ausführungsform kann dadurch daran gehindert werden, Oxide zu bilden, daß diese Schicht als nicht-stöchiometrisches Oxid IrO2–x (0 < x < 2) unter der Bedingung von nicht ausreichendem Sauerstoff ausgebildet wird.
  • Bei dem genannten Halbleiterbauelement bestehen die Verdrahtungsteile aus Iridium und Iridiumoxid. Im Ergebnis wird die Verdrahtung weniger von hohen Temperaturen beeinflußt, und an der Grenzfläche zum Silizium werden keine isolierenden Substanzen erzeugt.
  • Vorzugsweise wird das Iridiumoxid unter der Bedingung von nicht ausreichendem Sauerstoff erzeugt. Es wird dadurch verhindert, daß an der Grenzfläche zum Silizium Oxide entstehen.
  • Im wesentlichen besteht der Verdrahtungsabschnitt aus einer Barriereschicht und der Haupt-Leitungsschicht, wobei die Barriereschicht aus Iridiumoxid besteht. Die Barriereschicht weist dann eine gute Barrierefunktion und eine gute Adhäsion zu Silizium auf.

Claims (5)

  1. Halbleiterbauelement mit einem Halbleitersubstrat (2), das eine Halbleiterelementzone (6) aufweist; einer Isolierschicht (12) auf dem Halbleitersubstrat, die eine Öffnung (14) zum Freilegen eines Teils der Halbleiterelementzone aufweist; und mit einem Verdrahtungsabschnitt (16a, 16b; 50) auf der Isolierschicht, der sowohl eine Barriereschicht (52) als auch eine Haupt-Leitungsschicht (54) auf und in direktem elektrischen Kontakt mit der Barriereschicht aufweist, wobei die Barriereschicht den Teil der Halbleiterelementzone (6) des Halbleitersubstrats (2) überdeckt und damit in direktem elektrischen Kontakt steht; dadurch gekennzeichnet, daß das Halbleitersubstrat (2) aus Silizium, die Barriereschicht (52) aus Iridiumoxid und die Haupt-Leitungsschicht (54) aus Iridium ist.
  2. Halbleiterbauelement nach Anspruch 1, wobei das Iridiumoxid eine nicht-stöchiometrische Zusammensetzung IrO2–x mit 0 < x < 2 aufweist.
  3. Halbleiterbauelement nach Anspruch 1 oder 2, ferner mit einer unteren Elektrode (16a) auf der Isolierschicht (12); und einer dielektrischen Schicht (18) aus ferroelektrischem oder stark dielektrischem Material auf der unteren Elektrode, wobei die untere Elektrode integraler Bestandteil des Verdrahtungsabschnitts (16a, 16b) ist.
  4. Halbleiterbauelement nach Anspruch 3, ferner mit einer oberen Elektrode (20) auf der dielektrischen Schicht (18).
  5. Halbleiterbauelement nach Anspruch 4, wobei die obere Elektrode (20) Iridium oder Iridiumoxid aufweist.
DE69630556T 1995-04-28 1996-04-25 Halbleiteranordnung und Verdrahtungsverfahren Expired - Fee Related DE69630556T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP10558995A JP3526651B2 (ja) 1995-04-28 1995-04-28 半導体装置および配線方法
JP10558995 1995-04-28

Publications (2)

Publication Number Publication Date
DE69630556D1 DE69630556D1 (de) 2003-12-11
DE69630556T2 true DE69630556T2 (de) 2004-09-23

Family

ID=14411693

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69630556T Expired - Fee Related DE69630556T2 (de) 1995-04-28 1996-04-25 Halbleiteranordnung und Verdrahtungsverfahren

Country Status (5)

Country Link
US (1) US5841160A (de)
EP (1) EP0740342B1 (de)
JP (1) JP3526651B2 (de)
KR (2) KR100468114B1 (de)
DE (1) DE69630556T2 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6040616A (en) * 1995-06-06 2000-03-21 Lucent Technologies Inc. Device and method of forming a metal to metal capacitor within an integrated circuit
JP3299909B2 (ja) * 1997-02-25 2002-07-08 シャープ株式会社 酸化物導電体を用いた多層構造電極
JP3201468B2 (ja) * 1997-05-26 2001-08-20 日本電気株式会社 容量素子及びその製造方法
JP3028080B2 (ja) * 1997-06-18 2000-04-04 日本電気株式会社 半導体装置の構造およびその製造方法
EP0893832A3 (de) 1997-07-24 1999-11-03 Matsushita Electronics Corporation Halbleiteranordnung, die eine Kapazität enthält und Verfahren zur Herstellung
US6069398A (en) * 1997-08-01 2000-05-30 Advanced Micro Devices, Inc. Thin film resistor and fabrication method thereof
JPH11330378A (ja) * 1998-05-19 1999-11-30 Murata Mfg Co Ltd 半導体装置
JP3114710B2 (ja) * 1998-11-30 2000-12-04 日本電気株式会社 強誘電体メモリ及びその製造方法
JP3323847B2 (ja) 1999-02-22 2002-09-09 キヤノン株式会社 電子放出素子、電子源および画像形成装置の製造方法
US6900487B2 (en) * 2001-06-29 2005-05-31 Oki Electric Industry Co., Ltd. Wiring layer structure for ferroelectric capacitor
US6885570B2 (en) * 2001-11-09 2005-04-26 Interuniversitair Microelektronica Centrum vzw (IMEC vzw) Simplified bottom electrode-barrier structure for making a ferroelectric capacitor stacked on a contact plug
KR100449247B1 (ko) * 2001-12-26 2004-09-18 주식회사 하이닉스반도체 반도체 커패시터의 Ｉｒ／Ｉｒ02 전극 제조방법
US7361100B1 (en) 2006-12-20 2008-04-22 Karsten Manufacturing Corporation Metal composite golf club head

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5441870B2 (de) * 1972-11-22 1979-12-11
US4026742A (en) * 1972-11-22 1977-05-31 Katsuhiro Fujino Plasma etching process for making a microcircuit device
JPS5441870A (en) * 1977-09-02 1979-04-03 Sumitomo Chem Co Ltd Benzazole derivative, its preparation and bactricidal agent for agriculture and floriculture containing it as effective ingredient
JP2558351B2 (ja) * 1989-06-29 1996-11-27 沖電気工業株式会社 アクティブマトリクス表示パネル
JPH0712074B2 (ja) * 1990-03-01 1995-02-08 日本電気株式会社 薄膜コンデンサ及びその製造方法
JPH0687493B2 (ja) * 1990-03-07 1994-11-02 日本電気株式会社 薄膜コンデンサ
US5191510A (en) * 1992-04-29 1993-03-02 Ramtron International Corporation Use of palladium as an adhesion layer and as an electrode in ferroelectric memory devices
US5254217A (en) * 1992-07-27 1993-10-19 Motorola, Inc. Method for fabricating a semiconductor device having a conductive metal oxide
JPH0783061B2 (ja) * 1993-01-05 1995-09-06 日本電気株式会社 半導体装置
US5407855A (en) * 1993-06-07 1995-04-18 Motorola, Inc. Process for forming a semiconductor device having a reducing/oxidizing conductive material
US5555486A (en) * 1994-12-29 1996-09-10 North Carolina State University Hybrid metal/metal oxide electrodes for ferroelectric capacitors

Also Published As

Publication number Publication date
KR960039156A (ko) 1996-11-21
EP0740342B1 (de) 2003-11-05
US5841160A (en) 1998-11-24
EP0740342A3 (de) 1997-10-29
KR100468114B1 (ko) 2005-05-19
EP0740342A2 (de) 1996-10-30
JP3526651B2 (ja) 2004-05-17
DE69630556D1 (de) 2003-12-11
JPH08306722A (ja) 1996-11-22
KR100525133B1 (ko) 2005-11-01

Similar Documents

Publication Publication Date Title
DE69525827T2 (de) Kondensator für integrierte Schaltung und Verfahren zu seiner Herstellung
DE3311635C2 (de)
DE19630310C2 (de) Halbleitervorrichtung mit einem Kondensator und Verfahren zu deren Herstellung
DE69508737T2 (de) Halbleiteranordnung mit einem ferroelektrischen speicherbaustein, dessen bodenelenelektrode eine sauerstoff-barriere enthält
DE3850624T2 (de) Verfahren zum Herstellen von Halbleiterkontakten.
DE69630556T2 (de) Halbleiteranordnung und Verdrahtungsverfahren
DE3132905C2 (de)
DE69333864T2 (de) Herstellungsverfahren für Halbleiterbauelement mit Kondensator
DE2817258A1 (de) Verfahren zur herstellung einer isolierschicht-feldeffekttransistorstruktur
DE10235793B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung (MOS-Transistor)
DE2922016A1 (de) Vlsi-schaltungen
DE3038773C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltungsanordnung mit MOS-Transistoren und mit spannungsunabhängigen Kondensatoren
DE2911484C2 (de) Metall-Isolator-Halbleiterbauelement
DE69836947T2 (de) Verbindung zwischen MOS-Transistor und Kapazität
DE19712540C1 (de) Herstellverfahren für eine Kondensatorelektrode aus einem Platinmetall
DE19636054A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE69810422T2 (de) Ferroelektrisches Bauelement für integrierte Halbleiterschaltung und Verfahren zur Herstellung
DE60036520T2 (de) Herstellungsverfahren für ein einen feldeffekttransistor beinhaltendes halbleiterbauteil
DE19946999B4 (de) Verfahren zur Herstellung ferroelektrischer Speichereinrichtungen
DE69017803T2 (de) Verfahren zur Herstellung einer Halbleiterspeicheranordnung.
DE19825266B4 (de) Verfahren zur Herstellung eines Kondensators für eine Halbleitereinrichtung
DE19726308A1 (de) Verfahren zur Bildung einer Polycidschicht bei einem Halbleiterbauelement sowie das Halbleiterbauelement
DE1589866A1 (de) Halbleiterbauelement mit einem Schutzueberzug und Verfahren zu seiner Herstellung
DE19902769A1 (de) Keramisches, passives Bauelement
DE3807788C2 (de) Verfahren zum Herstellen eines Halbleiterbauelements

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee