DE69836947T2 - Verbindung zwischen MOS-Transistor und Kapazität - Google Patents

Verbindung zwischen MOS-Transistor und Kapazität Download PDF

Info

Publication number
DE69836947T2
DE69836947T2 DE69836947T DE69836947T DE69836947T2 DE 69836947 T2 DE69836947 T2 DE 69836947T2 DE 69836947 T DE69836947 T DE 69836947T DE 69836947 T DE69836947 T DE 69836947T DE 69836947 T2 DE69836947 T2 DE 69836947T2
Authority
DE
Germany
Prior art keywords
layer
semiconductor device
insulating layer
capacitor element
titanium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69836947T
Other languages
English (en)
Other versions
DE69836947D1 (de
Inventor
Yoshihisa Suita-shi Nagano
Yasuhiro Otsu-shi Uemoto
Yuji Uji-shi Judai
Masamichi Otsu-shi Azuma
Eiji Ibaraki-shi Fujii
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Application granted granted Critical
Publication of DE69836947D1 publication Critical patent/DE69836947D1/de
Publication of DE69836947T2 publication Critical patent/DE69836947T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

  • HINTERGRUND DER ERFINDUNG
  • 1. GEBIET DER ERFINDUNG
  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer Halbleitervorrichtung mit einer MOS-Halbleitervorrichtung und einem Kondensatorelement, das eine Kondensatorschicht aus einem stark dielektrischen Werkstoff mit einem ferroelektrischen Werkstoff enthält.
  • 2. BESCHREIBUNG DES STANDES DER TECHNIK
  • EP 503 078 offenbart ein Verfahren des Standes der Technik zur Bildung einer Verbindung zwischen einem MOS-Transistor und einem Kondensator.
  • Eine herkömmliche Halbleitervorrichtung 1000 und ein Verfahren zur Herstellung derselben werden jetzt beschrieben.
  • 5 ist eine Querschnittansicht zur Veranschaulichung der Halbleitervorrichtung 1000.
  • Wie aus 5 hervorgeht, ist ein CMOS-Transistor 5 auf einem Siliciumsubstrat 1 gebildet. Der CMOS-Tranisistor 5 umfasst Source- und Drain-Bereiche 2 und 3, eine Gate-Isolierschicht 44 und ein Gate 4. Die Source- und Drain-Bereiche 2 und 3 und das Gate 4 sind jeweils aus Silicium gebildet. Eine erste Isolierschicht 7 ist über einer Oxidschicht 6 (die auf dem Siliciumsubstrat 1 gebildet ist) und dem CMOS-Transistor 5 gebildet. Die erste Isolierschicht 7 hat eine Schichtstruktur, die eine Siliciumoxidschicht und eine Siliciumnitridschicht umfasst.
  • An einem festgelegten Ort auf der ersten Isolierschicht 7 ist ein Kondensatorelement 11 ausgebildet. Das Kondensatorelement 11 umfasst eine untere Elektrode 8 und eine obere Elektrode 9, die jeweils aus einer Platinschicht gebildet sind, und eine Kondensatorschicht 10, die aus einem isolierenden Metalloxid gebildet und zwischen der unteren Elektrode 8 und der oberen Elektrode 9 angeordnet ist. Als Werkstoff für die untere Elektrode 8 und die obere Elektrode 9 wird Platin benutzt, da Platin selbst während einer Wärmebehandlung nicht mit dem in der Kondensatorschicht 10 enthaltenden Metalloxid reagiert und eine ausgezeichnete Wärmebeständigkeit besitzt.
  • Über der ersten Isolierschicht 7 und dem Kondensatorelement 11 ist eine zweite Isolierschicht 12 geschaffen, die aus einer Siliciumoxidschicht gebildet ist. Es sind Kontaktlöcher 13 durch die zweite Isolierschicht 12 hindurch zur unteren Elektrode 8 und zur oberen Elektrode 9 geschaffen. Außerdem sind Kontaktlöcher 14 durch die erste Isolierschicht 7 und die zweite Isolierschicht 12 hindurch zu den Source- und Drain-Bereichen 2 und 3 geschaffen. Ein weiteres Kontaktloch ist, obwohl in der Zeichnung nicht gezeigt, so beschaffen, dass es das Gate 4 erreicht.
  • Der CMOS-Transistor 5 und das Kondensatorelement 11 sind durch eine Zwischenverbindungsschicht 15 miteinander verbunden. Die Zwischenverbindungsschicht 15 ist eine mehrschichtige Struktur, die eine Titanschicht, eine Titannitridschicht, eine Aluminiumschicht und eine weitere Titannitridschicht in dieser Reihenfolge beginnend bei dem Siliciumsubstrat 1 umfasst. In der Zwischenverbindungsschicht 15 ist die Titanschicht dem Siliciumsubstrat 1 oder dem CMOS-Transistor 5 am nächsten vorgesehen, um zu ermöglichen, dass Titan in Oberflächen der Source- und Drain-Bereiche 2 und 3 und des Gates 4 des CMOS-Transistors 5 diffundiert, wodurch an den Oberflächen ein Silicid mit einem niedrigen elektrischen Widerstand gebildet wird.
  • Als Nächstes wird ein Verfahren zur Herstellung der herkömmlichen Halbleitervorrichtung 1000 beschrieben.
  • 6A bis 6E veranschaulichen jeweils einen Prozessschritt zur Herstellung der herkömmlichen Halbleitervorrichtung 1000.
  • Zuerst wird, wie in 6A veranschaulicht ist, der CMOS-Transistor 5 einschließlich der Source- und Drain-Bereiche 2 und 3 und des Gates 4, die jeweils aus Silicium gebildet werden, auf dem Siliciumsubstrat 1 gebildet. Das Gate 4 wird konkret über der Gate-Isolierschicht 44 geschaffen. Als Nächstes wird, wie in 6B veranschaulicht ist, die erste Isolierschicht 7 über dem CMOS-Transistor 5 und der Oxidschicht 6, die auf dem Siliciumsubstrat gebildet ist, gebildet. Eine erste Platinschicht 8a, eine ferroelektrische Schicht 10a und eine zweite Platinschicht 9a werden in dieser Reihenfolge auf der ersten Isolierschicht 7 gebildet. Dann werden die erste Platinschicht 8a, die ferroelektrische Schicht 10a und die zweite Platinschicht 9a selektiv geätzt, um das Kondensatorelement 11 zu schaffen, das die untere Elektrode 8, die Kondensatorschicht 10 und die obere Elektrode 9 aufweist, wie in 6C gezeigt ist.
  • Als Nächstes wird, wie in 6D veranschaulicht ist, die zweite Isolierschicht 12 gebildet, um die erste Isolierschicht 7 und das Kondensatorelement 11 abzudecken, und es werden die Kontaktlöcher 13 durch die zweite Isolierschicht 12 hindurch zur unteren Elektrode 8 und zur oberen Elektrode 9 gebildet. Außerdem werden die Kontaktlöcher 14 durch die zweite Isolierschicht 12 und die erste Isolierschicht 7 hindurch zu den Source- und Drain-Bereichen 2 und 3 des CMOS-Transistors 5 gebildet. Obwohl dies in der Zeichnung nicht gezeigt ist, wird ein weiteres Kontaktloch geschaffen, welches das Gate 4 erreicht.
  • Schließlich werden, wie in 6E veranschaulicht ist, um den CMOS-Transistor 5, das Kondensatorelement 11 und weitere (nicht gezeigte) Halbleiterelemente elektrisch miteinander zu verbinden, eine Titanschicht, eine Titannitridschicht, eine Aluminiumschicht und eine weitere Titannitridschicht in dieser Reihenfolge über dem gesamten Substrat gebildet, und diese vierschichtige Struktur wird dann selektiv geätzt, um die Zwischenverbindungsschicht 15 zu bilden. Die Zwischenverbindungsschicht 15 ist, obwohl dies in der Zeichnung nicht gezeigt ist, außerdem mit dem Gate 4 verbunden. Nachfolgende Prozesse werden nach einem üblichen Verfahren zur Fertigstellung der Halbleitervorrichtung 1000 ausgeführt.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Das Verfahren der Erfindung ist im Anspruch 1 definiert.
  • Eine mittels des Verfahrens der Erfindung erhaltene Halbleitervorrichtung umfasst: ein Siliciumsubstrat; eine MOS-Halbleitervorrichtung, die auf dem Siliciumsubstrat geschaffen ist, wobei die MOS-Halbleitervorrichtung einen Titansilicid-Bereich an ihrer äußersten Oberfläche aufweist; eine erste Isolierschicht, welche die MOS-Halbleitervorrichtung abdeckt; ein auf der ersten Isolierschicht geschaffenes Kondensatorelement, das eine untere Elektrode, eine obere Elektrode, die aus Platin hergestellt sind, und eine Kondensatorschicht, die zwischen die untere Elektrode und die obere Elektrode eingefügt ist, umfasst, wobei die Kondensatorschicht einen ferroelektrischen Werkstoff enthält; eine zweite Isolierschicht, welche die erste Isolierschicht und das Kondensatorelement abdeckt; ein Kontaktloch, das in der ersten Isolierschicht und der zweiten Isolierschicht über der MOS-Halbleitervorrichtung und dem Kondensatorelement geschaffen ist; und eine Zwischenverbindungsschicht, die auf der zweiten Isolierschicht geschaffen ist, um die MOS-Halbleitervorrichtung und das Kondensatorelement elektrisch miteinander zu verbinden, wobei der unterste Abschnitt der Zwischenverbindungsschicht einen von Titan verschiedenen leitfähigen Werkstoff enthält.
  • Die Zwischenverbindungsschicht kann eine der folgenden mehrschichtigen Strukturen umfassen: eine mehrschichtige Struktur mit einer Titannitridschicht, einer Aluminiumschicht und einer Titannitridschicht in dieser Reihenfolge beginnend bei dem Siliciumsubstrat; eine mehrschichtige Struktur mit einer Woframnitridschicht, einer Aluminiumschicht und einer Titannitridschicht in dieser Reihenfolge beginnend bei dem Siliciumsubstrat; eine mehrschichtige Struktur mit einer Tantalnitridschicht, einer Aluminiumschicht und einer Titannitridschicht in dieser Reihenfolge beginnend bei dem Siliciumsubstrat.
  • Folglich ermöglicht die hier beschriebene Erfindung den Vorteil der Schaffung einer Halbleitervorrichtung, bei welcher ein MOS-Halbleiterelement und ein Kondensatorelement unter Verwendung einer Zwischenverbindungsschicht, ohne Titan im untersten Abschnitt der Zwischenverbindungsschicht vorzusehen, so elektrisch miteinander verbunden sind, dass der elektrische Widerstand dazwischen klein ist, wodurch eine Verschlechterung der Kennwerte des Kondensatorelements vermieden wird.
  • Dies und weitere Vorteile der vorliegenden Erfindung werden dem Fachmann beim Lesen und Begreifen der folgenden ausführlichen Beschreibung mit Bezug auf die beigefügten Figuren klar.
  • KURZBESCHREIBUNG DER ZEICHNUNG
  • 1 ist eine Querschnittansicht, die eine mittels des Verfahrens der Erfindung erhaltene Halbleitervorrichtung veranschaulicht;
  • 2 ist ein Schaubild, das die Durchschlagspannung einer herkömmlichen Halbleitervorrichtung und jene der mittels des Verfahrens der vorliegenden Erfindung erhaltenen Halbleitervorrichtung zeigt;
  • 3 ist ein Schaubild, das die Datenhaltezeit der herkömmlichen Halbleitervorrichtung und jene der mittels des Verfahrens der vorliegenden Erfindung erhaltenen Halbleitervorrichtung zeigt;
  • 4A bis 4E veranschaulichen Prozessschritte zur Herstellung der Halbleitervorrichtung gemäß dem Beispiel der vorliegenden Erfindung;
  • 5 ist eine Querschnittansicht zur Veranschaulichung der herkömmlichen Halbleitervorrichtung; und
  • 6A bis 6E veranschaulichen Prozessschritte zur Herstellung der herkömmlichen Halbleitervorrichtung.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Bei der zuvor erwähnten herkömmlichen Halbleitervorrichtung 1000 ist die obere Elektrode 9 aus einer Platinschicht gewöhnlich durch Zerstäuben gebildet, wodurch die obere Elektrode eine säulenförmige Kristallstruktur aufweist. Nachdem die Zwischenverbindungsschicht 15 gebildet worden ist, wird die Halbleitervorrichtung 1000 typisch einer Wärmebehandlung unterzogen, um die Kenndaten des Kondensatorelements 11 zu verbessern und um einen guten Kontaktübergangs widerstand zwischen dem CMOS-Transistor 5 und der Zwischenverbindungsschicht 15 zu erzielen.
  • Die Erfinder der vorliegenden Erfindung haben jedoch festgestellt, dass bei einer solchen Vorgehensweise aufgrund der Wärmebehandlung Titan in der Zwischenverbindungsschicht 15 dazu tendiert, über Korngrenzen der säulenförmigen Kristallstruktur der Platinschicht hinweg in die Kondensatorschicht 10 zu diffundieren, wodurch es mit der Kondensatorschicht 10 reagiert. Dies verschlechtert die Kenndaten des Kondensatorelements 11.
  • Die vorliegende Erfindung ist zu Stande gebracht worden, um den oben erwähnten Nachteil zu überwinden, was durch die betreffenden Erfinder im Rahmen der Erfindung, die auf dem Stand der Technik beruht, nochmals bestätigt wurde.
  • Ein Beispiel für die vorliegende Erfindung wird nun mit Bezug auf 1 bis 4E beschrieben.
  • 1 ist eine Querschnittansicht, die eine mittels des Verfahrens der vorliegenden Erfindung erhaltene Halbleitervorrichtung 100 veranschaulicht.
  • Wie aus 1 hervorgeht, ist der CMOS-Transistor 5 auf dem Siliciumsubstrat 1 gebildet. Der CMOS-Transistor 5 umfasst die Source- und Drain-Bereiche 2 und 3, die Gate-Isolierschicht 44 und das Gate 4. Anders als bei dem CMOS-Transistor 5 der herkömmlichen Halbleitervorrichtung 1000 sind auf eine sich selbst ausrichtende Weise Titansilicid-Bereiche 2a und 3a mit einem niedrigen elektrischen Widerstand an Oberflächen des Source-Bereichs 2 bzw. des Drain-Bereichs 3 gebildet. Ein weiterer Silicid-Bereich kann an einer Oberfläche des Gates 4 gebildet sein.
  • Die erste Isolierschicht 7 ist über der Oxidschicht 6, die auf dem Siliciumsubstrat 1 gebildet ist, und dem CMOS-Transistor 5 gebildet. Die erste Isolierschicht 7 hat eine Schichtstruktur, die eine Siliciumoxidschicht und eine Siliciumnitridschicht umfasst. An einem festgelegten Ort auf der ersten Isolierschicht 7 ist das Kondensatorelement 11 ausgebildet. Das Kondensatorelement 11 umfasst die untere Elektrode 8, die obere Elektrode 9 und die Kondensatorschicht 10, die aus einem isolierenden Metalloxid gebildet und zwischen der unteren Elektrode 8 und der oberen Elektrode 9 angeordnet ist. Vorzugsweise sind die untere Elektrode 8 und die obere Elektrode 9 aus einer Platinschicht gebildet, da Platin selbst während einer Wärmebehandlung nicht mit dem in der Kondensatorschicht 10 enthaltenen Metalloxid reagiert und eine ausgezeichnete Wärmebeständigkeit besitzt.
  • Als ferroelektrischer Werkstoff der Kondensatorschicht 10 kann beispielsweise ein isolierendes Metalloxid mit einer wismutschichtartigen Perowskitstruktur verwendet werden. Während üblicherweise Bleizirconattitanat, Bariumtitanat oder dergleichen als ferroelekrischer Werkstoff verwendet wird, ist der oben erwähnte ferroelektrische Werkstoff mit der wismutschichtartigen Perowskitstruktur den anderen im Hinblick auf das Ladungshaltevermögen und das Polarisationsumkehrvermögen weit überlegen. Folglich ist es möglich, unter Verwendung eines solchen ferroelektrischen Werkstoffs eine hochleistungsfähige Speichervorrichtung herzustellen.
  • Die zweite Isolierschicht 12, aus einer Siliciumoxidschicht gebildet, ist über der ersten Isolierschicht 7 und dem Kondensatorelement 11 geschaffen. Die Kontaktlöcher 13 sind durch die zweite Isolierschicht 12 hindurch zur unteren Elektrode 8 und zur oberen Elektrode 9 geschaffen. Die Kontaktlöcher 14 sind durch die erste Isolierschicht 7 und die zweite Isolierschicht 12 hindurch zu den Source- und Drain-Bereichen 2 und 3 geschaffen.
  • Der CMOS-Transistor 5 und das Kondensatorelement 11 sind durch eine Zwischenverbindungsschicht 25 miteinander verbunden. Die Zwischenverbindungsschicht 25 ist eine mehrschichtige Struktur, die eine Titannitridschicht, eine Aluminiumschicht und eine weitere Titannitridschicht in dieser Reihenfolge beginnend bei dem Siliciumsubstrat 1 umfasst.
  • Da die äußersten Oberflächen der Source- und Drain-Bereiche 2 und 3 des CMOS-Transistors 5 aus einem Silicid gebildet sind, ist, ohne Titan im untersten Abschnitt der Zwischenverbindungsschicht 25 zu verwenden, für einen guten elektrischen Kontakt zwischen der Zwischenverbindungsschicht 25 und dem CMOS-Transistor 5 gesorgt. Nach Stand der Technik ist es erforderlich, eine Titanschicht im untersten Teil der Zwischenverbindungsschicht 15 vorzusehen, um zu ermöglichen, dass Titan in Silicium diffundiert, um einen Silicid-Bereich zu schaffen. Im Gegensatz dazu ist es bei der oben erwähnten Halbleitervorrichtung 100 der vorliegenden Erfindung nicht erforderlich, für einen solchen Zweck Titan im untersten Teil der Zwischenverbindung 25 vorzusehen. Dies ist insofern vorteilhaft, als es möglich ist, eine Verschlechterung der Kenndaten der Kondensatorschicht 10, die andernfalls durch eine Titandiffusion durch die obere Elektrode 9 hindurch in die Kondensatorschicht 10 hervorgerufen wird, zu vermeiden.
  • Außerdem können die Silicid-Bereiche 2a und 3a stabil in der vorgesehenen Konfiguration erhalten werden, da kein Diffusionsprozess beteiligt ist.
  • 2 ist ein Schaubild, das die Durchschlagspannung der herkömmlichen Halbleitervorrichtung 1000 und jene der mittels des Verfahrens der vorliegenden Erfindung erhaltenen Halbleitervorrichtung 100 zeigt. Wie aus 2 offensichtlich ist, verbessert die vorliegende Erfindung die Durchschlagspannung der Halbleitervorrichtung von ungefähr 20 V auf ungefähr 40 V (Verbesserung auf ungefähr das Zweifache).
  • 3 ist ein Schaubild, das die Datenhaltezeit der herkömmlichen Halbleitervorrichtung 1000 und jene der mittels des Verfahrens der vorliegenden Erfindung erhaltenen Halbleitervorrichtung 100 zeigt. Wie aus 3 offensichtlich ist, verbessert die vorliegende Erfindung die Datenhaltezeit der Halbleitervorrichtung von ungefähr einem Jahr auf ungefähr zehn Jahre (Verbesserung auf ungefähr das Zehnfache).
  • Nun wird ein Verfahren zur Herstellung der Halbleitervorrichtung 100, die durch das Verfahren der vorliegenden Erfindung erhalten wird, beschrieben.
  • 4A bis 4E veranschaulichen jeweils einen Prozessschritt zur Herstellung der Halbleitervorrichtung 100.
  • Zuerst wird, wie in 4A gezeigt ist, der CMOS-Transistor 5 auf dem Siliciumsubstrat 1 gebildet. Der CMOS-Transistor 5 umfasst die Source- und Drain-Bereiche 2 und 3 und das Gate 4, deren jeweils äußerste Oberflächen Silicium sind. Das Gate 4 wird konkret auf der das Gate isolierenden Schicht 44, beispielsweise einer Siliciumoxidschicht, gebildet. Dann werden die Titansilicid-Bereiche 2a und 3a mit einem niedrigen elektrischen Widerstand in einer sich selbst ausrichtenden Weise auf Oberflächen des Source-Bereichs 2 bzw. Drain-Bereichs 3 gebildet. Die Silicid-Bereiche 2a und 3a haben jeweils eine Dicke, die typisch im Bereich von ungefähr 40 nm bis ungefähr 80 nm, beispielsweise ungefähr 50 nm ist.
  • Als Nächstes wird, wie in 4B veranschaulicht ist, die erste Isolierschicht 7 über dem CMOS-Transistor 5 und der Oxidschicht 6, die auf dem Siliciumsubstrat 1 gebildet ist, gebildet. Die erste Platinschicht 8a, die ferroelektrische Schicht 10a und die zweite Platinschicht 9a werden in dieser Reihenfolge auf der ersten Isolierschicht 7 gebildet. Dann werden die erste Platinschicht 8a, die ferroelektrische Schicht 10a und die zweite Platinschicht 9a selektiv geätzt, um das Kondensatorelement 11 zu schaffen, das die untere Elektrode 8, die Kondensatorschicht 10 und die obere Elektrode 9 umfasst, wie in 4C gezeigt ist.
  • Als Nächstes wird, wie in 4D gezeigt ist, die zweite Isolierschicht 12 gebildet, um die erste Isolierschicht 7 und das Kondensatorelement 11 abzudecken. Dann werden die Kontaktlöcher 13 durch die zweite Isolierschicht 12 hindurch zur unteren Elektrode 8 und zur oberen Elektrode 9 gebildet. Außerdem werden die Kontaktlöcher 14 durch die zweite Isolierschicht 12 und die erste Isolierschicht 7 hindurch zu den Source- und Drain-Bereichen 2 und 3 des CMOS-Transistors gebildet.
  • Schließlich werden, wie in 4E veranschaulicht ist, um den CMOS-Transistor 5, das Kondensatorelement 11 und weitere (nicht gezeigte) Halbleiterelemente elektrisch miteinander zu verbinden, über dem gesamten Substrat eine Titannitridschicht, eine Aluminiumschicht und eine weitere Titannitridschicht in dieser Reihenfolge beginnend bei dem Siliciumsubstrat 1 gebildet, und diese dreischichtige Struktur wird dann selektiv geätzt, um die Zwischenverbindungsschicht 25 zu bilden. Nachfolgende Prozesse werden nach einem üblichen Verfahren zur Fertigstellung der Halbleitervorrichtung 100 ausgeführt.
  • Die Zwischenverbindungsschicht 25 kann, obwohl dies in der Zeichnung nicht gezeigt ist, so beschaffen sein, dass sie beispielsweise über ein weiteres Kontaktloch außerdem mit dem Gate 4 verbunden ist.
  • Die Zwischenverbindungsschicht 25 kann sein: eine mehrschichtige Struktur mit einer Wolframnitridschicht, einer Aluminiumschicht und einer Titannitridschicht in dieser Reihenfolge beginnend bei dem Siliciumsubstrat 1; eine mehrschichtige Struktur mit einer Tantalnitridschicht, einer Aluminiumschicht und einer Titannitridschicht in dieser Reihenfolge beginnend bei dem Siliciumsubstrat 1 oder eine mehrschichtige Struktur mit einer Wolframnitridschicht, einer Aluminiumschicht und einer Titannitridschicht in dieser Reihenfolge beginnend bei dem Siliciumsubstrat 1.
  • Außerdem kann, wie zuvor erwähnt, ein weiterer Silicid-Bereich an der Oberfläche des Gates 4 ausgebildet werden.
  • Die untere Elektrode 8 des Kondensatorelements 11 kann aus einem anderen Werkstoff oder unter Verwendung einer anderen Schichtstruktur gebildet werden. Außerdem kann die untere Elektrode 8, beispielsweise die obere Elektrode 9, Iridiumoxid enthalten. Eine Iridiumschicht kann in dieser Elektrode 8 enthalten sein.
  • Um die entsprechenden Schichten in der oben erwähnten Struktur der Halbleitervorrichtung 100 zu bilden oder um ein Ätzen auszuführen, kann ein geeignetes Verfahren, das im Fach bekannt ist, benutzt werden.
  • Obwohl in dem obigen Beispiel eine Halbleitervorrichtung beschrieben worden ist, die einen CMOS-Transistor enthält, ist einsichtig, dass alternativ ein üblicher MOS-Transistor verwendet werden kann.
  • Wie oben beschrieben ist, wird bei der Halbleitervorrichtung, die mittels des Verfahrens der vorliegenden Erfindung erhalten wird, kein Titan im untersten Abschnitt der Zwischenverbindungsschicht verwendet, wodurch es möglich ist, eine Verschlechterung der Kenndaten der Kondensatorschicht, die andernfalls durch eine Titandiffusion in die Kondensatorschicht hervorgerufen wird, zu vermeiden. Folglich ist es möglich, eine Halbleitervorrichtung mit einem Kondensatorelement zu erhalten, die ausgezeichnete Kenndaten besitzt.

Claims (2)

  1. Verfahren für die Herstellung einer Halbleitervorrichtung, das nacheinander die folgenden Schritte umfasst: B ilden einer MOS-Halbleitervorrichtung (5) auf einem Siliciumsubstrat (1), wobei die MOS-Halbleitervorrichtung (5) an ihrer äußersten Oberfläche einen Titansilicid-Bereich (2a, 3a) besitzt; nach dem Bilden des Titansilicid-Bereichs (2a, 3a) Bilden einer ersten Isolierschicht (7), die die MOS-Halbleitervorrichtung (5) abdeckt; Bilden eines Kondensatorelements (11) auf der ersten Isolierschicht (7), wobei das Kondensatorelement (11) eine untere Elektrode (8), eine aus einer Platinschicht gebildete obere Elektrode (9) und eine Kondensatorschicht (10), die zwischen die untere Elektrode (8) und die obere Elektrode (9) eingefügt ist, umfasst, wobei die Kondensatorschicht (10) einen ferroelektrischen Werkstoff enthält; Bilden einer zweiten Isolierschicht (12), die die erste Isolierschicht (7) und das Kondensatorelement (5) abdeckt; Bilden von Kontaktlöchern (13, 14) durch die erste Isolierschicht (7) und die zweite Isolierschicht (12) über die MOS-Halbleitervorrichtung (5) und das Kondensatorelement (11); und Bilden einer Zwischenverbindung (25) auf der zweiten Isolierschicht (12), um die MOS-Halbleitervorrichtung (5) und die obere Elektrode des Kondensatorelements (11) miteinander zu verbinden, wobei die untere Schicht der Zwischenverbindung (25) aus einem von Titan verschiedenen, leitenden Werkstoff hergestellt ist.
  2. Verfahren nach Anspruch 1, bei dem die Zwischenverbindungsschicht (25) eine mehrlagige Struktur mit einer Titannitridschicht, einer Aluminiumschicht und einer Titannitridschicht in dieser Reihenfolge beginnend bei dem Siliciumsubstrat; und/oder eine mehrlagige Struktur mit einer Wolframnitridschicht, einer Aluminiumschicht und einer Titannitridschicht in dieser Reihenfolge beginnend bei dem Siliciumsubstrat; und/oder eine mehrlagige Struktur mit einer Tantalnitridschicht, einer Aluminiumschicht und einer Titannitridschicht in dieser Reihenfolge beginnend bei dem Siliciumsubstrat umfasst.
DE69836947T 1997-11-13 1998-11-11 Verbindung zwischen MOS-Transistor und Kapazität Expired - Lifetime DE69836947T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP31174597 1997-11-13
JP31174597A JP3165093B2 (ja) 1997-11-13 1997-11-13 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
DE69836947D1 DE69836947D1 (de) 2007-03-15
DE69836947T2 true DE69836947T2 (de) 2007-05-24

Family

ID=18020976

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69836947T Expired - Lifetime DE69836947T2 (de) 1997-11-13 1998-11-11 Verbindung zwischen MOS-Transistor und Kapazität

Country Status (7)

Country Link
US (2) US20020000589A1 (de)
EP (1) EP0917204B1 (de)
JP (1) JP3165093B2 (de)
KR (1) KR100392155B1 (de)
CN (1) CN1187829C (de)
DE (1) DE69836947T2 (de)
TW (1) TW434883B (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6174735B1 (en) * 1998-10-23 2001-01-16 Ramtron International Corporation Method of manufacturing ferroelectric memory device useful for preventing hydrogen line degradation
JP2001135798A (ja) 1999-11-10 2001-05-18 Nec Corp 強誘電体メモリおよび強誘電体メモリ製造方法
JP3907921B2 (ja) * 2000-06-19 2007-04-18 富士通株式会社 半導体装置の製造方法
CN100583436C (zh) 2003-09-05 2010-01-20 富士通微电子株式会社 半导体装置及其制造方法
JP2005116756A (ja) 2003-10-07 2005-04-28 Fujitsu Ltd 半導体装置及びその製造方法
US20050212022A1 (en) * 2004-03-24 2005-09-29 Greer Edward C Memory cell having an electric field programmable storage element, and method of operating same
US7115522B2 (en) * 2004-07-09 2006-10-03 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor device
JP4935192B2 (ja) * 2006-05-31 2012-05-23 三菱電機株式会社 半導体装置
JP5035336B2 (ja) 2007-03-20 2012-09-26 富士通セミコンダクター株式会社 半導体装置の製造方法
US9846664B2 (en) 2010-07-09 2017-12-19 Cypress Semiconductor Corporation RFID interface and interrupt
US9092582B2 (en) 2010-07-09 2015-07-28 Cypress Semiconductor Corporation Low power, low pin count interface for an RFID transponder
US8723654B2 (en) 2010-07-09 2014-05-13 Cypress Semiconductor Corporation Interrupt generation and acknowledgment for RFID
KR101711191B1 (ko) * 2010-10-28 2017-03-02 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59175763A (ja) * 1983-03-25 1984-10-04 Fujitsu Ltd 半導体装置
US5027185A (en) 1988-06-06 1991-06-25 Industrial Technology Research Institute Polycide gate FET with salicide
DE69017802T2 (de) 1989-08-30 1995-09-07 Nippon Electric Co Dünnfilmkondensator und dessen Herstellungsverfahren.
WO1992006498A1 (en) 1990-09-28 1992-04-16 Seiko Epson Corporation Semiconductor device
KR950005259B1 (ko) * 1991-11-27 1995-05-22 삼성전자주식회사 반도체 장치의 제조방법
KR950012123B1 (ko) 1993-08-11 1995-10-14 대우전자주식회사 로울러식 저면 흡입구를 갖는 진공청소기
JP3045928B2 (ja) * 1994-06-28 2000-05-29 松下電子工業株式会社 半導体装置およびその製造方法
US5566045A (en) 1994-08-01 1996-10-15 Texas Instruments, Inc. High-dielectric-constant material electrodes comprising thin platinum layers
US5489548A (en) * 1994-08-01 1996-02-06 Texas Instruments Incorporated Method of forming high-dielectric-constant material electrodes comprising sidewall spacers
JPH08148561A (ja) 1994-11-16 1996-06-07 Mitsubishi Electric Corp 半導体装置とその製造方法
KR960026249A (ko) * 1994-12-12 1996-07-22 윌리엄 이. 힐러 고압, 저온 반도체 갭 충진 프로세스
CN1075243C (zh) * 1994-12-28 2001-11-21 松下电器产业株式会社 集成电路用电容元件及其制造方法
US5648673A (en) 1994-12-28 1997-07-15 Nippon Steel Corporation Semiconductor device having metal silicide film on impurity diffused layer or conductive layer
US5625233A (en) * 1995-01-13 1997-04-29 Ibm Corporation Thin film multi-layer oxygen diffusion barrier consisting of refractory metal, refractory metal aluminide, and aluminum oxide
US5976769A (en) * 1995-07-14 1999-11-02 Texas Instruments Incorporated Intermediate layer lithography

Also Published As

Publication number Publication date
TW434883B (en) 2001-05-16
KR19990045257A (ko) 1999-06-25
JPH11145422A (ja) 1999-05-28
KR100392155B1 (ko) 2003-11-19
US20020000589A1 (en) 2002-01-03
CN1223470A (zh) 1999-07-21
JP3165093B2 (ja) 2001-05-14
CN1187829C (zh) 2005-02-02
US20020155663A1 (en) 2002-10-24
DE69836947D1 (de) 2007-03-15
EP0917204B1 (de) 2007-01-24
US6573111B2 (en) 2003-06-03
EP0917204A1 (de) 1999-05-19

Similar Documents

Publication Publication Date Title
DE69021419T2 (de) Halbleiterspeicheranordnung mit einem ferroelektrischen Material.
DE19935947B4 (de) Verfahren zum Ausbilden von Zwischenverbindungen in einem ferroelektrischen Speicherbauelement
DE19630310C2 (de) Halbleitervorrichtung mit einem Kondensator und Verfahren zu deren Herstellung
DE69617849T2 (de) Halbleiter-Kondensator und Verfahren zu seiner Herstellung
DE3929129C2 (de)
DE19603288B4 (de) Halbleitervorrichtung
DE19727232C2 (de) Analoges integriertes Halbleiterbauelement und Verfahren zu dessen Herstellung
DE4434040C2 (de) Halbleiterspeichervorrichtung mit einer SOI-Struktur und Verfahren zur Herstellung derselben
DE4332074C2 (de) Halbleiterspeichereinrichtung und Verfahren zu ihrer Herstellung
DE2630571B2 (de) Ein-Transistor-Speicherzelle mit in V-MOS-Technik
DE69315125T2 (de) Herstellungsverfahren für Halbleiterbauelement mit Kondensator
DE69836947T2 (de) Verbindung zwischen MOS-Transistor und Kapazität
DE10228118A1 (de) Ferroelektrische Speichervorrichtungen mit erweiterten Plattenleitungen und Herstellungsverfahren dafür
DE3910033A1 (de) Halbleiterspeicher und verfahren zu dessen herstellung
DE102005040847B4 (de) Single-Poly-EPROM-Baustein und Verfahren zur Herstellung
DE19521006C2 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE4203565C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
EP1005090B1 (de) Halbleiterbauelement mit zumindest einem Widerstandselement aufweisenden Kondensator sowie Verfahren zu dessen Herstellung
EP1145319A1 (de) Integrierte schaltungsanordnung und verfahren zu deren herstellung
DE19636054A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE19801854A1 (de) Verfahren zur Herstellung einer dynamischen Speichereinrichtung mit wahlfreiem Zugriff
DE19834649C1 (de) Verfahren zum Herstellen einer Speicherzelle
EP1202333B1 (de) Speicherkondensator und zugehörige Kontaktierungsstruktur sowie Verfahren zu deren Herstellung
DE4016347C2 (de) Verfahren zum Herstellen einer dynamischen RAM-Speicherzelle
DE10082909B4 (de) Nichtflüchtige ferroelektrische Speicherzelle, nichtflüchtiger ferroelektrischer Speicher und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: PANASONIC CORP., KADOMA, OSAKA, JP