JPS59175763A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS59175763A
JPS59175763A JP58049792A JP4979283A JPS59175763A JP S59175763 A JPS59175763 A JP S59175763A JP 58049792 A JP58049792 A JP 58049792A JP 4979283 A JP4979283 A JP 4979283A JP S59175763 A JPS59175763 A JP S59175763A
Authority
JP
Japan
Prior art keywords
layer
thin layer
electrode
tin
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58049792A
Other languages
English (en)
Other versions
JPH0470785B2 (ja
Inventor
Kiyoshi Watabe
渡部　潔
Toru Takeuchi
竹内　透
Hideaki Otake
秀明 大竹
Ichiro Fujita
藤田　一朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP58049792A priority Critical patent/JPS59175763A/ja
Priority to EP84301991A priority patent/EP0127281B1/en
Priority to DE8484301991T priority patent/DE3464440D1/de
Publication of JPS59175763A publication Critical patent/JPS59175763A/ja
Priority to US06/928,330 priority patent/US4816424A/en
Publication of JPH0470785B2 publication Critical patent/JPH0470785B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/915—Active solid-state devices, e.g. transistors, solid-state diodes with titanium nitride portion or region

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （ａ）　　発明の技術分野 本発明は半導体装置に係り、特に半導体基体にオーミッ
クに接触する電極配線層の構造及び半導体基体にオーミ
ックに接触する電極配線ノ曽と上部配線層との接に７′
１を部構造の改良に関する。
（ｂ）　　従来技術と問題点 ＬＳＩ、超ＬＳＩ等の半導体装置の電極配線材料にはア
ルミニウムＣＡＩＪ）Ｉｉしくにアルミニウム合金が多
く用いられている。Ａｌは電気抵抗が小さく、且つ半導
体例えばシリコン（Ｓｉ）との抵触抵抗を小さくなし得
る等の長所を有するが、その反面Ｓｉと反応し易いため
、電極配線形成後のアニール工程等の加熱処理工程に於
てＡｌ電極配線に接触しているＳｉ層が該Ａｌｌ電極配
線中に溶解析出し、電極配線に抵抗値増大、変形等の品
買低下をもたらす０ 又例えば浅いエミッタを有するバイポーラ・トランジス
タに於ては、Ｓｉが電極配線中に吸い上けられることに
より接合が破壊式れてエミッターペース間ショートを発
生させる。史には、ショットキバリア・ダイオードが形
成されている場合、その特性のバラツキを招いたシもす
る。
このような問題を防止するために、第１図に示すように
、Ｓｉ基体１表面と二酸化シリコン（ＳｉＯ２）ｐるい
はりん珪酸ガラス（ＰＳＧ）等よシなる絶縁膜２に開口
されたコンタクト窓３に於て接触する電極配線４を、第
１のＡＡ　Ｎ　５、チタン（Ｔｉ）、タングステン（Ｗ
）、モリブデン（Ｍｏ）、ジルコン（Ｚｒ）、クロム（
Ｃｒ）、ハフニウム（Ｈｆ）、ニオブ（Ｎｂ）、バナジ
ウム（ｖ）、ニッケル（Ｎ１）、白金（ｐｇ、タンタル
（Ｔａ）、パラジウム（Ｐｄ）のような高融点金属層若
しくはその合金屑例えばＴｉＷ層６、及び第２のＡｌｌ
　＋曽７からなる３層構造にする方法がかねてより用い
られている。
この構造はＴ１＋　Ｗ＋　ＴｉＷ等前記商融点金属及び
その合金がＡｌともＳｉとも反応しないことを利用した
ものであって、上述の如＜’Ｉ”ｉＷよシなる薄層６を
第１及び第２のＡ１層５，７のｍ」にバリア層として介
在せしめることによｆ）、Ｓｉと反応するＡ／＜Ｏｈｉ
を第１のＡ１層５の与に限尾し、もってＳｉの溶解量及
び析出量を一定量以下に制限し得るようにしたものであ
る。
半導体装置の電極配線をかかる構造として、Ａｌ配線中
への基体Ｓｔの過剰な拡散全防止することにより、前記
電極配Ｍｄ　’ｃ影形成た後に於ても、凡そ４５０ｔ：
’Ｃ〕以下の温度であれば半導体装置の電気的特性を劣
化させることなく加熱処理を施すことが可能となった。
しかし昨今では素子の組立工程の自動化等のため、素子
の耐熱特性として少くとも５００１：’Ｃ）程度の温度
にさらされても異常のないことが要言青される趨勢にあ
る。
上記５００〔℃〕という高温下に於て、上記従来のＴｉ
Ｗバリア層ハＡｌとＳｉの反応を抑止するバリア性を失
い、前記第２（上層）のＡ／電電極部Ｒ中へ基体Ｓｉの
過剰な拡散を生じ、半導体装置の電気的特性が劣化する
。
又Ａｌ電極配線のＳｉ基体に接触する領域上に上部のＡ
ｌ配線を接続する構造に於ては、Ｓｉ基体に接する領域
上のＡｌの体積が著しく大きくなるためＳｉ基体のＡ７
中への溶解量が大幅に増し、Ｓｉ基体内に形成されてい
る接合部の破壊が極めて起こり易くなる。この場合Ａｌ
電極配線と上部配線の間に前記ＴｉＷからなる従来のバ
リア層を介在せしめることは、上記接合破壊の防止に有
効である。
しかしこの場合も組立工程等に於て５００（℃）程度の
高温にさらされた際に１ｄＴｉＷ層のバリア性は失われ
、半導体装置の電気的特性が劣化する。
そこで５００（℃）程度の高温に耐え得るバリア層とし
て窒化チタン（ＴｉＮ）層が提案されているが、該Ｔｉ
Ｎ層はこれを形成する際に用いるスパッタ・ターゲット
が極めて脆弱で非常に高価になるため工業的実用性に乏
しいという欠点があった。
（ｃ）　　発明の目的 本発明の目的は上記問題点を解消して、半導体装置の耐
熱性を向上せしめるにある。
（（１）　　発明の構成 即ち本発明は半導体装置に於て、半導体基体面より導出
された電極配線層が、アルミニウム若しくはアルミニウ
ム合金からなり前記半導体基体とＡ−ミックに接触せる
第１の薄層と、該第１のｆａｔｊ口」二に形成された窒
化チタンとタングステンの混合物よりなる第２の薄層と
、該第２の助層上に形成されたアルミニウム若しくはア
ルミニウム合金よりなる第３の薄層とからなること、成
るいはアルミニウム若しくはアルミニウム合金よりなる
電極配線上に、窒化チタンとタングステンの混合物よシ
なる薄〜全介してアルミニウム若しくはアルミニウム合
金よりなる上部配線層が電気的に接続せしめられてなる
ことを特徴とする。
（ｅ）　　発明の実施例 以下本発明を実施例について、図を用いて詳細に説明す
る。
第２図は本発明によシ製作した半導体装置の一実施例で
あるｎｐｎ型バイポーラ半祷体装ｗを示す要部断面図、
第３図はその製造方法を示す工程断面図、第４図は他の
一実施例である配線接続部を示す要部断面図、第５図は
その製造方法を示す工程断面図、第６図はショットキ・
バリア接合に於ける熱処理温度と順方向電圧の関係図で
ある。
本発明により形成したｎｐｎ型バイポーラ半導体装置は
、例えば第２図のような構造を有している。
該第２図に於て、１はｐ型の８１基板、２は絶縁膜で例
えば二酸化シリコン（ＳｉＯ２）膜、１１’、１２゜１
３はそれぞれベース電極、エミッタ電極、コレクタ電極
で、いずれもアルミニウム（Ａｉ）若しくはその合金か
らなる第１の薄層１４．窒化チタン（ＴｉＮ）とタング
ステン（Ｗ）の混合物（以下ＴｉＮ−Ｗと表わす）よシ
なる第２の薄層１５．Ａｌ若しくはその合金よりなる第
３の薄層１６とが積層でれた３層構造を有する。上記第
１．第２．第３の薄層１４，１５．１６の厚さは、例え
はそれぞれ凡そ１０００　、１０００　、６５００ＣＡ
、）程贋とする。捷た１７はｎ型のエピタキシャル層で
コレクタ領域、１８はｎ＋型の埋込み層、１９はｐ型の
ベース領域、２０．２１はｎ＋型領領域それぞれコレク
タ・コンタクト領域及びエミッタ領域、２２はｐ＋型の
アインレーション領域である。
上記実施例の半導体装置は、３層構造の各電極１１’、
１２．１３はいずれも、第１の層１４を基体Ｓｉとのオ
ーミック接触ル成の容易なＡｌ若しくはその合金よりな
る薄層、第２の層１５を’Ｉ’１Ｎ−Ｗよりなる薄層、
第３の層１６を等電性に主として寄与するＡｌ若しくは
その合金よりθる帯層とした点が従来の半導体装１バと
ｊＮなるのみで、他Ｉ′ｉなんらりこるところばない。
次に第３夕１（イ）〜（ハ）によシ本笑施例の半導体装
置の製造方法′（ｉ−説明する。なお各部の奇岩は第２
図と共通である。
第３図（イ）はＳｉ基板１面に所定の用〕ｎ型バイポー
ラ半導体婚子の形成を完了し、基板１表面を被覆するＳ
　ＩＯ２膜２を選択的に除去して、ベース７わ、イリ４
窓２３．エミッタ電極窓２４．コレクタ電極窓２５を開
口した状態を示す。ここ迄のエイＶｉｌ″ｉ：Ａ　’ｉ
Ｍの製造工程に従って進めてよい。
次いで第３図（ロ）に示すように、上記５ｉＯ２Ｊ模２
上を含む基板１上全面に、例えばマグネトロン・スパッ
タ等のスパッタリング法によりＡｌ若しくはその合金＋
　　Ｔ’＋Ｎ　　’ＶＶ’＋　Ａｇ若しくはその合金を
順次積層して被着せしめ、第１．第２．第３の薄層１４
．１５．１６を形成する。
なおここでＴ　ｉＮ　−Ｗよりなる第２の薄層１５奮形
成する際に用いるスパッタ・ターゲットはＴｉＮ粉末と
Ｗ粉末とを混ぜ合わせ焼結することにより形成され、こ
の場合ＷがＴｉＮ粉末のバインダの役目をし、ＴｉＮが
応力吸収の役目を来１−ので割れにくい強靭なターゲッ
トが形成できる。ｚｓ＊ｍｇ１１　ｆｆ　１１　ｔｌ　
Ｉ７１１ＦＪ４Ｗ　＊’１ｌｆｊｆｉｔ　’１ＰＸＩ　
１ｌＶｆｆｌ倉Ｆ／Ｘ匁！７Ｉ！／汐ＩＭガがμボ取級
ηｉ秋仰この焼結体ターゲットを用いた場合、ＴｉＮと
Ｗの混合比は被着脱においても維持されることが確めら
ｉっている。
従って上記糖２の薄層１５に含まれるＴｉＮの割合は、
前記ターゲットの靭性を保ち得る上限の割合９０　（ｗ
ｔ％）から光分なバリア性を得られる下限の割合１０〔
ｗｔ％〕の範囲内で選ばれる。
又舅１．第３の薄層１４，１６にＡＡ金合金ハ」いる場
合、該Ａ１合金１−．Ｊ：辿ｎ配腺相相として用いられ
るＡｌ１合金と同様の組成でよい。
次いで第３し１０〕に示すように上記第３のｄシーツ曽
１６上に所定のパターンを有するレジスト膜２６を形成
し、これをマスクとして例えば四塩化炭素（Ｃαす。
三基化硼素（Ｂ（Ｊ？す、塩素（Ｃ４）等のような塩素
系の反応ガスを用いてドライエツチングを行い、上記第
１．第２．第３の薄層１４．　１５．　１．６を選択的
に除去することによって、ベース電極１１゜エミッタ電
極１２．コレクタ電極１３を形成する。
そしてこの後前記レジスト膜２６を除去して、本実施例
の半導体装置の完成体が祠られる。
又本発明の他−実施例であるところのＳｉ層に直に接触
する下層の電極配線と土層配線との接続部は、例えば第
４図に示すような構造を有している。該第４図に於て、
１はｐ型Ｓ１基板、２は例えは５ｉＯ７からなる下層の
絶縁膜、２４はエミッタ電極窓、２７はＡｌ若しくはＡ
１合骸よりなる厚さ０８〜Ｉ　Ｌ　Ｉｔｔｎ〕程度のエ
ミッタ電極配線、２８はシん珪酸ガラスＣＰＳＧ）等よ
シなるノ曽間絶縁膜、２９Ｉ′ｉ厚ざ１００ＯＣＡ）程
度のＴｉＮ　／　Ｗよりなるバリア層、３０はＡｌ１若
しくはＡｌ１合金よりなる厚さ１〜１．５〔μＦ７１〕
程即の上層自己ａｌを７ｊτしており、このように本発
明の構造に於ては下層のＡｌ電極配線例えばエミッタ電
極配線２７と上１曽のＡＡ配線３０とがＴｉＮ／Ｗバリ
ア層２９を層上９コンタり卜せしめられる。ここでＴｉ
Ｎ／Ｗバリア層２９の層成９前記実施例の範囲で選は・
れる。なお同図中、１７はｎ型のエピタキシャル層でコ
レクタ領域、１８はｎ＋型埋込み層、１９はｐ型ベース
争域、２１はｎ＋型エミッタ領域、２２はｐ＋型アイン
レーション領域である。
次に第５図（イ）〜ｅツによシ本実施例の半導体装置の
製造方法全説明する０各部の番号は第４図と共通である
。
第５図（イ）は８１基板１面に所足のｎｐｎ型バイポー
ラ半導体素子の形成を完了し、基板１表面を被覆する５
ｉ（ｈ膜２を選択的に除去してエミッタ電極窓２４．ベ
ース電極窓（図示せすり、コレクタ′電極窓（図示せす
ンを開口せしめ、該５１０２膜２上にＡＡ若しくはＡτ
合金よりなるエミッタ電極配線２７．ベース電極配線（
図ボせず）、コレクタ電極配線（図示せず）の形成を終
った状態を示す。ここまでの工程は従来同様通常の製造
工程に従って進められる。
次いで第５図（Ｏ）に示すように上記下層の電極目し線
形成面上に通ｎの化学気相成技（ＣＶＤ　）法等により
例えは厚さ５０００（Ａ：ｌ８度のＰＳＧよりなる層間
絶縁膜２８を形成し、通常のフォト・リングラフィ技術
によシ、例えはエミゾタ定イウ＜窓２４上部のエミッタ
電極配線２７の上に配線コンタクト窓３１を形成する。
及び層間絶縁）Ｊ＠２８上に、前記実施例同様例えばマ
ダネトロン・スパッタ宿・のスパッタリング法によりＴ
ｉＮ−Ｗ層２９及び上層のＡｌ若しくはＡ１合金層を形
成し、次いで前記実施例同様のフォト−・リングラフィ
技術を用い上層のＡＡ若しく　ｉｌ’、Ａｊ？合金層及
びＴｉＮ　−Ｗ　ＩＮ　２９を選択的にエツチング除去
して、エミッタ電極配＆１２７　Ｋ　’Ｉ’ｉＮ　−Ｗ
層２９を介してコンタクトする上層Ａｌ配線３０を形成
し、本実施例の半２＋ｌｔ体装置の児成体が得られる。
なお本実施例・でばＴｉＮ−Ｗ１輪２９を上層Ａｌ配＆
３０の下面に設けたが、該ＴｉＮ　−Ｗ　Ｉ曽２９は下
層の電極配線の上面に設けても良い。
次に前記第１の実施例（第３図参照）に示した本発明の
半導体装置に於ける耐熱特性を、従来装置と比較して第
１表に示す。
この表に示す従来装置は電極配線に於ける第１の薄層１
４をＡ１層とし、第２の薄層１５即ちバリア層をＴｉ−
Ｗ層とし、第３の薄層１６をＡ１層としてなるもので、
本実施例は上記第２の薄層（バリア層）をＴｉＮ−Ｗ層
に代えたものであシ、艷に本実施例（１）に於てはＴｉ
Ｎ−Ｗ層に於けるＴｉＮの含有率が凡そ１０［ｗｔ％〕
であり、（２）に於てはＴｉＮの含有率凡そ８０（ｗｔ
％〕である。そしてこの表には、これらの試料をそれぞ
れ窒素（Ｎ２）雰囲気中に於て同表に示す温度で約３０
分間アニールを付った後、第３の薄層′ｆｃ除去して第
２の乃増を露出させ、これ全顕微鏡で観察した４心朱を
ンバす。
第１表 同表に見られること＜　４５０（ｔＪに於てはいずれも
不良は全く発生しないが、５００じＣ〕では従来装置は
全数バリア層が消失した。これに対し本笑励に於てはバ
リア層中のＴｉＮ含不率の低い（１）の試料に於て１０
〔％〕程度の不良が発生するが、’１’ｉＮ名〜有率の
高い試料（２）に於ては不良は皆無であった。
この結果はＴｉＮ−Ｗ（バリア）層に於ける’Ｉ’ｉＮ
の含肩率は少く表も１０〔チ〕を越え、月っ出来る得る
限り多いことが望ましいことをボしている。
第２辰は上記電極配線に於りる第１の助層１４をＡ６層
、第２の薄層１５をＴｉＮ−Ｗ層、第３の薄層１６をＡ
Ａ層とした本発明に係るバイポーラ型半導体装置と、第
１０薄層１４をＡｔ１．第２の傳ｌ曽１５をＴ】−）シ
、第３の薄層１６をｐ、ｌでそれぞれ形成した従来構造
のバイポーラ型半４１．体装置を、凡そ５００（℃）で
約３０分加熱した場合のエミッターベース４Ｍ］剛圧の
不良ＣＥ−Ｂショート）発生率全示し７七もので、尖７
ｉｉｉ例（１）に於ては第２の連層１５に於けるＴｉＮ
の含有率が凡そ１０［ｖｔ％］、実施例（２）に於ては
几そ８０（ｗｔ％〕である。又各試料に於ける工よツタ
及びベースの深さはそれぞれ約０７゜０．９　［１ｔｍ
、’Ｊに形成し、第１．第２．第３のＮ層１４゜１５．
１６の厚さはそれぞれ１０００　、１０００　、６５０
０〔Ａ〕に形成した。
第６図は上記試料と回〜構造の電格を用いて形成しだン
ヨ、トキバリアーダイオードの順方向成用ＶＦをその後
の熱処理温度（組立特等ＶＣ加えられる）との関係で示
す図である。同図に於て曲Ｎ、ＨＡは実施例（１）に、
曲線Ｂは実施例（２）に、曲線Ｃは従来装置にそれぞれ
対応する。ぞして該ンヨノトキバリア・ダイオードの面
積は凡そ１０００シ１ｒｔｔ・２Ｊとした。又各温度の
熱処理時間は３０分とした。
ナオ図中ＡＳは未加熱を表わしている。
同図から見られるごとく、従来装置は５００（’Ｃ：）
熱処理により約２００〔ｍｖ〕程度ＶＦが低下するのに
対し、本発明の構造に於てｌ’ｊ：　ＶＦ低下が５０〜
１００１００（に抑えられる。このことは本発明に係る
バリア層の介在により電極中へのＳｉの析出が抑えられ
ていることを示している。
次に前記第４図及び第５図に該当する本発明の実施例に
於は之Ｅ−Ｂシーート発生率を従来構造と比較して第３
表に示す。
第　３　表 なお上記比較を行った際の熱処理条件は５ｏｏ〔℃）３
σ分で、実施例（１）はバリア層（ＴｉＮ　−Ｗ　）に
於けるＴｊＮの含有率凡そ１０〔％〕実施例（２）は・
凡そ８０〔剣である。又従来構造に於けるバリア層はＴ
ｉ−Ｗ層である。そして下部のエミッ夛電極配絨２７は
厚さ約１〔μｍ〕のＱ　Ａ７層とし、バリア層の厚さは
１０００（Ａ〕とし、上層配線３０は厚さ約１．５〔μ
ｍ〕の純Ａ４層とした。
該表に示すように従来構造に於ては全数がＥ−Ｂショー
トになるのに対して、本発明の構造に於てはＥ−Ｂショ
ートの発生率が２０〜５０（％〕程度に低下する。この
ことは従来構造に於ては、上記５００（℃）の熱処理に
よってバリア層が消失し上層配線３０内にもＳｉが溶込
んで行くのに対して、本発明の構造に於ては上記温度で
もバリア層が消失せずに機能し、８１の溶込みをエミッ
タ電椿配線２７内のみに抑えていることを示している。
）以上ｒＡ１．第２の実力小町を用いて本発明を説明し
たが、本発明は上記実ｈＩＩｉ例に限定されるものでは
なく、更に神々変形して実施し得るものである。
例えば第２の７１す層即ちバリア層に於けるＴｉＮの含
有量１ｄｌＯ〜９０いｖｔ％〕の範囲内のいずれの飴で
も有効でＪ、る。又該第２の【：Ｉ７バで、・（バリア
増少の厚さは１０００　（Ａ　）に限定されるものでは
なく、実用上１．ＯＯ［Ａ３以上あればよい。
第１の凋Ｊ＠１４の厚さも前記一実施例の凡そ１０００
１：Ａ　’］に限定されるものではなく、凡そ′５００
〜２０００（Ａ）としてよい。
第３のれシ層１６の厚さは電極配線の電気抵抗を低くす
るため或程度厚いことが必要で、約５０００１．Ａ）以
上とすることが望首しい。
父上記第１及び第３の炎層１４．１６は糾Ａｌに限らす
Ａｌ−８ｉ　、　Ａｌ”Ｃｕ等のｈｌ１合蛍でもよい〇
史ｒ（本発明はバイポーラ型半導体装置に限定されるも
のではなく、いかなる種類の半導体装置にも適用できる
。
寸だ本発明の半導体装ｉ？１を製作するための製造工程
も前記一実施例に限定はれるものではない。
（ｆ）　　発明の効果　′ 以上説明したように本発明によれば半導体装置の耐か慣
性が改善窟れ、半析体装抽の電気的特性及びｐ々〕實歩
留まりが向上する。
【図面の簡単な説明】
第１図（は従来の電極配υ内にバリア層を設けた半ｊ７
＝体装置の要部断面図、第２図は本発明の一実施例をボ
す要部断面図、第３図は同一冥加１例の製造工程Ｌｒ面
図、第４図は本発明の他の一実施例を示す要部断面図、
第５図は同一実施例の製造工程断（５）図、第６図はシ
ョットキバリア接合に於ける熱処理温度とｊ幀方向′祇
圧の関係図である。 し１に於て、１はシリコン基板、２は絶縁膜、１１゜１
２．．１３．２８は電極配線、１４に第１の剤層、１５
は第２の薄層、１６は第３の薄層、２８は層間絶縁膜、
２９はバリア層、３０は上層配線を示す。 ｉ″′分躯１１ 代理人　弁理士　　松　岡　宏四死−−蓼　３図 （イ） ！３叫 ；　４　閉 奉５閃 （イン

Claims (1)

  1. 【特許請求の範囲】 １　半導体基体面よｐ導出された電極配線層が、アルミ
    ニウム若しくはアルミニウム合金からなりＡａ記半導体
    基体と接触せる第１の薄層と、該第１の薄層上に形成さ
    れた窒化チタンとタングステンの混合物よりなる第２の
    薄層と、該第２の薄ｌ曽上に形成されたアルミニウム若
    しくはアルミニウム合金よりなる第３のχガ１曽とから
    なること全特徴とする半導体装置。 ２　アルミニウム若しくはアルミニウム合金よりなる電
    極配線層上に、窒化チタンとタングステンの混合物より
    なる薄層を介してアルミニウム若しくはアルミニウム合
    金よりなる上部配線層が電気的に接続せしめられてなる
    ことを特徴とする半導体装置。
JP58049792A 1983-03-25 1983-03-25 半導体装置 Granted JPS59175763A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP58049792A JPS59175763A (ja) 1983-03-25 1983-03-25 半導体装置
EP84301991A EP0127281B1 (en) 1983-03-25 1984-03-23 An electrode for a semiconductor device
DE8484301991T DE3464440D1 (en) 1983-03-25 1984-03-23 An electrode for a semiconductor device
US06/928,330 US4816424A (en) 1983-03-25 1986-11-10 Method of producing semiconductor device having multilayer conductive lines

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58049792A JPS59175763A (ja) 1983-03-25 1983-03-25 半導体装置

Publications (2)

Publication Number Publication Date
JPS59175763A true JPS59175763A (ja) 1984-10-04
JPH0470785B2 JPH0470785B2 (ja) 1992-11-11

Family

ID=12840997

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58049792A Granted JPS59175763A (ja) 1983-03-25 1983-03-25 半導体装置

Country Status (4)

Country Link
US (1) US4816424A (ja)
EP (1) EP0127281B1 (ja)
JP (1) JPS59175763A (ja)
DE (1) DE3464440D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5712140A (en) * 1991-04-19 1998-01-27 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing interconnection structure of a semiconductor device

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2164491B (en) * 1984-09-14 1988-04-07 Stc Plc Semiconductor devices
JPH081950B2 (ja) * 1986-11-21 1996-01-10 株式会社東芝 半導体装置の製造方法
US4924295A (en) * 1986-11-28 1990-05-08 Siemens Aktiengesellschaft Integrated semi-conductor circuit comprising at least two metallization levels composed of aluminum or aluminum compounds and a method for the manufacture of same
CA1306072C (en) * 1987-03-30 1992-08-04 John E. Cronin Refractory metal - titanium nitride conductive structures and processes for forming the same
US4987562A (en) * 1987-08-28 1991-01-22 Fujitsu Limited Semiconductor layer structure having an aluminum-silicon alloy layer
KR910006967B1 (ko) * 1987-11-18 1991-09-14 가시오 게이상기 가부시기가이샤 반도체 장치의 범프 전극 구조 및 그 형성 방법
US4926237A (en) * 1988-04-04 1990-05-15 Motorola, Inc. Device metallization, device and method
US4822753A (en) * 1988-05-09 1989-04-18 Motorola, Inc. Method for making a w/tin contact
FR2634317A1 (fr) * 1988-07-12 1990-01-19 Philips Nv Procede pour fabriquer un dispositif semiconducteur ayant au moins un niveau de prise de contact a travers des ouvertures de contact de petites dimensions
US4998157A (en) * 1988-08-06 1991-03-05 Seiko Epson Corporation Ohmic contact to silicon substrate
JPH02231712A (ja) * 1989-03-03 1990-09-13 Mitsubishi Electric Corp 半導体装置の製造方法
US5268329A (en) * 1990-05-31 1993-12-07 At&T Bell Laboratories Method of fabricating an integrated circuit interconnection
JPH07109830B2 (ja) * 1990-10-22 1995-11-22 インターナショナル・ビジネス・マシーンズ・コーポレイション 薄膜積層体における障壁の改良
JP2946978B2 (ja) * 1991-11-29 1999-09-13 ソニー株式会社 配線形成方法
US6051490A (en) * 1991-11-29 2000-04-18 Sony Corporation Method of forming wirings
US5290588A (en) * 1991-12-19 1994-03-01 Advanced Micro Devices, Incorporated TiW barrier metal process
US5300813A (en) * 1992-02-26 1994-04-05 International Business Machines Corporation Refractory metal capped low resistivity metal conductor lines and vias
US5369304A (en) * 1992-08-14 1994-11-29 Motorola, Inc. Conductive diffusion barrier of titanium nitride in ohmic contact with a plurality of doped layers therefor
JPH06120218A (ja) * 1992-10-02 1994-04-28 Miyazaki Oki Electric Co Ltd 半導体素子の金属配線
KR960008558B1 (en) * 1993-03-02 1996-06-28 Samsung Electronics Co Ltd Low resistance contact structure and manufacturing method of high integrated semiconductor device
JP3401843B2 (ja) * 1993-06-21 2003-04-28 ソニー株式会社 半導体装置における多層配線の形成方法
JPH0730095A (ja) * 1993-06-25 1995-01-31 Mitsubishi Electric Corp 半導体装置及びその製造方法
KR970052186A (ko) * 1995-12-04 1997-07-29 김주용 반도체 소자 제조 방법
US6040613A (en) 1996-01-19 2000-03-21 Micron Technology, Inc. Antireflective coating and wiring line stack
US5913145A (en) * 1997-08-28 1999-06-15 Texas Instruments Incorporated Method for fabricating thermally stable contacts with a diffusion barrier formed at high temperatures
JP3165093B2 (ja) * 1997-11-13 2001-05-14 松下電子工業株式会社 半導体装置およびその製造方法
US6515846B1 (en) * 1999-02-08 2003-02-04 H.C. Starck, Inc. Capacitor substrates made of refractory metal nitrides
US6333205B1 (en) * 1999-08-16 2001-12-25 Micron Technology, Inc. CMOS imager with selectively silicided gates
US6248375B1 (en) 2000-03-14 2001-06-19 Abbott Laboratories Diabetic nutritionals and method of using
US6688584B2 (en) * 2001-05-16 2004-02-10 Micron Technology, Inc. Compound structure for reduced contact resistance
EP1389802A1 (de) * 2002-08-16 2004-02-18 ABB Schweiz AG Schutzschicht für Leistungshalbleitermodul-Kontaktplättchen
JP5078314B2 (ja) 2006-10-18 2012-11-21 ローム株式会社 ショットキーバリアダイオードおよびその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL6706868A (ja) * 1967-05-18 1968-11-19
BE791139A (fr) * 1972-01-14 1973-03-01 Western Electric Co Procede pour le depot de beta-tantale dope par l'azote
US3798145A (en) * 1972-05-30 1974-03-19 Bell Telephone Labor Inc Technique for reducing interdiffusion rates and inhibiting metallic compound formation between titanium and platinum
US4215156A (en) * 1977-08-26 1980-07-29 International Business Machines Corporation Method for fabricating tantalum semiconductor contacts
FR2402304A1 (fr) * 1977-08-31 1979-03-30 Int Computers Ltd Procede de connexion electrique d'une pastille de circuit integre
US4206472A (en) * 1977-12-27 1980-06-03 International Business Machines Corporation Thin film structures and method for fabricating same
JPS6025385B2 (ja) * 1979-03-19 1985-06-18 日本特殊陶業株式会社 切削工具用セラミックスの製造方法
CH648692A5 (en) * 1979-09-05 1985-03-29 Bbc Brown Boveri & Cie Contact arrangement on a semiconductor component
US4374912A (en) * 1981-03-31 1983-02-22 Dai Nippon Insatsu Kabushiki Kaisha Photomask and photomask blank
JPS57211269A (en) * 1981-06-22 1982-12-25 Mitsubishi Electric Corp Semiconductor element

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
THIN SOLID FILMS=1978 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5712140A (en) * 1991-04-19 1998-01-27 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing interconnection structure of a semiconductor device

Also Published As

Publication number Publication date
DE3464440D1 (en) 1987-07-30
JPH0470785B2 (ja) 1992-11-11
EP0127281A1 (en) 1984-12-05
US4816424A (en) 1989-03-28
EP0127281B1 (en) 1987-06-24

Similar Documents

Publication Publication Date Title
JPS59175763A (ja) 半導体装置
JPS61183942A (ja) 半導体装置の製造方法
JP3304541B2 (ja) オーミック電極の形成方法
JPS6364057B2 (ja)
JPH0193149A (ja) 半導体装置
JP2997371B2 (ja) 集積回路装置
JPH0376031B2 (ja)
JPS61156872A (ja) 半導体装置
JPH0245958A (ja) 半導体装置及びその製造方法
JPS61187364A (ja) オ−ム性電極
JPS62136018A (ja) 半導体装置の製造方法
JPH038346A (ja) ろう付け材料
JPS5939049A (ja) 半導体装置
JPS62118525A (ja) 半導体装置の製造方法
JPH0427710B2 (ja)
JPS59227119A (ja) シリコン半導体装置
JPH0376030B2 (ja)
JPS5810855B2 (ja) タソウハイセンコウゾウノセイホウ
JPS586172A (ja) 半導体装置
JPS5848459A (ja) 半導体装置
JPS60186038A (ja) 半導体装置
JPS58102556A (ja) 半導体装置
JPS63110749A (ja) 半導体装置
JPS59131B2 (ja) 半導体装置
JPS5923112B2 (ja) 半導体装置の電極形成法