JP3401843B2 - 半導体装置における多層配線の形成方法 - Google Patents
半導体装置における多層配線の形成方法Info
- Publication number
- JP3401843B2 JP3401843B2 JP17370193A JP17370193A JP3401843B2 JP 3401843 B2 JP3401843 B2 JP 3401843B2 JP 17370193 A JP17370193 A JP 17370193A JP 17370193 A JP17370193 A JP 17370193A JP 3401843 B2 JP3401843 B2 JP 3401843B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- forming
- aluminum
- wiring
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/915—Active solid-state devices, e.g. transistors, solid-state diodes with titanium nitride portion or region
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Description
層配線及びその形成方法、より詳しくはアルミニウムス
パッタ法にて形成される多層配線及びその形成方法に関
する。
いはビヤホール(以下、これらを総称して接続孔ともい
う)が形成されている。通常、この接続孔は、半導体基
板に設けられた下層絶縁層から成る基体上に形成された
下層配線層上に絶縁層を形成し、かかる絶縁層に開口部
を設けた後、開口部に金属配線材料を埋め込むことによ
って形成される。半導体装置の高集積化に伴い、半導体
製造プロセスの寸法ルールも微細化しつつあり、高いア
スペクト比を有する開口部を金属配線材料で埋め込む技
術が重要な課題となっている。
て、一般には、純アルミニウムあるいはアルミニウム合
金(以下、Al系合金ともいう)を用いたスパッタ法が
採用されている。然るに、このスパッタ法においては、
開口部のアスペクト比が高くなるに従い、Al系合金か
ら成るスパッタ粒子が所謂シャドウイング効果によって
開口部底部あるいはその近傍の開口部側壁に堆積し難く
なる。ここで、シャドウイング効果とは、Al系合金か
ら成るスパッタ粒子が開口部の側壁あるいは底部に形成
される光学的に影の部分には堆積され難い現象を指す。
その結果、開口部底部あるいはその近傍の開口部側壁に
おけるAl系合金のステップカバレッジが悪くなり、か
かる部分で断線不良が発生し易くなるという問題があ
る。
所謂高温アルミニウムスパッタ法あるいはアルミニウム
リフロー法が検討されている。これらの技術は、接続孔
と上層配線層を同時に形成できるといった半導体装置製
造プロセスの簡便性等から有望視されている技術であ
る。
いては、Al系合金をスパッタする際、半導体基板等の
基体を高温(400゜C以上Al系合金の融点以下の温
度)に加熱しておく。そして、絶縁層上に堆積したAl
系合金を流動状態とさせて開口部内に流入させて、開口
部をAl系合金で埋め込み接続孔を形成する。併せて、
絶縁層上のAl系合金を平坦化して上層配線層を形成す
る。尚、基体にバイアス電圧を印加しながら高温スパッ
タを行う高温バイアススパッタ法も、本明細書における
高温アルミニウムスパッタ法に包含される。これらを総
称して単に高温アルミニウムスパッタ法ともいう。
は、基体を約150゜Cに加熱した状態で、開口部内を
含む絶縁層上にスパッタ法にてAl系合金を堆積させ
る。その後、基体を高温(400゜C以上Al系合金の
融点以下の温度)に加熱して、絶縁層上に堆積したAl
系合金を流動状態とさせて開口部内に流入させて、開口
部をAl系合金で埋め込み接続孔を形成する。併せて、
絶縁層上のAl系合金を平坦化して上層配線層を形成す
る。
のAl系合金と濡れ性の良い材料を下地層として形成す
ると、Al系合金が流動状態にあるとき、Al系合金と
Tiから成る下地層との間の界面反応が良好に進行し
て、Al系合金と下地層中のTiとがそれらの界面で合
金化するため、開口部へのAl系合金の埋め込み特性が
向上することが知られている。
多層配線の形成及び接続孔の形成方法の概要を、半導体
素子の模式的な一部断面図である図10を参照して、以
下、説明する。
ず)に設けられた下層絶縁層から成る基体10上に、通
常のスパッタ法等及びパターニング技術によってAl系
合金から成る下層配線層12を形成する。次いで、この
下層配線層12上に、SiO2から成る厚さ500nm
の絶縁層20をCVD法にて形成した後、下層配線層1
2上方の絶縁層20に例えばRIE法で開口部22を形
成する(図10の(A)参照)。
れるAl系合金層の濡れ性改善のために、下地層24を
スパッタ法にて開口部22内を含む絶縁層20全面に形
成する。下地層24は、例えば、100nm厚さのTi
膜から成る(図10の(B)参照)。
約500゜Cに加熱した状態で、高温アルミニウムスパ
ッタ法にてAl系合金層(例えばAl−1%Si)26
を開口部22内を含む絶縁層20全面に堆積させる。絶
縁層20上に堆積したAl系合金層26は流動状態とな
り、開口部22内に流入し、開口部22はAl系合金で
確実に埋め込まれる。この際、下地層24中のTiとA
l系合金中のAlとが反応して、下地層24とAl系合
金層26の間にはTiAl3から成る合金層(図示せ
ず)が形成される。こうして、絶縁層20上には、Ti
から成る下地層24、TiAl3から成る合金層、及び
Al系合金層26が積層された上層配線層30が形成さ
れる(図10の(C)参照)。また、開口部22内に下
地層24、合金層、及びAl系合金層26が埋め込まれ
た接続孔32が形成される。次いで、上層配線層30及
び下地層24をパターニングして所望の上層配線を完成
させる。
ッタ法を実施する前に、通常、基体を300〜600゜
C、0.5〜2分間程度加熱する、予備加熱を行う必要
がある。この予備加熱は、高温アルミニウムスパッタ法
を実施するとき、絶縁層20から発生するガス(主にH
2O)によってスパッタリングされたAl系合金が酸化
されて導通不良が生じることを防止するために行われ
る。また、アルミニウムリフロー法においても、Al系
合金をスパッタ法にて成膜する前に、同様の予備加熱を
行う。
図11の(A)に示すように、開口部22の底部の下層
配線層12が隆起するという問題がある。このような状
態で、下地層24をスパッタ法にて成膜した場合、開口
部底部近傍における下地層24のカバレッジが低下し、
十分な膜厚の下地層24を形成できなくなる。
パッタ法にて形成するとき、基体が高温に加熱される結
果、下層配線層12を構成するAl系合金が下地層24
中に拡散し、更に下地層24を突き抜け、図11の
(B)に示すように、接続孔32中に吸上げられる。そ
の結果、下層配線層12にはボイドが生成し、下層配線
層12の導通不良や、下層配線層12と上層配線層30
との間の導通不良が発生するという問題が生じる。
て形成する場合も、基体が高温に加熱される結果、高温
アルミニウムスパッタ法と同様の問題が生じる。
ミニウムスパッタ法あるいはアルミニウムリフロー法に
よって形成される、アルミニウム系配線材料から成る下
層配線層及び上層配線層並びにこれらを電気的に接続す
る接続孔から構成された半導体装置における多層配線で
あって、下層配線層の隆起あるいは下層配線層を構成す
るアルミニウム系配線材料の接続孔への吸い上げを防止
し得る多層配線を提供することにある。
ニウムスパッタ法あるいはアルミニウムリフロー法によ
って形成される、アルミニウム系配線材料から成る下層
配線層及び上層配線層並びにこれらを電気的に接続する
接続孔から構成された半導体装置における多層配線であ
って、下層配線層の隆起あるいは下層配線層を構成する
アルミニウム系配線材料の接続孔への吸い上げを防止し
得る多層配線の形成方法を提供することにある。
するための本発明の第1の態様に係る半導体装置におけ
る多層配線は、(イ)基体に形成されたアルミニウム系
配線材料から成る下層配線層、(ロ)下層配線層を被覆
する絶縁層上に形成されたアルミニウム系配線材料から
成る上層配線層、及び、(ハ)アルミニウム系配線材料
から成り、絶縁層内に形成され、下層配線層と上層配線
層とを電気的に接続する接続孔、から成る。そして、
(ニ)接続孔の底部に、下層配線層を構成するアルミニ
ウム系配線材料が接続孔内に吸い上げられることを防止
する吸上げ防止層が形成されていることを特徴とする。
ける多層配線においては、吸上げ防止層は、TiN、T
iON、TiW、W又はWNから成ることが望ましい。
あるいは又、吸上げ防止層は、表面が窒化又は酸化され
たTi又はWから成ることが望ましい。
の第1の態様に係る半導体装置における多層配線層の形
成方法は、(イ)基体にアルミニウム系配線材料から成
る下層配線層を形成する工程と、(ロ)下層配線層上に
絶縁層を形成した後、下層配線層上方の絶縁層に開口部
を形成する工程と、(ハ)絶縁層上にアルミニウム系配
線材料から成る上層配線層を形成し、且つ、このアルミ
ニウム系配線材料を開口部に埋め込み、下層配線層と上
層配線層とを電気的に接続する接続孔を形成する工程、
から成る。そして、前記工程(ロ)の開口部を形成した
後に、開口部の底部に、下層配線層を構成するアルミニ
ウム系配線材料が接続孔内に吸い上げられることを防止
する吸上げ防止層を形成する工程を含むことを特徴とす
る。
ける多層配線層の形成方法においては、吸上げ防止層の
形成工程は、スパッタ法によるTiN層、TiON層、
TiW層、W層又はWN層の形成工程から成ることが望
ましい。あるいは又、吸上げ防止層の形成工程は、スパ
ッタ法によるTi層又はW層の形成、及びこのTi層表
面又はW層表面の窒化処理又は酸化処理から成ることが
望ましい。この場合、スパッタ法はコリメーションスパ
ッタ法とすることができる。
CVD法によるTiN層、W層又はWN層の形成工程か
ら成ることが望ましい。あるいは又吸上げ防止層の形成
工程は、CVD法によるW層の形成、及びこのW層表面
の窒化処理から成ることが望ましい。
ける多層配線層の形成方法においては、下層配線層を構
成するアルミニウム系配線材料が接続孔内に吸い上げら
れることを一層効果的に防止するために、吸上げ防止層
の形成の後、吸上げ防止層にアニール処理を施すことが
望ましい。
の第2の態様に係る半導体装置における多層配線は、
(イ)基体に形成されたアルミニウム系配線材料から成
る下層配線層、(ロ)下層配線層を被覆する絶縁層上に
形成されたアルミニウム系配線材料から成る上層配線
層、及び、(ハ)アルミニウム系配線材料から成り、絶
縁層内に形成され、下層配線層と上層配線層とを電気的
に接続する接続孔、から成る。そして、(ニ)下層配線
層の表面に、下層配線層を構成するアルミニウム系配線
材料が接続孔内に吸い上げられることを防止する吸上げ
防止層が形成されていることを特徴とする。
ける多層配線においては、吸上げ防止層は、TiN、T
iON、TiW、W又はWNから成ることが望ましい。
あるいは又、吸上げ防止層と下層配線層との間に、Ti
層が形成されていることが望ましい。
の第2の態様に係る半導体装置における多層配線層の形
成方法は、(イ)基体にアルミニウム系配線材料から成
る下層配線層を形成する工程と、(ロ)下層配線層上に
絶縁層を形成した後、下層配線層上方の絶縁層に開口部
を形成する工程と、(ハ)絶縁層上にアルミニウム系配
線材料から成る上層配線層を形成し、且つ、このアルミ
ニウム系配線材料を開口部に埋め込み、下層配線層と上
層配線層とを電気的に接続する接続孔を形成する工程、
から成る。そして、前記工程(イ)の下層配線層を形成
した後に、下層配線層の表面に、下層配線層を構成する
アルミニウム系配線材料が接続孔内に吸い上げられるこ
とを防止する吸上げ防止層を形成する工程を含むことを
特徴とする。
ける多層配線層の形成方法においては、吸上げ防止層の
形成工程は、スパッタ法によるTiN層、TiON層、
TiW層、W層又はWN層の形成工程から成ることが望
ましい。この場合、吸上げ防止層の形成の前に、スパッ
タ法によって下層配線層の表面にTi層を形成すること
が望ましい。更には、吸上げ防止層の形成の後、吸上げ
防止層にアニール処理を施すことが望ましい。吸上げ防
止層の形成及び吸上げ防止層のアニール処理を真空中で
連続的に行うことが一層望ましい。
配線層の表面に、下層配線層を構成するアルミニウム系
配線材料が接続孔内に吸い上げられることを防止する吸
上げ防止層が形成される。これによって、予備加熱の
際、あるいは高温アルミニウムスパッタやアルミニウム
リフローの際に、下層配線層の隆起あるいは下層配線層
を構成するアルミニウム系配線材料の接続孔への吸い上
げを防止することができる。
明を説明する。尚、実施例1〜実施例5において、接続
孔の底部に吸上げ防止層を形成する、本発明の第1の態
様の半導体装置における多層配線及びその形成方法を説
明する。また、実施例6において、下層配線層の表面に
吸上げ防止層を形成する、本発明の第2の態様の半導体
装置における多層配線及びその形成方法を説明する。
明の第1の態様に係る多層配線及びその形成方法に関す
る。具体的には、実施例1の多層配線は、図1に模式的
な一部断面図を示すように、(イ)基体10上に形成さ
れたアルミニウム系配線材料から成る下層配線層12、
(ロ)下層配線層12を被覆する絶縁層20上に形成さ
れたアルミニウム系配線材料から成る上層配線層30、
及び、(ハ)アルミニウム系配線材料から成り、絶縁層
20内に形成され、下層配線層12と上層配線層30と
を電気的に接続する接続孔32、から成る。そして、
(ニ)少なくとも接続孔32の底部に、下層配線層12
を構成するアルミニウム系配線材料が接続孔32内に吸
い上げられることを防止する吸上げ防止層40が形成さ
れていることを特徴とする。
においては、吸上げ防止層40はTiNから成り、スパ
ッタ法にて形成される。上層配線層30及び接続孔32
は、高温アルミニウムスパッタ法にて形成される。吸上
げ防止層40と絶縁層20あるいは吸上げ防止層40と
下層配線層12の間には、第1のTi層42が形成され
ている。また、吸上げ防止層40と上層配線層30ある
いは接続孔32を構成するアルミニウム系配線材料との
間には、第2のTi層44が形成されている。以下、図
2の半導体素子の模式的な一部断面図を参照して、実施
例1の多層配線の形成方法を説明する。
に設けられた例えばSiO2から成る下層絶縁層から構
成された基体10に、従来のスパッタ法及びパターニン
グ技術に基づき、下層配線層12を形成する。下層配線
層12はアルミニウム系配線材料、具体的には例えばA
l−1%Siから成る。次いで、下層配線層12上に例
えばSiO2から成り厚さ0.5μmの絶縁層20を通
常のCVD法にて形成した後、下層配線層12上方の絶
縁層20にドライエッチング法にて開口部22を形成す
る(図2の(A)参照)。開口部の直径を0.7μmと
した。ドライエッチングの条件を、例えば以下のとおり
とすることができる。 使用ガス : CF4/CHF3/Ar=70/30/4
50sccm RFパワー: 600W 圧力 : 300Pa
部22の底部に、吸上げ防止層40をスパッタ法にて形
成する。この吸上げ防止層40は、下層配線層12を構
成するアルミニウム系配線材料が、後に形成される接続
孔内に吸い上げられることを防止する。そのために、先
ず、開口部22を含む絶縁層20の全面に、枚葉式マグ
ネトロンスパッタ装置を用いたスパッタ法にて、厚さ3
0nmの第1のTi層42を形成することが望ましい。
この第1のTi層42は、吸上げ防止層40と下層配線
層12の導通を良好なものとするために形成される。第
1のTi層42の形成条件を、例えば以下のとおりとす
ることができる。 プロセスガス: Ar=100sccm DCパワー : 4kW 圧力 : 0.4Pa 基体温度 : 150゜C
から成り厚さ70nmの吸上げ防止層40をスパッタ法
にて形成する。吸上げ防止層40の形成条件を、例えば
以下のとおりとすることができる。 プロセスガス: Ar/N2=30/70sccm DCパワー : 5kW 圧力 : 0.4Pa 基体温度 : 150゜C TiNから成る吸上げ防止層40の厚さは30〜150
nm程度であればよい。
するアルミニウム系配線材料の濡れ性向上のために、厚
さ100nmの第2のTi層44を形成することが望ま
しい(図2の(B)参照)。第2のTi層44の形成条
件を第1のTi層42の形成条件と同様とすることがで
きる。
44が酸化されないように、真空下で別のチャンバ内に
半導体基板を搬送し、半導体基板を200゜C、1分間
予備加熱して、絶縁層20からH2Oを主体とするガス
を放出させる。その後、所謂高温アルミニウムスパッタ
法にて第2のTi層44上にアルミニウム系配線材料
(例えばAl−1%Siから成る)を堆積させる(図2
の(C)参照)。絶縁層20上のアルミニウム系配線材
料の厚さを600nmとした。この高温アルミニウムス
パッタ法においては、基体10の温度を400゜C以上
アルミニウム系配線材料の融点以下の温度に制御する。
絶縁層20上に堆積したアルミニウム系配線材料は流動
状態となり、開口部22内に流入し、開口部22はアル
ミニウム系配線材料で確実に埋め込まれる。
ば以下のとおりとした。 プロセスガス : Ar=100sccm DCパワー : 10kW スパッタ圧力 : 0.4Pa 基体加熱温度 : 500゜C 成膜速度 : 600nm/分
ム系配線材料から成る上層配線層30が形成される。同
時に、開口部22がアルミニウム系配線材料で埋め込ま
れ、下層配線層12と上層配線層30とを電気的に接続
する接続孔32が形成される。
上層配線層30並びに第2のTi層44、吸上げ防止層
40及び第1のTi層42を選択的に除去して、上層配
線34を完成させる(図1参照)。
るために、基体10を予備加熱しても、開口部22の底
部の下層配線層12が隆起することを防止することがで
きる。また、高温アルミニウムスパッタ時に基体10を
高温に加熱しても、下層配線層12が接続孔32へと吸
い上げられることを防止することができる。
である。実施例1においては、上層配線層30及び接続
孔32を形成するために高温アルミニウムスパッタ法を
採用した。これに対して、実施例2においては、アルミ
ニウムリフロー法にて上層配線層30及び接続孔32を
形成する。以下、図3を参照して、実施例2の多層配線
の形成方法を説明する。
ム系配線材料から成る下層配線層12を形成する工程、
及び下層配線層12上に絶縁層20を形成した後、下層
配線層12上方の絶縁層20に開口部22を形成する工
程は、実施例1の[工程−100]と同様とすることが
でき、詳細な説明は省略する。
げ防止層40及び第2のTi層44の形成も、実施例1
の[工程−110]と同様とすることができ、詳細な説
明は省略する。
44が酸化されないように、真空下で別のチャンバ内に
半導体基板を搬送し、半導体基板を200゜C、1分間
予備加熱して、絶縁層20からH2Oを主体とするガス
を放出させる。その後、通常のアルミニウムスパッタ法
にて第2のTi層44上にアルミニウム系配線材料層4
6(例えばAl−1%Siから成る)を堆積させる(図
3の(A)参照)。絶縁層20上のアルミニウム系配線
材料層46の厚さを600nmとした。
下のとおりとした。 プロセスガス : Ar=100sccm DCパワー : 20kW スパッタ圧力 : 0.4Pa 基体加熱温度 : 150゜C 成膜速度 : 1200nm/分
アルミニウム系配線材料の融点以下の温度に加熱する。
これによって、絶縁層20上に堆積したアルミニウム系
配線材料層46は流動状態となり、開口部22内に流入
し、開口部22はアルミニウム系配線材料で確実に埋め
込まれる(図3の(B)参照)。加熱条件を、例えば以
下のとおりとすることができる。 加熱方式 : 基板裏面ガス加熱 加熱温度 : 500゜C 加熱時間 : 2分 プロセスガス : Ar=100sccm プロセスガス圧力: 1.1×103Pa ここで、基板裏面ガス加熱方式とは、基板裏面に配置し
たヒーターブロックを所定の温度(加熱温度)に加熱
し、ヒーターブロックと基板裏面の間にプロセスガスを
導入することによって基板を加熱する方式である。加熱
方式としては、この方式以外にもランプ加熱方式等を用
いることができる。
に、絶縁層20上にアルミニウム系配線材料から成る上
層配線層30が形成される。併せて、開口部22がアル
ミニウム系配線材料で埋め込まれ、下層配線層12と上
層配線層30とを電気的に接続する接続孔32が形成さ
れる。
に、絶縁層20上の上層配線層30並びに第2のTi層
44、吸上げ防止層40及び第1のTi層42を選択的
に除去して、上層配線34を完成させる。
るために、基体10を予備加熱しても、開口部22の底
部の下層配線層12が隆起することを防止することがで
きる。また、アルミニウム系配線材料を流動状態とさせ
るために基体10を高温に加熱しても、下層配線層12
が接続孔32へと吸い上げられることを防止することが
できる。
おいては、TiNから成る吸上げ防止層40を用いた。
実施例3においては、スパッタ法にてTiONから成る
吸上げ防止層40を形成する。実施例3の工程は、実施
例1の[工程−110]あるいは実施例2の[工程−2
10]における吸上げ防止層40の形成以外は、実施例
1あるいは実施例2と同様とすることができ、その詳細
な説明は省略する。
防止層40の形成条件を、例えば、以下のとおりとする
ことができる。 プロセスガス: Ar/N2−6%O2=30/70sccm DCパワー : 5kW 圧力 : 0.4Pa 基体温度 : 150゜C TiONから成る吸上げ防止層40の厚さは30〜15
0nm程度であればよい。
吸上げ防止層40を形成してもよい。Wから成る吸上げ
防止層40の形成条件を、例えば、以下のとおりとする
ことができる。 プロセスガス: Ar=80sccm DCパワー : 3kW 圧力 : 0.4Pa 基体温度 : 150゜C Wから成る吸上げ防止層40の厚さは30〜150nm
程度であればよい。
層40を通常のスパッタ方法にて形成してもよい。尚、
実施例1〜実施例3においては、場合によっては第1の
Ti層42の形成、あるいは第2のTi層44の形成を
省略することができる。
防止層40の形成工程は、スパッタ法によるTi層の形
成、及びTi層表面の窒化処理から成る。以下、半導体
素子の模式的な一部断面図である図4を参照して、実施
例4を説明する。
ム系配線材料から成る下層配線層12を形成する工程、
及び下層配線層12上に絶縁層20を形成した後、下層
配線層12上方の絶縁層20に開口部22を形成する工
程は、実施例1の[工程−100]と同様とすることが
でき、詳細な説明は省略する。
む絶縁層20の全面に吸上げ防止層40を形成する。そ
のために、先ず、開口部22を含む絶縁層20の全面に
厚さ100nmのTi層50を形成する(図4の(A)
参照)。Ti層50の形成条件を、例えば以下のとおり
とすることができる。 プロセスガス: Ar=100sccm DCパワー : 4kW 圧力 : 0.4Pa 基体温度 : 150゜C Ti層50の厚さは、30〜200nm程度であればよ
い。
の窒化処理を行い、Ti層50の表面にTiNから成る
吸上げ防止層40を形成する(図4の(B)参照)。N
2プラズマによる窒化処理の条件を、例えば以下のとお
りとすることができる。 使用ガス系 : N2 100% RFパワー : 200W 圧力 : 5Pa 窒化温度 : 100゜C Ti層50の表面に形成されたTiNから成る吸上げ防
止層40の厚さは、始めに形成したTi層50の厚さの
50〜80%であることが望ましい。尚、窒化処理に
は、その他、NH3ガスを用いることもできる。
の上に、実施例1の[工程−110]と同様に、第2の
Ti層44の形成する。
[工程−120]と同様に高温アルミニウムスパッタ法
による、上層配線層30の形成及び接続孔32の形成を
行う。あるいは又、実施例2の[工程−220]と同様
にアルミニウムリフロー法による、上層配線層30の形
成及び接続孔32の形成を行う。
上層配線層30並びに第2のTi層44及び吸上げ防止
層40を選択的に除去して、上層配線34を完成させ
る。
から成る吸上げ防止層40が存在するために、基体10
を予備加熱しても、開口部22の底部の下層配線層12
が隆起することを防止することができる。また、アルミ
ニウム系配線材料を流動状態とさせるために基体10を
高温に加熱しても、下層配線層12が接続孔32へと吸
い上げられることを防止することができる。
化処理による吸上げ防止層40の形成の代わりに、Ti
層50の形成及びTi層50表面の酸化処理によって吸
上げ防止層40を形成することができる。この場合、T
i層50表面の酸化処理は、例えば以下の条件で行うこ
とができる。 使用ガス系 : N2−10%O2 RFパワー : 200W 圧力 : 5Pa 酸化温度 : 100゜C Ti層50の表面に形成された酸化層から成る吸上げ防
止層40の厚さは、始めに形成したTi層50の厚さの
50〜80%であることが望ましい。
50表面の窒化処理による吸上げ防止層40の形成の代
わりに、W層の形成及びW層表面の窒化処理によって吸
上げ防止層を形成することができる。この場合、W層の
形成条件は、実施例3にて説明した条件と同様とするこ
とができる。また、W層表面のN2プラズマによる窒化
処理の条件を、例えば以下のとおりとすることができ
る。 使用ガス系 : N2 100% RFパワー : 200W 圧力 : 5Pa 窒化温度 : 100゜C W層の表面に形成されたWNから成る吸上げ防止層40
の厚さは、始めに形成したW層の厚さの50〜80%で
あることが望ましい。
理によって吸上げ防止層を形成することができる。この
場合、W層の形成条件は、実施例3にて説明した条件と
同様とすることができる。また、W層表面の酸化処理の
条件を、例えば以下のとおりとすることができる。 使用ガス系 : N2−10%O2 RFパワー : 200W 圧力 : 5Pa 酸化温度 : 100゜C W層の表面に形成された酸化層から成る吸上げ防止層4
0の厚さは、始めに形成したW層の厚さの50〜80%
であることが望ましい。
タ法にて形成する場合、所謂コリメータスパッタ法にて
行うことができる。ここで、コリメータスパッタ法と
は、図5の(A)に模式的に示すように、スパッタ装置
のターゲットと被成膜材(本発明においては基体)との
間にコリメータを配置した状態で、スパッタ法を実施す
る技術を意味する。コリメータとは、図5の(B)に模
式的な平面図を示すように、薄膜形成用の各種粒子ビー
ムを一軸異方性をもって通過させ被成膜材上に到達させ
るための、厚さ方向に多数の貫通孔を有し大きな開口率
を有する格子状の治具を指す。そして、貫通孔の軸方向
の長さと開口径の比を適当に設計することにより、コリ
メータを通過する粒子ビームの被成膜材への入射角を制
御する機能を有する。貫通孔の平面形状は円形、六角形
等の多角形等であり、材質は金属、セラミックあるいは
プラスチック等、目的に応じて選択される。コリメータ
を用いることによって、開口部内部に光学的に影の部分
ができないように、スパッタ粒子の被成膜材に対する入
射角が余り大きくならないよう、例えば0〜30度の低
入射角範囲に制御することができる。これによって開口
部底部における吸上げ防止層40の厚さを厚くすること
ができる。尚、図5の(B)に示したコリメータの貫通
孔の断面形状は正六角形である。
実施例1〜実施例4と同様とすることができ、詳細な説
明は省略する。尚、コリメータスパッタ法にて、アルミ
ニウム系配線材料の成膜、第1、第2のTi層等の成膜
を行うこともできる。
40はTiN層から成り、CVD法にて形成される。
ム系配線材料から成る下層配線層12を形成する工程、
及び下層配線層12上に絶縁層20を形成した後、下層
配線層12上方の絶縁層20に開口部22を形成する工
程は、実施例1の[工程−100]と同様とすることが
でき、詳細な説明は省略する。
む絶縁層20の全面に吸上げ防止層40を形成する。そ
のために、先ず、開口部22を含む絶縁層20の全面に
厚さ30nmの第1のTi層42をECRCVD法で形
成することが望ましい。第1のTi層42の形成条件
を、例えば以下のとおりとすることができる。 使用ガス : TiCl4/H2=10/50sc
cm マイクロ波パワー : 2.8kW 圧力 : 0.12Pa 基体温度 : 420゜C
から成る厚さ70nmの吸上げ防止層40をECRCV
D法にて形成する。吸上げ防止層40の形成条件を、例
えば以下のとおりとすることができる。 使用ガス : TiCl4/H2/N2=20/
26/8sccm マイクロ波パワー : 2.8kW 圧力 : 0.23Pa 基体温度 : 420゜C 吸上げ防止層40の厚さは、10〜70nm程度であれ
ばよい。
するアルミニウム系配線材料の濡れ性向上のために、厚
さ100nmの第2のTi層44をECRCVD法にて
形成することが望ましい。第2のTi層44の形成条件
を第1のTi層42の形成条件と同様とすることができ
る。尚、第1及び第2のTi層42,44は、スパッタ
法にて形成してもよい。
程−120]と同様に高温アルミニウムスパッタ法によ
る、上層配線層30の形成及び接続孔32の形成を行
う。あるいは又、実施例2の[工程−220]と同様に
アルミニウムリフロー法による、上層配線層30の形成
及び接続孔32の形成を行う。
上層配線層30並びに第2のTi層44、吸上げ防止層
40及び第1のTi層42を選択的に除去して、上層配
線34を完成させる。
上げ防止層40が存在するために、基体10を予備加熱
しても、開口部22の底部の下層配線層12が隆起する
ことを防止することができる。また、アルミニウム系配
線材料を流動状態とさせるために基体10を高温に加熱
しても、下層配線層12が接続孔32へと吸い上げられ
ることを防止することができる。
に、CVD法にて形成されたW層から構成することがで
きる。更には、このように形成されたW層の表面に窒化
処理を施してもよい。あるいは又、吸上げ防止層40
を、CVD法にて形成されたWN層から構成することが
できる。
層40を形成した後、吸上げ防止層40にアニール処理
を施すことが、吸上げ防止層の吸い上げ防止効果を高め
るために好ましい。アニール処理は、ファーネス・アニ
ール法、ランプ加熱によるRTA(Rapid Thermal Anne
aling)法等によって行うことができる。例えば以下の
条件のファーネス・アニール法によってアニール処理を
施すことができる。 加熱温度 : 500〜600゜C 加熱時間 : 30〜60分 プロセスガス : N2/O2=8/2リットル あるいは、例えば以下の条件のRTA法によってアニー
ル処理を施すことができる。 加熱温度 : 500〜600゜C 加熱時間 : 1〜数分 プロセスガス : N2=5リットル 尚、加熱温度の上限は下層配線層12を構成するアルミ
ニウム系配線材料が溶融しないような温度とする。
防止層40の結晶配向性が向上し、吸上げ防止層40の
吸い上げ防止効果を高めることができる。また、酸素が
吸上げ防止層40の結晶粒界に入り込むことによって、
吸上げ防止層40の吸い上げ防止効果を高めることがで
きる。
上に例えば第2のTi層44の形成や、アルミニウム系
配線材料の成膜を高温アルミニウムスパッタ法あるいは
アルミニウムリフロー法にて行う。
態様に係る多層配線及びその形成方法に関する。実施例
1〜実施例5においては、接続孔32の底部に吸上げ防
止層40を形成した。一方、以下に説明する実施例6に
おいては、下層配線層12の表面に吸上げ防止層60を
形成する。
の(A)に模式的な一部断面図を示すように、(イ)基
体10上に形成されたアルミニウム系配線材料から成る
下層配線層12、(ロ)下層配線層12を被覆する絶縁
層20上に形成されたアルミニウム系配線材料から成る
上層配線層30、及び、(ハ)アルミニウム系配線材料
から成り、絶縁層20内に形成され、下層配線層12と
上層配線層30とを電気的に接続する接続孔32、から
成る。そして、(ニ)下層配線層12の表面に、下層配
線層を構成するアルミニウム系配線材料が接続孔内に吸
い上げられることを防止する吸上げ防止層60が形成さ
れていることを特徴とする。
においては、吸上げ防止層60はTiNから成り、スパ
ッタ法にて形成される。上層配線層30及び接続孔32
は高温アルミニウムスパッタ法にて形成される。以下、
図7の半導体素子の模式的な一部断面図を参照して、実
施例6の多層配線の形成方法を説明する。
に設けられたSiO2から成る下層絶縁層から構成され
た基体10上に、枚葉式マグネトロンスパッタ装置を用
いたスパッタ法にて、下層配線層12を従来の方法に基
づき形成する。下層配線層12はアルミニウム系配線材
料、具体的にはAl−1%Siから成る。下層配線層1
2の厚さを600nmとした。
の上に、TiNから成る吸上げ防止層60をスパッタ法
にて形成する。それに先立ち、吸上げ防止層60と下層
配線層12との間の接触抵抗の低減のために、下層配線
層12上にTi層62を形成することが望ましい。スパ
ッタ法による厚さ10〜30nmのTi層62の形成条
件を、例えば以下のとおりとすることができる。 プロセスガス: Ar=100sccm DCパワー : 4kW 圧力 : 0.4Pa 基体温度 : 150゜C
成る吸上げ防止層60をスパッタ法にて形成する(図7
の(A)参照)。厚さ40nmの吸上げ防止層60の形
成条件を、例えば以下のとおりとすることができる。 プロセスガス: Ar/N2=30/70sccm DCパワー : 5kW 圧力 : 0.4Pa 基体温度 : 150゜C
を構成するアルミニウム系配線材料が後に形成する接続
孔内に吸い上げられることを防止するという機能だけで
なく、下層配線層のパターニング時の露光光の反射を防
止する反射防止膜の機能をも兼ね備えている。従って、
TiNから成る吸上げ防止層60の厚さは、これらの機
能を最良に発揮し得る厚さであればよく、20〜70n
m程度であることが望ましい。
れた下層配線層12を所望のパターンにパターニング
し、次いで、下層配線層12上にSiO2から成り厚さ
0.5μmの絶縁層20を通常のCVD法にて形成した
後、下層配線層12上方の絶縁層20にドライエッチン
グ法にて開口部22を形成する(図7の(B)参照)。
開口部の直径を0.7μmとした。ドライエッチングの
条件を、例えば実施例1の[工程−100]と同様とす
ることができる。
絶縁層20上にアルミニウム系配線材料から成る上層配
線層30を形成し、且つ、このアルミニウム系配線材料
を開口部22に埋め込み、下層配線層12と上層配線層
30とを電気的に接続する接続孔32を形成する。その
ために、先ず、半導体基板を500゜C、1分間予備加
熱して、絶縁層20からH2Oを主体とするガスを放出
させる。次いで、開口部22を含む絶縁層20の全面
に、枚葉式マグネトロンスパッタ装置を用いたスパッタ
法にて、厚さ100nmのTi層64を形成する。この
Ti層64は、下層配線層12と接続孔32の導通を良
好なものとするために形成する。Ti層64の形成条件
を、例えば[工程−610]のTi層62の形成条件と
同様とすることができる。
配線材料(例えばAl−1%Siから成る)を堆積させ
る(図7の(C)参照)。絶縁層20上のアルミニウム
系配線材料の厚さを600nmとした。この高温アルミ
ニウムスパッタ法においては、基体10の温度を400
゜C以上アルミニウム系配線材料の融点以下の温度に制
御する。絶縁層20上に堆積したアルミニウム系配線材
料は流動状態となり、開口部22内に流入し、開口部2
2はアルミニウム系配線材料で確実に埋め込まれる。
ば実施例1の[工程−120]と同様とすることができ
る。尚高温アルミニウムスパッタ法の代わりに、実施例
2の[工程−220]にて説明したアルミニウムリフロ
ー法によって上層配線層を形成してもよい。
ム系配線材料から成る上層配線層30が形成される。併
せて、アルミニウム系配線材料が開口部22に埋め込ま
れ、下層配線層12と上層配線層30とを電気的に接続
する接続孔32が形成される。
4を選択的に除去して、上層配線34を完成させる(図
6の(A)参照)。尚、図6の(B)に半導体基板や下
層配線層を含めた半導体素子の模式的な一部断面図を示
す。図6の(B)中、参照番号100は半導体基板、参
照番号102は素子分離領域、参照番号104はゲート
電極部、参照番号106はソース・ドレイン領域であ
る。また、Ti層62の図示は省略した。
線層12の表面に形成されているので、基体10を予備
加熱しても、開口部22の底部の下層配線層12が隆起
することを防止することができる。また、高温アルミニ
ウムスパッタ時あるいはアルミニウムリフロー時に基体
10を高温に加熱しても、下層配線層12が接続孔32
へと吸い上げられることを防止することができる。
代わりに、スパッタ法にて形成されたTiON層、Ti
W層、W層あるいはWN層から構成することもできる。
この場合の、それぞれの吸上げ防止層の形成条件を以下
に例示する。 [TiONから成る吸上げ防止層の形成] プロセスガス: Ar/N2−6%O2=30/70sccm DCパワー : 5kW 圧力 : 0.4Pa 基体温度 : 150゜C [TiWから成る吸上げ防止層の形成] プロセスガス: Ar=100sccm DCパワー : 5kW 圧力 : 0.4Pa 基体温度 : 150゜C [Wから成る吸上げ防止層の形成] プロセスガス: Ar=80sccm DCパワー : 3kW 圧力 : 0.4Pa 基体温度 : 150゜C [WNから成る吸上げ防止層の形成] プロセスガス: Ar=100sccm DCパワー : 5kW 圧力 : 0.4Pa 基体温度 : 150゜C TiON、TiW、W、WNから成る吸上げ防止層の厚
さは30〜150nm程度であればよい。
後、絶縁層20を形成する前に、吸上げ防止層60の上
に、更に、図8に示すように、スパッタ法にて順に厚さ
10nmのTi層66、厚さ30nmのTiON層68
を形成してもよい。このTi層66を形成することによ
って、下層配線層12と接続孔32との間の接触抵抗を
一層低減させることができる。また、TiON層68を
形成することによって、下層配線層のパターニング時の
反射防止の効果を一層高めることができる。Ti層6
6、TiON層68の形成条件は、今まで述べた実施例
におけるTi層、TiON層の形成条件と同様とするこ
とができる。
成した後、吸上げ防止層60にアニール処理を施すこと
が、吸上げ防止層の吸い上げ防止効果を高めるために好
ましい。アニール処理は、ファーネス・アニール法やR
TA法等によって行うことができる。例えば以下の条件
のファーネス・アニール法によってアニール処理を施す
ことができる。 加熱温度 : 500〜600゜C 加熱時間 : 30〜60分 プロセスガス : N2/O2=8/2リットル あるいは、例えば以下の条件のRTA法によってアニー
ル処理を施すことができる。 加熱温度 : 500〜600゜C 加熱時間 : 1〜数分 プロセスガス : N2=5リットル 尚、加熱温度の上限は下層配線層を構成するアルミニウ
ム系配線材料が溶融しないような温度とする。
防止層60の結晶配向性が向上し、吸上げ防止層60の
吸い上げ防止効果を高めることができる。また、酸素が
吸上げ防止層60の結晶粒界に入り込むことによって、
吸上げ防止層60の吸い上げ防止効果を高めることがで
きる。
上に例えば絶縁層20の形成を行う。
合、各種スパッタリング用チャンバ及びRTA処理用チ
ャンバを備えたマルチチャンバタイプの装置(クラスタ
ーツール)を用いることが好ましい。このような装置を
用いることによって、下層配線層12及び吸上げ防止層
40,60等の形成の後、真空中で連続的にRTA処理
を行うことができ、Ti層等や吸上げ防止層40,60
が大気に暴露されず、酸化されることを防止し得る。マ
ルチチャンバタイプの装置の模式図を図9に示す。
が、本発明はこれらの実施例に限定されるものではな
い。各実施例における成膜条件や数値は例示であり、適
宜変更することができる。絶縁層20あるいは下層絶縁
層は、SiO2以外にも、BPSG、PSG、BSG、
AsSG、PbSG、SbSG、あるいはSiN等の公
知の絶縁材料から構成することができる。アルミニウム
系配線材料としては、Al−1%Si以外にも、純A
l、あるいはAl−Si−Cu、Al−Cu、Al−G
e等のAl合金を挙げることができる。
ネトロンスパッタリング装置だけでなく、DCスパッタ
リング装置、RFスパッタリング装置、ECRスパッタ
リング装置、また基板バイアスを印加するバイアススパ
ッタリング装置等各種のスパッタリング装置にて行うこ
とができる。
多層配線及びその形成方法を組み合わせることもでき
る。即ち、下層配線層12の表面に吸上げ防止層60を
形成し、合わせて、開口部の底部にも吸上げ防止層40
を形成してもよい。
は下層配線層の表面に、下層配線層を構成するアルミニ
ウム系配線材料が接続孔内に吸い上げられることを防止
する吸上げ防止層が形成される。これによって、予備加
熱の際、あるいは高温アルミニウムスパッタやアルミニ
ウムリフローの際に、下層配線層の隆起あるいは下層配
線層を構成するアルミニウム系配線材料の接続孔への吸
い上げを防止することができ、多層配線の信頼性を向上
させることができる。
ける多層配線及びその形成方法においては、下層配線層
の表面に吸上げ防止層が形成されているので、接続孔が
微細化、高アスペクト化した場合でも、吸上げ防止の効
果が低下しない。また、上層配線層を形成する際の下地
層としてTi層を形成するだけでよく、開口部への配線
材料の埋め込み特性を改善することができる。
な一部断面図である。
の各工程における半導体素子の模式的な一部断面図であ
る。
の一部の工程における半導体素子の模式的な一部断面図
である。
の一部の工程における半導体素子の模式的な一部断面図
である。
図である。
な一部断面図である。
の各工程における半導体素子の模式的な一部断面図であ
る。
部断面図である。
装置の模式図である。
るための半導体素子の模式的な一部断面図である。
アルミニウムリフロー法における問題点を説明するため
の半導体素子の模式的な一部断面図である。
Claims (4)
- 【請求項1】 (イ)基体にアルミニウム系配線材料から
成る下層配線層を形成する工程と、 (ロ)該下層配線層上に絶縁層を形成した後、下層配線
層上方の該絶縁層に開口部を形成する工程と、 (ハ)該絶縁層上にアルミニウム系配線材料から成る上
層配線層を形成し、且つ、該アルミニウム系配線材料を
開口部に埋め込み、下層配線層と上層配線層とを電気的
に接続する接続孔を形成する工程、 から成る半導体装置における多層配線層の形成方法であ
って、 前記工程(イ)の下層配線層を形成した後に、該下層配
線層の表面に、下層配線層を構成するアルミニウム系配
線材料が接続孔内に吸い上げられることを防止する吸上
げ防止層を形成する工程、及び、該吸上げ防止層にアニ
ール処理を施す工程を含むことを特徴とする半導体装置
における多層配線層の形成方法。 - 【請求項2】 吸上げ防止層の形成及び該吸上げ防止層の
アニール処理を真空中で連続的に行うことを特徴とする
請求項1に記載の半導体装置における多層配線の形成方
法。 - 【請求項3】 前記吸上げ防止層の形成工程は、スパッタ
法によるTiN層、TiON層、TiW層、W層又はW
N層の形成工程から成ることを特徴とする請求項1に記
載の半導体装置における多層配線層の形成方法。 - 【請求項4】 前記吸上げ防止層の形成の前に、スパッタ
法によって下層配線層の表面にTi層を形成することを
特徴とする請求項3に記載の半導体装置における多層配
線の形成方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17370193A JP3401843B2 (ja) | 1993-06-21 | 1993-06-21 | 半導体装置における多層配線の形成方法 |
US08/797,925 US5719446A (en) | 1993-06-21 | 1997-02-12 | Multilayer interconnect structure for semiconductor device and method of manufacturing same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17370193A JP3401843B2 (ja) | 1993-06-21 | 1993-06-21 | 半導体装置における多層配線の形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0778905A JPH0778905A (ja) | 1995-03-20 |
JP3401843B2 true JP3401843B2 (ja) | 2003-04-28 |
Family
ID=15965526
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17370193A Expired - Fee Related JP3401843B2 (ja) | 1993-06-21 | 1993-06-21 | 半導体装置における多層配線の形成方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5719446A (ja) |
JP (1) | JP3401843B2 (ja) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0936230A (ja) * | 1995-05-15 | 1997-02-07 | Sony Corp | 半導体装置の製造方法 |
US5877087A (en) * | 1995-11-21 | 1999-03-02 | Applied Materials, Inc. | Low temperature integrated metallization process and apparatus |
US6420786B1 (en) | 1996-02-02 | 2002-07-16 | Micron Technology, Inc. | Conductive spacer in a via |
US5789317A (en) | 1996-04-12 | 1998-08-04 | Micron Technology, Inc. | Low temperature reflow method for filling high aspect ratio contacts |
US5662788A (en) * | 1996-06-03 | 1997-09-02 | Micron Technology, Inc. | Method for forming a metallization layer |
US7126195B1 (en) | 1996-06-03 | 2006-10-24 | Micron Technology, Inc. | Method for forming a metallization layer |
GB2319532B (en) * | 1996-11-22 | 2001-01-31 | Trikon Equip Ltd | Method and apparatus for treating a semiconductor wafer |
US6221792B1 (en) * | 1997-06-24 | 2001-04-24 | Lam Research Corporation | Metal and metal silicide nitridization in a high density, low pressure plasma reactor |
US5985759A (en) * | 1998-02-24 | 1999-11-16 | Applied Materials, Inc. | Oxygen enhancement of ion metal plasma (IMP) sputter deposited barrier layers |
US6147409A (en) * | 1998-06-15 | 2000-11-14 | Lsi Logic Corporation | Modified multilayered metal line structure for use with tungsten-filled vias in integrated circuit structures |
US6248429B1 (en) | 1998-07-06 | 2001-06-19 | Micron Technology, Inc. | Metallized recess in a substrate |
US6433436B1 (en) | 1999-05-26 | 2002-08-13 | International Business Machines Corporation | Dual-RIE structure for via/line interconnections |
US6413858B1 (en) | 1999-08-27 | 2002-07-02 | Micron Technology, Inc. | Barrier and electroplating seed layer |
DE10219115A1 (de) * | 2002-04-29 | 2003-11-13 | Infineon Technologies Ag | Verfahren zum Füllen eines Kontaktlochs und integrierte Schaltungsanordnung mit Kontaktloch |
US7211502B2 (en) * | 2003-03-26 | 2007-05-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
KR100623247B1 (ko) * | 2003-12-22 | 2006-09-18 | 삼성에스디아이 주식회사 | 평판표시장치 및 그의 제조방법 |
WO2009072201A1 (ja) * | 2007-12-06 | 2009-06-11 | Fujitsu Limited | 抵抗変化素子とその製造方法、及び抵抗変化素子を用いた半導体記憶装置 |
JP2008300866A (ja) * | 2008-08-01 | 2008-12-11 | Denso Corp | 半導体装置の製造方法 |
US8841733B2 (en) * | 2011-05-17 | 2014-09-23 | United Microelectronics Corp. | Semiconductor device and method of fabricating the same |
CN105009276A (zh) * | 2013-01-21 | 2015-10-28 | A·森 | 用于半导体封装的衬底及其形成方法 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59175763A (ja) * | 1983-03-25 | 1984-10-04 | Fujitsu Ltd | 半導体装置 |
US4987562A (en) * | 1987-08-28 | 1991-01-22 | Fujitsu Limited | Semiconductor layer structure having an aluminum-silicon alloy layer |
JPH0719841B2 (ja) * | 1987-10-02 | 1995-03-06 | 株式会社東芝 | 半導体装置 |
JP2598335B2 (ja) * | 1990-08-28 | 1997-04-09 | 三菱電機株式会社 | 半導体集積回路装置の配線接続構造およびその製造方法 |
JP2660359B2 (ja) * | 1991-01-30 | 1997-10-08 | 三菱電機株式会社 | 半導体装置 |
US5278448A (en) * | 1991-03-19 | 1994-01-11 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method of fabricating the same |
US5270254A (en) * | 1991-03-27 | 1993-12-14 | Sgs-Thomson Microelectronics, Inc. | Integrated circuit metallization with zero contact enclosure requirements and method of making the same |
JP2533414B2 (ja) * | 1991-04-09 | 1996-09-11 | 三菱電機株式会社 | 半導体集積回路装置の配線接続構造およびその製造方法 |
JP2811131B2 (ja) * | 1991-04-26 | 1998-10-15 | 三菱電機株式会社 | 半導体装置の配線接続構造およびその製造方法 |
US5240880A (en) * | 1992-05-05 | 1993-08-31 | Zilog, Inc. | Ti/TiN/Ti contact metallization |
EP0594300B1 (en) * | 1992-09-22 | 1998-07-29 | STMicroelectronics, Inc. | Method for forming a metal contact |
US5358901A (en) * | 1993-03-01 | 1994-10-25 | Motorola, Inc. | Process for forming an intermetallic layer |
US5356836A (en) * | 1993-08-19 | 1994-10-18 | Industrial Technology Research Institute | Aluminum plug process |
US5391517A (en) * | 1993-09-13 | 1995-02-21 | Motorola Inc. | Process for forming copper interconnect structure |
JPH07161813A (ja) * | 1993-12-08 | 1995-06-23 | Nec Corp | 半導体装置の製造方法 |
US5594278A (en) * | 1994-04-22 | 1997-01-14 | Nippon Steel Corporation | Semiconductor device having a via hole with an aspect ratio of not less than four, and interconnections therein |
US5523259A (en) * | 1994-12-05 | 1996-06-04 | At&T Corp. | Method of forming metal layers formed as a composite of sub-layers using Ti texture control layer |
US5604155A (en) * | 1995-07-17 | 1997-02-18 | Winbond Electronics Corp. | Al-based contact formation process using Ti glue layer to prevent nodule-induced bridging |
-
1993
- 1993-06-21 JP JP17370193A patent/JP3401843B2/ja not_active Expired - Fee Related
-
1997
- 1997-02-12 US US08/797,925 patent/US5719446A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0778905A (ja) | 1995-03-20 |
US5719446A (en) | 1998-02-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3401843B2 (ja) | 半導体装置における多層配線の形成方法 | |
US5290731A (en) | Aluminum metallization method | |
US4937652A (en) | Semiconductor device and method of manufacturing the same | |
JP3435194B2 (ja) | 半導体装置の配線層形成方法及び半導体装置 | |
JPH077077A (ja) | 半導体装置及びその製造方法 | |
JP3586899B2 (ja) | 半導体装置およびその製造方法 | |
JP3395299B2 (ja) | 半導体装置の配線構造及び配線形成方法 | |
JP3216358B2 (ja) | 半導体装置の配線構造及びその形成方法 | |
JP2555949B2 (ja) | 半導体装置の製造方法 | |
JPH10144790A (ja) | 半導体装置における配線形成方法 | |
JP3407516B2 (ja) | 半導体装置及びその製造方法 | |
JP2832990B2 (ja) | 多層配線形成方法およびこれに用いる真空蒸着装置 | |
JP3312445B2 (ja) | 半導体装置の配線形成方法、及び、半導体装置における配線 | |
JPH053254A (ja) | 積層配線形成方法 | |
JP3321896B2 (ja) | Al系材料形成方法、Al系配線構造、半導体装置の製造方法、及び半導体装置 | |
JPH11233517A (ja) | 半導体装置の銅配線 | |
JP3398543B2 (ja) | 半導体装置の製造方法 | |
JPH0722415A (ja) | 半導体装置の製造方法 | |
JP3607515B2 (ja) | 半導体装置およびその製造方法 | |
JPH1154611A (ja) | 半導体装置およびその製造方法 | |
JPH08153797A (ja) | 半導体装置の配線構造及びその形成方法 | |
JPH06216261A (ja) | 半導体装置の接続孔及びその形成方法 | |
JPH11265934A (ja) | 接続部の形成方法 | |
JPH08172130A (ja) | 半導体装置の配線構造及びその形成方法 | |
JPH11297818A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080229 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090228 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100228 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100228 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |