JPH11297818A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH11297818A
JPH11297818A JP10158698A JP10158698A JPH11297818A JP H11297818 A JPH11297818 A JP H11297818A JP 10158698 A JP10158698 A JP 10158698A JP 10158698 A JP10158698 A JP 10158698A JP H11297818 A JPH11297818 A JP H11297818A
Authority
JP
Japan
Prior art keywords
conductive layer
insulating film
forming
layer
connection hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10158698A
Other languages
English (en)
Inventor
Hajime Yamagishi
肇 山岸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP10158698A priority Critical patent/JPH11297818A/ja
Publication of JPH11297818A publication Critical patent/JPH11297818A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】3層以上の導電層構造を有する半導体装置の製
造方法において、2つ以上の下層導電層と上層導電層と
を電気的に接続するための接続孔を一つの工程で形成す
る工程を有する半導体装置の製造方法を提供する。 【解決手段】半導体基板上に、第1の導電層を形成する
工程と、前記第1の導電層上に、エッチングストッパー
層を形成する工程と、前記第1の導電層上に、第1の層
間絶縁膜を形成する工程と、前記第1の層間絶縁膜上
に、第2の導電層を形成する工程と、前記第2の導電層
上に、第2の層間絶縁膜を形成する工程と、前記第1の
絶縁膜および第2の絶縁膜を貫き、前記第1の導電層と
前記第2の導電層とを接続するための接続孔を形成する
工程を少なくとも有する半導体装置の製造方法。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に、高度に微細化・集積化が進行した多
層配線構造を有する半導体装置の配線間を接続する接続
孔を形成する工程に特徴を有する半導体装置の製造方法
に関する。
【0002】
【従来の技術】超大規模集積回路(VLSI)、超超大
規模集積回路(ULSI)等にも見られるように、半導
体装置の高集積化、高機能化に伴い、デバイス・チップ
上では配線部分が占める割合が増大する傾向にある。こ
れによるチップ面積の大型化を防ぐため、配線等の導電
層の多層化が進んでいる。このような多層導電層構造を
有する半導体装置の製造においては、上層導電層と下層
導電層との電気的に接続を図るための接続孔(ビア・ホ
ール)を開口するプロセスが不可欠となっている。
【0003】この接続孔を形成するためには、基板上の
下層導電層を被覆して層間絶縁膜を形成した後、層間絶
縁膜上の接続孔形成領域以外をマスクレジストパターン
を形成し、このレジストマターンを介して層間絶縁膜を
選択的にエッチングすればよい。
【0004】
【発明が解決しようとする課題】従来、上述のような接
続孔の形成は、下層導電層及びその上層に層間絶縁膜を
形成した後、該層間絶縁膜上に上層の導電層を形成する
前に行っていた。また、接続孔が下層導電層上の中心に
形成されるように、配線と接続孔のレイアウトを行うこ
とが一般的であった。
【0005】しかしながら、上記の方法により多層導電
層構造を実現する場合、接続孔形成に必要な工程が増加
するため、生産コスト面で好ましくない。また、製造工
程数の増加による製品の歩留りの低下にもつながる。そ
こで、多層化が進行する半導体装置の製造方法におい
て、工程数をできるだけ削減できる半導体装置の製造方
法の開発が望まれている。
【0006】そこで、本発明は、3層以上の導電層構造
を有する半導体装置の製造方法において、2つ以上の下
層導電層と上層導電層とを電気的に接続するための接続
孔を一つの工程で形成する工程を有することを特徴とす
る半導体装置の製造方法を提供することを目的とする。
【0007】
【課題を解決するための手段】本発明は、上記課題を達
成すべく、半導体基板上に、第1の導電層を形成する工
程と、前記第1の導電層上にエッチングストッパー層を
形成する工程と、前記第1の導電層上に第1の層間絶縁
膜を形成する工程と、前記第1の層間絶縁膜上に第2の
導電層を形成する工程と、前記第2の導電層上に第2の
層間絶縁膜を形成する工程と、前記第1の絶縁膜および
第2の絶縁膜を貫き、前記第1の導電層と前記第2の導
電層とを接続するための接続孔を形成する工程を少なく
とも有する半導体装置の製造方法を提供する。
【0008】前記本発明は、好ましくは、前記第1の絶
縁膜および第2の絶縁膜を貫き、前記第1の導電層と前
記第2の導電層とを接続するための接続孔を形成する工
程の後に、さらに前記接続孔に導電性物質を充填する工
程を有する。
【0009】本発明は、さらに好ましくは、前記第1の
絶縁膜および第2の絶縁膜を貫き、前記第1の導電層と
前記第2の導電層とを接続するための接続孔を形成する
工程の後に、さらに前記接続孔の内面に密着層を形成す
る工程と、前記密着層上に導電性物質を充填する工程と
を有する。前記密着層の材料としては、例えば、窒化チ
タンを挙げることができる。
【0010】さらに、本発明は、前記接続孔に導電性物
質を充填する工程の後に、さらに前記接続孔と接続する
ように第3の導電層を形成する工程を有する。
【0011】本発明において、前記第1の絶縁膜および
第2の絶縁膜を貫き、前記第1の導電層と前記第2の導
電層とを接続するための接続孔を形成する工程は、前記
第2の層間絶縁膜上にレジスト膜を成膜し、所定のパタ
ーニングを行い、該レジスト膜をマスクにエッチングを
行うことにより、接続孔を形成する工程であるのが好ま
しい。
【0012】本発明において、前記第1の絶縁膜および
第2の絶縁膜を貫き、前記第1の導電層と前記第2の導
電層とを接続するための接続孔を形成する工程は、前記
第3の導電層と前記第2の導電層とを接続する接続孔の
径が、前記第2の導電層と前記第1の導電層とを接続す
る接続孔の径よりも大きくなるように接続孔を形成する
工程であるのが好ましい。
【0013】本発明において、前記第1の絶縁膜および
第2の絶縁膜を貫き、前記第1の導電層と前記第2の導
電層とを接続するための接続孔を形成する工程は、前記
第3の導電層と前記第2の導電層とを接続する接続孔の
うち、前記第2の導電層と接触しない部分が、前記第1
の導電層と接続するように接続孔を形成する工程である
のが好ましい。
【0014】前記本発明においては、キャップメタル層
を前記エッチングストッパー層、あるいは、前記第1の
導電層と前記エッチングストッパー層の間に形成する工
程を有するのが好ましい。該キャップメタル層は、低コ
ンタクト抵抗を得るためと、ブランケットタングステン
CVD時の密着層の剥離防止のためである。
【0015】本発明において、前記第1および第2の絶
縁膜は、酸化シリコン膜またはリン、ホウ素あるいは砒
素等の不純物がドープされた酸化シリコン膜であるのが
好ましい。
【0016】本発明において、前記エッチングストッパ
ー層としては、窒化シリコン(Si3 N or Si
N)、窒化酸化シリコン、AlTi3 ,TiN(窒化チ
タニウム),TiSi2 (チタニウムシリサイド)、表
面にTi(チタニウム)の酸化膜を有するTi、及び表
面にTiの酸化膜を有するTiNからなる群から選ばれ
る1種又は2種以上からなるのが好ましい。
【0017】前記表面にTiの酸化膜を有するTi膜ま
たは表面にTiの酸化膜を有するTiN膜は、Ti若し
くはTiNからなる膜に、酸素イオン照射、熱酸化法ま
たは酸素プラズマ処理により形成されるのが好ましい。
【0018】前記第1、第2および第3の導電層は、ア
ルミニウム、アルミニウム系合金、銅、銅合金、チタ
ン、チタン系合金、タングステン、タグステン系合金、
もしくはこれらの組み合わせからなる1種または2種以
上からなる積層体からなるのが好ましい。
【0019】本発明によれば、一つの下層配線に対して
だけでなく、二つ以上の下層配線層に対して、一度に接
続孔を形成することができるため、大幅な工程数の削減
が可能となる。
【0020】
【発明の実施の形態】以下、本発明を実施形態により更
に詳細に説明する。第1実施形態
【0021】先ず、基体101上に設けられた絶縁膜1
02上に、第1の導電層103を形成する。具体的に
は、先ず、図示しない層間絶縁膜、ゲート電極等が形成
されたシリコン半導体基板からなる基体101上に形成
された、例えば、酸化シリコンからなる絶縁層102の
上に第1の導電層を形成する。そのために、例えば、マ
グネトロンスパッタ法によって、TiNからなる厚さ1
00nmの下地メタル層103を形成し、かかる下地メ
タル層103上に、例えば、Al−0.5%Cuからな
る厚さ0.5μmのアルミニウム系合金層104を形成
し、更に、その上に、キャップメタル層105を形成す
る。キャップメタル層105は、厚さ5nmのTiと、
その上に厚さ100nmのTiNからなる積層体であ
る。各層の成膜条件を以下に例示する。
【0022】〔下地メタル層(Ti20nm)の成膜〕 プロセスガス:Ar=82sccm 圧力:3mTorr RF Power:2kW 基板温度:200℃
【0023】〔アルミニウム系合金層(アルミニウム−
0.5%Cu500nm)の成膜〕 プロセスガス:Ar=65sccm 圧力:2.0mTorr RF Power:15kW 基板温度:300℃
【0024】〔キャップメタル層 (TiN5nm)の
成膜〕 プロセスガス:Ar=82sccm 圧力:3mTorr RF Power:1kW 基板温度:200℃
【0025】〔キャップメタル層(TiN100nm)
の成膜〕 プロセスガス:Ar/N2 =33/66sccm 圧力:2.5mTorr RF Power:8kW 基板温度:200℃
【0026】その後、キャップメタル層105上に、エ
ッチングストッパー層106を形成する。そのために、
例えば、平行平板電極プラズマCVDによって、窒化シ
リコン(SiN)を厚さ100nm成膜する。エッチン
グストッパー層106の成膜条件を以下に例示する。
尚、エッチングストッパー層106として形成した窒化
シリコンは、第1の導電層加工時の異方性イオンエッチ
ングの無機マスク材料、フォトレジストパターニング時
の反射防止の効果も有する。
【0027】〔エッチングストッパー層(SiN,膜厚
100nm)の成膜〕 使用ガス:SiH4 /NH3 /N2 =265/100/
4000sccm 圧力:565Pa 基板の加熱:無し
【0028】次に、図示しないフォトレジスト膜を全面
に成膜し、所定のパターニング及び異方性イオンエッチ
ング技術により、エッチングストッパー層106のパタ
ーニングを行う。エッチングストッパー層106の加工
条件を以下に例示する。
【0029】〔エッチングストッパー層106のエッチ
ング条件〕 使用ガス:CHF3 /CF4 /Ar=30/60/80
0sccm 圧力:200Pa 基板温度:25℃
【0030】次いで、キャップメタル層105、アルミ
ニウム系合金層104及び下地メタル層 を異方性イオ
ンエッチングを行い、パターニングし、第1の導電層1
03,104,105を形成することにより、図1
(a)に示す状態を得る。尚、キャップメタル層105
として、TiNを形成する理由は、低コンタクト抵抗を
下げること、ブランケットタングステンCVD時の剥離
防止の為である。
【0031】(第1の導電層のエッチング条件) 使用ガス:BCl3 /Cl2 =100/100sccm 圧力:1000Pa 基板温度:400℃
【0032】次に、図1(b)に示すように、例えば、
プラズマ酸化膜と塗布絶縁膜による積層構造とレジスト
との組み合わせによるエッチバックによる平坦化技術に
よって第1の層間絶縁膜108を形成する。
【0033】さらに、図1(c)に示すように、前記層
間絶縁膜上に第1の導電層の形成と同様にして、第2の
導電層109,110,111を形成する。
【0034】その後、図2に示すように、前記第1の層
間絶縁膜の形成と同様にして、平坦な第2の層間絶縁膜
112を形成する。次いで、全面にレジスト膜112を
成膜し、接続孔を形成する部分を開口するパターニング
を行う。
【0035】次に、図3に示すように、異方性エッチン
グ技術を用いて第2の層間絶縁膜及び第1の絶縁膜をエ
ッチングすることにより接続孔を形成する。エッチング
は、層間絶縁膜とエッチングストッパー膜とのエッチン
グレートの差異により、第2の導電層上のエッチングス
トッパー膜111で停止する条件を選択する。
【0036】また、接続孔の形成位置は、第2の導電層
から少しはみ出した位置で(第1の導電層の一部分が覆
われるように)、さらに下層に形成されている第1の導
電層の領域内に入るようにレイアウトされる。この場
合、第1の導電層の形成位置は、接続孔の被り余裕を加
えた寸法とする。
【0037】第2の層間絶縁膜112及び第2の層間絶
縁膜107のエッチング条件を以下に示す。 (層間絶縁膜112,107のエッチング条件) 使用ガス:C4 8 /CO/Ar=7/100/200
sccm 圧力:5.3Pa RF Power:1450W
【0038】続いて、エッチングストッパー膜111,
106のエッチングを行い、接続孔の開口部を完成させ
る(図3)。
【0039】前記エッチングストッパー膜111,10
6のエッチングの条件は、例えば、以下のようである。 (エッチングストッパー膜111,106のエッチング
の条件) 使用ガス:CHF3 /CF4 /Ar/N2 =35/50
/400/20sccm 圧力:93.3Pa RF Power:600W
【0040】次に、図4に示すように、接続孔の開口部
内に金属配線材料を埋め込む。そのために、図示しない
窒化シタンからなる密着層をマグネトロンスパッタ法に
て開口部内を含む層間絶縁膜112上に、膜厚30nm
で成膜し、熱CVD法により全面に厚さ0.6μmのタ
ングステン層114を形成する。密着層及びタングステ
ン層のそれぞれの成膜条件を以下に例示する。 (第1段階のタングステン層114のエッチング条件) 使用ガス:SF6 /Ar/He=110/90/5sc
cm 圧力:45.5Pa RF Power:275W
【0041】(第2段階の密着層のエッチング条件) 使用ガス:Ar/Cl2 =75/5sccm 圧力:6.5Pa RF Power:250W
【0042】次いで、タングステン層114をオーバー
エッチングすることによって、図5に示すように、メタ
ルプラグ115を形成して接続孔を完成させる。
【0043】この時のタングステン層114をオーバー
エッチングの条件としては、例えば以下のようである。 (第3段階のタングステン層114のオーバーエッチン
グ条件) 使用ガス:SF6 /Ar/He=20/10/10sc
cm 圧力:32.5Pa RF Power:70W
【0044】次に、前記第1の導電層の形成の場合と同
様にして、第2の導電層を形成することにより、図6に
示す多層配線構造を得る。
【0045】本実施形態によれば、第1、第2および第
3の導電層を接続する接続孔を一つの工程で形成するこ
とができので、工程数の削減を図ることができる。
【0046】第2実施形態 本実施形態では、エッチングストッパー層として、窒化
酸化シリコン膜(SiON膜,膜厚100nm)を用い
る例である。なお、主要工程断面図は、第1実施形態と
同様であるので、図示を省略している。
【0047】以下に、エッチングストッパー層として、
窒化酸化シリコン膜の成膜条件を例示する。 (エッチングストッパー層として、窒化酸化シリコン膜
の成膜条件) 使用ガス:SiH4 /N2 O=158/230sccm 圧力:330Pa RF Power:190W 基板温度:400℃
【0048】尚、窒化酸化シリコン膜のは、第1実施形
態で使用した窒化シリコンと同様に、第1の導電層加工
時の異方性イオンエッチングの無機マスク材料、レジス
トパターニング時の反射防止効果も有する。この後は、
第1の実施形態と同様の工程を経て、所望の配線構造を
得ることができる。
【0049】本実施形態によれば、第1、第2および第
3の導電層を接続する接続孔を一つの工程で形成するこ
とができので、工程数の削減を図ることができる。
【0050】第3実施形態 本実施形態では、第1の導電層として、図7に示すよう
な構造のものを使用した。即ち、膜厚100nmの窒化
チタンからなる下地メタル層 を形成し、かかる下地メ
タル層203の上に、例えば、Al−0.5%Cuから
なる厚さ0.5μmのアルミニウム系合金層204を形
成し、その上層にAlTi3 からなるメタルエッチング
ストッパー層205を膜厚50nmで成膜し、更にキャ
ップメタル層206を成膜した構造となっている。この
場合、キャップメタル層206はなくてもよい。
【0051】前記メタルエッチングストッパー層205
は、例えば、マグネトロンスパッタ法により成膜するこ
とができる。以下に成膜条件を例示する。 (メタルエッチングストッパー層205の成膜条件) プロセスガス:Ar=65sccm 圧力:10mTorr RF Power:8kW 基板温度:200℃
【0052】次いで、キャップメタル層206、メタル
エッチングストッパー層205、アルミニウム系合金層
204及び下地メタル層203を異方性イオンエッチン
グによりパターニングし、図7に示す第1の導電層を形
成することができる。
【0053】上記エッチングは、例えば以下のように行
う。 使用ガス:BCl3 /Cl2 =100/100sccm 圧力:1000Pa 基板温度:400℃
【0054】第1の導電層形成後は、第1実施形態と同
様にして本発明の効果を有する所望の配線構造を得るこ
とができる。本実施形態によれば、第1、第2および第
3の導電層を接続する接続孔を一つの工程で形成するこ
とができので、工程数の削減を図ることができる。
【0055】第4実施形態 本実施形態では、第1の導電層として、メタルエッチン
グ層を構成する材料として、AlTi3 の代わりに膜厚
50nmのTiSi2 を用いた以外は、図7に示すよう
な構造と同様なものを使用した。メタルエッチングスト
ッパー層は、例えば、マグネトロンスパッター法により
成膜することができる。
【0056】メタルエッチングストッパー層の成膜条件
を例えば、次のようである。 プロセスガス:Ar=65sccm 圧力:10mTorr RF Power:8kW 基板温度:200℃
【0057】その後は、前記第3実施形態と同様の工程
を経ることにより、図7に示すのと同様の構造を有する
第1の導電層を形成することができる。
【0058】第1の導電層形成後は、第1実施形態と同
様にして本発明の効果を有する所望の配線構造を得るこ
とができる。本実施形態によれば、第1、第2および第
3の導電層を接続する接続孔を一つの工程で形成するこ
とができので、工程数の削減を図ることができる。
【0059】第5実施形態 本実施形態は、キャップメタル層として、膜厚20nm
のTiNからなる層305及び膜厚50nmのTiから
なる層306を順次積層させたものを使用する例であ
る。該キャップメタル層は、例えば、マグネトロンスパ
ッタ法によって成膜することができる。以下に成膜条件
を例示する。
【0060】(キャップメタル層の成膜条件) TiN(20nm)の成膜: プロセスガス:Ar/N2 =33/66sccm 圧力:2.5mTorr RF Power:8kW 基板温度:200℃
【0061】Ti(50nm)の成膜: プロセスガス:Ar=82sccm 圧力:3mTorr RF Power:5kW 基板温度:200℃
【0062】次に、キャップメタル層305,306、
アルミニウム系合金層304及び下地メタル層304を
異方性イオンエッチングによりパターニングし、所望の
第1の導電層を得ることができる。
【0063】前記異方性イオンエッチングの条件は、例
えば以下のようである。 使用ガス:BCl3 /Cl2 =100/100sccm 圧力:1000Pa 基板温度:400℃
【0064】第1の導電層形成後は、第1実施形態と同
様にして本発明の効果を有する所望の配線構造を得るこ
とができる。本実施形態によれば、第1、第2および第
3の導電層を接続する接続孔を一つの工程で形成するこ
とができので、工程数の削減を図ることができる。
【0065】また、本実施形態では、キャップメタル層
として,TiN/Tiからなる層を形成するものであ
る。Ti層はTiN層に比して層間絶縁膜(酸化シリコ
ン膜)とのエッチングにおける選択比が高く、Ti層が
第3実施形態のメタルエッチングストッパー層と同様の
役割を果たす。
【0066】第6実施形態 本実施形態では、キャップメタル層の表面に層間絶縁膜
とのエッチング選択比の高い酸化膜を形成するものであ
る。
【0067】即ち、第1実施形態と同様の工程を経て、
図9(a)に示すような、下地メタル層403、アルミ
ニウム系合金層404及びTiNからなるキャップメタ
ル層405を順次積層することによって、第1の導電層
を形成する。
【0068】次いで、図9(b)に示すように、キャッ
プメタル層405のTiN表面を酸素イオン処理を行
い、TiN表面及び側面部にTiの酸化膜408を形成
させる。このとき、アルミニウム系合金層404の側面
には酸化アルミニウム407膜、下地メタル層の側面に
は、下地メタルの酸化膜406が同時に形成される。こ
れらの酸化膜の膜厚は、5nm以上20nm以下である
のが好ましい。前記酸素イオン照射の条件としては、例
えば、低電流イオン照射器、O2 + 照射エネルギー=1
50keV,イオン照射量=1E18ions/c
2 ,無加熱、傾斜角=7°である。
【0069】尚、イオン照射量は、表面及び側壁部を十
分に加熱できる条件であれば、1E18ions/cm
2 に限定されし、照射イオン種もO2 + に限られない。
また、照射角度は側壁への改質効率の点から、7〜45
°が好ましい。
【0070】第1の導電層形成後は、第1実施形態と同
様にして本発明の効果を有する所望の配線構造を得るこ
とができる。本実施形態によれば、第1、第2および第
3の導電層を接続する接続孔を一つの工程で形成するこ
とができので、工程数の削減を図ることができる。
【0071】また、本実施形態によれば、キャップメタ
ル層として,TiN層を形成した後、さらにその表面に
酸化膜を形成することにより、層間絶縁膜とのエッチン
グ選択比を高めることができ、より信頼性の高い配線構
造を製造することができる。
【0072】第7実施形態 本実施形態は、前記第6実施形態において、O2 + イオ
ン照射の代わりに、熱拡散炉を用いる熱酸化法により、
キャップメタル層のTiN層の表面及び側壁部に酸化膜
を形成する例である。熱酸化法の条件としては、例えば
以下のようである。
【0073】(熱酸化法の照射条件) 酸化雰囲気:O2 20%+N2 80% 処理温度:400℃ 処理時間:60分
【0074】上記熱酸化によって、キャップメタル層の
TiN層から深さ30nm程度まで酸化膜が形成され
る。尚、処理温度は、下層のアルミニウム系合金層 の
信頼性に支障を来さない範囲で、キャップメタル層を構
成するTiN層の表面を酸化するのであれば、400℃
に限定されない。
【0075】第1の導電層形成後は、第1実施形態と同
様にして本発明の効果を有する所望の配線構造を得るこ
とができる。本実施形態によれば、第1、第2および第
3の導電層を接続する接続孔を一つの工程で形成するこ
とができので、工程数の削減を図ることができる。
【0076】また、本実施形態によれば、キャップメタ
ル層として,TiN層を形成した後、さらにその表面に
酸化膜を形成することにより、層間絶縁膜とのエッチン
グ選択比を高めることができ、信頼性の高い配線構造を
製造することができる。
【0077】第8実施形態 本実施形態は、前記第6実施形態において、O2 + イオ
ン照射の代わりに、平行平板型RIE装置を用いた酸素
プラズマ処理により、キャップメタル層 のTiN層の
表面及び側壁部に酸化膜を形成する例である。酸素プラ
ズマの条件としては、例えば以下のようである。
【0078】(酸素プラズマ処理) 使用ガス:O2 =150sccm 圧力:13.3Pa RF Power:200w 基板加熱温度:20℃
【0079】上記プラズマ処理によって、キャップメタ
ル層のTiN層表面および側壁部に酸化膜が形成され
る。尚、使用する酸素ガス流量、基板加熱温度等は、下
層のアルミニウム系合金層の信頼性に支障を来さない範
囲で、キャップメタル層を構成するTiN層の表面を酸
化するのであれば、特に限定されない。
【0080】第1の導電層形成後は、第1実施形態と同
様にして本発明の効果を有する所望の配線構造を得るこ
とができる。本実施形態によれば、第1、第2および第
3の導電層を接続する接続孔を一つの工程で形成するこ
とができので、工程数の削減を図ることができる。
【0081】また、本実施形態によれば、キャップメタ
ル層としてTiN層を形成した後、さらにその表面に酸
化膜を形成することにより、層間絶縁膜とのエッチング
選択比を高めることができ、より信頼性の高い配線構造
を製造することができる。
【0082】第9実施形態 本実施形態は、前記第1実施形態と、キャップメタル層
にTiN層を用いる代わりに、TiリッチなTiNを用
いる例である。キャップメタル層は、例えばマグネトロ
ンスパッタ法により成膜することができる。以下に成膜
条件を例示する。
【0083】(キャップメタル層の成膜条件) プロセスガス:Ar/N2 =33/33sccm 圧力:2.5mTorr RF Power:8kW 基板温度:200℃
【0084】第1の導電層形成後は、第1実施形態と同
様にして本発明の効果を有する所望の配線構造を得るこ
とができる。本実施形態によれば、第1、第2および第
3の導電層を接続する接続孔を一つの工程で形成するこ
とができので、工程数の削減を図ることができる。
【0085】また、TiNリッチなTiN膜(例えば、
膜厚100nm程度)を使用することにより、層間絶縁
膜とのエッチング選択比を高めることができ、エッチン
グによるTiN抜けを防止することができる。
【0086】第10実施形態 前記第1実施形態においてはプラズマ酸化膜と塗布絶縁
膜とを積層して、第2の層間絶縁膜を形成したが、本実
施形態では、プラズマ酸化膜成膜後に、CMP(Che
mical Mechanical Polishin
g)法により第2の層間絶縁膜を平坦化する例を示す。
【0087】その他は、第1実施形態と同様にして本発
明の効果を有する所望の配線構造を得ることができる。
本実施形態によれば、第1、第2および第3の導電層を
接続する接続孔を一つの工程で形成することができの
で、工程数の削減を図ることができる。
【0088】第11実施形態 前記第1実施形態では、異方性ドライエッチングにより
密着層上に堆積されたタングステン層と密着層を除去
し、通常の開口部に埋め込まれたメタルプラグを形成し
て接続孔を完成させているが、本実施形態では、CMP
法により、密着層上に堆積されたタングステン層及び密
着層を除去し、通常の開口部に埋め込まれたメタルプラ
グを形成するものである。
【0089】その他は、第1実施形態と同様にして本発
明の効果を有する所望の配線構造を得ることができる。
本実施形態によれば、第1、第2および第3の導電層を
接続する接続孔を一つの工程で形成することができの
で、工程数の削減を図ることができる。
【0090】以上、本発明を発明の実施の形態において
詳細に説明したが、本発明は、上記実施形態に例示した
膜構造、成膜条件、エッチング条件等に限定されるもの
でなく、本発明の主旨を逸脱しない範囲で自由に設計・
変更することができる。
【0091】このように接続孔が、下層導電層から落ち
た場合のコンタクトRIEの対TiNエッチング選択比
の低下を補う手法を用いることにより、エッチングスト
ッパー膜であるTiN膜の突き抜けが防止でき、下層導
電層と良好な接触状態を得ることができる。その結果、
コンタクト抵抗や歩留りは、ボーダレス構造でない従来
の接続孔とほぼ同等であり、エレクトロマイグレーショ
ン寿命にも優位な差異はみられない。
【0092】本発明の製造方法は、高度の集積化した多
層配線構造を有する半導体装置の製造に好適に適用する
ことができる。
【0093】
【発明の効果】以上説明したように、本発明によれば、
第1、第2および第3の導電層を接続する接続孔を一つ
の工程で形成することができるので、工程数の削減を図
ることができる。さらに、工程数削減により製品の歩留
りの向上も期待できる。
【図面の簡単な説明】
【図1】図1は、本発明の製造方法の主要工程断面図で
ある。(a)は、第1の導電層を形成した図であり、
(b)は、第1の導電層上に第1の層間絶縁膜を形成し
た図であり、(c)は、第1の層間絶縁膜上に第2の導
電層を形成した図である。
【図2】図2は、本発明の製造方法の主要工程断面図で
あり、図1(c)に示す状態から、全面にレジスト膜を
成膜後、所定のパターニングを行った図である。
【図3】図3は、本発明の製造方法の主要工程断面図で
あり、図2に示す状態から、エッチングにより接続孔を
形成した図である。
【図4】図4は、本発明の製造方法の主要工程断面図で
あり、図3に示す状態から、全面にタングステン層を充
填・堆積させた図である。
【図5】図5は、本発明の製造方法の主要工程断面図で
あり、図4に示す状態から、タングステン層及び密着層
をエッチング除去し、メタルプラグを形成して接続孔を
完成させた図である。
【図6】図6は、本発明の製造方法の主要工程断面図で
あり、図5に示す状態から、上層に第3の導電層を形成
した図である。
【図7】図7は、本発明の製造方法の一態様を示す図で
あり、第1の導電層を形成した構造断面図である。
【図8】図8は、本発明の製造方法の一態様を示す図で
あり、第1の導電層を形成した構造断面図である。
【図9】図9は、本発明の製造方法の一態様を示す図で
あり、(a)は、第1の導電層を形成した構造断面図で
あり、(b)は、全面に酸素イオンを照射して、第1の
導電層の表面及び側面部に酸化膜を形成した構造断面図
である。
【符号の説明】
101,201,301,401…基板、102,20
2,302,402…絶縁膜、103,108,11
5’,203,303,403…下地メタル層、10
4,109,116,204,304,404…アルミ
ニウム系合金層、105,110,117,405…エ
ッチングストッパー層、106,111,118,20
6…キャップメタル層、107…第1の層間絶縁膜、1
12…第2の層間絶縁膜、113…レジスト膜、114
…タングステン層、115…メタル(タングステン)プ
ラグ、205…メタルエッチングストッパー層、305
…TiN層、306…Ti層、406…下地メタルの酸
化膜、407…アルミニウムの酸化膜、408…Tiの
酸化膜

Claims (36)

    【特許請求の範囲】
  1. 【請求項1】半導体基板上に、第1の導電層を形成する
    工程と、 前記第1の導電層上に、エッチングストッパー層を形成
    する工程と、 前記第1の導電層上に、第1の層間絶縁膜を形成する工
    程と、 前記第1の層間絶縁膜上に、第2の導電層を形成する工
    程と、 前記第2の導電層上に、第2の層間絶縁膜を形成する工
    程と、 前記第1の絶縁膜および第2の絶縁膜を貫き、前記第1
    の導電層と前記第2の導電層とを接続するための接続孔
    を形成する工程を少なくとも有する、 半導体装置の製造方法。
  2. 【請求項2】前記第1の絶縁膜および第2の絶縁膜を貫
    き、前記第1の導電層と前記第2の導電層とを接続する
    ための接続孔を形成する工程の後に、さらに前記接続孔
    に導電性物質を充填する工程とを有する、 請求項1記載の半導体装置の製造方法。
  3. 【請求項3】前記接続孔に導電性物質を充填する工程の
    後に、さらに前記接続孔と接続するように第3の導電層
    を形成する工程を有する、 請求項2記載の半導体装置の製造方法。
  4. 【請求項4】前記第1の絶縁膜および第2の絶縁膜を貫
    き、前記第1の導電層と前記第2の導電層とを接続する
    ための接続孔を形成する工程は、 前記第2の層間絶縁膜上にレジスト膜を成膜し、所定の
    パターニングを行い、該レジスト膜をマスクにエッチン
    グを行うことにより、接続孔を形成する工程である、 請求項1記載の半導体装置の製造方法。
  5. 【請求項5】前記第1の絶縁膜および第2の絶縁膜を貫
    き、前記第1の導電層と前記第2の導電層とを接続する
    ための接続孔を形成する工程は、 前記第3の導電層と前記第2の導電層とを接続する接続
    孔の径が、前記第2の導電層と前記第1の導電層とを接
    続する接続孔の径よりも大きくなるように接続孔を形成
    する工程である、 請求項1記載の半導体装置の製造方法。
  6. 【請求項6】前記第1の絶縁膜および第2の絶縁膜を貫
    き、前記第1の導電層と前記第2の導電層とを接続する
    ための接続孔を形成する工程は、 前記第3の導電層と前記第2の導電層とを接続する接続
    孔のうち、前記第2の導電層と接触しない部分が、前記
    第1の導電層と接続するように接続孔を形成する工程で
    ある、 請求項1記載の半導体装置の製造方法。
  7. 【請求項7】半導体基板上に、第1の導電層を形成する
    工程と、 前記第1の導電層上に、エッチングストッパー層を形成
    する工程と、 前記エッチングストッパー層上に、キャップメタル層を
    形成する工程と、 前記第1の導電層上に、第1の層間絶縁膜を形成する工
    程と、 前記第1の層間絶縁膜上に、第2の導電層を形成する工
    程と、 前記第2の導電層上に、第2の層間絶縁膜を形成する工
    程と、 前記第1の絶縁膜および第2の絶縁膜を貫き、前記第1
    の導電層と前記第2の導電層とを接続するための接続孔
    を形成する工程を少なくとも有する、 半導体装置の製造方法。
  8. 【請求項8】前記第1の絶縁膜および第2の絶縁膜を貫
    き、前記第1の導電層と前記第2の導電層とを接続する
    ための接続孔を形成する工程の後に、さらに前記接続孔
    に導電性物質を充填する工程とを有する、 請求項7記載の半導体装置の製造方法。
  9. 【請求項9】前記接続孔に導電性物質を充填する工程の
    後に、さらに前記接続孔と接続するように第3の導電層
    を形成する工程を有する、 請求項8記載の半導体装置の製造方法。
  10. 【請求項10】半導体基板上に、第1の導電層を形成す
    る工程と、 前記第1の導電層上に、キャップメタル層を形成する工
    程と、 前記キャップメタル層上に、エッチングストッパー層を
    形成する工程と、を形成する工程と、 前記第1の導電層上に、第1の層間絶縁膜を形成する工
    程と、 前記第1の層間絶縁膜上に、第2の導電層を形成する工
    程と、 前記第2の導電層上に、第2の層間絶縁膜を形成する工
    程と、 前記第1の絶縁膜および第2の絶縁膜を貫き、前記第1
    の導電層と前記第2の導電層とを接続するための接続孔
    を形成する工程を少なくとも有する、 半導体装置の製造方法。
  11. 【請求項11】前記第1の絶縁膜および第2の絶縁膜を
    貫き、前記第1の導電層と前記第2の導電層とを接続す
    るための接続孔を形成する工程の後に、さらに前記接続
    孔に導電性物質を充填する工程とを有する、 請求項10記載の半導体装置の製造方法。
  12. 【請求項12】前記接続孔に導電性物質を充填する工程
    の後に、さらに前記接続孔と接続するように第3の導電
    層を形成する工程を有する、 請求項11記載の半導体装置の製造方法。
  13. 【請求項13】前記第1の絶縁膜は、酸化シリコン膜ま
    たは不純物がドープされた酸化シリコン膜である、 請求項1記載の半導体装置の製造方法。
  14. 【請求項14】前記第1の絶縁膜は、酸化シリコン膜ま
    たは不純物がドープされた酸化シリコン膜である、 請求項7記載の半導体装置の製造方法。
  15. 【請求項15】前記第1の絶縁膜は、酸化シリコン膜ま
    たは不純物がドープされた酸化シリコン膜である、 請求項10記載の半導体装置の製造方法。
  16. 【請求項16】前記第2の絶縁膜は、酸化シリコン膜ま
    たは不純物がドープされた酸化シリコン膜である、 請求項1記載の半導体装置の製造方法。
  17. 【請求項17】前記第2の絶縁膜は、酸化シリコン膜ま
    たは不純物がドープされた酸化シリコン膜である、 請求項7記載の半導体装置の製造方法。
  18. 【請求項18】前記第2の絶縁膜は、酸化シリコン膜ま
    たは不純物がドープされた酸化シリコン膜である、 請求項10記載の半導体装置の製造方法。
  19. 【請求項19】前記エッチングストッパー層は、窒化シ
    リコン、窒化酸化シリコン、AlTi3 またはTiSi
    2 からなる、 請求項1記載の半導体装置の製造方法。
  20. 【請求項20】前記エッチングストッパー層は、窒化シ
    リコン、窒化酸化シリコン、AlTi3 またはTiSi
    2 からなる、 請求項7記載の半導体装置の製造方法。
  21. 【請求項21】前記エッチングストッパー層は、窒化シ
    リコン、窒化酸化シリコン、AlTi3 、TiSi2
    TiN、表面にTiの酸化膜を有するTiおよび表面に
    Tiの酸化膜を有するTiNからなる群から選ばれる1
    種または2種以上からなる、 請求項10記載の半導体装置の製造方法。
  22. 【請求項22】前記キャップメタル層は、チタンまたは
    窒化チタンからなる、 請求項7記載の半導体装置の製造方法。
  23. 【請求項23】前記キャップメタル層は、チタンまたは
    窒化チタンからなる、 請求項10記載の半導体装置の製造方法。
  24. 【請求項24】前記第1の導電層は、アルミニウム、ア
    ルミニウム系合金、銅、銅合金、チタン、チタン系合
    金、タングステン、タグステン系合金、もしくはこれら
    の組み合わせからなる1種または2種以上からなる積層
    体からなる、 請求項1記載の半導体装置の製造方法。
  25. 【請求項25】前記第1の導電層は、アルミニウム、ア
    ルミニウム系合金、銅、銅合金、チタン、チタン系合
    金、タングステン、タグステン系合金、もしくはこれら
    の組み合わせからなる1種または2種以上からなる積層
    体からなる、 請求項7記載の半導体装置の製造方法。
  26. 【請求項26】前記第1の導電層は、アルミニウム、ア
    ルミニウム系合金、銅、銅合金、チタン、チタン系合
    金、タングステン、タグステン系合金、もしくはこれら
    の組み合わせからなる1種または2種以上からなる積層
    体からなる、 請求項10記載の半導体装置の製造方法。
  27. 【請求項27】前記第2の導電層は、アルミニウム、ア
    ルミニウム系合金、銅、銅合金、チタン、チタン系合
    金、タングステン、タグステン系合金、もしくはこれら
    の組み合わせからなる1種または2種以上の単層または
    これらを組み合わせた積層体からなる、 請求項1記載の半導体装置の製造方法。
  28. 【請求項28】前記第2の導電層は、アルミニウム、ア
    ルミニウム系合金、銅、銅合金、チタン、チタン系合
    金、タングステン、タグステン系合金、もしくはこれら
    の組み合わせからなる1種または2種以上の単層または
    これらを組み合わせた積層体からなる、 請求項7記載の半導体装置の製造方法。
  29. 【請求項29】前記第2の導電層は、アルミニウム、ア
    ルミニウム系合金、銅、銅合金、チタン、チタン系合
    金、タングステン、タグステン系合金、もしくはこれら
    の組み合わせからなる1種または2種以上の単層または
    これらを組み合わせた積層体からなる、 請求項10記載の半導体装置の製造方法。
  30. 【請求項30】前記第3の導電層は、アルミニウム、ア
    ルミニウム系合金、銅、銅合金、チタン、チタン系合
    金、タングステン、タグステン系合金、もしくはこれら
    の組み合わせからなる1種または2種以上の単層または
    これらを組み合わせた積層体からなる、 請求項3記載の半導体装置の製造方法。
  31. 【請求項31】前記第3の導電層は、アルミニウム、ア
    ルミニウム系合金、銅、銅合金、チタン、チタン系合
    金、タングステン、タグステン系合金、もしくはこれら
    の組み合わせからなる1種または2種以上の単層または
    これらを組み合わせた積層体からなる、 請求項9記載の半導体装置の製造方法。
  32. 【請求項32】前記第3の導電層は、アルミニウム、ア
    ルミニウム系合金、銅、銅合金、チタン、チタン系合
    金、タングステン、タグステン系合金、もしくはこれら
    の組み合わせからなる1種または2種以上の単層または
    これらを組み合わせた積層体からなる、 請求項12記載の半導体装置の製造方法。
  33. 【請求項33】前記第1の絶縁膜および第2の絶縁膜を
    貫き、前記第1の導電層と前記第2の導電層とを接続す
    るための接続孔を形成する工程の後に、さらに前記接続
    孔に導電性物質を充填する工程は、 前記接続孔に、アルミニウム、アルミニウム系合金、
    銅、銅合金、チタン、チタン系合金、タングステン、タ
    グステン系合金、もしくはこれらの組み合わせからなる
    群から選ばれる1種または2種以上の金属材料を、スパ
    ッタリング法若しくは化学的気相蒸着法(CVD法)に
    より堆積させ、充填する工程である、 請求項2記載の半導体装置の製造方法。
  34. 【請求項34】前記第1の絶縁膜および第2の絶縁膜を
    貫き、前記第1の導電層と前記第2の導電層とを接続す
    るための接続孔を形成する工程の後に、さらに前記接続
    孔の内面に密着層を形成する工程と、前記密着層上に導
    電性物質を充填する工程とを有する、 請求項2記載の半導体装置の製造方法。
  35. 【請求項35】前記密着層は、窒化チタンからなる、 請求項34記載の半導体装置の製造方法。
  36. 【請求項36】前記表面にTiの酸化膜を有するTi膜
    または表面にTiの酸化膜を有するTiN膜は、Ti若
    しくはTiNからなる膜に、酸素イオン照射、熱酸化法
    または酸素プラズマ処理により形成する、 請求項21記載の半導体装置の製造方法。
JP10158698A 1998-04-13 1998-04-13 半導体装置の製造方法 Pending JPH11297818A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10158698A JPH11297818A (ja) 1998-04-13 1998-04-13 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10158698A JPH11297818A (ja) 1998-04-13 1998-04-13 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH11297818A true JPH11297818A (ja) 1999-10-29

Family

ID=14304500

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10158698A Pending JPH11297818A (ja) 1998-04-13 1998-04-13 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH11297818A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100400035B1 (ko) * 2001-02-21 2003-09-29 삼성전자주식회사 균일한 접촉 저항을 갖는 콘택을 구비한 반도체 소자 및그의 제조방법
US8895436B2 (en) 2012-12-05 2014-11-25 International Business Machines Corporation Implementing enhanced power supply distribution and decoupling utilizing TSV exclusion zone

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100400035B1 (ko) * 2001-02-21 2003-09-29 삼성전자주식회사 균일한 접촉 저항을 갖는 콘택을 구비한 반도체 소자 및그의 제조방법
US8895436B2 (en) 2012-12-05 2014-11-25 International Business Machines Corporation Implementing enhanced power supply distribution and decoupling utilizing TSV exclusion zone

Similar Documents

Publication Publication Date Title
JP3128811B2 (ja) 半導体装置の製造方法
JP3137087B2 (ja) 半導体装置の製造方法
TWI360181B (en) Semiconductor device and fabrication method thereo
JP3348706B2 (ja) 半導体装置の製造方法
JPH10125782A (ja) 半導体装置の製造方法
TWI242247B (en) Method for manufacturing a semiconductor device
TWI225684B (en) Method of improving a barrier layer in a via or contact opening
JPH09283624A (ja) 半導体装置の製造方法
JPH11297818A (ja) 半導体装置の製造方法
JPH10256372A (ja) 半導体装置の製造方法
JP2007220738A (ja) 半導体装置の製造方法
JPH10209272A (ja) 半導体装置及びその製造方法
JPH10209276A (ja) 配線形成方法
JPH11111842A (ja) 多層配線構造およびその製造方法
TW200408055A (en) Copper silicide passivation for improved reliability
JP2004172337A (ja) 半導体装置およびその製造方法
KR100399066B1 (ko) 반도체소자의 알루미늄 합금 박막 제조 방법
JPH08139190A (ja) 半導体装置の製造方法
JP3407516B2 (ja) 半導体装置及びその製造方法
JP2850341B2 (ja) 半導体装置の製造方法
JP3099813B2 (ja) 半導体装置の製造方法
JPH02186634A (ja) 集積回路装置の製造方法
JP3376965B2 (ja) 半導体装置及びその製造方法
JPH11233517A (ja) 半導体装置の銅配線
JP4290979B2 (ja) 半導体素子の多層金属配線形成方法