JP4290979B2 - 半導体素子の多層金属配線形成方法 - Google Patents
半導体素子の多層金属配線形成方法 Download PDFInfo
- Publication number
- JP4290979B2 JP4290979B2 JP2002381760A JP2002381760A JP4290979B2 JP 4290979 B2 JP4290979 B2 JP 4290979B2 JP 2002381760 A JP2002381760 A JP 2002381760A JP 2002381760 A JP2002381760 A JP 2002381760A JP 4290979 B2 JP4290979 B2 JP 4290979B2
- Authority
- JP
- Japan
- Prior art keywords
- metal wiring
- dielectric constant
- forming
- insulating film
- low dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76819—Smoothing of the dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体素子の多層金属配線形成方法に関するもので、特に、多層金属配線の層間絶縁膜形成工程時低誘電率絶縁膜を用いて素子の特性及び信頼性を向上させる技術に関する。
【０００２】
【従来の技術】
一般に、素子の間、又は素子と外部回路の間を電気的に接続させるための半導体素子の配線は配線のための所定のコンタクトホール及びビアホールを配線材料に埋め立てて配線層を形成し後続工程を経て成され、特に低い抵抗を必要とする所には金属配線を用いる。
【０００３】
前記金属配線はアルミニウムＡｌに少量のシリコンや銅（Ｃｕ）が含まれるかシリコンと銅が全て含まれて非抵抗が低いながら加工性に優れるアルミニウム合金を配線材料にして物理気相蒸着法(physical vapor deposition、以下ＰＶＤとする)方法のスパッタリングに前記コンタクトホール及びビアホールを埋め立てる方法から形成される。
【０００４】
半導体素子が高集積化されることによって金属配線形成工程はＲＣ遅延（resistance capacitance delay）を減らすための層間絶縁膜に低誘電常数を有するローケイ物質層を回転塗布方式で形成し上部配線と下部配線を連結するためにビアホールを形成した後、これを埋め立ててタングステンコンタクトプラグを形成する方法を用いる。
このとき、前記低誘電率絶縁膜を回転塗布するとき金属配線の広さ及び密度によって金属配線上の低誘電率絶縁膜が不均一に塗布される。
【０００５】
また、不均一な厚さによって上部金属配線と下部金属配線間のインターキャパシタンス値が金属配線の広さ及び密度によって異になりこれは素子の特性を低下させる。
また、ビアホールドライエッチングボーイング(bowing)現象を起こすことでエッチング条件を難しくし、ビアホール側壁のボーイング現象によって接着膜と拡散防止膜の蒸着不良によって後続工程のタングステンコンタクトプラグ形成工程を難しくする。
【０００６】
図１ないし図４は従来技術の実施態様による半導体素子の多層金属配線形成方法を示す断面図である。
図１を参照すると、半導体基板１１上部に下部金属配線１３を形成する。
このとき下部金属配線１３はアルミニウム合金で形成されたもので、その上部及び下部にはＴｉ又はＴｉ／ＴｉＮの積層構造が備えられている。
ここで、参照符号１００は下部金属配線の面積変化領域を示し、参照符号２００は下部金属配線の密度変化領域を示す。即ち、下部金属配線の面積変化１００は左側には面積の大きい金属配線が形成されており、その右側には面積の小さい金属配線が形成されており、下部金属配線の密度変化領域２００は左側には金属配線の密度が高く、その右側には左側に比べて密度が相対的に低い金属配線が形成されている。
【０００７】
その次に、前記下部金属配線１３を塗布する低誘電率絶縁膜１５を形成する。
このとき、前記低誘電率絶縁膜１５は誘電常数が約３の物質を回転塗布方法で形成したものである。
このとき前記低誘電率絶縁膜１５は金属と金属間の埋め立て性、即ち、段差被覆性に優れるが低誘電率絶縁膜が有している粘着性によって金属配線上に同一な厚さに塗布されず金属配線の広さと密度によって他の厚さで塗布される。
一般的に金属配線の面積が大きい場合には小さい場合に比べて厚く塗布され、金属配線の密度が高い箇所では低い箇所に比べて厚く塗布される。
【０００８】
その後、前記低誘電率絶縁膜１５の上部にＰＥＣＶＤ(plasma enhanced chemical vapor depoaition、以下ＰＥＣＶＤ方法と称する)方法を用いて酸化膜１７を蒸着する。
このとき、前記酸化膜１７は誘電常数が約４の物質であって、厚く形成されたものである。
その後、前記酸化膜１７を化学機械研磨(chemical mechanical polishing、以下ＣＭＰとする)させて低誘電率絶縁膜１５と酸化膜１７の積層構造に形成された層間絶縁膜を形成する。
【０００９】
また、図２を参照すると、前記層間絶縁膜１５、１７上部に感光膜パターン１９を形成する。
このとき前記感光膜パターン１９はビアコンタクトマスクを用いた露光及び現像工程によって形成したものである。
図３を参照すると、前記感光膜パターン１９をマスクにして前記層間絶縁膜１７、１５をエッチングして前記下部金属配線１３を露出させるビアコンタクトホール２１を形成する。
このとき前記低誘電率絶縁膜１５が前記酸化膜１７より１．５倍以上エッチング選択比が大きいので前記低誘電率絶縁膜１５が厚く形成された部分で前記低誘電率絶縁膜１５が側面エッチングされる。
【００１０】
また、ビアコンタクトエッチング工程の後残った感光膜パターン１９を除去し前記ビアコンタクトホール２１を含む全体表面上部に接着層／拡散防止膜のＴｉ／ＴｉＮ膜２３を形成する。このとき、低誘電率絶縁膜１５の側面エッチングされた部分には前記Ｔｉ／ＴｉＮ膜２３が薄く形成されるか殆ど形成されない。
図４を参照すると前記ビアコンタクトホール２１を介して前記下部金属配線１３に接続されるコンタクトプラグタングステン層２５をＰＥＣＶＤ方法に全体表面上部に形成する。
このとき、前記低誘電率絶縁膜１５が側面エッチングされる部分で＠のようにボーイング現象が生じる。
【００１１】
前記説明のように従来技術による半導体素子の多層金属配線形成方法は、
ビアコンタクトエッチング工程時エッチング選択比が高い低誘電率絶縁膜が側面エッチングされる現象によって後続工程にボーイング現象が起こることで半導体素子の特性及び信頼性を低下させるという問題があった。
【００１２】
【発明が解決しようとする課題】
本発明は、上記従来技術の問題点を解決するためのもので、ボーイング現象を発せず予定のビアコンタクトプラグを形成して半導体素子の高集積化が十分な多層金属配線を容易に形成できるようにする半導体素子の多層金属配線形成方法を提供することが目的である。
【００１３】
【課題を解決するための手段】
請求項１に記載の発明は、半導体素子の多層金属配線形成方法であって、面積が相対的に大きい第１下部金属配線と面積が相対的に小さい第２下部金属配線とを有する面積変化領域、及び／又は、配線密度が相対的に高い領域の第３下部金属配線と配線密度が相対的に低い領域の第４下部金属配線とを有する密度変化領域を備える半導体基板上部に第１低誘電率絶縁膜を形成しその上部に第１酸化膜を形成する工程と、
前記第１酸化膜を平坦化し前記第１酸化膜及び第１低誘電率絶縁膜をエッチバックして前記下部金属配線上に第１低誘電率絶縁膜を所定厚さに残す工程と、
全体表面上部に平坦化された第２低誘電率絶縁膜を形成する工程と、
前記第２低誘電率絶縁膜上部に第２酸化膜を形成する工程と、
ビアコンタクトマスクを用いたフォトエッチング工程によって、前記第２酸化膜をエッチングし前記第１、２低誘電率絶縁膜をエッチングして、下部金属配線に対してそれぞれ同時期にビアコンタクトホールを形成する工程と、
前記ビアコンタクトホールを含む全体表面上部に接着膜／拡散防止膜を形成する工程と、
前記ビアコンタクトホールを埋め立てるコンタクトプラグを形成しこれに接続される上部金属配線を形成する工程を含むことを特徴とする。
【００１４】
請求項２に記載の発明は、請求項１に記載の半導体素子の多層金属配線形成方法であって、前記低誘電率絶縁膜は４０００〜６０００Å厚さを回転塗布方法で形成することを特徴とする。
【００１５】
請求項３に記載の発明は、請求項１に記載の半導体素子の多層金属配線形成方法であって、前記第１酸化膜はＰＥＣＶＤ方法を用いて５０００〜７０００Å厚さに形成することを特徴とする。
【００１６】
請求項４に記載の発明は、請求項１に記載の半導体素子の多層金属配線形成方法であって、前記第１酸化膜の平坦化工程はＣＭＰ工程に行うことを特徴とする。
【００１７】
請求項５に記載の発明は、請求項１に記載の半導体素子の多層金属配線形成方法であって、前記エッチバック工程はＣＦガスを用いて行い、前記第１低誘電率絶縁膜を５００〜１０００Å厚さほど残すことを特徴とする。
【００１８】
請求項６に記載の発明は、請求項１に記載の半導体素子の多層金属配線形成方法であって、前記エッチバック工程は１×１０10ｉｏｎ／ｃｍ3の低いイオン密度で１０００〜１５００ｍＴｏｒｒの圧力、８００〜１２００ワットの電力、ＣＨＦ3４０〜６０ｓｃｃｍ、ＣＦ4１００〜１５０ｓｃｃｍ、Ａｒ１０００〜１５００ｓｃｃｍのガスフローを有する条件で行うことを特徴とする。
【００１９】
請求項７に記載の発明は、請求項１に記載の半導体素子の多層金属配線形成方法であって、前記エッチバック工程後クリーニング工程を行うことを特徴とする。
【００２０】
請求項８に記載の発明は、請求項１に記載の半導体素子の多層金属配線形成方法であって、前記第２低誘電率絶縁膜は回転塗布方法で６０００〜７０００Å厚さで形成することを特徴とする。
【００２１】
請求項９に記載の発明は、請求項１に記載の半導体素子の多層金属配線形成方法であって、前記第２酸化膜は５００〜１０００Å厚さで形成することを特徴とする。
【００２２】
請求項１０に記載の発明は、請求項１に記載の半導体素子の多層金属配線形成方法であって、前記第２酸化膜のエッチング工程はＣＦガスとＨが含まれたガスを用いてプラズマエッチングすることを特徴とする。
【００２３】
請求項１１に記載の発明は、請求項１０に記載の半導体素子の多層金属配線形成方法であって、前記第２酸化膜のエッチング工程は１×１０10ｉｏｎ／ｃｍ3の中間イオン密度で３０〜５０ｍＴｏｒｒの圧力、１８００〜２２００ワットのソース電力、１３００〜１６００ワットのバイアス電力、ＣＨＦ3２０〜３０ｓｃｃｍ、ＣＨＦ4５０〜８０ｓｃｃｍ、Ａｒ４００〜６００ｓｃｃｍ、Ｏ2１０〜１５ｓｃｃｍのガスフローを有する条件で行うことを特徴とする。
【００２４】
請求項１２に記載の発明は、請求項１に記載の半導体素子の多層金属配線形成方法であって、前記第１、２低誘電率絶縁膜エッチング工程は、３０〜５０ｍＴｏｒｒの圧力、１８００〜２２００ワットのソース電力、１５００〜１７００ワットバイアス電力、Ｃ5Ｆ8１５〜２５ｓｃｃｍ、ＣＨ2Ｆ2５〜１０ｓｃｃｍ、Ａｒ４００―６００ｓｃｃｍ、Ｏ2１０−１５ｓｃｃｍのガスフロー有する条件に行うことを特徴とする。
【００２５】
請求項１３に記載の発明は、請求項１に記載の半導体素子の多層金属配線形成方法であって、前記接着膜／拡散防止膜はＴｉ／ＴｉＮ膜をＰＥＣＶＤ方法に形成することを特徴とする。
【００２６】
【発明の実施の形態】
上記目的を達成するための本発明による半導体素子の多層金属配線形成方法は、下部金属配線が形成された半導体基板上部に第１低誘電率絶縁膜を形成しこれを平坦化エッチング（平坦化）して前記下部金属配線上部に所定厚さ残す工程と、前記下部金属配線上部の第１低誘電率絶縁膜をプラズマエッチングして除去する工程と、
前記下部金属配線及び前記下部金属配線間の第１低誘電率絶縁膜上部にエッチング障壁層を形成する工程と、前記エッチング障壁層上部に第２低誘電率絶縁膜を形成する工程と、前記第２低誘電率絶縁膜上部に酸化膜を形成する工程と、ビアコンタクトマスクを用いたフォトエッチング工程に前記酸化膜、第２低誘電率絶縁膜及びエッチング障壁層をエッチングして前記下部金属配線を露出させるビアコンタクトホールを形成する工程と、前記ビアコンタクトホールを含む全体表面上部に接着膜／拡散防止膜を形成する工程と、前記ビアコンタクトホールを埋め立てるコンタクトプラグを形成しこれに接続される上部金属配線を形成する工程とからなることを特徴とする。
【００２７】
なお、本発明の原理は次の通りである。
低誘電率絶縁膜を塗布しその上部に酸化膜を低く蒸着した後、ＣＭＰ工程で前記酸化膜を平坦化させエッチング速度差異を用いたエッチバック工程を行った後、金属配線の広さと密度によって不均一に金属配線上の低誘電率絶縁膜の厚さを最小化した後更に不均一に金属配線上の低誘電率絶縁膜の厚さを最小化した後更に低誘電率絶縁膜を回転塗布方法で形成し、その上部に酸化膜を薄く形成することで金属配線上部の低誘電率絶縁膜の厚さを一定に保持すると共に低誘電率絶縁膜（誘電常数≒〜３）と酸化膜（誘電常数≒〜４．５）に形成される層間絶縁膜で酸化膜の厚さを低く保持して相対的に平坦化された低誘電率絶縁膜の厚さを高かめることによって上部金属配線と下部金属配線間のインターキャパシタンスを下部金属配線の広さ及び密度に拘らず、一定に従来の層間絶縁膜より低く保持できるようにするものである。
【００２８】
また、ビアコンタクトホールを形成するためのプラズマドライエッチング工程で低誘電率絶縁膜の厚さが一定してエッチング条件の設定に有利であり、低誘電率絶縁膜のエッチング条件にビアコンタクトホールの側壁に絶縁膜スペーサを形成する条件を適用してボーイング現象が乗生じることを防止することでタングステンコンタクトプラグの形成を容易にする。
即ち、低誘電率絶縁膜と酸化膜とに形成される層間絶縁膜を大部分低誘電率絶縁膜に形成しその表面に酸化膜を形成した後、これをビアコンタクトエッチングしてボーイング現象が起こらないようにすることで後続工程に安定されたビアコンタクト工程を行うようにするものである。
【００２９】
以下、添付の図面を参照して本発明を更に詳細に説明する。
【００３０】
図５ないし図８は本発明の実施態様による半導体素子の多層金属配線形成方法の断面図である。
図５を参照すると半導体基板３１上部に下部金属配線３３を形成する。このとき前記下部金属配線３３はアルミニウム合金に形成され、その上部及び下部にはＴｉまたはＴｉ／ＴｉＮの積層構造が形成されるものである。
ここで、参照符号３００は下部金属配線の面積変化領域を示し、参照符号４００は下部金属配線の密度変化領域を示す。即ち、下部金属配線の面積変化３００は左側には面積の大きい金属配線（第１下部金属配線）が形成されており、その右側には面積の小さい金属配線（第２下部金属配線）が形成されており、下部金属配線の密度変化領域４００は左側には金属配線（第３下部金属配線）の密度が高く、その右側には左側に比べて密度が相対的に低い金属配線（第４下部金属配線）が形成されている。
【００３１】
その次に、前記下部金属配線３３を塗布する第１低誘電率絶縁膜３５を形成する。この時前記１低誘電率絶縁膜３５は誘電常数が約３の物質を回転塗布方法で４０００〜６０００Å厚さで形成する。
この時、前記第１低誘電率絶縁膜３５は金属と金属間の埋め立て性、即ち、段差被覆性は優れるが第１低誘電率絶縁膜が有している粘着性によって金属配線上に同一な厚さで塗布されず金属配線の広さと密度によって他の厚さで塗布される。
【００３２】
一般に金属配線の面積が大きい場合には小さい場合に比べて厚く塗布され、金属配線の密度が高い箇所が低い箇所に比べて厚く塗布される。
その後、前記第１低誘電率絶縁膜３５の上部にＰＥＣＶＤ方法を用いて第１酸化膜３７を蒸着する。
このとき前記第１酸化膜は誘電常数が約４の物質を用いて従来より薄く５０００〜７０００Å厚さで形成する。
その後、前記第１酸化膜３７をＣＭＰさせて第１低誘電率絶縁膜３５と第１酸化膜３７の積層構造に形成された層間絶縁膜を形成する。
この時前記第１酸化膜３７は従来技術における層間絶縁膜１７、１５に備えられる酸化膜１７より薄く形成する。
【００３３】
図６を参照するとＣＦガスを用いて第１低誘電率絶縁膜と第１酸化膜３７の選択比が２：１以上になる条件でエッチバックして前記第１酸化膜３７を除去すると共に前記下部金属配線３３の広さとパターン密度による第１低誘電率絶縁膜３５の厚さを５００〜１０００Åで最小化する。
この時エッチバック工程は、１×１０10ｉｏｎ／ｃｍ3の低いイオン密度で１０００〜１５００ｍＴｏｒｒの圧力、８００〜１２００ワットの電力、ＣＨＦ3４０〜６０ｓｃｃｍ、ＣＦ4１００〜１５０ｓｃｃｍ、Ａｒ１０００〜１５００ｓｃｃｍのガスフローを有する条件で行う。
【００３４】
その後、クリーニング工程で前記エッチバック工程時生じるポリマーを除去する。
又、全体表面上部に第２低誘電率絶縁膜３９を回転塗布方法で６０００〜７０００Å厚さで形成して平坦化させる。
この第２低誘電率絶縁膜３９の上部に第２酸化膜を５００〜１０００Å厚さで形成する。
【００３５】
図７を参照すると、前記層間絶縁膜３５，３９，４１上部に感光膜パターン４３を形成する。
このとき、前記感光膜パターン４３はコンタクトマスクを用いた露光及び現像工程で形成したものである。
図８を参照すると、前記感光膜パターン４３をマスクにして前記層間絶縁膜４１，３９，３５をエッチングして前記下部金属配線３３を露出させるビアコンタクトホール４５を形成する。
このとき、前記層間絶縁膜のエッチング工程はプラズマを用いて前記第２酸化膜４１をエッチングする工程と低誘電率絶縁膜３９、３５をエッチングする工程に行う。
【００３６】
前記第２酸化膜４１のエッチング工程はＣＦガスとＨが含まれたガスを用いてプラズマエッチングすることで前記第２低誘電率絶縁膜３９を露出し、酸素流量を調節してビアコンタクトホール側壁保護膜を保持できるようにする。このとき、前記ＣＦガスは多量のポリマーを発生する役割をし、前記Ｈを含むガスはプラズマによって発生された自由フッ素を除去するＨを提供する役割を果たす。また、前記第２酸化膜４１エッチング工程は１×１０10ｉｏｎ／ｃｍ3の低いイオン密度で３０〜５０ｍＴｏｒｒの圧力、１８００〜２２００ワットのソース電力、１３００〜１６００ワットのバイアス電力、ＣＨＦ3２０〜３０ｓｃｃｍ、ＣＦ4５０〜８０ｓｃｃｍ、Ａｒ４００〜６００ｓｃｃｍのＯ2１０〜１５のガスフローを有する条件で行う。
【００３７】
前記低誘電率絶縁膜３９、３５のエッチング工程は３０〜５０ｍＴｏｒｒの圧力、１８００〜２２００ワットのソース電力、１５００〜１７００ワットのバイアス電力、Ｃ5Ｆ8１５〜２５ｓｃｃｍ、ＣＨ2Ｆ2５〜１０ｓｃｃｍ、Ａｒ４００〜６００ｓｃｃｍのＯ2１０〜１５のガスフローを有する条件で行う。
その後、前記ビアコンタクトホール４５を含む全体表面上部に接着膜／拡散防止膜のＴｉ／ＴｉＮ膜４７をＰＥＣＶＤ方法で形成する。
また、前記ビアコンタクトホール４５を埋め立てるタングステン層４９を全体表面上部に形成する。
後続工程で前記タングステン層４９を平坦化エッチングしてコンタクトプラグ（図示せず）を形成しこれに接続される上部金属配線（図示せず）を形成する。
【００３８】
以上本発明の好適な一実施形態に対して説明したが、前記実施形態のものに
限定されるわけではなく、本発明の技術思想に基づいて種々の変形又は変更が可能である。
【００３９】
【発明の効果】
以上説明したように、本発明の半導体素子の多層金属配線形成方法によると、次のような効果がある。
【００４０】
即ち、下部金属配線上部に形成される層間絶縁膜の形成工程時平坦化された低誘電率絶縁膜を形成し、その上部に薄酸化膜を形成した後、ビアコンタクトエッチング工程を行ってボーイング現像を起こらず、ビアコンタクトホールを形成Ｓることで素子の特性劣化無しに半導体素子の特性及び信頼性を向上させる共に、半導体素子の高集積化を可能にする効果を奏する。
【図面の簡単な説明】
【図１】 従来技術の実施態様による半導体素子の多層金属配線形成方法を示す断面図である。
【図２】 従来技術の実施態様による半導体素子の多層金属配線形成方法を示す断面図である。
【図３】 従来技術の実施態様による半導体素子の多層金属配線形成方法を示す断面図である。
【図４】 従来技術の実施態様による半導体素子の多層金属配線形成方法を示す断面図である。
【図５】 本発明の実施態様による半導体素子の多層金属配線形成方法を示す工程断面図である。
【図６】 本発明の実施態様による半導体素子の多層金属配線形成方法を示す工程断面図である。
【図７】 本発明の実施態様による半導体素子の多層金属配線形成方法を示す工程断面図である。
【図８】 本発明の実施態様による半導体素子の多層金属配線形成方法を示す工程断面図である。
【符号の説明】
１１、３１ 半導体基板
１３、３３ 下部金属配線
１５ 低誘電率絶縁膜
１７ 酸化膜
１９、４３ 感光膜パターン
２１、４５ ビアコンタクトホール
２３、４７ Ｔｉ／ＴｉＮ膜
２５、４９ タングステン層
３５ 第１低誘電率絶縁膜
３７ 第１酸化膜
３９ 第２低誘電率絶縁膜
４１ 第２酸化膜
１００、３００ 下部金属配線の面積変化領域
２００、４００ 下部金属配線の密度変化領域
＠ ボーイング
【発明の属する技術分野】
本発明は、半導体素子の多層金属配線形成方法に関するもので、特に、多層金属配線の層間絶縁膜形成工程時低誘電率絶縁膜を用いて素子の特性及び信頼性を向上させる技術に関する。
【０００２】
【従来の技術】
一般に、素子の間、又は素子と外部回路の間を電気的に接続させるための半導体素子の配線は配線のための所定のコンタクトホール及びビアホールを配線材料に埋め立てて配線層を形成し後続工程を経て成され、特に低い抵抗を必要とする所には金属配線を用いる。
【０００３】
前記金属配線はアルミニウムＡｌに少量のシリコンや銅（Ｃｕ）が含まれるかシリコンと銅が全て含まれて非抵抗が低いながら加工性に優れるアルミニウム合金を配線材料にして物理気相蒸着法(physical vapor deposition、以下ＰＶＤとする)方法のスパッタリングに前記コンタクトホール及びビアホールを埋め立てる方法から形成される。
【０００４】
半導体素子が高集積化されることによって金属配線形成工程はＲＣ遅延（resistance capacitance delay）を減らすための層間絶縁膜に低誘電常数を有するローケイ物質層を回転塗布方式で形成し上部配線と下部配線を連結するためにビアホールを形成した後、これを埋め立ててタングステンコンタクトプラグを形成する方法を用いる。
このとき、前記低誘電率絶縁膜を回転塗布するとき金属配線の広さ及び密度によって金属配線上の低誘電率絶縁膜が不均一に塗布される。
【０００５】
また、不均一な厚さによって上部金属配線と下部金属配線間のインターキャパシタンス値が金属配線の広さ及び密度によって異になりこれは素子の特性を低下させる。
また、ビアホールドライエッチングボーイング(bowing)現象を起こすことでエッチング条件を難しくし、ビアホール側壁のボーイング現象によって接着膜と拡散防止膜の蒸着不良によって後続工程のタングステンコンタクトプラグ形成工程を難しくする。
【０００６】
図１ないし図４は従来技術の実施態様による半導体素子の多層金属配線形成方法を示す断面図である。
図１を参照すると、半導体基板１１上部に下部金属配線１３を形成する。
このとき下部金属配線１３はアルミニウム合金で形成されたもので、その上部及び下部にはＴｉ又はＴｉ／ＴｉＮの積層構造が備えられている。
ここで、参照符号１００は下部金属配線の面積変化領域を示し、参照符号２００は下部金属配線の密度変化領域を示す。即ち、下部金属配線の面積変化１００は左側には面積の大きい金属配線が形成されており、その右側には面積の小さい金属配線が形成されており、下部金属配線の密度変化領域２００は左側には金属配線の密度が高く、その右側には左側に比べて密度が相対的に低い金属配線が形成されている。
【０００７】
その次に、前記下部金属配線１３を塗布する低誘電率絶縁膜１５を形成する。
このとき、前記低誘電率絶縁膜１５は誘電常数が約３の物質を回転塗布方法で形成したものである。
このとき前記低誘電率絶縁膜１５は金属と金属間の埋め立て性、即ち、段差被覆性に優れるが低誘電率絶縁膜が有している粘着性によって金属配線上に同一な厚さに塗布されず金属配線の広さと密度によって他の厚さで塗布される。
一般的に金属配線の面積が大きい場合には小さい場合に比べて厚く塗布され、金属配線の密度が高い箇所では低い箇所に比べて厚く塗布される。
【０００８】
その後、前記低誘電率絶縁膜１５の上部にＰＥＣＶＤ(plasma enhanced chemical vapor depoaition、以下ＰＥＣＶＤ方法と称する)方法を用いて酸化膜１７を蒸着する。
このとき、前記酸化膜１７は誘電常数が約４の物質であって、厚く形成されたものである。
その後、前記酸化膜１７を化学機械研磨(chemical mechanical polishing、以下ＣＭＰとする)させて低誘電率絶縁膜１５と酸化膜１７の積層構造に形成された層間絶縁膜を形成する。
【０００９】
また、図２を参照すると、前記層間絶縁膜１５、１７上部に感光膜パターン１９を形成する。
このとき前記感光膜パターン１９はビアコンタクトマスクを用いた露光及び現像工程によって形成したものである。
図３を参照すると、前記感光膜パターン１９をマスクにして前記層間絶縁膜１７、１５をエッチングして前記下部金属配線１３を露出させるビアコンタクトホール２１を形成する。
このとき前記低誘電率絶縁膜１５が前記酸化膜１７より１．５倍以上エッチング選択比が大きいので前記低誘電率絶縁膜１５が厚く形成された部分で前記低誘電率絶縁膜１５が側面エッチングされる。
【００１０】
また、ビアコンタクトエッチング工程の後残った感光膜パターン１９を除去し前記ビアコンタクトホール２１を含む全体表面上部に接着層／拡散防止膜のＴｉ／ＴｉＮ膜２３を形成する。このとき、低誘電率絶縁膜１５の側面エッチングされた部分には前記Ｔｉ／ＴｉＮ膜２３が薄く形成されるか殆ど形成されない。
図４を参照すると前記ビアコンタクトホール２１を介して前記下部金属配線１３に接続されるコンタクトプラグタングステン層２５をＰＥＣＶＤ方法に全体表面上部に形成する。
このとき、前記低誘電率絶縁膜１５が側面エッチングされる部分で＠のようにボーイング現象が生じる。
【００１１】
前記説明のように従来技術による半導体素子の多層金属配線形成方法は、
ビアコンタクトエッチング工程時エッチング選択比が高い低誘電率絶縁膜が側面エッチングされる現象によって後続工程にボーイング現象が起こることで半導体素子の特性及び信頼性を低下させるという問題があった。
【００１２】
【発明が解決しようとする課題】
本発明は、上記従来技術の問題点を解決するためのもので、ボーイング現象を発せず予定のビアコンタクトプラグを形成して半導体素子の高集積化が十分な多層金属配線を容易に形成できるようにする半導体素子の多層金属配線形成方法を提供することが目的である。
【００１３】
【課題を解決するための手段】
請求項１に記載の発明は、半導体素子の多層金属配線形成方法であって、面積が相対的に大きい第１下部金属配線と面積が相対的に小さい第２下部金属配線とを有する面積変化領域、及び／又は、配線密度が相対的に高い領域の第３下部金属配線と配線密度が相対的に低い領域の第４下部金属配線とを有する密度変化領域を備える半導体基板上部に第１低誘電率絶縁膜を形成しその上部に第１酸化膜を形成する工程と、
前記第１酸化膜を平坦化し前記第１酸化膜及び第１低誘電率絶縁膜をエッチバックして前記下部金属配線上に第１低誘電率絶縁膜を所定厚さに残す工程と、
全体表面上部に平坦化された第２低誘電率絶縁膜を形成する工程と、
前記第２低誘電率絶縁膜上部に第２酸化膜を形成する工程と、
ビアコンタクトマスクを用いたフォトエッチング工程によって、前記第２酸化膜をエッチングし前記第１、２低誘電率絶縁膜をエッチングして、下部金属配線に対してそれぞれ同時期にビアコンタクトホールを形成する工程と、
前記ビアコンタクトホールを含む全体表面上部に接着膜／拡散防止膜を形成する工程と、
前記ビアコンタクトホールを埋め立てるコンタクトプラグを形成しこれに接続される上部金属配線を形成する工程を含むことを特徴とする。
【００１４】
請求項２に記載の発明は、請求項１に記載の半導体素子の多層金属配線形成方法であって、前記低誘電率絶縁膜は４０００〜６０００Å厚さを回転塗布方法で形成することを特徴とする。
【００１５】
請求項３に記載の発明は、請求項１に記載の半導体素子の多層金属配線形成方法であって、前記第１酸化膜はＰＥＣＶＤ方法を用いて５０００〜７０００Å厚さに形成することを特徴とする。
【００１６】
請求項４に記載の発明は、請求項１に記載の半導体素子の多層金属配線形成方法であって、前記第１酸化膜の平坦化工程はＣＭＰ工程に行うことを特徴とする。
【００１７】
請求項５に記載の発明は、請求項１に記載の半導体素子の多層金属配線形成方法であって、前記エッチバック工程はＣＦガスを用いて行い、前記第１低誘電率絶縁膜を５００〜１０００Å厚さほど残すことを特徴とする。
【００１８】
請求項６に記載の発明は、請求項１に記載の半導体素子の多層金属配線形成方法であって、前記エッチバック工程は１×１０10ｉｏｎ／ｃｍ3の低いイオン密度で１０００〜１５００ｍＴｏｒｒの圧力、８００〜１２００ワットの電力、ＣＨＦ3４０〜６０ｓｃｃｍ、ＣＦ4１００〜１５０ｓｃｃｍ、Ａｒ１０００〜１５００ｓｃｃｍのガスフローを有する条件で行うことを特徴とする。
【００１９】
請求項７に記載の発明は、請求項１に記載の半導体素子の多層金属配線形成方法であって、前記エッチバック工程後クリーニング工程を行うことを特徴とする。
【００２０】
請求項８に記載の発明は、請求項１に記載の半導体素子の多層金属配線形成方法であって、前記第２低誘電率絶縁膜は回転塗布方法で６０００〜７０００Å厚さで形成することを特徴とする。
【００２１】
請求項９に記載の発明は、請求項１に記載の半導体素子の多層金属配線形成方法であって、前記第２酸化膜は５００〜１０００Å厚さで形成することを特徴とする。
【００２２】
請求項１０に記載の発明は、請求項１に記載の半導体素子の多層金属配線形成方法であって、前記第２酸化膜のエッチング工程はＣＦガスとＨが含まれたガスを用いてプラズマエッチングすることを特徴とする。
【００２３】
請求項１１に記載の発明は、請求項１０に記載の半導体素子の多層金属配線形成方法であって、前記第２酸化膜のエッチング工程は１×１０10ｉｏｎ／ｃｍ3の中間イオン密度で３０〜５０ｍＴｏｒｒの圧力、１８００〜２２００ワットのソース電力、１３００〜１６００ワットのバイアス電力、ＣＨＦ3２０〜３０ｓｃｃｍ、ＣＨＦ4５０〜８０ｓｃｃｍ、Ａｒ４００〜６００ｓｃｃｍ、Ｏ2１０〜１５ｓｃｃｍのガスフローを有する条件で行うことを特徴とする。
【００２４】
請求項１２に記載の発明は、請求項１に記載の半導体素子の多層金属配線形成方法であって、前記第１、２低誘電率絶縁膜エッチング工程は、３０〜５０ｍＴｏｒｒの圧力、１８００〜２２００ワットのソース電力、１５００〜１７００ワットバイアス電力、Ｃ5Ｆ8１５〜２５ｓｃｃｍ、ＣＨ2Ｆ2５〜１０ｓｃｃｍ、Ａｒ４００―６００ｓｃｃｍ、Ｏ2１０−１５ｓｃｃｍのガスフロー有する条件に行うことを特徴とする。
【００２５】
請求項１３に記載の発明は、請求項１に記載の半導体素子の多層金属配線形成方法であって、前記接着膜／拡散防止膜はＴｉ／ＴｉＮ膜をＰＥＣＶＤ方法に形成することを特徴とする。
【００２６】
【発明の実施の形態】
上記目的を達成するための本発明による半導体素子の多層金属配線形成方法は、下部金属配線が形成された半導体基板上部に第１低誘電率絶縁膜を形成しこれを平坦化エッチング（平坦化）して前記下部金属配線上部に所定厚さ残す工程と、前記下部金属配線上部の第１低誘電率絶縁膜をプラズマエッチングして除去する工程と、
前記下部金属配線及び前記下部金属配線間の第１低誘電率絶縁膜上部にエッチング障壁層を形成する工程と、前記エッチング障壁層上部に第２低誘電率絶縁膜を形成する工程と、前記第２低誘電率絶縁膜上部に酸化膜を形成する工程と、ビアコンタクトマスクを用いたフォトエッチング工程に前記酸化膜、第２低誘電率絶縁膜及びエッチング障壁層をエッチングして前記下部金属配線を露出させるビアコンタクトホールを形成する工程と、前記ビアコンタクトホールを含む全体表面上部に接着膜／拡散防止膜を形成する工程と、前記ビアコンタクトホールを埋め立てるコンタクトプラグを形成しこれに接続される上部金属配線を形成する工程とからなることを特徴とする。
【００２７】
なお、本発明の原理は次の通りである。
低誘電率絶縁膜を塗布しその上部に酸化膜を低く蒸着した後、ＣＭＰ工程で前記酸化膜を平坦化させエッチング速度差異を用いたエッチバック工程を行った後、金属配線の広さと密度によって不均一に金属配線上の低誘電率絶縁膜の厚さを最小化した後更に不均一に金属配線上の低誘電率絶縁膜の厚さを最小化した後更に低誘電率絶縁膜を回転塗布方法で形成し、その上部に酸化膜を薄く形成することで金属配線上部の低誘電率絶縁膜の厚さを一定に保持すると共に低誘電率絶縁膜（誘電常数≒〜３）と酸化膜（誘電常数≒〜４．５）に形成される層間絶縁膜で酸化膜の厚さを低く保持して相対的に平坦化された低誘電率絶縁膜の厚さを高かめることによって上部金属配線と下部金属配線間のインターキャパシタンスを下部金属配線の広さ及び密度に拘らず、一定に従来の層間絶縁膜より低く保持できるようにするものである。
【００２８】
また、ビアコンタクトホールを形成するためのプラズマドライエッチング工程で低誘電率絶縁膜の厚さが一定してエッチング条件の設定に有利であり、低誘電率絶縁膜のエッチング条件にビアコンタクトホールの側壁に絶縁膜スペーサを形成する条件を適用してボーイング現象が乗生じることを防止することでタングステンコンタクトプラグの形成を容易にする。
即ち、低誘電率絶縁膜と酸化膜とに形成される層間絶縁膜を大部分低誘電率絶縁膜に形成しその表面に酸化膜を形成した後、これをビアコンタクトエッチングしてボーイング現象が起こらないようにすることで後続工程に安定されたビアコンタクト工程を行うようにするものである。
【００２９】
以下、添付の図面を参照して本発明を更に詳細に説明する。
【００３０】
図５ないし図８は本発明の実施態様による半導体素子の多層金属配線形成方法の断面図である。
図５を参照すると半導体基板３１上部に下部金属配線３３を形成する。このとき前記下部金属配線３３はアルミニウム合金に形成され、その上部及び下部にはＴｉまたはＴｉ／ＴｉＮの積層構造が形成されるものである。
ここで、参照符号３００は下部金属配線の面積変化領域を示し、参照符号４００は下部金属配線の密度変化領域を示す。即ち、下部金属配線の面積変化３００は左側には面積の大きい金属配線（第１下部金属配線）が形成されており、その右側には面積の小さい金属配線（第２下部金属配線）が形成されており、下部金属配線の密度変化領域４００は左側には金属配線（第３下部金属配線）の密度が高く、その右側には左側に比べて密度が相対的に低い金属配線（第４下部金属配線）が形成されている。
【００３１】
その次に、前記下部金属配線３３を塗布する第１低誘電率絶縁膜３５を形成する。この時前記１低誘電率絶縁膜３５は誘電常数が約３の物質を回転塗布方法で４０００〜６０００Å厚さで形成する。
この時、前記第１低誘電率絶縁膜３５は金属と金属間の埋め立て性、即ち、段差被覆性は優れるが第１低誘電率絶縁膜が有している粘着性によって金属配線上に同一な厚さで塗布されず金属配線の広さと密度によって他の厚さで塗布される。
【００３２】
一般に金属配線の面積が大きい場合には小さい場合に比べて厚く塗布され、金属配線の密度が高い箇所が低い箇所に比べて厚く塗布される。
その後、前記第１低誘電率絶縁膜３５の上部にＰＥＣＶＤ方法を用いて第１酸化膜３７を蒸着する。
このとき前記第１酸化膜は誘電常数が約４の物質を用いて従来より薄く５０００〜７０００Å厚さで形成する。
その後、前記第１酸化膜３７をＣＭＰさせて第１低誘電率絶縁膜３５と第１酸化膜３７の積層構造に形成された層間絶縁膜を形成する。
この時前記第１酸化膜３７は従来技術における層間絶縁膜１７、１５に備えられる酸化膜１７より薄く形成する。
【００３３】
図６を参照するとＣＦガスを用いて第１低誘電率絶縁膜と第１酸化膜３７の選択比が２：１以上になる条件でエッチバックして前記第１酸化膜３７を除去すると共に前記下部金属配線３３の広さとパターン密度による第１低誘電率絶縁膜３５の厚さを５００〜１０００Åで最小化する。
この時エッチバック工程は、１×１０10ｉｏｎ／ｃｍ3の低いイオン密度で１０００〜１５００ｍＴｏｒｒの圧力、８００〜１２００ワットの電力、ＣＨＦ3４０〜６０ｓｃｃｍ、ＣＦ4１００〜１５０ｓｃｃｍ、Ａｒ１０００〜１５００ｓｃｃｍのガスフローを有する条件で行う。
【００３４】
その後、クリーニング工程で前記エッチバック工程時生じるポリマーを除去する。
又、全体表面上部に第２低誘電率絶縁膜３９を回転塗布方法で６０００〜７０００Å厚さで形成して平坦化させる。
この第２低誘電率絶縁膜３９の上部に第２酸化膜を５００〜１０００Å厚さで形成する。
【００３５】
図７を参照すると、前記層間絶縁膜３５，３９，４１上部に感光膜パターン４３を形成する。
このとき、前記感光膜パターン４３はコンタクトマスクを用いた露光及び現像工程で形成したものである。
図８を参照すると、前記感光膜パターン４３をマスクにして前記層間絶縁膜４１，３９，３５をエッチングして前記下部金属配線３３を露出させるビアコンタクトホール４５を形成する。
このとき、前記層間絶縁膜のエッチング工程はプラズマを用いて前記第２酸化膜４１をエッチングする工程と低誘電率絶縁膜３９、３５をエッチングする工程に行う。
【００３６】
前記第２酸化膜４１のエッチング工程はＣＦガスとＨが含まれたガスを用いてプラズマエッチングすることで前記第２低誘電率絶縁膜３９を露出し、酸素流量を調節してビアコンタクトホール側壁保護膜を保持できるようにする。このとき、前記ＣＦガスは多量のポリマーを発生する役割をし、前記Ｈを含むガスはプラズマによって発生された自由フッ素を除去するＨを提供する役割を果たす。また、前記第２酸化膜４１エッチング工程は１×１０10ｉｏｎ／ｃｍ3の低いイオン密度で３０〜５０ｍＴｏｒｒの圧力、１８００〜２２００ワットのソース電力、１３００〜１６００ワットのバイアス電力、ＣＨＦ3２０〜３０ｓｃｃｍ、ＣＦ4５０〜８０ｓｃｃｍ、Ａｒ４００〜６００ｓｃｃｍのＯ2１０〜１５のガスフローを有する条件で行う。
【００３７】
前記低誘電率絶縁膜３９、３５のエッチング工程は３０〜５０ｍＴｏｒｒの圧力、１８００〜２２００ワットのソース電力、１５００〜１７００ワットのバイアス電力、Ｃ5Ｆ8１５〜２５ｓｃｃｍ、ＣＨ2Ｆ2５〜１０ｓｃｃｍ、Ａｒ４００〜６００ｓｃｃｍのＯ2１０〜１５のガスフローを有する条件で行う。
その後、前記ビアコンタクトホール４５を含む全体表面上部に接着膜／拡散防止膜のＴｉ／ＴｉＮ膜４７をＰＥＣＶＤ方法で形成する。
また、前記ビアコンタクトホール４５を埋め立てるタングステン層４９を全体表面上部に形成する。
後続工程で前記タングステン層４９を平坦化エッチングしてコンタクトプラグ（図示せず）を形成しこれに接続される上部金属配線（図示せず）を形成する。
【００３８】
以上本発明の好適な一実施形態に対して説明したが、前記実施形態のものに
限定されるわけではなく、本発明の技術思想に基づいて種々の変形又は変更が可能である。
【００３９】
【発明の効果】
以上説明したように、本発明の半導体素子の多層金属配線形成方法によると、次のような効果がある。
【００４０】
即ち、下部金属配線上部に形成される層間絶縁膜の形成工程時平坦化された低誘電率絶縁膜を形成し、その上部に薄酸化膜を形成した後、ビアコンタクトエッチング工程を行ってボーイング現像を起こらず、ビアコンタクトホールを形成Ｓることで素子の特性劣化無しに半導体素子の特性及び信頼性を向上させる共に、半導体素子の高集積化を可能にする効果を奏する。
【図面の簡単な説明】
【図１】 従来技術の実施態様による半導体素子の多層金属配線形成方法を示す断面図である。
【図２】 従来技術の実施態様による半導体素子の多層金属配線形成方法を示す断面図である。
【図３】 従来技術の実施態様による半導体素子の多層金属配線形成方法を示す断面図である。
【図４】 従来技術の実施態様による半導体素子の多層金属配線形成方法を示す断面図である。
【図５】 本発明の実施態様による半導体素子の多層金属配線形成方法を示す工程断面図である。
【図６】 本発明の実施態様による半導体素子の多層金属配線形成方法を示す工程断面図である。
【図７】 本発明の実施態様による半導体素子の多層金属配線形成方法を示す工程断面図である。
【図８】 本発明の実施態様による半導体素子の多層金属配線形成方法を示す工程断面図である。
【符号の説明】
１１、３１ 半導体基板
１３、３３ 下部金属配線
１５ 低誘電率絶縁膜
１７ 酸化膜
１９、４３ 感光膜パターン
２１、４５ ビアコンタクトホール
２３、４７ Ｔｉ／ＴｉＮ膜
２５、４９ タングステン層
３５ 第１低誘電率絶縁膜
３７ 第１酸化膜
３９ 第２低誘電率絶縁膜
４１ 第２酸化膜
１００、３００ 下部金属配線の面積変化領域
２００、４００ 下部金属配線の密度変化領域
＠ ボーイング
Claims (13)
- 面積が相対的に大きい第１下部金属配線と面積が相対的に小さい第２下部金属配線とを有する面積変化領域、及び／又は、配線密度が相対的に高い領域の第３下部金属配線と配線密度が相対的に低い領域の第４下部金属配線とを有する密度変化領域を備える半導体基板上部に第１低誘電率絶縁膜を形成しその上部に第１酸化膜を形成する工程と、
前記第１酸化膜を平坦化し前記第１酸化膜及び第１低誘電率絶縁膜をエッチバックして前記下部金属配線上に第１低誘電率絶縁膜を所定厚さに残す工程と、
全体表面上部に平坦化された第２低誘電率絶縁膜を形成する工程と、
前記第２低誘電率絶縁膜上部に第２酸化膜を形成する工程と、
ビアコンタクトマスクを用いたフォトエッチング工程によって、前記第２酸化膜をエッチングし前記第１、２低誘電率絶縁膜をエッチングして、下部金属配線に対してそれぞれ同時期にビアコンタクトホールを形成する工程と、
前記ビアコンタクトホールを含む全体表面上部に接着膜／拡散防止膜を形成する工程と、
前記ビアコンタクトホールを埋め立てるコンタクトプラグを形成しこれに接続される上部金属配線を形成する工程を含むことを特徴とする半導体素子の多層金属配線形成方法。 - 前記低誘電率絶縁膜は４０００〜６０００Å厚さを回転塗布方法で形成することを特徴とする請求項１に記載の半導体素子の多層金属配線形成方法。
- 前記第１酸化膜はＰＥＣＶＤ方法を用いて５０００〜７０００Å厚さに形成することを特徴とする請求項１に記載の半導体素子の多層金属配線形成方法。
- 前記第１酸化膜の平坦化工程はＣＭＰ工程に行うことを特徴とする請求項１に記載の半導体素子の多層金属配線形成方法。
- 前記エッチバック工程はＣＦガスを用いて行い、前記第１低誘電率絶縁膜を５００〜１０００Å厚さほど残すことを特徴とする請求項１に記載の半導体素子の多層金属配線形成方法。
- 前記エッチバック工程は１×１０10ｉｏｎ／ｃｍ3の低いイオン密度で１０００〜１５００ｍＴｏｒｒの圧力、８００〜１２００ワットの電力、ＣＨＦ3４０〜６０ｓｃｃｍ、ＣＦ4１００〜１５０ｓｃｃｍ、Ａｒ１０００〜１５００ｓｃｃｍのガスフローを有する条件で行うことを特徴とする請求項１に記載の半導体素子の多層金属配線形成方法。
- 前記エッチバック工程後クリーニング工程を行うことを特徴とする請求項１に記載の半導体素子の多層金属配線形成方法。
- 前記第２低誘電率絶縁膜は回転塗布方法で６０００〜７０００Å厚さで形成することを特徴とする請求項１に記載の半導体素子の多層金属配線形成方法。
- 前記第２酸化膜は５００〜１０００Å厚さで形成することを特徴とする請求項１に記載の半導体素子の多層金属配線形成方法。
- 前記第２酸化膜のエッチング工程はＣＦガスとＨが含まれたガスを用いてプラズマエッチングすることを特徴とする請求項１に記載の半導体素子の多層金属配線形成方法。
- 前記第２酸化膜のエッチング工程は１×１０10ｉｏｎ／ｃｍ3の中間イオン密度で３０〜５０ｍＴｏｒｒの圧力、１８００〜２２００ワットのソース電力、１３００〜１６００ワットのバイアス電力、ＣＨＦ3２０〜３０ｓｃｃｍ、ＣＨＦ4５０〜８０ｓｃｃｍ、Ａｒ４００〜６００ｓｃｃｍ、Ｏ2１０〜１５ｓｃｃｍのガスフローを有する条件で行うことを特徴とする請求項１０に記載の半導体素子の多層金属配線形成方法。
- 前記第１、２低誘電率絶縁膜エッチング工程は、３０〜５０ｍＴｏｒｒの圧力、１８００〜２２００ワットのソース電力、１５００〜１７００ワットバイアス電力、Ｃ5Ｆ8１５〜２５ｓｃｃｍ、ＣＨ2Ｆ2５〜１０ｓｃｃｍ、Ａｒ４００―６００ｓｃｃｍ、Ｏ2１０−１５ｓｃｃｍのガスフロー有する条件に行うことを特徴とする請求項１に記載の半導体素子の多層金属配線形成方法。
- 前記接着膜／拡散防止膜はＴｉ／ＴｉＮ膜をＰＥＣＶＤ方法に形成することを特徴とする請求項１に記載の半導体素子の多層金属配線形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2002-1201 | 2002-01-09 | ||
| KR10-2002-0001201A KR100457740B1 (ko) | 2002-01-09 | 2002-01-09 | 반도체소자의 다층 금속배선 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003289102A JP2003289102A (ja) | 2003-10-10 |
| JP4290979B2 true JP4290979B2 (ja) | 2009-07-08 |
Family
ID=36501802
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002381760A Expired - Fee Related JP4290979B2 (ja) | 2002-01-09 | 2002-12-27 | 半導体素子の多層金属配線形成方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6777326B2 (ja) |
| JP (1) | JP4290979B2 (ja) |
| KR (1) | KR100457740B1 (ja) |
| TW (1) | TWI233661B (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100871539B1 (ko) * | 2007-08-30 | 2008-12-05 | 주식회사 동부하이텍 | 금속 배선 형성 방법 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5783101A (en) * | 1994-09-16 | 1998-07-21 | Applied Materials, Inc. | High etch rate residue free metal etch process with low frequency high power inductive coupled plasma |
| KR100230392B1 (ko) * | 1996-12-05 | 1999-11-15 | 윤종용 | 반도체 소자의 콘택 플러그 형성방법 |
| US5854126A (en) * | 1997-03-31 | 1998-12-29 | Siemens Aktiengesellschaft | Method for forming metallization in semiconductor devices with a self-planarizing material |
| TW375779B (en) * | 1997-06-03 | 1999-12-01 | United Microelectronics Corp | Method for treating via side wall |
| KR100486108B1 (ko) * | 1997-12-19 | 2005-08-31 | 매그나칩 반도체 유한회사 | 반도체장치의다층배선형성방법 |
| US6420251B1 (en) * | 1999-01-05 | 2002-07-16 | Trw Inc. | Method for fabricating a microelectronic integrated circuit with improved step coverage |
-
2002
- 2002-01-09 KR KR10-2002-0001201A patent/KR100457740B1/ko active IP Right Grant
- 2002-12-27 JP JP2002381760A patent/JP4290979B2/ja not_active Expired - Fee Related
- 2002-12-30 US US10/330,060 patent/US6777326B2/en not_active Expired - Lifetime
- 2002-12-30 TW TW091137866A patent/TWI233661B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| TWI233661B (en) | 2005-06-01 |
| KR100457740B1 (ko) | 2004-11-18 |
| US6777326B2 (en) | 2004-08-17 |
| KR20030060480A (ko) | 2003-07-16 |
| US20030129830A1 (en) | 2003-07-10 |
| JP2003289102A (ja) | 2003-10-10 |
| TW200301953A (en) | 2003-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000106396A (ja) | 半導体装置の製造方法 | |
| JP4583706B2 (ja) | 半導体素子の多層金属配線形成方法 | |
| US7714440B2 (en) | Metal interconnection structure of a semiconductor device having low resistance and method of fabricating the same | |
| JPH11176814A (ja) | 半導体装置の製造方法 | |
| JP2002170885A (ja) | 半導体装置の製造方法 | |
| JP2004055781A (ja) | 半導体装置の製造方法 | |
| JP2004288950A (ja) | 配線構造 | |
| US6831007B2 (en) | Method for forming metal line of Al/Cu structure | |
| JP4290979B2 (ja) | 半導体素子の多層金属配線形成方法 | |
| JP2009004633A (ja) | 多層配線構造および製造方法 | |
| JP2000243836A (ja) | 半導体素子の配線形成方法 | |
| JP2004128050A (ja) | 半導体装置およびその製造方法 | |
| TW544857B (en) | Manufacturing method of dual damascene structure | |
| JP4207113B2 (ja) | 配線構造の形成方法 | |
| JPH10209276A (ja) | 配線形成方法 | |
| JPH08148556A (ja) | 半導体装置およびその製造方法 | |
| KR100600257B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100450845B1 (ko) | 반도체 소자 제조 방법 | |
| KR100509434B1 (ko) | 포토레지스트 점착성 개선 방법 | |
| KR20040009789A (ko) | 반도체 소자 및 그 제조 방법 | |
| JPH11297818A (ja) | 半導体装置の製造方法 | |
| JPH06267888A (ja) | 半導体装置の製造方法 | |
| JP2000174120A (ja) | 半導体装置の製造方法 | |
| KR20000008122A (ko) | 반도체 장치의 비어 콘택 형성방법 | |
| KR20020036293A (ko) | 반도체소자의 다층배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050809 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060201 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060808 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060808 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060809 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070614 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070626 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070926 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20071001 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071026 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090317 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090402 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4290979 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120410 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120410 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130410 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140410 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |