JP4583706B2 - 半導体素子の多層金属配線形成方法 - Google Patents
半導体素子の多層金属配線形成方法 Download PDFInfo
- Publication number
- JP4583706B2 JP4583706B2 JP2002382343A JP2002382343A JP4583706B2 JP 4583706 B2 JP4583706 B2 JP 4583706B2 JP 2002382343 A JP2002382343 A JP 2002382343A JP 2002382343 A JP2002382343 A JP 2002382343A JP 4583706 B2 JP4583706 B2 JP 4583706B2
- Authority
- JP
- Japan
- Prior art keywords
- metal wiring
- dielectric constant
- insulating film
- forming
- low dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体素子の多層金属配線形成方法に関するもので、特に、多層金属配線の層間絶縁膜形成工程時低誘電率絶縁膜を用いて素子の特性及び信頼性を向上させる技術に関する。
【０００２】
【従来の技術】
一般に、素子の間、又は素子と外部回路の間を電気的に接続させるための半導体素子の配線は配線のための所定のコンタクトホール及びビアホールを配線材料で埋め立てて配線層を形成し後続工程を経て構成され、特に低い抵抗を必要とする所には金属配線を用いる。
【０００３】
前記金属配線はアルミニウムＡｌに少量のシリコンや銅（Ｃｕ）が含まれるかシリコンと銅が全て含まれて非抵抗が低いながら加工性に優れるアルミニウム合金を配線材料にして物理気相蒸着（physical vapor deposition、以下ＰＶＤという）方法のスパッタリングで前記のコンタクトホール及びビアホールを埋め込む方法で形成される。
【０００４】
半導体素子が高集積化されることによって金属配線形成工程はＲＣ遅延（resistance capacitance delay）を減らすための層間絶縁膜に低誘電常数を有するローケイ物質層を回転塗布方式で形成し上部配線と下部配線を連結するためにビアホールを形成した後、これを埋め立ててタングステンコンタクトプラグを形成する方法を用いる。
このとき、前記低誘電率絶縁膜を回転塗布するとき金属配線の広さ及び密度によって金属配線上の低誘電率絶縁膜が不均一に塗布される。
【０００５】
また、不均一な厚さによって上部金属配線と下部金属配線間のインターキャパシタンス値が金属配線の広さ及び密度によって異なりこれは素子の特性を低下させる。
また、ビアホールドライエッチングボーイング(bowing)現象を起こすことでエッチング条件を難しくし、ビアホール側壁のボーイング現象によって接着膜と拡散防止膜の蒸着不良によって後続工程のタングステンコンタクトプラグ形成工程を難しくする。
また、前記金属配線のパタニング工程時近接効果によって前記金属配線の端部分がショートニングされラウディングされる現象が起こり、これはビアコンタクトエッチング工程時工程マージンを減少させることで素子の特性劣化を起こす。
【０００６】
図１ないし図５は従来技術の実施態様による半導体素子の多層金属配線形成方法を示す断面図である。
図１を参照すると、半導体基板１１上部に下部金属配線１３を形成する。
このとき下部金属配線１３はアルミニウム合金で形成されたもので、その上部及び下部にはＴｉ又はＴｉ／ＴｉＮの積層構造が備えられている。
【０００７】
ここで、参照符号１００は下部金属配線の面積変化領域を示し、参照符号２００は下部金属配線の密度変化領域を示す。即ち、下部金属配線の面積変化１００は左側には面積の大きい金属配線が形成されており、その右側には面積の小さい金属配線が形成されており、下部金属配線の密度変化領域２００は左側には金属配線の密度が高く、その右側には左側に比べて密度が相対的に低い金属配線が形成されている。
その他、前記下部金属配線１３を塗布する低誘電率絶縁膜１５を形成する。
このとき、前記低誘電率絶縁膜１５は誘電常数が約３の物質を回転塗布方法で形成したものである。
このとき前記低誘電率絶縁膜１５は金属と金属間の埋め立て性、即ち、段差被覆性に優れるが低誘電率絶縁膜が有している粘着性によって金属配線上に同一な厚さに塗布されず金属配線の広さと密度によって他の厚さで塗布される。
一般的に金属配線の面積が大きい場合には小さい場合に比べて厚く塗布され、金属配線の密度の高い箇所では低い箇所に比べて厚く塗布される。
【０００８】
その後、前記低誘電率絶縁膜１５の上部にＰＥＣＶＤ(plasma enhanced chemical vapor depoaition、以下ＰＥＣＶＤ方法と称する)方法を用いて酸化膜１７を蒸着する。
このとき、前記酸化膜１７は誘電常数が約４の物質で、５０００〜１２０００厚さほど形成されたものである。
その次に、前記酸化膜１７を化学機械研磨(chemical mechanical polishing、以下ＣＭＰとする)させて低誘電率絶縁膜１５と酸化膜１７の積層構造に形成された層間絶縁膜を形成する。
【０００９】
図２を参照すれば、前記層間絶縁膜１５、１７上部に感光膜パターン１９を形成する。
このとき前記感光膜パターン１９はビアコンタクトマスクを用いた露光及び現像工程によって形成したものである。
図３を参照すると、前記感光膜パターン１９をマスクにして前記層間絶縁膜１７、１５をエッチングして前記下部金属配線１３を露出させるビアコンタクトホール２１を形成する。
このとき前記低誘電率絶縁膜１５が前記酸化膜１７より１．５倍以上エッチング選択比が大きいので前記低誘電率絶縁膜１５が厚く形成された部分で前記低誘電率絶縁膜１５が側面エッチングされてボーイング現象が起こる。
【００１０】
また、ビアコンタクトエッチング工程の工程マージン不足で、前記下部金属配線１３の側面の低誘電率絶縁膜がエッチングされ、ここに金属性ポリマーが残留される。
図４を参照すると前記エッチング工程後残った感光膜パターン１９を除去し前記ビアコンタクトホール２１を含む全体表面上部に接着層／拡散防止膜のＴｉ／ＴｉＮ膜２３を形成する。このとき、前記ボーイング現象が起こった部分や金属性ポリマーが残る部分には前記Ｔｉ／ＴｉＮ膜２３が薄く形成されるか殆ど形成されない。
【００１１】
図５を参照すると前記ビアコンタクトホール２１を埋め立てるタングステン層２５を全体表面上部に形成する。
このとき、前記タングステン層２５は前記Ｔｉ／ＴｉＮ膜２３が形成されない部分によく蒸着されず素子の特性を劣化させるという不具合があった。
【００１２】
前記説明のように従来技術による半導体素子の多層金属配線形成方法は、ビアコンタクトエッチング工程時エッチング選択比が高い低誘電率絶縁膜が側面エッチングされる現象によって後続工程でボーイング現象が起こり、金属配線のパタニング工程時生ずるショートニング現象やラウンディング現象によって工程マージンが減少されて後続ビアコンタクト工程時過剰エッチングされ金属ポリマーが生じて後続工程を難しくすることで半導体素子の特性及び信頼性を低下させるという問題があった。
【００１３】
【発明が解決しようとする課題】
本発明は、上記従来技術の問題点を解決するためのもので、ボーイング現象とか過剰エッチングによる金属性ポリマーの誘発なくビアコンタクトプラグを形成して半導体素子の高集積化を可能にする半導体素子の多層金属配線形成方法を提供することが目的である。
【００１４】
【課題を解決するための手段】
上記目的を達成するための本発明による半導体素子の多層金属配線形成方法は、
アルミニウムの下部金属配線が形成された半導体基板上部に、回転塗布方式で第１低誘電率絶縁膜を形成し、これを平坦化エッチングして前記下部金属配線上部に所定厚さ残す工程と、
前記下部金属配線上部の第１低誘電率絶縁膜をプラズマエッチングして除去することにより前記下部金属配線を露出させる工程と、
前記下部金属配線及び前記下部金属配線間の第１低誘電率絶縁膜上部に、誘電常数が４．５以下であるエッチング障壁層としてのＳｉＣ膜をＰＥＣＶＤ方法により形成する工程と、
前記エッチング障壁層上部に回転塗布方式で誘電常数が３以下である第２低誘電率絶縁膜を形成する工程と、
前記第２低誘電率絶縁膜上部に誘電常数が４以下であるＰＥＣＶＤ酸化膜を形成する工程と、
感光膜パターンを形成する工程と、
前記感光膜パターンをマスクとして用いたフォトエッチング工程において前記酸化膜、第２低誘電率絶縁膜及びエッチング障壁層をエッチングして前記下部金属配線を露出させるビアコンタクトホールを形成する工程と、
前記感光膜パターンを除去する工程と、
前記ビアコンタクトホールを含む全体表面上部に接着膜／拡散防止膜を形成する工程と、
前記ビアコンタクトホールを埋め立てるコンタクトプラグを形成しこれに接続される上部金属配線を形成する工程と、を有し、
前記酸化膜のエッチング工程は１×１０ 10 ｉｏｎ／cm 3 のイオン密度で、３０〜５０ｍＴｏｒｒの圧力、１３００〜１７００ワットの電力、ＣＨＦ 3 ８０〜１２０ｓｃｃｍ、Ｏ ２ １５〜２５ｓｃｃｍ、Ａｒ２００〜３００ｓｃｃｍのガスフローを有する条件で行われ、
前記第２低誘電率絶縁膜をエッチングする工程は、３０〜５０ｍＴｏｒｒの圧力、１３００〜１６００ワットの電力、Ｃ 4 Ｆ 8 １０〜２０ｓｃｃｍ、ＣＯ１５０〜２５０ｓｃｃｍ、Ｎ 2 １００〜１５０ｓｃｃｍのガスフローを有する条件により行われ、
前記エッチング障壁層のエッチング工程は４０〜６０ｍＴｏｒｒの圧力、２００〜３００ワットの電力、Ｃ 4 Ｆ 8 １０〜２０ｓｃｃｍ、Ｏ ２ １５〜２５ｓｃｃｍ、Ａｒ１００〜１５０ｓｃｃｍのガスフローを有する条件で行われることを特徴とする。
【００１５】
なお、本発明の原理は次のようである。
下部金属配線上に第１低誘電率絶縁膜（誘電常数≒〜３）を塗布しこれを平坦化させた後、前記下部金属配線が露出されるようにエッチングした後、エッチング障壁層（誘電常数≒〜４．５）を形成しその上部に平坦化された第２低誘電率絶縁膜（誘電常数≒〜３）を形成した後、その上部に酸化膜（誘電常数≒〜４）を形成して第１低誘電率絶縁膜、エッチング障壁層、第２低誘電率絶縁膜及び酸化膜の積層構造に層間絶縁膜を形成するものの、前記層間絶縁膜で第１、第２低誘電率絶縁膜の厚さを厚く形成し、エッチング障壁層を誘電率が低いＳｉＣに形成してインターキャパシタンス増加を相殺又は低めることができるようにする。
【００１６】
また、ビアコンタクトエッチング工程時前記層間絶縁膜を成す各層によってエッチング条件を異にして各々層だけをエッチングする工程に行うことで誤整列による過剰エッチングによって生じる金属性ポリマーの形成を防止しこれによる素子の特性劣化を防止するものである。
【００１７】
【発明の実施の形態】
以下、添付の図面を参照して本発明を更に詳細に説明する。
【００１８】
図６ないし図１１は本発明の実施態様による半導体素子の多層金属配線形成方法の断面図である。
図６を参照すると半導体基板３１上部に下部金属配線３３を形成する。このとき前記下部金属配線３３はアルミニウム合金に形成され、その上部及び下部にはＴｉまたはＴｉ／ＴｉＮの積層構造が形成されるものである。
ここで、参照符号３００は下部金属配線の面積変化領域を示し、参照符号４００は下部金属配線の密度変化領域を示す。即ち、下部金属配線の面積変化領域３００は左側には面積の大きい金属配線が形成されており、その右側には面積の小さい金属配線が形成されており、下部金属配線の密度変化領域４００は左側には金属配線の密度が高く、その右側には左側に比べて密度が相対的に低い金属配線が形成されている。
【００１９】
その次に、前記下部金属配線３３を塗布する第１低誘電率絶縁膜３５を形成する。
この時前記１低誘電率絶縁膜３５は誘電常数が約３の物質を回転塗布方法で６０００〜８０００Å厚さ形成する。
この時、前記第１低誘電率絶縁膜３５は金属と金属間の埋め立て性、即ち、段差被覆性に優れるが、第１低誘電率絶縁膜３５が有している粘着性によって金属配線上に同一な厚さで塗布されず金属配線の広さと密度によって他の厚さで塗布される。
【００２０】
一般に金属配線の面積が大きい場合には小さい場合に比べて厚く塗布され、金属配線の密度が高い地域で低い地域に比べて厚く塗布される。
図７を参照すると第１低誘電率絶縁膜をＣＭＰして前記下部金属配線３３上部に１０００〜２０００Å厚さだけを残す。
図８を参照すると、前記下部金属配線３３を露出させるプラズマエッチング工程を行う。
このとき、プラズマエッチング工程は１×１０10ｉｏｎ／cm3の低いイオン密度で１０００〜１５００ｍＴｏｒｒの圧力、５００〜８００ワットの電力、ＣＨＦ3５０〜７０ｓｃｃｍ、ＣＦ4１００〜１５０ｓｃｃｍ、Ａｒ１０００〜１５００ｓｃｃｍのガスフローを有する条件で行う。
【００２１】
この時エッチング量に鑑みてエッチング時間を調節するかエンドポイントディテックション（DETECTION）を介して下部金属配線３３上部の第１低誘電率絶縁膜３５を除去し、前記下部金属配線３３の間の第１低誘電率絶縁膜３５が過剰にエッチングされないようにする。
【００２２】
また、前記クリーニング工程で前記プラズマエッチング工程時生じるポリマーを除去する。
図９を参照すると全体表面上部にエッチング障壁層３７をＰＥＣＶＤ方法に形成する。
このとき前記エッチング障壁層３７は誘電常数が約４．５のＳｉＣを用いて５００〜１０００Å厚さで形成する。
また、前記エッチング障壁層３７上部に第２低誘電率絶縁膜３９を形成する。
このとき前記第２低誘電率絶縁膜３９は工程能力と素子の性能によって厚さを調節して回転塗布方法で形成する。
【００２３】
また、前記第２低誘電率絶縁膜３９の大気の中への露出を防ぐための酸化膜４１をＰＥＣＶＤ方法に形成する。
このとき、前記酸化膜４１は誘電常数が約４の酸化物を５００〜１０００Å厚さで形成したものである。
又、前記酸化膜４１の上部に感光膜パターン４３を形成する。この時前記感光膜パターン４３はビアコンタクトマスク（図示せず）を用いた露光及び現象工程に形成する。
図１０を参照すると、前記感光膜パターン４３をマスクにして前記酸化膜４１、第２低誘電率絶縁膜３９及びエッチング障壁層３７をエッチングして前記下部金属配線３３を露出させるビアコンタクトホール４５を形成する。このとき各層のエッチング条件を異にして過剰エッチングを抑制して行う。
【００２４】
前記酸化膜４１のエッチング工程は１×１０10ｉｏｎ／cm3の中間イオン密度で３０〜５０ｍＴｏｒｒの圧力、１３００〜１７００ワットの電力、ＣＦ3８０〜１２０ｓｃｃｍ、Ｏ ２ １５〜２５ｓｃｃｍ、Ａｒ２００〜３００ｓｃｃｍのガスフローを有する条件で行う。
【００２５】
前記第２低誘電率絶縁膜エッチング工程はビアコンタクトホールの側壁保護膜が形成され、エッチング障壁層ＳｉＣ膜でエッチング停止現象が発する条件で行う。まず、Ｃ／Ｆ割合の高いガスを用いてポリマーを多量発生させ、低誘電率絶縁膜とエッチング障壁層のＳｉＣのエッチング選択比の改善のためにＯ ２ の代わりにＣＯガスを調節して自由フッ素を除去し、Ｎ2ガスを適用してポリマー形成を促進させることによってポリマー発生を有利にしてビアコンタクトホール側壁保護膜を保持すると共に低誘電率酸化膜とエッチング障壁層のエッチング選択比の間を５以上に増加させてエッチング停止現象を起こす。ここで前記エッチング停止現象が発する条件は３０〜５０ｍＴｏｒｒの圧力、１３００〜１６００ワットの電力、Ｃ4Ｆ8１０〜２０ｓｃｃｍ、ＣＯ１５０〜２５０ｓｃｃｍ、Ｎ2１００〜１５０ｓｃｃｍのガスフローを有する条件で行われる。
【００２６】
前記エッチング障壁層３７のエッチング工程はＣ／Ｆ割合の高いガスを用いてＯ ２ ガスを適切に調節して低誘電率絶縁膜のビアコンタクトホール側壁が損傷されないように行う。ここで、前記エッチング障壁層３７エッチング工程の条件は４０〜６０ｍＴｏｒｒの圧力、２００〜３００ワットの電力、Ｃ4Ｆ8１０〜２０ｓｃｃｍ、Ｏ ２ １５〜２５ｓｃｃｍ、Ａｒ１００〜１５０ｓｃｃｍのガスフローを有する条件で行われる。
【００２７】
又、前記酸化膜４１の上部の感光膜パターン４３が残存すると取り除く。
図１１を参照すると、前記ビアコンタクトホール４５を含む全体表面上部に接着膜／拡散防止膜Ｔｉ／ＴｉＮ膜４７を形成する。
このとき、前記Ｔｉ／ＴｉＮ膜４７はＰＥＣＶＤ方法に形成する。
その後、前記ビアコンタクトホール４５を埋め立てるタングステン層４９を全体表面上部に形成する。
後続工程に前記タングステン層４９を平坦化エッチングしてコンタクトプラグ（図示せず）を形成しこれに接続される上部金属配線（図示せず）を形成する。
【００２８】
以上本発明の好適な一実施形態に対して説明したが、前記実施形態のものに
限定されるわけではなく、本発明の技術思想に基づいて種々の変形又は変更が可能である。
【００２９】
【発明の効果】
以上説明したように、本発明の半導体素子の多層金属配線形成方法によると、次のような効果がある。
【００３０】
即ち、金属配線に無関係に、一定インターキャパシタンスを保持して素子の特性を向上させることができ、低誘電率を有する上部層間絶縁膜を形成して低いインターキャパシタンスを有することができＲＣディレー(delay)を改善でき、ボーイング現象及び金属性ポリマーの発生を防止できて後続工程を容易にすることで素子の特性及び信頼性を向上させると共に半導体素子の高集積化を可能にする効果を提供する。
【図面の簡単な説明】
【図１】従来技術の実施態様による半導体素子の多層金属配線形成方法を示す断面図である。
【図２】従来技術の実施態様による半導体素子の多層金属配線形成方法を示す断面図である。
【図３】従来技術の実施態様による半導体素子の多層金属配線形成方法を示す断面図である。
【図４】従来技術の実施態様による半導体素子の多層金属配線形成方法を示す断面図である。
【図５】従来技術の実施態様による半導体素子の多層金属配線形成方法を示す断面図である。
【図６】本発明の実施態様による半導体素子の多層金属配線形成方法を示す工程断面図である。
【図７】本発明の実施態様による半導体素子の多層金属配線形成方法を示す工程断面図である。
【図８】本発明の実施態様による半導体素子の多層金属配線形成方法を示す工程断面図である。
【図９】本発明の実施態様による半導体素子の多層金属配線形成方法を示す工程断面図である。
【図１０】本発明の実施態様による半導体素子の多層金属配線形成方法を示す工程断面図である。
【図１１】本発明の実施態様による半導体素子の多層金属配線形成方法を示す工程断面図である。
【符号の説明】
１１、３１ 半導体基板
１３、３３ 下部金属配線
１５ 低誘電率絶縁膜
１７ 酸化膜
１９、４３ 感光膜パターン
２１、４５ ビアコンタクトホール
２３、４７ Ｔｉ／ＴｉＮ膜
２５、４９ タングステン層
３５ 第１低誘電率絶縁膜
３７ エッチング障壁層
３９ 第２低誘電率絶縁膜
４１ 酸化膜
１００、３００ 下部金属配線の面積変化領域
２００、４００ 下部金属配線の密度変化領域
【発明の属する技術分野】
本発明は、半導体素子の多層金属配線形成方法に関するもので、特に、多層金属配線の層間絶縁膜形成工程時低誘電率絶縁膜を用いて素子の特性及び信頼性を向上させる技術に関する。
【０００２】
【従来の技術】
一般に、素子の間、又は素子と外部回路の間を電気的に接続させるための半導体素子の配線は配線のための所定のコンタクトホール及びビアホールを配線材料で埋め立てて配線層を形成し後続工程を経て構成され、特に低い抵抗を必要とする所には金属配線を用いる。
【０００３】
前記金属配線はアルミニウムＡｌに少量のシリコンや銅（Ｃｕ）が含まれるかシリコンと銅が全て含まれて非抵抗が低いながら加工性に優れるアルミニウム合金を配線材料にして物理気相蒸着（physical vapor deposition、以下ＰＶＤという）方法のスパッタリングで前記のコンタクトホール及びビアホールを埋め込む方法で形成される。
【０００４】
半導体素子が高集積化されることによって金属配線形成工程はＲＣ遅延（resistance capacitance delay）を減らすための層間絶縁膜に低誘電常数を有するローケイ物質層を回転塗布方式で形成し上部配線と下部配線を連結するためにビアホールを形成した後、これを埋め立ててタングステンコンタクトプラグを形成する方法を用いる。
このとき、前記低誘電率絶縁膜を回転塗布するとき金属配線の広さ及び密度によって金属配線上の低誘電率絶縁膜が不均一に塗布される。
【０００５】
また、不均一な厚さによって上部金属配線と下部金属配線間のインターキャパシタンス値が金属配線の広さ及び密度によって異なりこれは素子の特性を低下させる。
また、ビアホールドライエッチングボーイング(bowing)現象を起こすことでエッチング条件を難しくし、ビアホール側壁のボーイング現象によって接着膜と拡散防止膜の蒸着不良によって後続工程のタングステンコンタクトプラグ形成工程を難しくする。
また、前記金属配線のパタニング工程時近接効果によって前記金属配線の端部分がショートニングされラウディングされる現象が起こり、これはビアコンタクトエッチング工程時工程マージンを減少させることで素子の特性劣化を起こす。
【０００６】
図１ないし図５は従来技術の実施態様による半導体素子の多層金属配線形成方法を示す断面図である。
図１を参照すると、半導体基板１１上部に下部金属配線１３を形成する。
このとき下部金属配線１３はアルミニウム合金で形成されたもので、その上部及び下部にはＴｉ又はＴｉ／ＴｉＮの積層構造が備えられている。
【０００７】
ここで、参照符号１００は下部金属配線の面積変化領域を示し、参照符号２００は下部金属配線の密度変化領域を示す。即ち、下部金属配線の面積変化１００は左側には面積の大きい金属配線が形成されており、その右側には面積の小さい金属配線が形成されており、下部金属配線の密度変化領域２００は左側には金属配線の密度が高く、その右側には左側に比べて密度が相対的に低い金属配線が形成されている。
その他、前記下部金属配線１３を塗布する低誘電率絶縁膜１５を形成する。
このとき、前記低誘電率絶縁膜１５は誘電常数が約３の物質を回転塗布方法で形成したものである。
このとき前記低誘電率絶縁膜１５は金属と金属間の埋め立て性、即ち、段差被覆性に優れるが低誘電率絶縁膜が有している粘着性によって金属配線上に同一な厚さに塗布されず金属配線の広さと密度によって他の厚さで塗布される。
一般的に金属配線の面積が大きい場合には小さい場合に比べて厚く塗布され、金属配線の密度の高い箇所では低い箇所に比べて厚く塗布される。
【０００８】
その後、前記低誘電率絶縁膜１５の上部にＰＥＣＶＤ(plasma enhanced chemical vapor depoaition、以下ＰＥＣＶＤ方法と称する)方法を用いて酸化膜１７を蒸着する。
このとき、前記酸化膜１７は誘電常数が約４の物質で、５０００〜１２０００厚さほど形成されたものである。
その次に、前記酸化膜１７を化学機械研磨(chemical mechanical polishing、以下ＣＭＰとする)させて低誘電率絶縁膜１５と酸化膜１７の積層構造に形成された層間絶縁膜を形成する。
【０００９】
図２を参照すれば、前記層間絶縁膜１５、１７上部に感光膜パターン１９を形成する。
このとき前記感光膜パターン１９はビアコンタクトマスクを用いた露光及び現像工程によって形成したものである。
図３を参照すると、前記感光膜パターン１９をマスクにして前記層間絶縁膜１７、１５をエッチングして前記下部金属配線１３を露出させるビアコンタクトホール２１を形成する。
このとき前記低誘電率絶縁膜１５が前記酸化膜１７より１．５倍以上エッチング選択比が大きいので前記低誘電率絶縁膜１５が厚く形成された部分で前記低誘電率絶縁膜１５が側面エッチングされてボーイング現象が起こる。
【００１０】
また、ビアコンタクトエッチング工程の工程マージン不足で、前記下部金属配線１３の側面の低誘電率絶縁膜がエッチングされ、ここに金属性ポリマーが残留される。
図４を参照すると前記エッチング工程後残った感光膜パターン１９を除去し前記ビアコンタクトホール２１を含む全体表面上部に接着層／拡散防止膜のＴｉ／ＴｉＮ膜２３を形成する。このとき、前記ボーイング現象が起こった部分や金属性ポリマーが残る部分には前記Ｔｉ／ＴｉＮ膜２３が薄く形成されるか殆ど形成されない。
【００１１】
図５を参照すると前記ビアコンタクトホール２１を埋め立てるタングステン層２５を全体表面上部に形成する。
このとき、前記タングステン層２５は前記Ｔｉ／ＴｉＮ膜２３が形成されない部分によく蒸着されず素子の特性を劣化させるという不具合があった。
【００１２】
前記説明のように従来技術による半導体素子の多層金属配線形成方法は、ビアコンタクトエッチング工程時エッチング選択比が高い低誘電率絶縁膜が側面エッチングされる現象によって後続工程でボーイング現象が起こり、金属配線のパタニング工程時生ずるショートニング現象やラウンディング現象によって工程マージンが減少されて後続ビアコンタクト工程時過剰エッチングされ金属ポリマーが生じて後続工程を難しくすることで半導体素子の特性及び信頼性を低下させるという問題があった。
【００１３】
【発明が解決しようとする課題】
本発明は、上記従来技術の問題点を解決するためのもので、ボーイング現象とか過剰エッチングによる金属性ポリマーの誘発なくビアコンタクトプラグを形成して半導体素子の高集積化を可能にする半導体素子の多層金属配線形成方法を提供することが目的である。
【００１４】
【課題を解決するための手段】
上記目的を達成するための本発明による半導体素子の多層金属配線形成方法は、
アルミニウムの下部金属配線が形成された半導体基板上部に、回転塗布方式で第１低誘電率絶縁膜を形成し、これを平坦化エッチングして前記下部金属配線上部に所定厚さ残す工程と、
前記下部金属配線上部の第１低誘電率絶縁膜をプラズマエッチングして除去することにより前記下部金属配線を露出させる工程と、
前記下部金属配線及び前記下部金属配線間の第１低誘電率絶縁膜上部に、誘電常数が４．５以下であるエッチング障壁層としてのＳｉＣ膜をＰＥＣＶＤ方法により形成する工程と、
前記エッチング障壁層上部に回転塗布方式で誘電常数が３以下である第２低誘電率絶縁膜を形成する工程と、
前記第２低誘電率絶縁膜上部に誘電常数が４以下であるＰＥＣＶＤ酸化膜を形成する工程と、
感光膜パターンを形成する工程と、
前記感光膜パターンをマスクとして用いたフォトエッチング工程において前記酸化膜、第２低誘電率絶縁膜及びエッチング障壁層をエッチングして前記下部金属配線を露出させるビアコンタクトホールを形成する工程と、
前記感光膜パターンを除去する工程と、
前記ビアコンタクトホールを含む全体表面上部に接着膜／拡散防止膜を形成する工程と、
前記ビアコンタクトホールを埋め立てるコンタクトプラグを形成しこれに接続される上部金属配線を形成する工程と、を有し、
前記酸化膜のエッチング工程は１×１０ 10 ｉｏｎ／cm 3 のイオン密度で、３０〜５０ｍＴｏｒｒの圧力、１３００〜１７００ワットの電力、ＣＨＦ 3 ８０〜１２０ｓｃｃｍ、Ｏ ２ １５〜２５ｓｃｃｍ、Ａｒ２００〜３００ｓｃｃｍのガスフローを有する条件で行われ、
前記第２低誘電率絶縁膜をエッチングする工程は、３０〜５０ｍＴｏｒｒの圧力、１３００〜１６００ワットの電力、Ｃ 4 Ｆ 8 １０〜２０ｓｃｃｍ、ＣＯ１５０〜２５０ｓｃｃｍ、Ｎ 2 １００〜１５０ｓｃｃｍのガスフローを有する条件により行われ、
前記エッチング障壁層のエッチング工程は４０〜６０ｍＴｏｒｒの圧力、２００〜３００ワットの電力、Ｃ 4 Ｆ 8 １０〜２０ｓｃｃｍ、Ｏ ２ １５〜２５ｓｃｃｍ、Ａｒ１００〜１５０ｓｃｃｍのガスフローを有する条件で行われることを特徴とする。
【００１５】
なお、本発明の原理は次のようである。
下部金属配線上に第１低誘電率絶縁膜（誘電常数≒〜３）を塗布しこれを平坦化させた後、前記下部金属配線が露出されるようにエッチングした後、エッチング障壁層（誘電常数≒〜４．５）を形成しその上部に平坦化された第２低誘電率絶縁膜（誘電常数≒〜３）を形成した後、その上部に酸化膜（誘電常数≒〜４）を形成して第１低誘電率絶縁膜、エッチング障壁層、第２低誘電率絶縁膜及び酸化膜の積層構造に層間絶縁膜を形成するものの、前記層間絶縁膜で第１、第２低誘電率絶縁膜の厚さを厚く形成し、エッチング障壁層を誘電率が低いＳｉＣに形成してインターキャパシタンス増加を相殺又は低めることができるようにする。
【００１６】
また、ビアコンタクトエッチング工程時前記層間絶縁膜を成す各層によってエッチング条件を異にして各々層だけをエッチングする工程に行うことで誤整列による過剰エッチングによって生じる金属性ポリマーの形成を防止しこれによる素子の特性劣化を防止するものである。
【００１７】
【発明の実施の形態】
以下、添付の図面を参照して本発明を更に詳細に説明する。
【００１８】
図６ないし図１１は本発明の実施態様による半導体素子の多層金属配線形成方法の断面図である。
図６を参照すると半導体基板３１上部に下部金属配線３３を形成する。このとき前記下部金属配線３３はアルミニウム合金に形成され、その上部及び下部にはＴｉまたはＴｉ／ＴｉＮの積層構造が形成されるものである。
ここで、参照符号３００は下部金属配線の面積変化領域を示し、参照符号４００は下部金属配線の密度変化領域を示す。即ち、下部金属配線の面積変化領域３００は左側には面積の大きい金属配線が形成されており、その右側には面積の小さい金属配線が形成されており、下部金属配線の密度変化領域４００は左側には金属配線の密度が高く、その右側には左側に比べて密度が相対的に低い金属配線が形成されている。
【００１９】
その次に、前記下部金属配線３３を塗布する第１低誘電率絶縁膜３５を形成する。
この時前記１低誘電率絶縁膜３５は誘電常数が約３の物質を回転塗布方法で６０００〜８０００Å厚さ形成する。
この時、前記第１低誘電率絶縁膜３５は金属と金属間の埋め立て性、即ち、段差被覆性に優れるが、第１低誘電率絶縁膜３５が有している粘着性によって金属配線上に同一な厚さで塗布されず金属配線の広さと密度によって他の厚さで塗布される。
【００２０】
一般に金属配線の面積が大きい場合には小さい場合に比べて厚く塗布され、金属配線の密度が高い地域で低い地域に比べて厚く塗布される。
図７を参照すると第１低誘電率絶縁膜をＣＭＰして前記下部金属配線３３上部に１０００〜２０００Å厚さだけを残す。
図８を参照すると、前記下部金属配線３３を露出させるプラズマエッチング工程を行う。
このとき、プラズマエッチング工程は１×１０10ｉｏｎ／cm3の低いイオン密度で１０００〜１５００ｍＴｏｒｒの圧力、５００〜８００ワットの電力、ＣＨＦ3５０〜７０ｓｃｃｍ、ＣＦ4１００〜１５０ｓｃｃｍ、Ａｒ１０００〜１５００ｓｃｃｍのガスフローを有する条件で行う。
【００２１】
この時エッチング量に鑑みてエッチング時間を調節するかエンドポイントディテックション（DETECTION）を介して下部金属配線３３上部の第１低誘電率絶縁膜３５を除去し、前記下部金属配線３３の間の第１低誘電率絶縁膜３５が過剰にエッチングされないようにする。
【００２２】
また、前記クリーニング工程で前記プラズマエッチング工程時生じるポリマーを除去する。
図９を参照すると全体表面上部にエッチング障壁層３７をＰＥＣＶＤ方法に形成する。
このとき前記エッチング障壁層３７は誘電常数が約４．５のＳｉＣを用いて５００〜１０００Å厚さで形成する。
また、前記エッチング障壁層３７上部に第２低誘電率絶縁膜３９を形成する。
このとき前記第２低誘電率絶縁膜３９は工程能力と素子の性能によって厚さを調節して回転塗布方法で形成する。
【００２３】
また、前記第２低誘電率絶縁膜３９の大気の中への露出を防ぐための酸化膜４１をＰＥＣＶＤ方法に形成する。
このとき、前記酸化膜４１は誘電常数が約４の酸化物を５００〜１０００Å厚さで形成したものである。
又、前記酸化膜４１の上部に感光膜パターン４３を形成する。この時前記感光膜パターン４３はビアコンタクトマスク（図示せず）を用いた露光及び現象工程に形成する。
図１０を参照すると、前記感光膜パターン４３をマスクにして前記酸化膜４１、第２低誘電率絶縁膜３９及びエッチング障壁層３７をエッチングして前記下部金属配線３３を露出させるビアコンタクトホール４５を形成する。このとき各層のエッチング条件を異にして過剰エッチングを抑制して行う。
【００２４】
前記酸化膜４１のエッチング工程は１×１０10ｉｏｎ／cm3の中間イオン密度で３０〜５０ｍＴｏｒｒの圧力、１３００〜１７００ワットの電力、ＣＦ3８０〜１２０ｓｃｃｍ、Ｏ ２ １５〜２５ｓｃｃｍ、Ａｒ２００〜３００ｓｃｃｍのガスフローを有する条件で行う。
【００２５】
前記第２低誘電率絶縁膜エッチング工程はビアコンタクトホールの側壁保護膜が形成され、エッチング障壁層ＳｉＣ膜でエッチング停止現象が発する条件で行う。まず、Ｃ／Ｆ割合の高いガスを用いてポリマーを多量発生させ、低誘電率絶縁膜とエッチング障壁層のＳｉＣのエッチング選択比の改善のためにＯ ２ の代わりにＣＯガスを調節して自由フッ素を除去し、Ｎ2ガスを適用してポリマー形成を促進させることによってポリマー発生を有利にしてビアコンタクトホール側壁保護膜を保持すると共に低誘電率酸化膜とエッチング障壁層のエッチング選択比の間を５以上に増加させてエッチング停止現象を起こす。ここで前記エッチング停止現象が発する条件は３０〜５０ｍＴｏｒｒの圧力、１３００〜１６００ワットの電力、Ｃ4Ｆ8１０〜２０ｓｃｃｍ、ＣＯ１５０〜２５０ｓｃｃｍ、Ｎ2１００〜１５０ｓｃｃｍのガスフローを有する条件で行われる。
【００２６】
前記エッチング障壁層３７のエッチング工程はＣ／Ｆ割合の高いガスを用いてＯ ２ ガスを適切に調節して低誘電率絶縁膜のビアコンタクトホール側壁が損傷されないように行う。ここで、前記エッチング障壁層３７エッチング工程の条件は４０〜６０ｍＴｏｒｒの圧力、２００〜３００ワットの電力、Ｃ4Ｆ8１０〜２０ｓｃｃｍ、Ｏ ２ １５〜２５ｓｃｃｍ、Ａｒ１００〜１５０ｓｃｃｍのガスフローを有する条件で行われる。
【００２７】
又、前記酸化膜４１の上部の感光膜パターン４３が残存すると取り除く。
図１１を参照すると、前記ビアコンタクトホール４５を含む全体表面上部に接着膜／拡散防止膜Ｔｉ／ＴｉＮ膜４７を形成する。
このとき、前記Ｔｉ／ＴｉＮ膜４７はＰＥＣＶＤ方法に形成する。
その後、前記ビアコンタクトホール４５を埋め立てるタングステン層４９を全体表面上部に形成する。
後続工程に前記タングステン層４９を平坦化エッチングしてコンタクトプラグ（図示せず）を形成しこれに接続される上部金属配線（図示せず）を形成する。
【００２８】
以上本発明の好適な一実施形態に対して説明したが、前記実施形態のものに
限定されるわけではなく、本発明の技術思想に基づいて種々の変形又は変更が可能である。
【００２９】
【発明の効果】
以上説明したように、本発明の半導体素子の多層金属配線形成方法によると、次のような効果がある。
【００３０】
即ち、金属配線に無関係に、一定インターキャパシタンスを保持して素子の特性を向上させることができ、低誘電率を有する上部層間絶縁膜を形成して低いインターキャパシタンスを有することができＲＣディレー(delay)を改善でき、ボーイング現象及び金属性ポリマーの発生を防止できて後続工程を容易にすることで素子の特性及び信頼性を向上させると共に半導体素子の高集積化を可能にする効果を提供する。
【図面の簡単な説明】
【図１】従来技術の実施態様による半導体素子の多層金属配線形成方法を示す断面図である。
【図２】従来技術の実施態様による半導体素子の多層金属配線形成方法を示す断面図である。
【図３】従来技術の実施態様による半導体素子の多層金属配線形成方法を示す断面図である。
【図４】従来技術の実施態様による半導体素子の多層金属配線形成方法を示す断面図である。
【図５】従来技術の実施態様による半導体素子の多層金属配線形成方法を示す断面図である。
【図６】本発明の実施態様による半導体素子の多層金属配線形成方法を示す工程断面図である。
【図７】本発明の実施態様による半導体素子の多層金属配線形成方法を示す工程断面図である。
【図８】本発明の実施態様による半導体素子の多層金属配線形成方法を示す工程断面図である。
【図９】本発明の実施態様による半導体素子の多層金属配線形成方法を示す工程断面図である。
【図１０】本発明の実施態様による半導体素子の多層金属配線形成方法を示す工程断面図である。
【図１１】本発明の実施態様による半導体素子の多層金属配線形成方法を示す工程断面図である。
【符号の説明】
１１、３１ 半導体基板
１３、３３ 下部金属配線
１５ 低誘電率絶縁膜
１７ 酸化膜
１９、４３ 感光膜パターン
２１、４５ ビアコンタクトホール
２３、４７ Ｔｉ／ＴｉＮ膜
２５、４９ タングステン層
３５ 第１低誘電率絶縁膜
３７ エッチング障壁層
３９ 第２低誘電率絶縁膜
４１ 酸化膜
１００、３００ 下部金属配線の面積変化領域
２００、４００ 下部金属配線の密度変化領域
Claims (8)
- アルミニウムの下部金属配線が形成された半導体基板上部に、回転塗布方式で第１低誘電率絶縁膜を形成し、これを平坦化エッチングして前記下部金属配線上部に所定厚さ残す工程と、
前記下部金属配線上部の第１低誘電率絶縁膜をプラズマエッチングして除去することにより前記下部金属配線を露出させる工程と、
前記下部金属配線及び前記下部金属配線間の第１低誘電率絶縁膜上部に、誘電常数が４．５以下であるエッチング障壁層としてのＳｉＣ膜をＰＥＣＶＤ方法により形成する工程と、
前記エッチング障壁層上部に回転塗布方式で誘電常数が３以下である第２低誘電率絶縁膜を形成する工程と、
前記第２低誘電率絶縁膜上部に誘電常数が４以下であるＰＥＣＶＤ酸化膜を形成する工程と、
感光膜パターンを形成する工程と、
前記感光膜パターンをマスクとして用いたフォトエッチング工程において前記酸化膜、第２低誘電率絶縁膜及びエッチング障壁層をエッチングして前記下部金属配線を露出させるビアコンタクトホールを形成する工程と、
前記感光膜パターンを除去する工程と、
前記ビアコンタクトホールを含む全体表面上部に接着膜／拡散防止膜を形成する工程と、
前記ビアコンタクトホールを埋め立てるコンタクトプラグを形成しこれに接続される上部金属配線を形成する工程と、
を有する半導体素子の多層金属配線形成方法であって、
前記酸化膜のエッチング工程は１×１０10ｉｏｎ／cm3のイオン密度で、３０〜５０ｍＴｏｒｒの圧力、１３００〜１７００ワットの電力、ＣＨＦ3８０〜１２０ｓｃｃｍ、Ｏ ２ １５〜２５ｓｃｃｍ、Ａｒ２００〜３００ｓｃｃｍのガスフローを有する条件で行われ、
前記第２低誘電率絶縁膜をエッチングする工程は、３０〜５０ｍＴｏｒｒの圧力、１３００〜１６００ワットの電力、Ｃ4Ｆ8１０〜２０ｓｃｃｍ、ＣＯ１５０〜２５０ｓｃｃｍ、Ｎ2１００〜１５０ｓｃｃｍのガスフローを有する条件により行われ、
前記エッチング障壁層のエッチング工程は４０〜６０ｍＴｏｒｒの圧力、２００〜３００ワットの電力、Ｃ4Ｆ8１０〜２０ｓｃｃｍ、Ｏ ２ １５〜２５ｓｃｃｍ、Ａｒ１００〜１５０ｓｃｃｍのガスフローを有する条件で行われる半導体素子の多層金属配線形成方法。 - 前記第１低誘電率絶縁膜は６０００―８０００Å厚さで形成することを特徴とする請求項１に記載の半導体素子の多層金属配線形成方法。
- 前記平坦化エッチング工程は前記第１低誘電率絶縁膜をＣＭＰして前記下部金属配線上部に１０００〜２０００Å厚さだけを残すことを特徴とする請求項１に記載の半導体素子の多層金属配線形成方法。
- 前記プラズマエッチング工程は１×１０10ｉｏｎ／cm3の低いイオン密度で１０００〜１５００ｍＴｏｒｒの圧力、５００〜８００ワットの電力、ＣＨＦ3５０〜７０ｓｃｃｍ、ＣＦ4１００〜１５０ｓｃｃｍ、Ａｒ１０００〜１５００ｓｃｃｍのガスフローを有する条件で行うことを特徴とする請求項１に記載の半導体素子の多層金属配線形成方法。
- 前記ＳｉＣ膜を５００〜１０００Å厚さで形成することを特徴とする請求項１に記載の半導体素子の多層金属配線形成方法。
- 前記酸化膜はＰＥＣＶＤ方法で５００〜１０００Å厚さで形成することを特徴とする請求項１に記載の半導体素子の多層金属配線形成方法。
- 前記第２低誘電率絶縁膜エッチング工程は、低誘電率絶縁膜とエッチング障壁層のエッチング選択比の差を５以上に増加させてエッチング停止現象を起こす条件で行うことを特徴とする請求項１に記載の半導体素子の多層金属配線形成方法。
- 前記接着膜／拡散防止膜はＴｉ／ＴｉＮ膜をＰＥＣＶＤ方法に形成することを特徴とする請求項１に記載の半導体素子の多層金属配線形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2002-1202 | 2002-01-09 | ||
| KR10-2002-0001202A KR100419746B1 (ko) | 2002-01-09 | 2002-01-09 | 반도체소자의 다층 금속배선 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003282709A JP2003282709A (ja) | 2003-10-03 |
| JP4583706B2 true JP4583706B2 (ja) | 2010-11-17 |
Family
ID=36648952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002382343A Expired - Fee Related JP4583706B2 (ja) | 2002-01-09 | 2002-12-27 | 半導体素子の多層金属配線形成方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6815334B2 (ja) |
| JP (1) | JP4583706B2 (ja) |
| KR (1) | KR100419746B1 (ja) |
| TW (1) | TWI236094B (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7235489B2 (en) * | 2004-05-21 | 2007-06-26 | Agere Systems Inc. | Device and method to eliminate shorting induced by via to metal misalignment |
| US7067435B2 (en) * | 2004-09-29 | 2006-06-27 | Texas Instruments Incorporated | Method for etch-stop layer etching during damascene dielectric etching with low polymerization |
| JP4543976B2 (ja) * | 2005-03-16 | 2010-09-15 | ヤマハ株式会社 | 接続孔形成法 |
| US7317253B2 (en) * | 2005-04-25 | 2008-01-08 | Sony Corporation | Cobalt tungsten phosphate used to fill voids arising in a copper metallization process |
| US20070238309A1 (en) * | 2006-03-31 | 2007-10-11 | Jun He | Method of reducing interconnect line to line capacitance by using a low k spacer |
| KR100780596B1 (ko) * | 2006-06-30 | 2007-11-29 | 주식회사 하이닉스반도체 | 반도체 소자의 콘택플러그 제조 방법 |
| US7858476B2 (en) * | 2006-10-30 | 2010-12-28 | Hynix Semiconductor Inc. | Method for fabricating semiconductor device with recess gate |
| US8018023B2 (en) * | 2008-01-14 | 2011-09-13 | Kabushiki Kaisha Toshiba | Trench sidewall protection by a carbon-rich layer in a semiconductor device |
| US9960110B2 (en) * | 2011-12-30 | 2018-05-01 | Intel Corporation | Self-enclosed asymmetric interconnect structures |
| US8785331B2 (en) * | 2012-05-25 | 2014-07-22 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Method for replacing chlorine atoms on a film layer |
| US8772938B2 (en) | 2012-12-04 | 2014-07-08 | Intel Corporation | Semiconductor interconnect structures |
| KR102402761B1 (ko) | 2015-10-30 | 2022-05-26 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
| US10461149B1 (en) | 2018-06-28 | 2019-10-29 | Micron Technology, Inc. | Elevationally-elongated conductive structure of integrated circuitry, method of forming an array of capacitors, method of forming DRAM circuitry, and method of forming an elevationally-elongated conductive structure of integrated circuitry |
| US10475796B1 (en) * | 2018-06-28 | 2019-11-12 | Micron Technology, Inc. | Method of forming an array of capacitors, a method of forming DRAM circuitry, and a method of forming an elevationally-elongated conductive structure of integrated circuitry |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09134895A (ja) * | 1995-11-10 | 1997-05-20 | Nec Corp | 半導体装置の製造方法 |
| JPH09237830A (ja) * | 1996-02-28 | 1997-09-09 | Sony Corp | 半導体装置の製造方法 |
| JPH10242271A (ja) * | 1997-02-28 | 1998-09-11 | Sony Corp | 半導体装置及びその製造方法 |
| JPH11186392A (ja) * | 1997-07-23 | 1999-07-09 | Sgs Thomson Microelettronica Spa | 半導体電子デバイスが集積化された積層体のプレーナ法 |
| US6211063B1 (en) * | 1999-05-25 | 2001-04-03 | Taiwan Semiconductor Manufacturing Company | Method to fabricate self-aligned dual damascene structures |
| JP2001210627A (ja) * | 1999-11-16 | 2001-08-03 | Matsushita Electric Ind Co Ltd | エッチング方法、半導体装置及びその製造方法 |
| JP2001244336A (ja) * | 1999-12-03 | 2001-09-07 | Lucent Technol Inc | 集積回路用マルチレベル導電性相互接続の製造方法 |
| JP2001308175A (ja) * | 2000-04-21 | 2001-11-02 | Nec Corp | 半導体装置及びその製造方法 |
| WO2001084626A1 (en) * | 2000-04-28 | 2001-11-08 | Tokyo Electron Limited | Semiconductor device having a low dielectric film and fabrication process thereof |
| JP2001351976A (ja) * | 2000-04-17 | 2001-12-21 | Internatl Business Mach Corp <Ibm> | 半導体材料上の低誘電率層を保護する方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2611615B2 (ja) * | 1992-12-15 | 1997-05-21 | 日本電気株式会社 | 半導体装置の製造方法 |
| JPH09116010A (ja) * | 1995-10-23 | 1997-05-02 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| US5886410A (en) * | 1996-06-26 | 1999-03-23 | Intel Corporation | Interconnect structure with hard mask and low dielectric constant materials |
| KR100243272B1 (ko) * | 1996-12-20 | 2000-03-02 | 윤종용 | 반도체 소자의 콘택 플러그 형성방법 |
| US6667553B2 (en) * | 1998-05-29 | 2003-12-23 | Dow Corning Corporation | H:SiOC coated substrates |
| US6187672B1 (en) * | 1998-09-22 | 2001-02-13 | Conexant Systems, Inc. | Interconnect with low dielectric constant insulators for semiconductor integrated circuit manufacturing |
| KR20010037892A (ko) * | 1999-10-20 | 2001-05-15 | 박종섭 | 반도체 소자의 금속배선 형성방법 |
| JP4377040B2 (ja) * | 2000-07-24 | 2009-12-02 | Ｎｅｃエレクトロニクス株式会社 | 半導体の製造方法 |
-
2002
- 2002-01-09 KR KR10-2002-0001202A patent/KR100419746B1/ko active IP Right Grant
- 2002-12-27 JP JP2002382343A patent/JP4583706B2/ja not_active Expired - Fee Related
- 2002-12-30 TW TW091137867A patent/TWI236094B/zh not_active IP Right Cessation
- 2002-12-30 US US10/330,057 patent/US6815334B2/en not_active Expired - Lifetime
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09134895A (ja) * | 1995-11-10 | 1997-05-20 | Nec Corp | 半導体装置の製造方法 |
| JPH09237830A (ja) * | 1996-02-28 | 1997-09-09 | Sony Corp | 半導体装置の製造方法 |
| JPH10242271A (ja) * | 1997-02-28 | 1998-09-11 | Sony Corp | 半導体装置及びその製造方法 |
| JPH11186392A (ja) * | 1997-07-23 | 1999-07-09 | Sgs Thomson Microelettronica Spa | 半導体電子デバイスが集積化された積層体のプレーナ法 |
| US6211063B1 (en) * | 1999-05-25 | 2001-04-03 | Taiwan Semiconductor Manufacturing Company | Method to fabricate self-aligned dual damascene structures |
| JP2001210627A (ja) * | 1999-11-16 | 2001-08-03 | Matsushita Electric Ind Co Ltd | エッチング方法、半導体装置及びその製造方法 |
| JP2001244336A (ja) * | 1999-12-03 | 2001-09-07 | Lucent Technol Inc | 集積回路用マルチレベル導電性相互接続の製造方法 |
| JP2001351976A (ja) * | 2000-04-17 | 2001-12-21 | Internatl Business Mach Corp <Ibm> | 半導体材料上の低誘電率層を保護する方法 |
| JP2001308175A (ja) * | 2000-04-21 | 2001-11-02 | Nec Corp | 半導体装置及びその製造方法 |
| WO2001084626A1 (en) * | 2000-04-28 | 2001-11-08 | Tokyo Electron Limited | Semiconductor device having a low dielectric film and fabrication process thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| US6815334B2 (en) | 2004-11-09 |
| JP2003282709A (ja) | 2003-10-03 |
| KR20030060481A (ko) | 2003-07-16 |
| TWI236094B (en) | 2005-07-11 |
| US20030129825A1 (en) | 2003-07-10 |
| KR100419746B1 (ko) | 2004-02-25 |
| TW200302550A (en) | 2003-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100350811B1 (ko) | 반도체 장치의 금속 비아 콘택 및 그 형성방법 | |
| JP4583706B2 (ja) | 半導体素子の多層金属配線形成方法 | |
| US6831007B2 (en) | Method for forming metal line of Al/Cu structure | |
| JP4290979B2 (ja) | 半導体素子の多層金属配線形成方法 | |
| KR100571696B1 (ko) | 반도체 소자의 제조 방법 | |
| TW544857B (en) | Manufacturing method of dual damascene structure | |
| US20030201121A1 (en) | Method of solving the unlanded phenomenon of the via etch | |
| JPH10209276A (ja) | 配線形成方法 | |
| US7148150B2 (en) | Method of forming metal line layer in semiconductor device | |
| KR100935188B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100509434B1 (ko) | 포토레지스트 점착성 개선 방법 | |
| KR100226786B1 (ko) | 반도체소자의 배선 형성방법 | |
| KR100421280B1 (ko) | 반도체 소자의 다층 금속 배선 형성 방법 | |
| KR100383084B1 (ko) | 반도체 소자의 플러그 형성 방법 | |
| KR100450845B1 (ko) | 반도체 소자 제조 방법 | |
| KR20040001459A (ko) | 하드마스크를 이용한 비아홀 형성방법 | |
| KR20090056685A (ko) | 플러그 형성 방법 | |
| KR20050039163A (ko) | 텅스텐 하드마스크를 이용한 금속배선 형성방법 | |
| KR20080061088A (ko) | 반도체 소자의 금속배선 형성 방법 | |
| KR20040001483A (ko) | 반도체 소자의 다층금속배선 형성방법 | |
| KR20030049586A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR20060078709A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR20060000890A (ko) | 반도체 소자의 다층 금속배선 형성방법 | |
| KR20030045467A (ko) | 반도체 소자의 다층 금속배선 형성 방법 | |
| KR20000030973A (ko) | 반도체장치의 콘택 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050809 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060201 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060808 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060808 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060809 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070801 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090203 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090501 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090501 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090623 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090917 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100302 |
|
| RD13 | Notification of appointment of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7433 Effective date: 20100614 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100625 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100614 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100706 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100803 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100901 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4583706 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130910 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |