KR20010037892A - 반도체 소자의 금속배선 형성방법 - Google Patents

반도체 소자의 금속배선 형성방법 Download PDF

Info

Publication number
KR20010037892A
KR20010037892A KR1019990045631A KR19990045631A KR20010037892A KR 20010037892 A KR20010037892 A KR 20010037892A KR 1019990045631 A KR1019990045631 A KR 1019990045631A KR 19990045631 A KR19990045631 A KR 19990045631A KR 20010037892 A KR20010037892 A KR 20010037892A
Authority
KR
South Korea
Prior art keywords
sog
film
metal wiring
contact hole
forming
Prior art date
Application number
KR1019990045631A
Other languages
English (en)
Inventor
지석호
이종필
Original Assignee
박종섭
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 현대전자산업 주식회사 filed Critical 박종섭
Priority to KR1019990045631A priority Critical patent/KR20010037892A/ko
Publication of KR20010037892A publication Critical patent/KR20010037892A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02343—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 다층금속배선을 사용하는 고집적 반도체 소자에서의 금속배선의 형성방법에 관한 것으로 더 상세하게는 SOG(Spin On Glass)막과 O3-TEOS [Si(OC2H5)4]막을 이용한 금속 다층 배선간 층간 절연막을 형성함에 따라 향상된 평탄도 및 균일도를 얻을 수 있도록 하는 금속배선의 형성방법에 관한 것이다. 본 발명은 제 1 금속배선의 형성 후 제 1 금속층간절연막을 도포하고, 이후 SOG(Spin On Glass)를 코팅하고 큐어링한 후 APCVD(Atmospheric Pressure Chemical Vapor Deposition; 상압기상증착방법)의 O3-TEOS를 도포한 다음 노광 및 식각을 이용하여 콘택홀을 형성하는 것으로 구성되어 있으며, 본 발명에 의하여 콘택홀의 바우잉(Bowing)현상을 방지할 수 있고, SOG가 함유한 수분에 의해 금속배선이 부식되는 것을 방지할 수 있으며, 추가적인 평탄화 공정없이 향상된 평탄화를 이루게 되어 후속공정의 진행이 용이하게 된다.

Description

반도체 소자의 금속배선 형성방법{METHOD FOR FORMATION OF METAL LINE IN SEMICONDUCTOR DEVICE}
본 발명은 다층금속배선을 사용하는 고집적 반도체 소자에서의 금속배선 형성방법에 관한 것으로 더 상세하게는 SOG(Spin On Glass)막과 O3-TEOS [Si(OC2H5)4]막을 이용한 금속 다층 금속배선 층간 절연막의 형성방법으로 향상된 평탄도 및 균일도를 얻을 수 있도록 하는 금속배선의 형성방법에 관한 것이다.
반도체 소자의 금속 배선층간 절연막을 형성하는 데에 있어서 고려해야 할 사항은 다음과 같다.
첫째, 확산계수가 큰 금속배선에 적용되므로 저온공정이어야 한다.
둘째, 경제적 측면에서 공정에 단순하고 쉬워야 한다.
세째, 층간 절연막의 형성 후 후속공정에 애로사항을 유발해서는 안된다.
네째, 공정 왼료 후 소자에 악영향을 주지않고 안정해야 한다.
층간 절연막 공정이 완료된 후 체크해야 할 사항으로는 전체적인 도포의 균알성, 평탄성, 막의 충밀도 및 디펙트 발생여부 등이 있다.
지금까지 금속 배선 층간 절연막으로 주로 사용하여 왔던 물질로는 SOG(Spin On Glass), O3-TEOS([Si(OC2H5)4]) 등이 대표적이다.
이 중 SOG는 평탄도는 대단히 우수하나 도포 후 막의 충밀도가 좋지 않으며, 이후에 형성되는 콘택홀의 프로파일(Profile)이 수직하지 않고 "()"모양으로 바우잉(Bowing)을 형성하게 되어 금속도포시 문제점을 야기하게 되며, 콘택홀 형성 후 수분을 흡수하는 성질이 큰 SOG가 그대로 대기에 노출되게 되므로 수분흡수가 발생하여 장기적으로 디바이스에 금속배선의 부식 등의 악영향을 줄 수 있다는 문제점이 있다.
또한 O3-TEOS([Si(OC2H5)4])는 필름의 질과 콘택홀의 프로파일은 좋으나 도포시 어떤 종류의 필름위에 도포되는가에 따라 필름의 질이 영향을 받는 하지의존성과 어떤 패턴위에 도포되었는가에 따라 도포되어지는 평탄성과 균일성의 영향을 받는 패턴 의존성의 단점이 있다. 평탄화 및 균일성이 떨어지면 금속배선간 절연막 도포 후에도 제 1 금속배선의 굴곡이 그대로 유지됨으로써 제 2 금속배선의 형성시 노광 및 식각작업에서 여러 애로사항을 유발하게 된다. 평탄화 문제의 해결을 위해 화학기계적연마 방법(CMP)을 사용하는 방법도 있으나 공정자체가 아직까지는 안정하지 못하고 공정단가가 높아서 소자에 적용하기에는 경제성이 없다는 문제가 있다.
상기한 바와 같은 문제점을 해결하기 위하여 본 발명은 SOG 와 O3-TEOS 를 사용하여 평탄도, 막의 충밀도, 경제성 등의 조건을 만족시킬 수 있는 신규한 금속배선 형성방법을 제공하고자 한다.
또한 본 발명은 SOG사용시의 후속 콘택훌 형성 후 여러 문제점을 보완하고, 추가적인 평탄화 공정없이 향상된 평탄화를 이루어 평탄화 불량으로 야기되는 문제들을 방지할 수 있는 신규한 금속배선 형성방법을 제공하고자 한다.
하기 도 1 내지 도 3은 종래 기술에 따라 금속배선을 형성하는 경우의 순차적인 공정단면도를;
하기 도 4 내지 도 7은 본 발명에 따른 금속배선의 형성방법의 일 실시예에 따른 순차적인 공정단면도를 나타낸 것이다.
♠ 도면의 주요부분의 부호에 대한 설명 ♠
101, 401: 하부구조가 완료된 반도체 기판
102, 402: 제 1 금속배선
103, 403: 제 1 금속층간절연막(SiON, 실리콘 리치 옥사이드 등)
104, 404: SOG(Spin-On-Glass)막
201: 콘택홀(Contact Hole)
202: SOG 측벽이 휘는 바우잉(Bowing)현상
301, 702: 제 2 금속배선
302: 금속배선의 매립불량에 의한 보이드(Void)
501: 질화막화된 실리콘 표면
601: O3-TEOS막
701: 콘택홀(Contact Hole)
상기한 기술적과제를 해결하기 위하여 본 발명은 반도체 소자의 금속배선 형성방법에 있어서, 제 1 금속배선의 형성 후 제 1 금속층간절연막을 도포하는 단계; 이후 SOG(Spin On Glass)를 코팅하고 큐어링하는 단계; 이후 상압화학기상증착방법으로 O3-TEOS를 도포하는 단계; 이후 노광 및 식각을 이용하여 콘택홀을 형성하는 단계; 및 이후 제 2 금속배선을 증착하는 단계를 포함하여 이루어짐을 특징으로 하여 구성되어 있다.
본 발명에 따른 반도체 소자의 금속배선 형성방법에 있어서, 제 1 금속배선 후의 제 1 금속청간절연막은 실리콘 산화질화막 또는 실리콘리치 옥사이드로 진행하는 것이 바람직하다.
본 발명에 따른 반도체 소자의 금속배선 형성방법에 있어서, SOG 큐어링의 실시 후 NH3처리하는 단계를 더 부가하는 것이 바람직하다.
또한 본 발명에 따른 반도체 소자의 금속배선 형성방법에 있어서, SOG 큐어링의 실시 후 플라즈마 처리하는 단계, 또는 알코올처리하는 단계, 또는 N2버블링(Bubbling)을 실시하는 단계, 또는 자외선처리하는 단계 중 하나 이상을 포함하여 진행하도록 하는 것이 더욱 바람직하다.
본 발명에 따른 금속배선의 형성방법에 있어서, O3-TEOS를 도포하는 과정은 SOG의 수분흡수를 최소화하기 위하여 큐어링 후 2시간 이내에 하는 것이 바람직하다.
또한 본 발명에 따른 반도체 소자의 금속배선 형성방법에 있어서 제 1 금속배선의 형성 당시 마스크 옥사이드를 형성시켜 금속배선과 SOG사이에 제 1 금속층간절연막을 사용하지 않도록 진행할 수도 있다.
본 발명은 금속배선의 층간 절연막을 형성할 때 가장 중요하게 고려되어야 할 평탄도, 막의 충밀도, 경제성 등의 조건을 동시에 만족시킬 수 있도록 하는 반도체 소자의 금속배선의 형성방법을 제공하는 것으로서 1차로 SOG의 박막을 사용하여 금속배선에 의해 유발되는 단차를 완화시킨 후 박막 특성이 우수한 O3-TEOS를 사용하여 층간배선을 구성하는 것이다. 기존에 주로 사용하던 O3-TEOS가 주로 저압화학기상증착(LPCVD; Low Pressure Chemacal Vapor Deposition)방식으로 도포되어 하지 의존성 및 패턴의존성이 컸었던 문제점을 해결하기 위하여 본 발명에서는 상압화학기상증착(APCVD; Atmosphric Pressure Chemacal Vapor Deposition)방식으로 진행한다. 하지 의존성이란 어떤종류의 박막위에 도포되는가에 따른 의존성을 말하는 것이다. 평탄화특성이 보다 우월한 상압화학기상증착방법에 의하여 진행됨에 따라 패턴의존성을 감소시키고 SOG 충밀화 공정인 큐어링 후 NH3처리를 함으로써 SOG상부를 질화막화 되도록 하여 하지 의존성을 개선시킬 수 있어, 1차적으로 SOG막 사용시 후속콘택홀 형성 후 여러 문제점들을 보완하게 되고, 2차적으로 추가적인 평탄화 공정없이 향상된 평탄화를 이룰 수 있어 후속 공정시 평탄화 불량으로 야기되는 문제들을 방지하게 된다.
하기 첨부한 도면을 참조하여 본 발명의 구성을 좀 더 상세히 설명하기로 한다. 하기 도 1 내지 도 3은 종래 기술에 따라 금속배선을 형성하는 경우의 순차적인 공정단면도를 나타낸 것이다. 또한 하기 도 4 내지 도 7은 본 발명에 따른 금속배선의 형성방법의 일 실시예에 따른 순차적인 공정단면도를 나타낸 것이다.
우선 종래의 금속배선의 형성방법에 의한 공정을 살펴보면 다음과 같다.
먼저 하부구조가 완료된 반도체 기판(101) 상에 제 1 금속배선(102)을 형성하고 실리콘 옥시나이트라이드 또는 실리콘리치옥사이드박막을 제 1 금속층간 절연막(IMO)(103)으로 도포한다. 실리콘리치 옥사이드란 일반산화막보다 실리콘의 농도가 더 높은 옥사이드막을 뜻한다. 이후 SOG막(104)을 코팅하고 큐어링을 진행한다. 큐어링까지 완료된 상태의 단면이 하기 도 1에 도시한 바와 같다. SOG(104)는 저급 산화막으로 수분을 많이 포함하고 있으므로 큐어링(400 ~ 450℃)을 진행하여 수분을 제거하고 막을 좀 더 치밀하게 한다.
이후 마스크와 식각작업을 통하여 콘택홀(201)을 형성한다. 큐어링 후 습식식각으로 콘택홀의 상단 부분을 형성한 후 건식식각으로 하단 부분을 수직하게 뚫는다. SOG막(104)은 수분에 취약하며, 콘택홀의 형성 후에도 여러 문제점을 유발시킨다. SOG내의 C 가 O2와 화학결합을 일으킴에 따라 콘택 홀 내부의 SOG 측벽이 휘는 현상인 바우잉(Bowing)(202)이 발생되기 쉽고 후속 제 2 금속 배선(301)의 매립시 매립불량에 의한 보이드(Void)(302)발생의 가능성이 높아 어려움이 있다. 하기 도 2 는 콘택홀(201)을 형성한 후의 단면을 나타내는 도면으로서 바우잉 현상(202)을 함께 보여주고 있다. 또한 하기 도 3은 후속 제 2 금속배선(301)의 매립시 매립불량에 의한 보이드(302)가 형성되는 것을 보여주는 도면이다.
상기한 바와 같은 종래기술의 문제점을 해결하기 위한 본 발명의 공정은 다음과 같이 진행된다.
먼저 하부 구조가 완료된 반도체 기판(401)위에 제 1 금속배선(402)을 형성한 후 제 1 금속층간절연막(403)을 증착한다. 이 때 제 1 금속층간절연막(403)은 SOG막(404)와 제 1 금속배선(402)간의 접착성을 향상시키기 위한 것으로 주로 실리콘옥시나이트라이드 등의 질화막을 사용한다. 상기 절연막은 후속산화막(601)의 도포시 도포특성을 향상시키는 역할도 한다. 이후 SOG막(404)을 코팅한 후 종래기술에서도 언급한 바와 같이 SOG의 수분을 증발시키고 SOG막을 충밀하게 만들어 주기 위하여 큐어링을 진행한다.
이 때 SOG막(404)은 제 1 금속배선(402)의 상부까지만 코팅한다. 즉 콘택홀(701)이 형성되지 않는 지역에만 코팅되도록 하여 SOG막(404)으로 1차 평탄화가 되도록한다. SOG막(404)는 도포당시에 거의 액체와 유사하게 점도가 상당히 낮은 물질이다. 따라서 도포 후 그 자체의 비중에 의하여 SOG가 제 1 금속배선(402) 사이를 채우게 되어 제 1 금속배선의 상부에 도포된 SOG막의 두께보다 제 1 금속배선 사이에 도포된 SOG막의 두께가 더 두껍게 되므로 평탄화가 이루어지는 것이다. 즉, 제 1 금속배선의 수직높이와 거의 유사한 정도의 타겟으로 도포시켜 금속배선에 의한 단차를 완화시킨다. 상기 큐어링까지 진행된 상태를 하기 도 4 에 도시하였다.
상기 큐어링이 완료된 후 NH3처리를 실시한다. SOG를 충밀화하기 위한 큐어링 공정이 완료된 후 NH3처리를 해줌으로써 SOG상부막이 질화막화(501)되어, 이후 도포될 수분에 강하고 자가 평탄화특성이 좋은 상압화학기상증착방식(APCVD)의 O3-TEOS(601)의 도포특성을 향상시키고 외부습기에 취약한 SOG막(404)을 보호하는 역할을 한다. NH3처리후의 단면을 하기 도 5 에 도시하였다.
이후 상압화학기상증착방식(APCVD)의 O3-TEOS(601)를 도포한다. O3-TEOS의 도포는 SOG의 수분 흡수를 최소화하기 위하여 SOG큐어링 후 2사간 이내에 진행하는 것이 바람직하다. 기존에 O3-TEOS의 증착은 주로 저압화학기상증착방식(LPCVD)을 이용하여 증착이 이루어져 왔는데 박막의 질은 우수하나 평탄화 특성이 불량하여 금속배선에 의한 단차를 극복하지 못하고 골을 형성하게 되어 후속 2차 금속배선의 형성시 골 사이에 금속잔유물이 형성되는 등의 문제점이 있어왔다. 본 발명에서와 같이 상압화학기상증착방식으로 도포된 O3-TEOS는 자가평탄화 특성이 우수하고 또한 기존의 SOG에 의하여 금속배선에 의한 단차가 이미 어느정도 완화되어 있으므로 O3-TEOS의 도포가 완료된 후에는 상당히 양호한 평탄화 특성을 얻을 수 있게 되어 후속공정이 용이하게 된다. 또한 하지의 SOG상부막이 NH3처리로 질화막화 되어 도포되는 O3-TEOS의 균일도 및 질도 보장할 수 있게 된다. O3-TEOS막(601)이 형성된 후의 상태를 하기 도 6 에 도시하였다.
이후 콘택홀(contact hole)(701)을 형성한다. 이 때 콘택 홀은 O3-TEOS가 도포된 부위에 형성되게 되며 따라서 SOG에 형성되었을때 나타나는 바우잉 현상(202), 후속 제 2 금속배선의 매립의 불량에 의한 보이드(302)의 생성, 금속 산화등의 문제점을 보완할 수 있으며 양호한 프로파일을 얻을 수 있다. 콘택홀(701)을 형성하고 후속 제 2 금속배선(702)을 매립이 완료된 상태를 하기 도 7 에 도시하였다.
본 발명은 상술한 실시예에 국한되지 않으며 후술되는 청구범위에 기재된 본 발명의 기술적 사상과 범주내에서 당업자에 의하여 여러가지 변형이 가능함은 당연하다.
본 발명에 따른 금속배선의 형성방법에 의하여 콘택홀이 수분에 강한 O3-TEOS막에 생성됨으로서 바우잉현상을 방지할 수 있고, 콘택홀의 형상 후에도 기존의 경우와 달리 SOG막이 노출되지 않으므로 2차 금속배선이 형성되어도 SOG가 함유한 수분에 의해 금속배선이 부식되는 것을 방지할 수 있다.
또한 SOG막에 의한 1차 평탄화 후 APCVD O3-TEOS막에 의하여 2차 평탄화가 자연스럽게 이루어지므로 추가적인 평탄화 공정없이 향상된 평탄화를 이루게 되어 후속공정의 진행이 용이하게 된다.

Claims (7)

  1. 반도체 소자의 금속배선의 형성에 있어서,
    제 1 금속 배선의 형성 후 제 1 층간절연막을 도포하는 단계;
    이후 SOG(Spin On Glass)막을 코팅하고 큐어링하는 단계;
    이후 상압화학기상증착방식의 O3-TEOS를 도포하는 단계;
    이후 노광 및 식각을 이용하여 콘택홀을 형성하는 단계; 및
    이후 제 2 금속배선을 증착하는 단계를 포함하여 이루어짐을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  2. 제 1 항에 있어서, 제 1 금속배선 후의 제 1 금속층간절연막은 실리콘 산화질화막 또는 실리콘리치 옥사이드인 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  3. 제 1 항에 있어서, SOG 큐어링의 실시 후 NH3처리하는 단계를 부가하여 포함하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  4. 제 1 항에 있어서, SOG 큐어링의 실시 후 플라즈마 처리하는 단계를 부가하여 포함하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  5. 제 1 항에 있어서, SOG 큐어링의 실시 후 알코올처리하는 단계를 부가하여 포함하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  6. 제 1 항에 있어서, SOG 큐어링의 실시 후 N2버블링(Bubbling)을 실시하는 단계를 부가하여 포함하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  7. 제 1 항에 있어서, SOG 큐어링의 실시 후 자외선처리하는 단계를 부가하여 포함하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
KR1019990045631A 1999-10-20 1999-10-20 반도체 소자의 금속배선 형성방법 KR20010037892A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990045631A KR20010037892A (ko) 1999-10-20 1999-10-20 반도체 소자의 금속배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990045631A KR20010037892A (ko) 1999-10-20 1999-10-20 반도체 소자의 금속배선 형성방법

Publications (1)

Publication Number Publication Date
KR20010037892A true KR20010037892A (ko) 2001-05-15

Family

ID=19616181

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990045631A KR20010037892A (ko) 1999-10-20 1999-10-20 반도체 소자의 금속배선 형성방법

Country Status (1)

Country Link
KR (1) KR20010037892A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100392896B1 (ko) * 2001-06-28 2003-07-28 동부전자 주식회사 반도체 금속 배선 형성 방법
KR100419746B1 (ko) * 2002-01-09 2004-02-25 주식회사 하이닉스반도체 반도체소자의 다층 금속배선 형성방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08227885A (ja) * 1995-02-21 1996-09-03 Nec Corp 半導体装置の製造方法
KR970052822A (ko) * 1995-12-20 1997-07-29 김주용 반도체소자의 층간절연막 형성방법
JPH09260384A (ja) * 1995-10-03 1997-10-03 Texas Instr Inc <Ti> 平坦な誘電体層の形成方法および多層配線パターン
KR19980084463A (ko) * 1997-05-23 1998-12-05 김영환 반도체 소자의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08227885A (ja) * 1995-02-21 1996-09-03 Nec Corp 半導体装置の製造方法
JPH09260384A (ja) * 1995-10-03 1997-10-03 Texas Instr Inc <Ti> 平坦な誘電体層の形成方法および多層配線パターン
KR970052822A (ko) * 1995-12-20 1997-07-29 김주용 반도체소자의 층간절연막 형성방법
KR19980084463A (ko) * 1997-05-23 1998-12-05 김영환 반도체 소자의 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100392896B1 (ko) * 2001-06-28 2003-07-28 동부전자 주식회사 반도체 금속 배선 형성 방법
KR100419746B1 (ko) * 2002-01-09 2004-02-25 주식회사 하이닉스반도체 반도체소자의 다층 금속배선 형성방법

Similar Documents

Publication Publication Date Title
KR100265256B1 (ko) 반도체 장치와 그의 제조방법
CN100477106C (zh) 半导体器件制造方法
KR100354649B1 (ko) 저유전율 층간절연막을 갖는 반도체장치 및 그 제조방법
US20090042053A1 (en) Dielectric layer structure and manufacturing method thereof
JPH08148559A (ja) 絶縁膜を有する半導体装置の製造方法
KR100327949B1 (ko) 반도체장치에서의다층배선구조및이의형성방법
KR100390322B1 (ko) 반도체 장치의 제조방법 및 반도체 장치
US6475895B1 (en) Semiconductor device having a passivation layer and method for its fabrication
KR100195246B1 (ko) Sog를 이용한 반도체장치에서의 콘택홀 제조방법
US5965938A (en) Integrated two-tiered via-plug to improve metal lithography # 4
KR20010037892A (ko) 반도체 소자의 금속배선 형성방법
EP1037271A2 (en) Method for forming an interlayer insulating film, and semiconductor device
US6531385B2 (en) Method of forming metal/dielectric multi-layered interconnects
US5872066A (en) Method of forming inter-metal dielectric layer for WVIA process
KR100448245B1 (ko) 반도체 소자의 금속배선간 절연막 형성방법
KR100315455B1 (ko) 반도체 소자 및 그 제조 방법
KR19990039100A (ko) Sog를 이용한 반도체 장치의 절연막 제조방법
KR20070048820A (ko) 반도체 장치의 배선 구조물 및 그 제조 방법
KR100588636B1 (ko) 반도체 소자의 층간 절연막 제조 방법
KR100540635B1 (ko) 에프에스지막의 표면 처리 방법
KR100257749B1 (ko) 반도체 소자의 보호막 형성 방법
KR100447983B1 (ko) 반도체소자의제조방법
KR19980038451A (ko) 반도체 소자의 층간 절연막 형성 방법
KR100519509B1 (ko) 반도체장치의 층간절연막 형성 방법_
KR100419878B1 (ko) 반도체소자의제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application