KR100257749B1 - 반도체 소자의 보호막 형성 방법 - Google Patents

반도체 소자의 보호막 형성 방법 Download PDF

Info

Publication number
KR100257749B1
KR100257749B1 KR1019960071394A KR19960071394A KR100257749B1 KR 100257749 B1 KR100257749 B1 KR 100257749B1 KR 1019960071394 A KR1019960071394 A KR 1019960071394A KR 19960071394 A KR19960071394 A KR 19960071394A KR 100257749 B1 KR100257749 B1 KR 100257749B1
Authority
KR
South Korea
Prior art keywords
gas
forming
layer
silicon oxide
film
Prior art date
Application number
KR1019960071394A
Other languages
English (en)
Other versions
KR19980052406A (ko
Inventor
오세준
홍택기
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019960071394A priority Critical patent/KR100257749B1/ko
Publication of KR19980052406A publication Critical patent/KR19980052406A/ko
Application granted granted Critical
Publication of KR100257749B1 publication Critical patent/KR100257749B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers

Abstract

1. 청구 범위에 기재된 발명이 속한 기술 분야
반도체 소자 제조 방법
2. 발명이 해결하려고 하는 기술적 과제
소자가 고집적화됨에 따라 매우 협소한 금속 배선 사이의 공간으로 인해, 종래의 보호막으로 사용되는 실리콘 질화막에서 종종 발생되는 보이드나 크랙을 제거할 수 있는 기저층/갭 충전층/상부층으로된 3층 구조의 보호막을 제공하고자 함.
3. 발명의 해결방법의 요지
기저층으로서 실리콘 산화 질화막을 증착하고, 그위에 갭 충전층으로 실리콘 산화막을 증착할 때 반응 온도를 점차로 상승시키면서 증착하여 충분한 갭 충전 효과를 얻고, 그 위에 수분이나 이온 등의 침투를 방지할 수 있는 실리콘 산화막을 PECVD 방식으로 증착함.
4. 발명의 중요한 용도
고집적 반도체 소자의 보호막 제조에 이용됨.

Description

반도체 소자의 보호막 형성 방법
본 발명은 일반적으로 반도체 소자 제조 방법에 관한 것으로서, 특히 반도체 소자의 보호막을 형성하는 방법에 관한 것이다.
일반적으로, DRAM과 같은 반도체 소자 제조 공정을 보면, 제1도에 도시된 바와 같이, 반도체 기판(1)상에 소정의 하부층 및 층간절연막(2)을 형성한 구조 위에 최종 금속 배선(3)을 형성한 후, 소자의 보호막으로 실리콘 산화막(SiO2)/실리콘 질화막(Si3N4) 또는 PSG(Phospho-Silicate-Glass : SiO2/P2O5) 등의 물질을 PECVD 방식으로 증착하여 제1보호막(4)/제2 보호막(5) 구조를 형성하였다.
그런데, 반도체 소자가 고집적화됨에 따라 금속 배선(3)의 폭과 금속 배선간의 공간이 상당히 축소되기 때문에, 소자 보호막 형성시 제1도에 도시된 바와 같이, 오버행(overhang)에 의한 보이드(void)(6) 및 구조가 취약한 부분에서의 크랙(crack)(7) 등의 결함이 발생할 가능성이 높다는 문제점이 있었다.
따라서, 전술한 문제점을 해결하기 위해 안출된 본 발명은, APL(Advanced Planarization Layer) 공정을 이용하여 금속 배선 사이의 공간을 채움으로써 보이드 및 크랙의 발생을 억제할 수 있는데 적합한 안정한 소자 보호막을 형성하는 방법을 제공하는 것을 목적으로 한다.
제1도는 종래 기술에 따라 형성된 반도체 소자의 보호막에서 발생되는 결함을 도시하는 도면.
제2도는 본 발명에 따른 반도체 소자의 보호막 형성 공정의 단면도.
제3도는 본 발명에 따라 소자 보호막을 형성한 상태를 보여주는 SEM 사진.
* 도면의 주요부분에 대한 부호의 설명
11 : 반도체 기판 12 : 하부층 및 절연막
13 : 금속 배선 14 : 기저층
15 : 갭 충전층 16 : 상부층
17 : 제2보호막
본 발명은 반도체 소자의 보호막 형성 방법에 있어서, 금속 배선이 형성된 구조의 웨이퍼 전면에 SiH4가스와 N2O 가스를 이용하여 실리콘 산화 질화막을 형성하는 단계; 상기 실리콘 산화 질화막상에 SiH4가스와 H2O2가스를 이용하고 0℃에서 300℃까지 반응 온도를 상승시키면서 제1실리콘 산화막을 형성하는 단계; 및 상기 제1실리콘 산화막상에 SiH4가스와 02가스를 이용하여 제2실리콘 산화막을 형성하는 단계를 포함하는 것을 특징으로 한다.
이제, 본 발명은 첨부 도면을 참조하여, 실시에에 대해 상세하게 설명되게 된다. 제2도는 본 발명에 반도체 소자의 보호막을 형성하는 공정의 단면도를 도시하고 있다.
먼저, 반도체 기판(11)상에 소정의 하부층 및 층간절연막(12)이 형성된 구조상에 최종 금속 배선(13)을 형성한 후, APL(Advanced Planarization Layer) 공정을 이용하여, 기저층/갭 충전층/상부층으로된 3층 구조의 제1보호막을 형성한다.
APL 형성 공정을 보면, 먼저 SiH4가스와 N2O 가스를 이용하여 PECVD 방식으로 실리콘 산화 질화막(SiON)으로된 기저층(base layer)(14)을 형성한다. 이 기저층은 후속으로 증착되는 갭 충전층의 수분 확산을 방지하는 역할을 한다.
다음에는, SiH4가스와 H2O2가스를 이용하여 실리콘 산화막으로된 갭 충전층(flow fill layer)(15)을 형성하여 배선(13)간의 공간을 채운다. 이때, SiH4가스와 H2O2가스를 약 0℃의 온도에서 반응시키기 시작하여 반응로의 온도를 약 300℃까지 점차로 증가시키게 되면, 처음에는 갭 충전 특성이 양호한 SiOH4가 형성되어, 배선 사이의 공간을 채우게 된다. 이 SiOH4반응로의 온도가 상승함에 따라 SiOxHy를 거쳐 도면에 도시된 바와 같이 평탄화된 실리콘 산화막을 형성하게 된다. 이렇게 형성된 갭 충전층에 의해 보이드나 크랙 등의 발생이 억제된다.
다음에는 SiH4가스와 N2O 가스를 이용하여 PECVD 방식으로 실리콘 산화막으로 된 상부층(cap layer)(16)을 형성한다. 이 층은 외부로부터 수분 및 이온이 침투하는 것을 방지하는 역할을 한다.
다음에는, 제2보호막으로서, PECVD 방식으로 실리콘 질화막(Si3N4)(17)을 증착한다.
본 발명의 다른 실시예로서, 이 제2보호막(17)을 증착하지 않고 전술한 APL 공정에 의한 3층 구조의 제1보호막으로도 충분한 소자의 보호를 이룰 수 있으며, 또한 전술한 APL 공정에서 상부층(16)을 증착하지 않고, 갭 충전층(15)위에 곧바로 제2보호막(17)을 형성하는 것도 가능하다.
제3도는 본 발명에 따라 소자 보호막을 형성한 상태를 보여주는 SEM 사진으로, 보이드(void) 및 크랙(crack) 없이 갭 필링이 우수한 소자 보호막이 형성되었음을 보여주고 있다.
비록 본 발명이 특정 실시예에 관해 설명 및 도시 되었지만, 이것은 본 발명을 제한하고자 의도된 것은 아니며, 이 기술에 숙련된 사람은 본 발명의 정신 및 범위내에서 여러 가지 변형 및 수정이 가능하다는 것을 알 수 있을 것이다.
반도체 소자 제조시 전술한 바와 같이 본 발명을 이용하으로써, 소자 보호막에서 보이드나 크랙 등의 결함 발생을 억제하여 소자의 신뢰성을 향상시킬 수 있는 효과가 있다.

Claims (3)

  1. 반도체 소자의 보호막 형성 방법에 있어서, 금속 배선이 형성된 구조의 웨이퍼 전면에 단차를 따라 일정두께로 SiH4가스와 N2O 가스를 이용하여 실리콘 산화 질화막을 형성하는 단계; 상기 실리콘 산화 질화막상에 SiH4가스와 H2O2가스를 이용하고 0℃에서 30℃까지 반응 온도를 상승시키면서 갭 필링이 우수한 제1실리콘 산화막을 형성하는 단계; 및 상기 제1실리콘 산화막상에 SiH4가스와 O2가스를 이용하여 제2실리콘 산화막을 형성하는 단계를 포함해서 이루어진 반도체 소자의 보호막 형성 방법.
  2. 제1항에 있어서, 상기 제2실리콘 산화막 상에 실리콘 질화막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 보호막 형성 방법.
  3. 반도체 소자의 보호막 형성 방법에 있어서, 금속 배선이 형성된 구조의 웨이퍼 전면의 단차를 따라 일정두께로 SiH4가스와 N2O 가스를 이용하여 실리콘 산화 질화막을 형성하는 단계; 상기 실리콘 산화 질화막 상에 SiH4가스와 H2O2가스를 이용하고 0℃에서 300℃까지 반응 온도를 상승시키면서 갭필링이 우수한 실리콘 산화막을 형성하는 단계; 및 상기 실리콘 산화막 상에 실리콘 질화막을 형성하는 단계를 포함해서 이루어진 반도체 소자의 보호막 형성 방법.
KR1019960071394A 1996-12-24 1996-12-24 반도체 소자의 보호막 형성 방법 KR100257749B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960071394A KR100257749B1 (ko) 1996-12-24 1996-12-24 반도체 소자의 보호막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960071394A KR100257749B1 (ko) 1996-12-24 1996-12-24 반도체 소자의 보호막 형성 방법

Publications (2)

Publication Number Publication Date
KR19980052406A KR19980052406A (ko) 1998-09-25
KR100257749B1 true KR100257749B1 (ko) 2000-06-01

Family

ID=19490676

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960071394A KR100257749B1 (ko) 1996-12-24 1996-12-24 반도체 소자의 보호막 형성 방법

Country Status (1)

Country Link
KR (1) KR100257749B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000074693A (ko) * 1999-05-25 2000-12-15 김영환 반도체 소자의 수분 침투 방지층 형성방법

Also Published As

Publication number Publication date
KR19980052406A (ko) 1998-09-25

Similar Documents

Publication Publication Date Title
US5403780A (en) Method enhancing planarization etchback margin, reliability, and stability of a semiconductor device
JP2012212752A (ja) 半導体装置及びその製造方法
US20060292774A1 (en) Method for preventing metal line bridging in a semiconductor device
KR100398037B1 (ko) 플래쉬 메모리 제조 방법
US5943599A (en) Method of fabricating a passivation layer for integrated circuits
KR100257749B1 (ko) 반도체 소자의 보호막 형성 방법
KR0126637B1 (ko) 반도체소자 및 그 제조방법
JPH11150179A (ja) 溝分離型半導体装置の製造方法
JPH0555199A (ja) 半導体装置
KR100565758B1 (ko) 반도체 소자의 층간 절연막 형성방법
KR100596277B1 (ko) 반도체 소자 및 그의 절연막 형성 방법
KR100256823B1 (ko) 반도체소자의 보호막 형성방법
KR100448245B1 (ko) 반도체 소자의 금속배선간 절연막 형성방법
KR20070078348A (ko) 수소장벽막을 갖는 반도체 소자 및 그의 제조방법
KR100401504B1 (ko) 반도체장치의 패시베이션층 형성방법
KR20070048820A (ko) 반도체 장치의 배선 구조물 및 그 제조 방법
KR20000002421A (ko) 반도체 장치의 다층 보호막 형성방법
KR100588636B1 (ko) 반도체 소자의 층간 절연막 제조 방법
KR100307969B1 (ko) 에어갭을 갖는 반도체 소자의 다층 보호막 형성 방법
KR100756863B1 (ko) 반도체 소자 제조방법
KR100256232B1 (ko) 반도체소자의층간절연막형성방법
KR100265360B1 (ko) 반도체장치의보호막형성방법
KR100314275B1 (ko) 반도체소자의제조방법
KR100780681B1 (ko) 반도체장치의 제조 방법
KR100519509B1 (ko) 반도체장치의 층간절연막 형성 방법_

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080222

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee