JPH11150179A - 溝分離型半導体装置の製造方法 - Google Patents
溝分離型半導体装置の製造方法Info
- Publication number
- JPH11150179A JPH11150179A JP31400297A JP31400297A JPH11150179A JP H11150179 A JPH11150179 A JP H11150179A JP 31400297 A JP31400297 A JP 31400297A JP 31400297 A JP31400297 A JP 31400297A JP H11150179 A JPH11150179 A JP H11150179A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- oxide film
- surfactant
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】 トレンチ（溝)型素子分離領域に埋め込まれ
た絶縁膜を研磨により平坦化するに際し、高い再現性と
高安定性のもとで、高スループットと低コストを同時に
実現でき、歩留向上及び生産性向上を可能とする溝分離
型半導体装置の製造方法を提供する。 【解決手段】 半導体基板１０１上に基板保護膜１０２
及びエッチングストッパ膜１０３からなるマスク膜を形
成し、前記マスク膜をエッチングマスクとして半導体基
板１０１の露出部分をエッチングして所定の深さの素子
分離溝１０４を形成する。この素子分離溝の側壁部に絶
縁膜１０５ａを形成し、半導体基板１０１上の全面に単
層又は複数層の溝埋め込み用絶縁膜１０５ｂを堆積して
素子分離溝１０４を埋め込む。この埋め込み用絶縁膜上
に潤滑性を有する界面活性剤１０６を形成し、その表面
を平坦化し、埋め込み絶縁膜を研磨除去してエッチング
ストッパ膜１０３を露出させた後、エッチングストッパ
膜１０３及び基板保護膜１０２を順次除去する。
た絶縁膜を研磨により平坦化するに際し、高い再現性と
高安定性のもとで、高スループットと低コストを同時に
実現でき、歩留向上及び生産性向上を可能とする溝分離
型半導体装置の製造方法を提供する。 【解決手段】 半導体基板１０１上に基板保護膜１０２
及びエッチングストッパ膜１０３からなるマスク膜を形
成し、前記マスク膜をエッチングマスクとして半導体基
板１０１の露出部分をエッチングして所定の深さの素子
分離溝１０４を形成する。この素子分離溝の側壁部に絶
縁膜１０５ａを形成し、半導体基板１０１上の全面に単
層又は複数層の溝埋め込み用絶縁膜１０５ｂを堆積して
素子分離溝１０４を埋め込む。この埋め込み用絶縁膜上
に潤滑性を有する界面活性剤１０６を形成し、その表面
を平坦化し、埋め込み絶縁膜を研磨除去してエッチング
ストッパ膜１０３を露出させた後、エッチングストッパ
膜１０３及び基板保護膜１０２を順次除去する。
Description
【０００１】
【発明の属する技術分野】本発明は溝分離型半導体装置
の製造方法に関し、特に溝埋め込み型素子分離領域の平
坦化処理を改善した溝分離型半導体装置の製造方法に関
する。
の製造方法に関し、特に溝埋め込み型素子分離領域の平
坦化処理を改善した溝分離型半導体装置の製造方法に関
する。
【０００２】
【従来の技術】半導体装置の表面を平坦化する方法とし
て、従来、基板表面の段差を覆う絶縁膜を形成した後、
この絶縁膜をＣＭＰ（Chemical Mechanical Polishin
g：化学的機械的研磨）処理による研磨して表面を平坦
化する方法が公知である（特開平６−３１０４７８
号）。図３はこの従来の平坦化方法を工程順に示す断面
図である。
て、従来、基板表面の段差を覆う絶縁膜を形成した後、
この絶縁膜をＣＭＰ（Chemical Mechanical Polishin
g：化学的機械的研磨）処理による研磨して表面を平坦
化する方法が公知である（特開平６−３１０４７８
号）。図３はこの従来の平坦化方法を工程順に示す断面
図である。
【０００３】先ず、図３（ａ）に示すように、シリコン
基板１０１上にシリコン酸化膜１０５ａ及び配線層１０
８を形成し、ＣＶＤ法等によりシリコン酸化膜からなる
埋め込み酸化膜１０５ｂを形成する。埋め込み酸化膜１
０５ｂは配線層１０８の間隔が小さい部分ではほぼ平坦
状に形成されるが、配線間隔が大きな領域では凹状にな
る。
基板１０１上にシリコン酸化膜１０５ａ及び配線層１０
８を形成し、ＣＶＤ法等によりシリコン酸化膜からなる
埋め込み酸化膜１０５ｂを形成する。埋め込み酸化膜１
０５ｂは配線層１０８の間隔が小さい部分ではほぼ平坦
状に形成されるが、配線間隔が大きな領域では凹状にな
る。
【０００４】次に、図３（ｂ）に示すように、公知の回
転塗布法により、埋め込み酸化膜１０５ｂを覆うように
して、塗布膜１０５ｄをその表面が平坦になるように形
成する。
転塗布法により、埋め込み酸化膜１０５ｂを覆うように
して、塗布膜１０５ｄをその表面が平坦になるように形
成する。
【０００５】更に、図３（ｃ）に示すように、埋め込み
酸化膜１０５ｂと塗布膜１０５ｄがほぼ等しい研磨速度
となるようにして、埋め込み酸化膜１０５ｂの凸部にお
いて塗布膜１０５ｄがなくなるまでＣＭＰにより研磨す
ると、凹部に塗布膜１０６が残存して埋め込み酸化膜１
０５ｂの表面が平坦化される。
酸化膜１０５ｂと塗布膜１０５ｄがほぼ等しい研磨速度
となるようにして、埋め込み酸化膜１０５ｂの凸部にお
いて塗布膜１０５ｄがなくなるまでＣＭＰにより研磨す
ると、凹部に塗布膜１０６が残存して埋め込み酸化膜１
０５ｂの表面が平坦化される。
【０００６】この方法により平坦化すれば、埋め込み酸
化膜１０５ｂの平坦性は配線間隔の大小等のパターン依
存性を持つことなく、良好となる。
化膜１０５ｂの平坦性は配線間隔の大小等のパターン依
存性を持つことなく、良好となる。
【０００７】Lai-Juh Chen et alはこの平坦化法を素子
溝分離領域の形成工程に適用している（Proceedings of
1996 CMP-MIC Conference, pp307-314 (1996)）。図４
はその溝分離領域形成工程を示す断面図である。
溝分離領域の形成工程に適用している（Proceedings of
1996 CMP-MIC Conference, pp307-314 (1996)）。図４
はその溝分離領域形成工程を示す断面図である。
【０００８】先ず、図４（ａ）に示すように、シリコン
基板１０１上の所定の領域に厚さ２５ｎｍのシリコン酸
化膜１０２及び１５０ｎｍのシリコン窒化膜１０３を順
次形成し、既知の方法により、シリコン基板１０１に４
００乃至６００ｎｍの深さの素子分離溝１０４を形成す
る。そして、シリコン基板１０１上にＴＥＯＳをソース
としたＬＰ−ＣＶＤ（減圧化学気相成長）法により埋め
込み酸化膜１０５ｂを形成し、その後４００℃の熱処理
を行なう。
基板１０１上の所定の領域に厚さ２５ｎｍのシリコン酸
化膜１０２及び１５０ｎｍのシリコン窒化膜１０３を順
次形成し、既知の方法により、シリコン基板１０１に４
００乃至６００ｎｍの深さの素子分離溝１０４を形成す
る。そして、シリコン基板１０１上にＴＥＯＳをソース
としたＬＰ−ＣＶＤ（減圧化学気相成長）法により埋め
込み酸化膜１０５ｂを形成し、その後４００℃の熱処理
を行なう。
【０００９】更に、図４（ｂ）に示すように、回転塗布
法により塗布膜１０５ｄを埋め込み酸化膜１０５ｂ上に
形成して、埋め込み酸化膜１０５ｂの段差を平坦化す
る。
法により塗布膜１０５ｄを埋め込み酸化膜１０５ｂ上に
形成して、埋め込み酸化膜１０５ｂの段差を平坦化す
る。
【００１０】続いて、図４（ｃ）に示すように、ＣＭＰ
法により塗布膜１０５ｄ及び埋め込み酸化膜１０５ｂを
シリコン窒化膜１０３が露出するまで順次研磨・除去し
て、シリコン窒化膜１０３を平坦化する。
法により塗布膜１０５ｄ及び埋め込み酸化膜１０５ｂを
シリコン窒化膜１０３が露出するまで順次研磨・除去し
て、シリコン窒化膜１０３を平坦化する。
【００１１】このように、従来の絶縁膜の研磨・平坦化
方法は、下層に形成した埋め込み酸化膜１０５ｂに生じ
る段差のパターン依存性を塗布膜１０５ｄを使用して平
坦化することにより緩和し、研磨のパターン依存性を解
消するものであった。
方法は、下層に形成した埋め込み酸化膜１０５ｂに生じ
る段差のパターン依存性を塗布膜１０５ｄを使用して平
坦化することにより緩和し、研磨のパターン依存性を解
消するものであった。
【００１２】
【発明が解決しようとする課題】しかしながら、塗布膜
による平坦化は有用な方法ではあるが、有機系及び無機
系を問わず、溶媒に溶解して回転塗布法により形成され
るため、その膜中には不純物が存在するという欠点があ
る。
による平坦化は有用な方法ではあるが、有機系及び無機
系を問わず、溶媒に溶解して回転塗布法により形成され
るため、その膜中には不純物が存在するという欠点があ
る。
【００１３】しかも、その後に溶媒の排出と膜を緻密化
するための熱処理が必要とされるため、不純物の影響を
受けにくい配線上の埋め込み絶縁膜への適用は可能であ
っても、熱処理により拡散する不純物の影響が特性に大
きく影響するトランジスタに隣接する素子分離領域への
適用は難しい。
するための熱処理が必要とされるため、不純物の影響を
受けにくい配線上の埋め込み絶縁膜への適用は可能であ
っても、熱処理により拡散する不純物の影響が特性に大
きく影響するトランジスタに隣接する素子分離領域への
適用は難しい。
【００１４】更に、塗布膜の場合、形成する膜厚及び熱
処理温度によってはクラックが発生する虞れがあり、こ
れは生産歩留が低下する要因となる。
処理温度によってはクラックが発生する虞れがあり、こ
れは生産歩留が低下する要因となる。
【００１５】本発明はかかる問題点に鑑みてなされたも
のであって、トレンチ（溝）型素子分離領域に埋め込ま
れた絶縁膜を研磨により平坦化するに際し、高い再現性
と高安定性のもとで、高スループットと低コストを同時
に実現でき、歩留向上及び生産性向上を可能とする溝分
離型半導体装置の製造方法を提供することを目的とす
る。
のであって、トレンチ（溝）型素子分離領域に埋め込ま
れた絶縁膜を研磨により平坦化するに際し、高い再現性
と高安定性のもとで、高スループットと低コストを同時
に実現でき、歩留向上及び生産性向上を可能とする溝分
離型半導体装置の製造方法を提供することを目的とす
る。
【００１６】
【課題を解決するための手段】本発明に係る溝分離型半
導体装置の製造方法は、半導体基板上の所定の領域に基
板保護膜及びその上層のエッチングストッパ膜により構
成されるマスク膜を形成する工程と、前記マスク膜をエ
ッチングマスクとして前記半導体基板の露出部分をエッ
チングして所定の深さの素子分離溝を形成する工程と、
前記素子分離溝の側壁部に絶縁膜を形成する工程と、前
記半導体基板上の全面に単層又は複数層の溝埋め込み用
絶縁膜を堆積して前記素子分離溝を埋め込む工程と、前
記埋め込み用絶縁膜上に潤滑性を有する界面活性剤層を
形成しその表面を平坦化する工程と、前記埋め込み絶縁
膜を研磨除去して前記エッチングストッパ膜を露出させ
る工程と、前記エッチングストッパ膜及び前記基板保護
膜を順次除去する工程とを有することを特徴とする。
導体装置の製造方法は、半導体基板上の所定の領域に基
板保護膜及びその上層のエッチングストッパ膜により構
成されるマスク膜を形成する工程と、前記マスク膜をエ
ッチングマスクとして前記半導体基板の露出部分をエッ
チングして所定の深さの素子分離溝を形成する工程と、
前記素子分離溝の側壁部に絶縁膜を形成する工程と、前
記半導体基板上の全面に単層又は複数層の溝埋め込み用
絶縁膜を堆積して前記素子分離溝を埋め込む工程と、前
記埋め込み用絶縁膜上に潤滑性を有する界面活性剤層を
形成しその表面を平坦化する工程と、前記埋め込み絶縁
膜を研磨除去して前記エッチングストッパ膜を露出させ
る工程と、前記エッチングストッパ膜及び前記基板保護
膜を順次除去する工程とを有することを特徴とする。
【００１７】この溝分離型半導体装置の製造方法におい
て、前記埋め込み用絶縁膜が、２層の絶縁膜により構成
され、この２層の絶縁膜が、化学的気相成長法により形
成される酸化膜と、回転塗布法により形成される酸化膜
であるように構成することができる。前記回転塗布法に
より形成される酸化膜の表面部には窒素が含まれている
層が存在することが好ましい。
て、前記埋め込み用絶縁膜が、２層の絶縁膜により構成
され、この２層の絶縁膜が、化学的気相成長法により形
成される酸化膜と、回転塗布法により形成される酸化膜
であるように構成することができる。前記回転塗布法に
より形成される酸化膜の表面部には窒素が含まれている
層が存在することが好ましい。
【００１８】また、前記界面活性剤が、アニオン性、カ
チオン性、非イオン性又は両性のものであることが好ま
しい。例えば、非イオン性の場合はソルビタン脂肪酸エ
ステルがあり、両性の場合はアミドベタインがある。
チオン性、非イオン性又は両性のものであることが好ま
しい。例えば、非イオン性の場合はソルビタン脂肪酸エ
ステルがあり、両性の場合はアミドベタインがある。
【００１９】更に、前記界面活性剤は、回転塗布法、又
は前記半導体基板を前記界面活性剤中に浸漬することに
より形成することができる。
は前記半導体基板を前記界面活性剤中に浸漬することに
より形成することができる。
【００２０】本発明によれば、トレンチ（溝）型素子分
離領域を埋め込んだ絶縁膜を研磨により平坦化するに際
し、界面活性剤層を使用して平坦化するから、従来のよ
うな塗布膜からの不純物の拡散及び塗布膜のクラック発
生等のように、平坦化に使用した膜に起因する問題点が
発生しない。このため、本発明によれば、低コストで高
い生産性と再現性を有する平坦化処理が可能となる。そ
して製造方法も極めて容易で工程数の増加がなく、新規
設備を導入する必要もないため、従来よりも低コストで
高い歩留の溝型素子分離構造を形成できる。
離領域を埋め込んだ絶縁膜を研磨により平坦化するに際
し、界面活性剤層を使用して平坦化するから、従来のよ
うな塗布膜からの不純物の拡散及び塗布膜のクラック発
生等のように、平坦化に使用した膜に起因する問題点が
発生しない。このため、本発明によれば、低コストで高
い生産性と再現性を有する平坦化処理が可能となる。そ
して製造方法も極めて容易で工程数の増加がなく、新規
設備を導入する必要もないため、従来よりも低コストで
高い歩留の溝型素子分離構造を形成できる。
【００２１】
【発明の実施の形態】以下、本発明の好適実施例につい
て、添付の図面を参照して具体的に説明する。図１
（ａ）乃至（ｅ）は本発明の第１の実施例に係る溝分離
型半導体装置の製造方法を工程順に示す断面図である。
て、添付の図面を参照して具体的に説明する。図１
（ａ）乃至（ｅ）は本発明の第１の実施例に係る溝分離
型半導体装置の製造方法を工程順に示す断面図である。
【００２２】先ず、図１（ａ）に示すように、シリコン
基板１０１上に基板の保護膜として５〜２０ｎｍの厚さ
のシリコン酸化膜１０２を熱酸化法又はＣＶＤ法により
形成し、続いてその上層にエッチングストッパ膜及びマ
スク膜として、厚さが１００〜２００ｎｍのシリコン窒
化膜１０３を例えばＣＶＤ法により形成する。
基板１０１上に基板の保護膜として５〜２０ｎｍの厚さ
のシリコン酸化膜１０２を熱酸化法又はＣＶＤ法により
形成し、続いてその上層にエッチングストッパ膜及びマ
スク膜として、厚さが１００〜２００ｎｍのシリコン窒
化膜１０３を例えばＣＶＤ法により形成する。
【００２３】更に、フォトリソグラフィ−法及びドライ
エッチング法により所定の領域のシリコン酸化膜１０２
及びシリコン窒化膜１０３を除去して、シリコン基板１
０１を部分的に露出させる。
エッチング法により所定の領域のシリコン酸化膜１０２
及びシリコン窒化膜１０３を除去して、シリコン基板１
０１を部分的に露出させる。
【００２４】その後、図示しないが、エッチングマスク
となっているフォトレジストマスクを除去して、シリコ
ン窒化膜１０３を露出させる。
となっているフォトレジストマスクを除去して、シリコ
ン窒化膜１０３を露出させる。
【００２５】続いて、シリコン窒化膜１０３をエッチン
グマスクとしたドライエッチング法により、シリコン基
板１０１上に幅２００〜４００ｎｍ、深さ３００〜６０
０ｎｍの素子分離溝１０４を形成する。
グマスクとしたドライエッチング法により、シリコン基
板１０１上に幅２００〜４００ｎｍ、深さ３００〜６０
０ｎｍの素子分離溝１０４を形成する。
【００２６】続いて、図１（ｂ）に示すように、熱処理
法によりシリコン基板１０１が露出している部分、即ち
素子分離溝１０４の側壁部表面に１０〜２０ｎｍの厚さ
の側壁シリコン酸化膜１０５ａを形成し、更に基板にバ
イアスを印加して堆積とエッチングが同時に起こる条件
下で、高密度のプラズマ、例えば電子サイクロトン共鳴
プラズマをプラズマソースとし、シラン（ＳｉＨ4）、
酸素（０2）をガスソースとしたプラズマＣＶＤ法によ
り、埋め込み酸化膜１０５ｂをシリコン基板１０１上に
５００〜８００ｎｍの厚さで形成し、素子分離溝１０４
を完全に埋め込む。
法によりシリコン基板１０１が露出している部分、即ち
素子分離溝１０４の側壁部表面に１０〜２０ｎｍの厚さ
の側壁シリコン酸化膜１０５ａを形成し、更に基板にバ
イアスを印加して堆積とエッチングが同時に起こる条件
下で、高密度のプラズマ、例えば電子サイクロトン共鳴
プラズマをプラズマソースとし、シラン（ＳｉＨ4）、
酸素（０2）をガスソースとしたプラズマＣＶＤ法によ
り、埋め込み酸化膜１０５ｂをシリコン基板１０１上に
５００〜８００ｎｍの厚さで形成し、素子分離溝１０４
を完全に埋め込む。
【００２７】このバイアス印加は主に段差被覆性の改善
を目的とするものである。また、埋め込み形状も従来の
熱ＣＶＤ法、ＬＰ−ＣＶＤ法及びプラズマＣＶＤ法とは
異なり、素子分離溝のような凹部では平坦となるが、シ
リコン窒化膜上のような凸部では埋め込み酸化膜の突起
が形成されるようになる。勿論、この埋め込み酸化膜は
バイアス印加高密度プラズマＣＶＤ法に限定されるもの
ではなく、ＬＰ−ＣＶＤ法、熱ＣＶＤ法又はプラズマＣ
ＶＤ法等により形成しても良い。更に必要に応じて埋め
込み酸化膜の緻密化及び耐圧改善等のために熱処理を行
っても良い。
を目的とするものである。また、埋め込み形状も従来の
熱ＣＶＤ法、ＬＰ−ＣＶＤ法及びプラズマＣＶＤ法とは
異なり、素子分離溝のような凹部では平坦となるが、シ
リコン窒化膜上のような凸部では埋め込み酸化膜の突起
が形成されるようになる。勿論、この埋め込み酸化膜は
バイアス印加高密度プラズマＣＶＤ法に限定されるもの
ではなく、ＬＰ−ＣＶＤ法、熱ＣＶＤ法又はプラズマＣ
ＶＤ法等により形成しても良い。更に必要に応じて埋め
込み酸化膜の緻密化及び耐圧改善等のために熱処理を行
っても良い。
【００２８】そして、埋め込み酸化膜１０５ｂ上に回転
塗布法により、非イオン性のソルビタン脂肪酸エステル
を主成分とする潤滑性を有する界面活性剤層１０６を形
成する。
塗布法により、非イオン性のソルビタン脂肪酸エステル
を主成分とする潤滑性を有する界面活性剤層１０６を形
成する。
【００２９】この界面活性剤層１０６は、後で行う埋め
込み酸化膜の研磨・平坦化中に、埋め込み酸化膜１０５
ｂの表面から容易には脱落しない程度の粘度が必要であ
る。
込み酸化膜の研磨・平坦化中に、埋め込み酸化膜１０５
ｂの表面から容易には脱落しない程度の粘度が必要であ
る。
【００３０】このソルビタン脂肪酸エステルは非イオン
性であるため、スラリー中に添加されている化学物質及
びイオンの化学安定性に影響を与えず、界面活性剤とス
ラリーが混在する状態になってもスラリー本来の特性を
保持できる。
性であるため、スラリー中に添加されている化学物質及
びイオンの化学安定性に影響を与えず、界面活性剤とス
ラリーが混在する状態になってもスラリー本来の特性を
保持できる。
【００３１】更に、形成される界面活性剤層１０６の厚
さは、界面活性剤の粘度、塗布条件により異なるが、少
なくとも埋め込み酸化膜の突起が隠れるだけの膜厚であ
ることが好ましい。
さは、界面活性剤の粘度、塗布条件により異なるが、少
なくとも埋め込み酸化膜の突起が隠れるだけの膜厚であ
ることが好ましい。
【００３２】この界面活性剤の形成は、回転塗布法に限
定されるものではなく、界面活性剤中に半導体基板を浸
漬することにより形成しても良い。
定されるものではなく、界面活性剤中に半導体基板を浸
漬することにより形成しても良い。
【００３３】続いて、図１（ｃ）に示すように、水酸化
力リウム（ＫＯＨ）とシリ力（Ｓｉ０2）粒子、又はア
ンモニア（ＮＨ3）とシリ力（ＳｉＯ2）素子を主成分と
するスラリーを用いたＣＭＰ法により、埋め込み酸化膜
１０５ｂを研磨ストッパ層のシリコン窒化膜１０３が露
出するまで研磨・除去する。
力リウム（ＫＯＨ）とシリ力（Ｓｉ０2）粒子、又はア
ンモニア（ＮＨ3）とシリ力（ＳｉＯ2）素子を主成分と
するスラリーを用いたＣＭＰ法により、埋め込み酸化膜
１０５ｂを研磨ストッパ層のシリコン窒化膜１０３が露
出するまで研磨・除去する。
【００３４】この工程では、研磨の進行にともない界面
活性剤層１０６も徐々に除去されたり、埋め込み酸化膜
１０５ｂの凹部に流れ込んで行く。この界面活性剤層１
０６から露出した凸部の埋め込み酸化膜１０５ｂは研磨
パッドに対する摩擦抵抗が大きいために速く研磨される
が、それ以外の領域は界面活性剤層により保護され、界
面活性剤層１０６の潤滑性によりパッドに対する摩擦抵
抗も小さくなっているため、研磨されにくい。
活性剤層１０６も徐々に除去されたり、埋め込み酸化膜
１０５ｂの凹部に流れ込んで行く。この界面活性剤層１
０６から露出した凸部の埋め込み酸化膜１０５ｂは研磨
パッドに対する摩擦抵抗が大きいために速く研磨される
が、それ以外の領域は界面活性剤層により保護され、界
面活性剤層１０６の潤滑性によりパッドに対する摩擦抵
抗も小さくなっているため、研磨されにくい。
【００３５】そのため、下地の凹凸の大ぎさ及び分布に
影響を受けず、埋め込み酸化膜１０５ｂの研磨が可能と
なり、従来問題となっていた大きなパターンでのディッ
シングの発生などの研磨のパターン依存性を解消でき
る。
影響を受けず、埋め込み酸化膜１０５ｂの研磨が可能と
なり、従来問題となっていた大きなパターンでのディッ
シングの発生などの研磨のパターン依存性を解消でき
る。
【００３６】更に、本発明においては、塗布膜からの不
純物の拡散及び塗布膜のクラック発生等の平坦化のため
に形成した膜に起因する問題点も発生しない。
純物の拡散及び塗布膜のクラック発生等の平坦化のため
に形成した膜に起因する問題点も発生しない。
【００３７】埋め込み酸化膜１０５ｂが平坦化された時
点では、界面活性剤層１０６は完全に除去されている。
その後は全面に露出した平坦な埋め込み酸化膜１０５ｂ
の研磨が行われるだけであり、図１（ｄ）に示すよう
に、更に研磨が進行してストッパ膜として機能するシリ
コン窒化膜１０３が露出した時点では、素子分離溝の大
きさ、形状及び分布等に依存しない高い平坦性を有する
研磨面が得られる。
点では、界面活性剤層１０６は完全に除去されている。
その後は全面に露出した平坦な埋め込み酸化膜１０５ｂ
の研磨が行われるだけであり、図１（ｄ）に示すよう
に、更に研磨が進行してストッパ膜として機能するシリ
コン窒化膜１０３が露出した時点では、素子分離溝の大
きさ、形状及び分布等に依存しない高い平坦性を有する
研磨面が得られる。
【００３８】続いて、図１（ｅ）に示すように、シリコ
ン窒化膜１０３及びシリコン酸化膜１０２を順次除去す
ると、埋め込み酸化膜１０５ｂ及び側壁酸化膜１０５ａ
が充填された素子分離溝１０４により構成される平坦な
素子分離領域により分割された素子形成領域１０７がシ
リコン基板１０１上に形成されるので、この露出したシ
リコン基板領域にトランジスタ素子を作り込めばよい。
ン窒化膜１０３及びシリコン酸化膜１０２を順次除去す
ると、埋め込み酸化膜１０５ｂ及び側壁酸化膜１０５ａ
が充填された素子分離溝１０４により構成される平坦な
素子分離領域により分割された素子形成領域１０７がシ
リコン基板１０１上に形成されるので、この露出したシ
リコン基板領域にトランジスタ素子を作り込めばよい。
【００３９】このように本実施例の溝分離型半導体装置
の製造方法においては、高い再現性と安定性を有する溝
分離型素子分離領域の埋め込み酸化膜の平坦化を、高ス
ループット及び低コストで行うことができ、また、その
製造工程も極めて容易で工程数の増加もない。
の製造方法においては、高い再現性と安定性を有する溝
分離型素子分離領域の埋め込み酸化膜の平坦化を、高ス
ループット及び低コストで行うことができ、また、その
製造工程も極めて容易で工程数の増加もない。
【００４０】本実施例の半導体装置の製造方法において
は、トレンチ型素子分離構造を有する半導体装置であれ
ば、ＭＯＳ、Ｂｉｐｏｌａｒ等の半導体装置の種類を選
ばず適用することができる。
は、トレンチ型素子分離構造を有する半導体装置であれ
ば、ＭＯＳ、Ｂｉｐｏｌａｒ等の半導体装置の種類を選
ばず適用することができる。
【００４１】次に、本発明の第２の実施例に係る溝分離
型半導体装置の製造方法について説明する。図２（ａ）
乃至（ｄ）は本発明の第２実施例方法を工程順に示す断
面図である。本第２実施例は、第１実施例よりも素子分
離溝の段差が厳しいパターンの場合とか、埋め込み酸化
膜に優れた段差被覆性を期待できない場合に有効であ
る。
型半導体装置の製造方法について説明する。図２（ａ）
乃至（ｄ）は本発明の第２実施例方法を工程順に示す断
面図である。本第２実施例は、第１実施例よりも素子分
離溝の段差が厳しいパターンの場合とか、埋め込み酸化
膜に優れた段差被覆性を期待できない場合に有効であ
る。
【００４２】先ず、図２（ａ）に示すように、第１の実
施例と同様に、シリコン基板１０１上に基板保護膜であ
る１０〜２０ｎｍの厚さのシリコン酸化膜１０２、スト
ッパ膜となる厚さ１００〜２００ｎｍのシリコン窒化膜
１０３、幅２００〜４００ｎｍ、深さ３００〜６００ｎ
ｍの素子分離溝１０４、厚さ１０〜２０ｎｍの側壁シリ
コン酸化膜１０５ａにより構成される構造を形成し、Ｌ
Ｐ一ＣＶＤ法により埋め込み酸化膜１０５ｂをシリコン
基板１０１上の全面に５００〜８００ｎｍの厚さで形成
し、素子分離溝１０４を完全に埋め込む。更に、必要に
応じて埋め込み酸化膜を熱処理する。
施例と同様に、シリコン基板１０１上に基板保護膜であ
る１０〜２０ｎｍの厚さのシリコン酸化膜１０２、スト
ッパ膜となる厚さ１００〜２００ｎｍのシリコン窒化膜
１０３、幅２００〜４００ｎｍ、深さ３００〜６００ｎ
ｍの素子分離溝１０４、厚さ１０〜２０ｎｍの側壁シリ
コン酸化膜１０５ａにより構成される構造を形成し、Ｌ
Ｐ一ＣＶＤ法により埋め込み酸化膜１０５ｂをシリコン
基板１０１上の全面に５００〜８００ｎｍの厚さで形成
し、素子分離溝１０４を完全に埋め込む。更に、必要に
応じて埋め込み酸化膜を熱処理する。
【００４３】そして、図２（ｂ）に示すように、シリコ
ン基板１０１を減圧チャンバ（図示せず）中においてＮ
Ｈ3プラズマ（図示せず）に曝し、埋め込み酸化膜１０
５ｂの表面部に窒素をドープする。
ン基板１０１を減圧チャンバ（図示せず）中においてＮ
Ｈ3プラズマ（図示せず）に曝し、埋め込み酸化膜１０
５ｂの表面部に窒素をドープする。
【００４４】このＮＨ3プラズマによる窒素ドープを行
うと、ドープされた窒素は埋め込み酸化膜を構成するＳ
ｉ及びＯと結合して埋め込み酸化膜の表面には厚さ１０
ｎｍ程度の酸窒化膜１０５ｃが形成される。
うと、ドープされた窒素は埋め込み酸化膜を構成するＳ
ｉ及びＯと結合して埋め込み酸化膜の表面には厚さ１０
ｎｍ程度の酸窒化膜１０５ｃが形成される。
【００４５】また、ドープ条件によっては、酸窒化膜１
０５ｃの下層に窒素を含有したシリコン酸化膜の層が形
成されることもあるが、この層は後述する不純物に対す
るバリア性を劣化させることがないため問題にはならな
い。
０５ｃの下層に窒素を含有したシリコン酸化膜の層が形
成されることもあるが、この層は後述する不純物に対す
るバリア性を劣化させることがないため問題にはならな
い。
【００４６】この窒素ドープ条件は、枚葉式の減圧チャ
ンバーを使用する壌合、基板温度＝２００〜４００℃、
ＮＨ3＝５０〜１００ｓｃｃｍ、圧力＝０．２〜５．０
Ｔｏｒｒ、パワー＝０．１〜０．４Ｗａｔｔ／ｃｍ2、
プラズマドープ時聞＝３〜１０分程度とすることが望ま
しいが、ドープ条件により埋め込み酸化膜１０５ｂ表面
への窒素ドープ量とドープ深さが変化するため、適用す
る半導体装置の種類、構造及び仕様にあわせてドープ条
件を最適化する必要がある。
ンバーを使用する壌合、基板温度＝２００〜４００℃、
ＮＨ3＝５０〜１００ｓｃｃｍ、圧力＝０．２〜５．０
Ｔｏｒｒ、パワー＝０．１〜０．４Ｗａｔｔ／ｃｍ2、
プラズマドープ時聞＝３〜１０分程度とすることが望ま
しいが、ドープ条件により埋め込み酸化膜１０５ｂ表面
への窒素ドープ量とドープ深さが変化するため、適用す
る半導体装置の種類、構造及び仕様にあわせてドープ条
件を最適化する必要がある。
【００４７】このプラズマによる窒素ドープは、枚葉式
の減圧チャンバでのみ可能であるわけではなく、バッチ
式の減圧チャンバを使用した場合でも同様に窒素ドープ
が可能である。
の減圧チャンバでのみ可能であるわけではなく、バッチ
式の減圧チャンバを使用した場合でも同様に窒素ドープ
が可能である。
【００４８】また、窒素ドープに使用するソースもＮＨ
3に限定されるものではなく、窒素を含有する他のガス
を用いてもよい。例えば、窒素ガス（Ｎ2）によるドー
プも可能である。但し、Ｎ2はＮＨ3と比較して安価では
あるが、空素のドープ特性が低く、高濃度の窒素を短時
間でド−プするにはＮＨ3のほうが有利である。
3に限定されるものではなく、窒素を含有する他のガス
を用いてもよい。例えば、窒素ガス（Ｎ2）によるドー
プも可能である。但し、Ｎ2はＮＨ3と比較して安価では
あるが、空素のドープ特性が低く、高濃度の窒素を短時
間でド−プするにはＮＨ3のほうが有利である。
【００４９】形成された酸窒化膜１０５ｃは不純物に対
して高いバリア性を有しており、本発明者等の実験によ
ると、４５０℃３０分の熱処理を行った場合でも、例え
ばＣｕのようにトランジスタへの影響の大きな元素でも
埋め込み酸化膜１０５ｂ中への拡散は起こらない。
して高いバリア性を有しており、本発明者等の実験によ
ると、４５０℃３０分の熱処理を行った場合でも、例え
ばＣｕのようにトランジスタへの影響の大きな元素でも
埋め込み酸化膜１０５ｂ中への拡散は起こらない。
【００５０】そして、回転塗布法により塗布膜１０５ｄ
を酸窒化膜層１０５ｃの上に形成し、続いて４００℃の
熱処理を行い、埋め込み酸化膜１０５ｂの段差を緩和す
る。
を酸窒化膜層１０５ｃの上に形成し、続いて４００℃の
熱処理を行い、埋め込み酸化膜１０５ｂの段差を緩和す
る。
【００５１】この熱処理の際、塗布膜中に含まれている
不純物は埋め込み酸化膜方向に拡散するが、埋め込み酸
化膜１０５ｂの表面に形成されている酸窒化膜１０５ｃ
によりその拡散が防止され、埋め込み酸化膜１０５ｂ中
に侵入することはない。このため、後工程で形成するト
ランジスタへの影響も生じない。
不純物は埋め込み酸化膜方向に拡散するが、埋め込み酸
化膜１０５ｂの表面に形成されている酸窒化膜１０５ｃ
によりその拡散が防止され、埋め込み酸化膜１０５ｂ中
に侵入することはない。このため、後工程で形成するト
ランジスタへの影響も生じない。
【００５２】続いて、図２（ｃ）に示すように、両性の
アミドベタインを主成分とする潤滑性を有する昇面活性
剤層１０６を回転塗布法によりシリコン基板上に形成
し、塗布膜１０５ｄ上を平坦化する。
アミドベタインを主成分とする潤滑性を有する昇面活性
剤層１０６を回転塗布法によりシリコン基板上に形成
し、塗布膜１０５ｄ上を平坦化する。
【００５３】アミドベタインは両性であるため、スラリ
ー中に添加されている物質及びイオンの化学的安定性に
影響を与えず、界面活性剤とスラリーが混在する状態に
なってもスラリー本来の特性を保持できる。
ー中に添加されている物質及びイオンの化学的安定性に
影響を与えず、界面活性剤とスラリーが混在する状態に
なってもスラリー本来の特性を保持できる。
【００５４】更に、形成される昇面活性剤層１０６の厚
さは、昇面活性剤の粘度及び塗布条件により異なるが、
少なくとも埋め込み酸化膜１０５ｂの凸部が隠れるだけ
の膜厚であることが好ましい。
さは、昇面活性剤の粘度及び塗布条件により異なるが、
少なくとも埋め込み酸化膜１０５ｂの凸部が隠れるだけ
の膜厚であることが好ましい。
【００５５】本実施例においても、第１の実施例と同様
に、界面活性剤層１０６の形成を浸漬法により行っても
よい。
に、界面活性剤層１０６の形成を浸漬法により行っても
よい。
【００５６】そして、図２（ｄ）に示すように、水酸化
力リウム（ＫＯＨ）とシリ力（ＳｉＯ2）粒子、又はア
ンモニア（ＮＨ3）とシリ力粒子を主成分とするスラリ
ーを使用して、ＣＭＰにより、塗布膜１０５ｄ、酸窒化
膜１０５ｃ及び埋め込み酸化膜１０５ｂを研磨ストッパ
層のシリコン窒化膜１０３が露出するまで研磨・除去す
る。
力リウム（ＫＯＨ）とシリ力（ＳｉＯ2）粒子、又はア
ンモニア（ＮＨ3）とシリ力粒子を主成分とするスラリ
ーを使用して、ＣＭＰにより、塗布膜１０５ｄ、酸窒化
膜１０５ｃ及び埋め込み酸化膜１０５ｂを研磨ストッパ
層のシリコン窒化膜１０３が露出するまで研磨・除去す
る。
【００５７】この工程では、研磨の進行にともない、界
面活性剤層１０６が研磨によって形成された凹部に流れ
込んで行く。そして、露出した凸部は研磨パッドに対す
る摩擦抵抗が大きいために速く研磨されるが、それ以外
の凹領域は界面活性剤層により保護され、界面活性剤層
の潤滑性によりパッドに対する摩擦抵抗も小さくなって
いるため、研磨されにくい。
面活性剤層１０６が研磨によって形成された凹部に流れ
込んで行く。そして、露出した凸部は研磨パッドに対す
る摩擦抵抗が大きいために速く研磨されるが、それ以外
の凹領域は界面活性剤層により保護され、界面活性剤層
の潤滑性によりパッドに対する摩擦抵抗も小さくなって
いるため、研磨されにくい。
【００５８】埋め込み酸化膜１０５ｂが平坦化された時
点では、表面の界面活性剤１０６は完全に除去されてい
る。その後はシリコン基板１０１上の全面に露出した平
坦な埋め込み酸化膜１０５ｂの研磨が行われるだけであ
り、更に研磨が進行してストッパ膜として機能するシリ
コン窒化膜１０３が露出した時点では、素子分離溝の大
きさ、形状及び分布等に依存しない高い平坦性を有する
研磨面が得られる。
点では、表面の界面活性剤１０６は完全に除去されてい
る。その後はシリコン基板１０１上の全面に露出した平
坦な埋め込み酸化膜１０５ｂの研磨が行われるだけであ
り、更に研磨が進行してストッパ膜として機能するシリ
コン窒化膜１０３が露出した時点では、素子分離溝の大
きさ、形状及び分布等に依存しない高い平坦性を有する
研磨面が得られる。
【００５９】そのため、従来問題となっていた大きなパ
タ−ンでのディッシングの発生などの研磨のパターン依
存性を解消することができる。
タ−ンでのディッシングの発生などの研磨のパターン依
存性を解消することができる。
【００６０】更に、酸窒化膜によるバリア効果で塗布膜
からの不純物の拡散に起因する問題も発生しない。
からの不純物の拡散に起因する問題も発生しない。
【００６１】続いて、図２（ｅ）に示すように、シリコ
ン窒化膜１０３、シリコン酸化膜１０２を順次除去する
と、酸化膜により充填された素子分離溝１０３より構成
される平坦な素子分離領域により分割された素子形成領
域１０７がシリコン基板１０１上に形成されるので、こ
の露出したシリコン基板領域にトランジスタ素子を作り
込めばよい。
ン窒化膜１０３、シリコン酸化膜１０２を順次除去する
と、酸化膜により充填された素子分離溝１０３より構成
される平坦な素子分離領域により分割された素子形成領
域１０７がシリコン基板１０１上に形成されるので、こ
の露出したシリコン基板領域にトランジスタ素子を作り
込めばよい。
【００６２】このように本実施例の半導体装置の製造方
法においては、高い再現性と安定性を有する溝分離型素
子分離領域の埋め込み酸化膜の平坦化を、高スループッ
トと低コストで行うことができ、また、その製造工程も
極めて容易で工程数の増加もない。
法においては、高い再現性と安定性を有する溝分離型素
子分離領域の埋め込み酸化膜の平坦化を、高スループッ
トと低コストで行うことができ、また、その製造工程も
極めて容易で工程数の増加もない。
【００６３】本発明は、トレンチ型素子分離構造を有す
る半導体装置であれば、ＭＯＳ、Ｂｉｐｏｌａｒ等の半
導体装置の種類を選ばず適用することができる。
る半導体装置であれば、ＭＯＳ、Ｂｉｐｏｌａｒ等の半
導体装置の種類を選ばず適用することができる。
【００６４】本発明の半導体装置の製造方法は、ＭＯ
Ｓ、ＢｉＰｏｌａｒ等の半導体装置の種類を選ばず適用
することができる点は第１の実施例と同様である。
Ｓ、ＢｉＰｏｌａｒ等の半導体装置の種類を選ばず適用
することができる点は第１の実施例と同様である。
【００６５】
【発明の効果】以上説明したように本発明に係る半導体
装置の製造方法においては、溝型素子分離領域の埋め込
み絶縁膜の平坦化において、素子分離溝の大きさ、形状
及び分布等に依存しないで、任意のパターンにおいて高
い平坦性を有する研磨面が得られる。
装置の製造方法においては、溝型素子分離領域の埋め込
み絶縁膜の平坦化において、素子分離溝の大きさ、形状
及び分布等に依存しないで、任意のパターンにおいて高
い平坦性を有する研磨面が得られる。
【００６６】そのため、従来問題となっていた大きなパ
ターンでのディッシングの発生等の研磨のパターン依存
性を解消できる。
ターンでのディッシングの発生等の研磨のパターン依存
性を解消できる。
【００６７】その製造工程も極めて簡素であり、工程数
の増加もないため、高い制御性、高い均一性及び高い再
現性のもとで、従来よりも高い電気特性と良好な長期信
頼性を有する溝型素子分離領域を高い歩留で形成するこ
とができるという効果を奏する。
の増加もないため、高い制御性、高い均一性及び高い再
現性のもとで、従来よりも高い電気特性と良好な長期信
頼性を有する溝型素子分離領域を高い歩留で形成するこ
とができるという効果を奏する。
【図１】（ａ）乃至（ｅ）は本発明の第１の実施例方法
を工程順に示す断面図である。
を工程順に示す断面図である。
【図２】（ａ）乃至（ｄ）は本発明の第２の実施例方法
を工程順に示す断面図である。
を工程順に示す断面図である。
【図３】（ａ）乃至（ｃ）は従来方法を示す断面図であ
る。
る。
【図４】（ａ）乃至（ｃ）は他の従来方法を示す断面図
である。
である。
１０１；シリコン基板 １０２；シリコン酸化膜 １０３；シリコン窒化膜 １０４；素子分離溝 １０５ａ；側壁シリコン酸化膜 １０５ｂ；埋め込み酸化膜 １０５ｃ；酸窒化膜層 １０５ｄ；塗布膜 １０６；界面活性剤層 １０７；素子分離領域 １０；配線層
Claims (9)
- 【請求項１】 半導体基板上の所定の領域に基板保護膜
及びその上層のエッチングストッパ膜により構成される
マスク膜を形成する工程と、前記マスク膜をエッチング
マスクとして前記半導体基板の露出部分をエッチングし
て所定の深さの素子分離溝を形成する工程と、前記素子
分離溝の側壁部に絶縁膜を形成する工程と、前記半導体
基板上の全面に単層又は複数層の溝埋め込み用絶縁膜を
堆積して前記素子分離溝を埋め込む工程と、前記埋め込
み用絶縁膜上に潤滑性を有する界面活性剤層を形成しそ
の表面を平坦化する工程と、前記埋め込み絶縁膜を研磨
除去して前記エッチングストッパ膜を露出させる工程
と、前記エッチングストッパ膜及び前記基板保護膜を順
次除去する工程とを有することを特徴とする溝分離型半
導体装置の製造方法。 - 【請求項２】 前記埋め込み用絶縁膜が、２層の絶縁膜
により構成されることを特徴とする請求項１に記載の溝
分離型半導体装置の製造方法。 - 【請求項３】 前記埋め込み用絶縁膜を構成する前記２
層の絶縁膜が、化学的気相成長法により形成される酸化
膜と、回転塗布法により形成される酸化膜であることを
特徴とする請求項２に記載の溝分離型半導体装置の製造
方法。 - 【請求項４】 前記回転塗布法により形成される酸化膜
の表面部には窒素が含まれている層が存在することを特
徴とする請求項３に記載の溝分離型半導体装置の製造方
法。 - 【請求項５】 前記界面活性剤が、アニオン性、カチオ
ン性、非イオン性又は両性であることを特徴とする請求
項１乃至４のいずれか１項に記載の溝分離型半導体装置
の製造方法。 - 【請求項６】 前記界面活性剤が、非イオン性のソルビ
タン脂肪酸エステルを含むことを特徴とする請求項５に
記載の溝分離型半導体装置の製造方法。 - 【請求項７】 前記界面活性剤が、両性のアミドベタイ
ンを含むことを特徴とする請求項５に記載の溝分離型半
導体装置の製造方法。 - 【請求項８】 前記界面活性剤が、回転塗布法により形
成されることを特徴とする請求項１乃至７のいずれか１
項に記載の溝分離型半導体装置の製造方法。 - 【請求項９】 前記界面活性剤が、前記半導体基板を前
記界面活性剤中に浸漬することにより形成されることを
特徴とする請求項１乃至７のいずれか１項に記載の溝分
離型半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9314002A JP2953447B2 (ja) | 1997-11-14 | 1997-11-14 | 溝分離型半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9314002A JP2953447B2 (ja) | 1997-11-14 | 1997-11-14 | 溝分離型半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11150179A true JPH11150179A (ja) | 1999-06-02 |
| JP2953447B2 JP2953447B2 (ja) | 1999-09-27 |
Family
ID=18048041
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9314002A Expired - Fee Related JP2953447B2 (ja) | 1997-11-14 | 1997-11-14 | 溝分離型半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2953447B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002151510A (ja) * | 2000-07-31 | 2002-05-24 | Applied Materials Inc | シリコン基板に比べて窒化ケイ素上の二酸化ケイ素の堆積速度を減小するためのウェーハ前処理 |
| WO2002095819A3 (en) * | 2001-05-24 | 2003-11-20 | Ibm | Structure and method to preserve sti during etching |
| KR100518536B1 (ko) * | 2002-08-07 | 2005-10-04 | 삼성전자주식회사 | 반도체 소자의 표면 평탄화 방법과 그에 따라 제조된반도체 소자 |
| KR100922074B1 (ko) * | 2002-12-02 | 2009-10-16 | 매그나칩 반도체 유한회사 | 반도체 소자의 소자 분리막 형성방법 |
| US10043677B2 (en) | 2015-03-30 | 2018-08-07 | Mitsui Chemicals, Inc. | Method for manufacturing filling planarization film and method for manufacturing electronic device |
| CN108408683A (zh) * | 2017-02-09 | 2018-08-17 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
-
1997
- 1997-11-14 JP JP9314002A patent/JP2953447B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002151510A (ja) * | 2000-07-31 | 2002-05-24 | Applied Materials Inc | シリコン基板に比べて窒化ケイ素上の二酸化ケイ素の堆積速度を減小するためのウェーハ前処理 |
| WO2002095819A3 (en) * | 2001-05-24 | 2003-11-20 | Ibm | Structure and method to preserve sti during etching |
| KR100518536B1 (ko) * | 2002-08-07 | 2005-10-04 | 삼성전자주식회사 | 반도체 소자의 표면 평탄화 방법과 그에 따라 제조된반도체 소자 |
| KR100922074B1 (ko) * | 2002-12-02 | 2009-10-16 | 매그나칩 반도체 유한회사 | 반도체 소자의 소자 분리막 형성방법 |
| US10043677B2 (en) | 2015-03-30 | 2018-08-07 | Mitsui Chemicals, Inc. | Method for manufacturing filling planarization film and method for manufacturing electronic device |
| CN108408683A (zh) * | 2017-02-09 | 2018-08-17 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2953447B2 (ja) | 1999-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6566727B1 (en) | N2O nitrided-oxide trench sidewalls to prevent boron outdiffusion and decrease stress | |
| US6214698B1 (en) | Shallow trench isolation methods employing gap filling doped silicon oxide dielectric layer | |
| US6297126B1 (en) | Silicon nitride capped shallow trench isolation method for fabricating sub-micron devices with borderless contacts | |
| US6265302B1 (en) | Partially recessed shallow trench isolation method for fabricating borderless contacts | |
| KR100224700B1 (ko) | 반도체장치의 소자분리방법 | |
| JP2004179614A (ja) | 半導体装置の製造方法 | |
| US6777336B2 (en) | Method of forming a shallow trench isolation structure | |
| JP3414590B2 (ja) | 半導体装置の製造方法 | |
| US6194286B1 (en) | Method of etching thermally grown oxide substantially selectively relative to deposited oxide | |
| US20070190742A1 (en) | Semiconductor device including shallow trench isolator and method of forming same | |
| US20110012226A1 (en) | Semiconductor device and method for manufacturing the same | |
| KR100234416B1 (ko) | 반도체장치의 소자분리방법 | |
| JP2953447B2 (ja) | 溝分離型半導体装置の製造方法 | |
| US6602759B2 (en) | Shallow trench isolation for thin silicon/silicon-on-insulator substrates by utilizing polysilicon | |
| US7018905B1 (en) | Method of forming isolation film in semiconductor device | |
| US6383874B1 (en) | In-situ stack for high volume production of isolation regions | |
| US6472751B1 (en) | H2 diffusion barrier formation by nitrogen incorporation in oxide layer | |
| US7183173B2 (en) | Method for forming isolation film in semiconductor device | |
| US20040038493A1 (en) | Method for forming a trench isolation structure | |
| US6727160B1 (en) | Method of forming a shallow trench isolation structure | |
| KR20010036818A (ko) | 티형 트렌치 소자분리막 형성방법 | |
| JP2000100926A (ja) | 半導体装置の製造方法及び半導体装置 | |
| US6624041B2 (en) | Method for forming trench type isolation film using annealing | |
| JP2000183150A (ja) | 半導体装置の製造方法 | |
| US20040108524A1 (en) | Semiconductor device and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |