KR100256823B1 - 반도체소자의 보호막 형성방법 - Google Patents

반도체소자의 보호막 형성방법 Download PDF

Info

Publication number
KR100256823B1
KR100256823B1 KR1019970030212A KR19970030212A KR100256823B1 KR 100256823 B1 KR100256823 B1 KR 100256823B1 KR 1019970030212 A KR1019970030212 A KR 1019970030212A KR 19970030212 A KR19970030212 A KR 19970030212A KR 100256823 B1 KR100256823 B1 KR 100256823B1
Authority
KR
South Korea
Prior art keywords
layer
forming
protective film
semiconductor device
film
Prior art date
Application number
KR1019970030212A
Other languages
English (en)
Other versions
KR19990005990A (ko
Inventor
이주상
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019970030212A priority Critical patent/KR100256823B1/ko
Publication of KR19990005990A publication Critical patent/KR19990005990A/ko
Application granted granted Critical
Publication of KR100256823B1 publication Critical patent/KR100256823B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors

Abstract

본 발명은 반도체소자의 보호막 형성방법에 관한 것으로, 반도체기판 상부에 하부절연막을 형성하고 상기 하부절연막 상부에 금속배선을 형성한 다음, 상기 금속배선 상부에 단차피복성이 우수한 고밀도 플라즈마 산화막이나 화학기상증착(Chemical Vapor Deposition; 이하 CVD라 칭함) 산화막의 일종인 에이. 피. 엘(Advanced Planarization Layer, 이하에서 APL라 함)공정으로 제1보호막을 형성하고 상기 제1보호막 상부에 제2보호막을 형성하는 공정으로 보이드(void)나 크랙(crack)이 없는 안정된 구조의 보호막을 형성하여 반도체소자의 수율 및 생산성을 향상시킬 수 있는 기술이다.

Description

반도체소자의 보호막 형성방법
본 발명은 반도체소자의 보호막 형성방법에 관한 것으로, 특히 금속배선까지 하부구조물이 형성된 반도체기판 상부에 보호막을 형성하되, APL 공정을 이용하여 안정된 보호막을 형성하는 기술에 관한 것이다.
일반적으로 반도체소자의 디램(DRAM)은 하나의 트랜지스터와 하나의 캐패시터로 형성되되, 이들을 구동할 수 있는 금속배선이 그 상부에 형성된다.
그리고, 상기 금속배선 및 그 하부구조물을 보호할 수 있는 보호막을 형성한다.
도 1은 종래기술에 따른 반도체소자의 보호막 형성방법을 도시한 단면도이다.
먼저, 반도체기판(31) 상부에 하부절연막(33)을 형성한다. 이 때, 상기 하부절연막(33)은 트랜지스터와 캐패시터를 형성하고 그 상부를 평탄화시킨 것을 도시한다.
그리고, 상기 하부절연막(33) 상부에 금속배선(35)을 형성한다. 이때, 상기 금속배선(35)은 다층으로 형성할 수도 있으며 본 실시예에서는 최상층의 금속배선만을 도시한 것이다.
그 다음에, 상기 금속배선(35)을 포함한 전체표면상부에 제1보호막(37)을 일정두께 형성한다. 그리고, 그 상부에 제2보호막(39)을 형성하여 상부를 평탄화사킨다.
이때, 상기 제1보호막(37)과 제2보호막(39)은 실리콘산화막, 실리콘질화막 또는 피. 에스. 지(Phospho Silicate Glass, 이하에서 PSG라 함)등의 물질을 플라즈마 유도 CVD(Plasma Enhanced CVD, 이하에서 PECVD라 함)방법으로 형성한다.
그러나, 반도체소자가 고집적화됨에 따라 금속배선의 폭과 금속배선의 간의 폭이 상당히 좁아져 보호막 형성공정시 오버행(over hang)현상이 유발되어 보이드(41)가 형성되고, 구조가 취약한 부분에서는 크랙(43)이 형성되어 소자의 수율을 저하시키는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여 APL 공정으로 보호막을 형성하여 안정된 반도체소자를 형성함으로써 반도체소자의 수율 및 생산성을 향상시킬 수 있는 반도체소자의 보호막 형성방법을 제공하는데 그 목적이 있다.
제1도는 종래기술에 따른 반도체소자의 보호막 형성방법을 도시한 단면도.
제2도는 본 발명의 실시예에 따른 반도체소자의 보호막 형성방법을 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
11, 31 : 반도체기판 13, 33 : 하부절연막
15, 35 : 금속배선 17 : 기저층
19 : 갭(gap) 충진층 21 : 상부층
23, 29 : 제2보호막 37 : 제1보호막
41 : 보이드(void) 43 : 크랙(crack)
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 보호막 형성방법은, 반도체기판 상부에 하부절연막을 형성하는 공정과, 상기 하부절연막 상부에 금속배선을 형성하는 공정과, 상기 구조의 전표면에 APL 공정으로 제1보호막을 형성하되, 기저층/갭-충진층/상부층의 적층구조로 형성하며, 상기 기저층은 SiH4와 N2O를 이용한 PECVD 방법으로 형성된 SiON막이고, 상기 갭-충진층은 SiH4와 H2O2를 이용하여 0℃에서 반응시키기 시작하여 반응로의 온도를 350℃가지 점차적으로 상승시켜 가며 PECVD 방법으로 형성된 실리콘산화막이며, 상기 상부층은 SiH4와 O2를 이용하여 PECVD 방법으로 형성된 실리콘산화막으로 형성하는 공정과, 상기 제1보호막 상부에 제2보호막을 형성하는 공정을 포함하는 것을 특징으로 한다.
한편, 상기 목적을 달성하기 위한 본 발명의 원리는, 금속배선 상부에 형성되는 보호막중 제1보호막을 기저층, 갭-충진층 및 상부층 삼층구조의 APL 공정으로 형성하고, 그 상부에 제2보호막을 형성함으로써 오버행 현상을 사전에 방지하여 보이드가 발생되지않도록 하며 안정된 구조로 보호막을 형성함으로써 결함 발생을 억제할 수 있도록 하는 것이다. 이때, 상기 기저층은 상기 갭-충진층의 수분이 하부로 확산되는 것을 방지하고, 상기 갭-충진층은 금속배선 간의 공간을 매립하여 평탄화시키고, 상기 상부층은 수분 및 이온이 하부로 확산되는 것을 방지하는 역할을 한다.
이하, 첨부된 도면을 참고하여 본 발명에 따른 반도체소자의 보호막 형성방법에 대하여 상세히 설명하기로 한다.
도 2는 본 발명의 실시예에 따른 반도체소자의 보호막 형성방법을 도시한 단면도이다.
먼저, 반도체기판(11) 상부에 하부절연막(13)을 형성한다. 이때, 상기 하부절연막(13)은 트랜지스터와 캐패시터를 형성하고 그 상부를 평탄화시킨 것을 도시한다.
그리고, 상기 하부절연막(13) 상부에 금속배선(15)을 형성한다. 이때, 상기 금속배선(15)은 다층으로 형성할 수도 있으며 본 실시예에서는 최상층의 금속배선만을 도시한 것이다.
그 다음에, 상기 금속배선(15)을 포함한 전체표면상부에 APL 공정으로 제1보호막을 형성한다. 이때, 상기 제1보호막은 기저층/갭-충진층/상부층 등의 적층구조로 하기와 같이 형성된 것이다.
상기 기저층(17)은 사일렌가스(SiH4)와 일산화질소가스(NO2)를 이용한 PECVD 방법으로 형성된 실리콘산화질화(SiON)막으로서, 후속공정으로 증착되는 갭-충진층의 수분확산을 방지하는 역할을 한다.
그리고, 상기 기저층(17) 상부에 갭-충진층(19)을 증착하여 상기 금속배선(15)간의 공간을 매립함으로써 평탄화시킨다. 이때, 상기 갭-충진층(19)은 사일렌가스와 이산화수소가스를 이용한 PECVD 방법으로 형성된 실리콘산화막으로, 상기 금속배선(15)간의 공간을 매립하여 평탄화사킨다.
여기서, 상기 갭-충진층(19)은 사일렌가스와 이산화수소 가스를 약 0℃ 정도의 온도에서 반응시키기 시작하여 반응로의 온도를 약 350℃정도까지 점차적으로 상승시켜 형성한다. 이때, 상기 갭-충진층(19)은 온도가 변화될때 처음은 갭-충진 특성이 우수한 SiOH4가 형성되어 상기 금속배선(15)사이의 공간을 채우게 된다. 그리고, 상기 반응로의 온도가 상승함에 따라 SiOxHy를 거쳐 실리콘 산화막으로 형성된다.
그 다음에, 사일렌가스(SiH4)와 산소가스(O2)를 이용하여 PECVD 방법으로 실리콘산화막을 증착함으로써 상기 갭-충진층(19) 상부에 상부층(21)을 형성한다. 이때, 상기 상부층(21)은 수분 및 이온이 갭-충진층(19)으로 침투하는 것을 방지하는 역할을 한다.
그 다음에, 상기 제1보호막의 최상부인 상부층(21) 상부에 제2보호막(23)을 형성한다. 이때, 상기 제2보호막(23)은 실리콘질화막을 PECVD 방법으로 증착하여 형성한다. (도 2)
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 보호막 형성방법은, 안정된 구조로 보호막을 형성하여 결함의 발생을 억제함으로써 수율 및 생산성을 향상시키는 효과가 있다.

Claims (2)

  1. 반도체기판 상부에 하부절연막을 형성하는 공정과, 상기 하부절연막 상부에 금속배선을 형성하는 공정과, 상기 구조의 전표면에 APL 공정으로 제1보호막을 형성하되, 기저층/갭-충진층/상부층의 적층구조로 형성하며, 상기 기저층은 SiH4와 N2O를 이용한 PECVD 방법으로 형성된 SiON막이고, 상기 갭-충진층은 SiH4와 H2O2를 이용하여 0℃에서 반응시키기 시작하여 반응로의 온도는 350℃까지 점차적으로 상승시켜 가며 PECVD 방법으로 형성된 실리콘산화막이며, 상기 상부층은 SiH4와 O2를 이용하여 PECVD 방법으로 형성된 실리콘산화막으로 형성하는 공정과, 상기 제1보호막 상부에 제2보호막을 형성하는 공정을 포함하는 반도체소자의 보호막 형성방법.
  2. 청구항 1에 있어서, 상기 제2보호막은 실리콘질화막을 PECVD 방법으로 증착하여 형성하는 것을 특징으로 하는 반도체소자의 보호막 형성방법.
KR1019970030212A 1997-06-30 1997-06-30 반도체소자의 보호막 형성방법 KR100256823B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970030212A KR100256823B1 (ko) 1997-06-30 1997-06-30 반도체소자의 보호막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970030212A KR100256823B1 (ko) 1997-06-30 1997-06-30 반도체소자의 보호막 형성방법

Publications (2)

Publication Number Publication Date
KR19990005990A KR19990005990A (ko) 1999-01-25
KR100256823B1 true KR100256823B1 (ko) 2000-05-15

Family

ID=19512973

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970030212A KR100256823B1 (ko) 1997-06-30 1997-06-30 반도체소자의 보호막 형성방법

Country Status (1)

Country Link
KR (1) KR100256823B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08181276A (ja) * 1994-12-26 1996-07-12 Toshiba Corp 半導体装置の製造方法
JPH09102492A (ja) * 1995-10-03 1997-04-15 Toshiba Corp 半導体装置の製造方法および半導体製造装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08181276A (ja) * 1994-12-26 1996-07-12 Toshiba Corp 半導体装置の製造方法
JPH09102492A (ja) * 1995-10-03 1997-04-15 Toshiba Corp 半導体装置の製造方法および半導体製造装置

Also Published As

Publication number Publication date
KR19990005990A (ko) 1999-01-25

Similar Documents

Publication Publication Date Title
JP3211950B2 (ja) 半導体装置およびその製造方法
US20060292774A1 (en) Method for preventing metal line bridging in a semiconductor device
KR100390322B1 (ko) 반도체 장치의 제조방법 및 반도체 장치
CN100375248C (zh) 异质低介电常数质材与其形成方法
KR0144228B1 (ko) 다층 금속배선의 층간 절연막 형성 방법
US6136688A (en) High stress oxide to eliminate BPSG/SiN cracking
KR100256823B1 (ko) 반도체소자의 보호막 형성방법
JPH07335753A (ja) 半導体装置及びその製造方法
US20080054480A1 (en) Semiconductor device and fabricating method thereof
KR100257749B1 (ko) 반도체 소자의 보호막 형성 방법
KR0126637B1 (ko) 반도체소자 및 그 제조방법
JP3158835B2 (ja) 半導体装置とその製造方法
KR100588636B1 (ko) 반도체 소자의 층간 절연막 제조 방법
JP2001093979A (ja) 半導体装置及びその製造方法
KR100401504B1 (ko) 반도체장치의 패시베이션층 형성방법
JP2002289609A (ja) 半導体装置及びその製造方法
KR20050035024A (ko) 반도체 소자의 층간 절연막 형성 방법
KR100540635B1 (ko) 에프에스지막의 표면 처리 방법
KR100367499B1 (ko) 반도체소자의제조방법
KR20000002421A (ko) 반도체 장치의 다층 보호막 형성방법
KR20070048820A (ko) 반도체 장치의 배선 구조물 및 그 제조 방법
KR19980084463A (ko) 반도체 소자의 제조방법
KR100943499B1 (ko) 반도체 소자 제조 방법
US20080176394A1 (en) Method for manufacturing semiconductor device
KR100399929B1 (ko) 반도체소자의층간절연막형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080102

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee