KR100399929B1 - 반도체소자의층간절연막형성방법 - Google Patents
반도체소자의층간절연막형성방법 Download PDFInfo
- Publication number
- KR100399929B1 KR100399929B1 KR1019960022806A KR19960022806A KR100399929B1 KR 100399929 B1 KR100399929 B1 KR 100399929B1 KR 1019960022806 A KR1019960022806 A KR 1019960022806A KR 19960022806 A KR19960022806 A KR 19960022806A KR 100399929 B1 KR100399929 B1 KR 100399929B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- insulating film
- forming
- insulating layer
- layer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76819—Smoothing of the dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
본 발명은 반도체 소자의 층간 절연막 형성 방법에 관한 것으로, 보호막 증착시 발생된 수소(H) 기의 침투에 의한 산화막의 특성 저하를 방지하기 위하여 산화막상에 수소와의 반응이 가능한 NSG막을 형성하므로써 산화막의 절연 특성 저하가 방지된다. 그러므로 소자의 전기적 특성 및 수율이 향상될 수 있는 반도체 소자의 층간 절연막 형성 방법에 관한 것이다.
Description
본 발명은 반도체 소자의 층간 절연막 형성 방법에 관한 것으로, 특히 보호막 증착시 발생된 수소(H) 기의 침투에 의한 절연 특성의 저하를 방지할 수 있도록 한 반도체 소자의 층간 절연막 형성 방법에 관한 것이다.
일반적으로 반도체 소자의 제조 공정에서 도전층을 형성한 후 도전층간의 전기적 절연 및 평탄화를 위하여 층간 절연막을 형성하는데, 그러면 종래 반도체 소자의 층간 절연막 형성 방법을 제 1A 및 제 1B 도를 통해 설명하면 다음과 같다.
종래에는 제 1A 도에 도시된 바와 같이 절연층(2)이 형성된 실리콘 기판(1)상에 도전 패턴(3)을 형성한 후 전체 상부면에 산화막(4) 및 BPSG막(5)을 순차적으로 증착하여 간 절연막을 형성하고 상기 BPSG막(5)을 플로우시켜 표면을 평탄화시킨다. 그리고 후속 공정으로 제 1B 도에 도시된 바와 같이 상기 BPSG막(5)상에 금속층(6) 및 보호막(7)이 형성되며, 상기 보호막(7)은 플라즈마 화학기상층착(Plasma Enhaced CVD) 방법으로 질화막을 증착하여 형성한다. 그런데 상기 질화막 증착시 발생되는 수소(H) 기(Radical)가 하부의 상기 금속층(6)과 BPSG막(5)을 통해 상기 산화막(4)으로 침투되고, 침투된 수소(H) 기에 의해 상기 산화막(4)의 절연 특성이 저하된다. 그러므로 소자의 동작시 누설 전류(leakage current)가 발생되어 소자의 전기적 특성이 저하된다.
따라서 본 발명은 산화막상에 수소(H) 기와의 반응이 가능한 절연막을 형성하므로써 상기한 단점을 해소할 수 있는 반도체 소자의 층간 절연막 형성 방법을 제공하는 데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은 절연이 형성된 실리콘 기판상에 도전 패턴을 형성한 후 전체 상부면에 제 1 절연막을 형성하는 단계와, 상기 단계로부터 상기 제 1 절연막상에 제 2 절연막 및 제 3 절연막을 순차적으로 형성한 후 상기 제 3 절연막을 평탄화시키는 단계로 이루어지는 것을 특징으로 하며, 상기 제1 절연막은 산화막, 상기 제 2 절연막은 NSG막 그리고 상기 제 3 절연막은 BPSG막인 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
제 2A 내지 제 2C 도는 본 발명에 따른 반도체 소자의 층간 절연막 형성 방법을 설명하기 위한 소자의 단면도로서,
제 2A 도는 절연층(12)이 형성된 실리콘 기판(11)상에 도전층 패턴(13)을 형성한 후 전체 상부면에 제 1 절연막(14)을 형성한 상태의 단면도로서, 상기 제 1 절연막(14)은 산화막으로 형성된다.
제 2B 도는 상기 제 1 절연막(14)상에 수소(H) 기와의 반응이 가능한 제 2 절연막(15)을 800 내지 1200 Å의 두께로 형성한 후 상기 제 2 절연막(15)상에 제 3 절연막(16)을 도포하고 플로우 공정을 실시하여 상기 제 3 절연막(16)의 표면을 평탄화시킨 상태의 단면도로서, 상기 제 2 절연막(15)은 대기압 및 350 내지 450 ℃의 온도에서 SiH4및 O2가스의 반응에 의해 증착되는 NSG막으로 형성되며 상기 제 3 절연막(16)은 BPSG막으로 형성된다.
제 2C 도는 상기와 같이 제 1 내지 제 3 절연막(14, 15 및 16)으로 이루어진 층간 절연막을 형성한 후 상기 제 3 절연막(16)상에 금속층(17) 및 보호막(18)을 순차적으로 형성한 상태의 단면도로서, 상기 보호막(18)은 플라즈마 화학기상증착(PECVD) 방법에 의해 증착된 질화막으로 형성된다. 그런데 상기 질화막 증착시 발생되는 수소(H) 기가 하부의 상기 금속층(17)과 제 3 절연막(16)을 통해 상기 제 2 절연막(15)으로 침투되는데, 이때 침투된 수소(H) 기는 상기 제 2 절연막(15)으로 사용된 NSG막의 실리콘(Si)원자와 결합을 한다. 그러므로 상기 제 1 절연막(14)까지 수소(H) 기가 침투되지 못하므로 상기 제 1 절연막(14)의 절연 특성 저하가 방지된다.
상술한 바와 같이 본 발명에 의하면 보호막 증착시 발생된 수소(H)기의 침투에 의한 산화막의 특성 저하를 방지하기 위하여 산화막상에 수소(H) 기와의 반응이 가능한 NSG막을 형성하므로써 산화막의 절연 특성 저하가 방지된다. 그러므로 소자의 전기적 특성 및 수율이 향상될 수 있는 탁월한 효과가 있다.
제 1A 및 제 1B 도는 종래 반도체 소자의 층간 절연막 형성 방법을 설명하기 위한 소자의 단면도.
제 2A 내지 제 2C 도는 본 발명에 따른 반도체 소자의 층간 절연막 형성 방법을 설명하기 위한 소자의 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
1 및 11: 실리콘 기판 2 및 12: 절연층
3 및 13: 도전층 패턴 4: 산화막
5: BPSG막 6 및 17: 금속층
7 및 18: 보호막 14: 제 1 절연막
15: 제 2 절연막 16: 제 3 절연막
Claims (5)
- 절연층이 형성된 실리콘 기판상에 도전층 패턴을 형성한 후 전체 상부면에 제 1 절연막을 형성하는 단계와,상기 단계로부터 상기 제 1 절연막상에 수소(H) 기와 반응하는 NSG로 제 2 절연막을 형성하는 단계와,상기 NSG막상에 제 3 절연막을 순차적으로 형성한 후 상기 제 3 절연막을 평탄화시키는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 층간 절연막 형성 방법.
- 제 1 항에 있어서,상기 제 1 절연막은 산화막인 것을 특징으로 하는 반도체 소자의 층간 절연막 형성 방법.
- 제 1 항에 있어서,상기 제 2 절연막은 대기압 및 350 내지 450℃의 온도에서 SiH4및 O2가스의 반응에 의해 증착되는 것을 특징으로 하는 반도체 소자의 층간 절연막 형성 방법.
- 제 1 항에 있어서,상기 제 2 절연막은 800 내지 1200Å의 두께로 형성되는 것을 특징으로 하는 반도체 소자의 층간 절연막 형성 방법.
- 제 1 항에 있어서,상기 제 3 절연막은 BPSG막인 것을 특징으로 하는 반도체 소자의 층간 절연막 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960022806A KR100399929B1 (ko) | 1996-06-21 | 1996-06-21 | 반도체소자의층간절연막형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960022806A KR100399929B1 (ko) | 1996-06-21 | 1996-06-21 | 반도체소자의층간절연막형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR980005810A KR980005810A (ko) | 1998-03-30 |
| KR100399929B1 true KR100399929B1 (ko) | 2003-12-24 |
Family
ID=37422290
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960022806A KR100399929B1 (ko) | 1996-06-21 | 1996-06-21 | 반도체소자의층간절연막형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100399929B1 (ko) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960002636A (ko) * | 1994-06-08 | 1996-01-26 | 김주용 | 금속 층간 절연막 형성 방법 |
| KR960019578A (ko) * | 1994-11-25 | 1996-06-17 | 문정환 | 반도체 소자의 평탄화방법 |
-
1996
- 1996-06-21 KR KR1019960022806A patent/KR100399929B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960002636A (ko) * | 1994-06-08 | 1996-01-26 | 김주용 | 금속 층간 절연막 형성 방법 |
| KR960019578A (ko) * | 1994-11-25 | 1996-06-17 | 문정환 | 반도체 소자의 평탄화방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR980005810A (ko) | 1998-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6383951B1 (en) | Low dielectric constant material for integrated circuit fabrication | |
| KR20020072035A (ko) | 크랙방지층을 이용한 콘택 형성방법 및 이를 이용한반도체 소자 | |
| US6136688A (en) | High stress oxide to eliminate BPSG/SiN cracking | |
| KR100399929B1 (ko) | 반도체소자의층간절연막형성방법 | |
| KR100612549B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2000307004A (ja) | 窒化珪素コンポジットｈｄｐ／ｃｖｄプロセス | |
| KR100228348B1 (ko) | 반도체 장치 및 그 제조방법 | |
| KR100406562B1 (ko) | 금속배선형성방법 | |
| KR100670670B1 (ko) | 랜딩 플러그 콘택 구조를 가진 반도체 소자 제조방법 | |
| KR19990015185A (ko) | 반도체 장치의 제조방법 | |
| KR100365762B1 (ko) | 반도체소자의콘택스페이서형성방법 | |
| KR100197766B1 (ko) | 반도체장치의 제조방법 | |
| KR100256232B1 (ko) | 반도체소자의층간절연막형성방법 | |
| KR100367499B1 (ko) | 반도체소자의제조방법 | |
| KR100588636B1 (ko) | 반도체 소자의 층간 절연막 제조 방법 | |
| KR100717823B1 (ko) | 반도체 소자의 아이엠디막 형성방법 | |
| KR0138124B1 (ko) | 반도체 소자의 금속층간절연막 형성 방법 | |
| KR0172786B1 (ko) | 층간절연막 제조방법 | |
| KR19980043737A (ko) | 반도체 장치의 층간 절연막 형성방법 | |
| KR100250733B1 (ko) | 반도체 소자의 다중 금속층 형성 방법 | |
| KR20000043050A (ko) | 반도체 소자의 층간 절연막 형성 방법 | |
| KR0125782B1 (ko) | 금속배선형성을 위한 평탄화방법 | |
| KR20030045470A (ko) | 반도체 소자의 캐패시터 및 그의 제조 방법 | |
| KR100444611B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100459063B1 (ko) | 반도체 소자의 금속 배선의 층간 절연막 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100825 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |