JP3211950B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP3211950B2
JP3211950B2 JP00714798A JP714798A JP3211950B2 JP 3211950 B2 JP3211950 B2 JP 3211950B2 JP 00714798 A JP00714798 A JP 00714798A JP 714798 A JP714798 A JP 714798A JP 3211950 B2 JP3211950 B2 JP 3211950B2
Authority
JP
Japan
Prior art keywords
film
insulating layer
layer
interlayer insulating
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP00714798A
Other languages
English (en)
Other versions
JPH11204642A (ja
Inventor
達矢 宇佐美
典明 小田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP00714798A priority Critical patent/JP3211950B2/ja
Priority to KR1019990000629A priority patent/KR100354649B1/ko
Priority to US09/229,213 priority patent/US6187662B1/en
Priority to CNB991001915A priority patent/CN1139977C/zh
Publication of JPH11204642A publication Critical patent/JPH11204642A/ja
Application granted granted Critical
Publication of JP3211950B2 publication Critical patent/JP3211950B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/66—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
    • H10P14/662—Laminate layers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H10P14/6336—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6342—Liquid deposition, e.g. spin-coating, sol-gel techniques or spray coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/66—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
    • H10P14/668—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials
    • H10P14/6681—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si
    • H10P14/6682—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/6903—Inorganic materials containing silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/69215—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/6922—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H10P14/6923—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/6922—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H10P14/6924—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/6922—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H10P14/6925—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material comprising hydrogen silsesquioxane, e.g. HSQ
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/6922—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H10P14/6927—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/694—Inorganic materials composed of nitrides
    • H10P14/6943—Inorganic materials composed of nitrides containing silicon
    • H10P14/69433—Inorganic materials composed of nitrides containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/074—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H10W20/077—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers on sidewalls or on top surfaces of conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/66—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
    • H10P14/668—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials
    • H10P14/6681—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si
    • H10P14/6687—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H10P14/6689—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置とその製
造方法に関し、特に、ＨＳＱ（ＨｙｄｒｏｇｅｎＳｉｌ
ｓｅｓｑｕｏｘａｎｅ：（ＨＳｉＯ3/2 ）n ）等の低誘
電率材料を用いたＳＯＧ（spin on glass ）膜を層間絶
縁膜の一部に有する半導体装置とその製造方法に関する
ものである。
【０００２】
【従来の技術】スピン塗布により形成された絶縁膜であ
るＳＯＧ膜を層間絶縁層の一部に用いる手法が、配線層
などにより形成された基板表面の凹凸を緩和する有力な
手段として多用されている。しかし、従来のシラノール
系の材料を用いたＳＯＧ膜では、ベーク時の堆積収縮
が大きいためクラックが入りやすい、１回に形成でき
るＳＯＧ膜の膜厚が高々２００ｎｍであるため、厚いＳ
ＯＧ膜を得るには多数回のスピン塗布が必要となり工数
が増加する、誘電率はＣＶＤＳｉＯ2 のそれとほぼ同
じであるため、配線間容量の低減化のためにはより低い
誘電率の材料が求められる、等が問題となっていた。こ
れらの問題を解決しうるものとして、ＨＳＱを用いたＳ
ＯＧ膜が提案され注目を集めている。
【０００３】図５は、Ａｄｖａｎｃｅｄ Ｍｅｔａｌｌ
ｉｚａｔｉｏｎ ａｎｄ Ｉｎｔｅｒｃｏｎｎｅｃｔ
Ｓｙｓｔｅｍｓ ｆｏｒ ＵＬＳＩ Ａｐｐｌｉｃａｔ
ｉｏｎｓ ｉｎ １９９５のｐｐ．１２１−１２５にて
提案された、ＨＳＱからなるＳＯＧ膜を層間絶縁膜の一
部に用いた半導体装置の製造方法を示す工程順の断面図
である。シリコン基板５０１上に、ＴＥＯＳ（Tetraeth
oxysilane ）を材料ガスとするプラズマＣＶＤ法によ
り、下層の層間絶縁膜となるシリコン酸化膜５０２を堆
積し、その上に金属配線５０３を形成した後、ＴＥＯＳ
系材料を用いたプラズマＣＶＤ法により、ライナー酸化
膜５０４を形成する〔図５（ａ）〕。その後にＨＳＱを
スピン塗布してＨＳＱ−ＳＯＧ膜５０５を形成し、焼成
する〔図５（ｂ）〕。続いて、ＴＥＯＳを用いたプラズ
マＣＶＤ法によりシリコン酸化膜５０６を形成し〔図５
（ｃ）〕、その表面をＣＭＰにより平坦化して上層の層
間絶縁膜５０７を得る〔図５（ｄ）〕。なお、同様の製
法は、特開平７−２４０４６０号公報、特開平８−１１
１４５８号公報にも記載されている。
【０００４】
【発明が解決しようとする課題】しかしながら上述した
層間絶縁膜の構造では、ＨＳＱの焼成時に下地のＴＥＯ
Ｓ系材料を用いたシリコン酸化膜からの水分の離脱が原
因でＨＳＱ膜の誘電率が上昇してしまうという問題点が
あった。実験として、上記図５の構造と、層間絶縁膜の
全体を、高密度プラズマを用いたＣＶＤ法により堆積し
たシリコン酸化膜にて形成したものとを作成し、両者の
０．３ミクロンスペースの配線間容量を測定したとこ
ろ、前者の配線間容量が後者のそれの１１０％となって
しまう結果が得られた。すなわち、低誘電率膜である筈
のＨＳＱ膜の方がシリコン酸化膜より誘電率が高くなっ
てしまう。これはＨＳＱ焼成時に下地膜などから発生す
る水分がＨＳＱ膜に侵入し、Ｓｉ−Ｈ結合を減少させＳ
ｉ−ＯＨ結合を増加させているためと考えられる。ＨＳ
Ｑ膜の誘電率は、Ｓｉ−Ｈ結合の量が少ないほど高くＳ
ｉ−ＯＨ結合が多いほど高くなる傾向があり、ＨＳＱは
酸素を含む雰囲気で焼成するとその誘電率が高くなるこ
とが知られているが、これと同じ現象が起こっているも
のと推定される。ＨＳＱ膜に対する被覆膜の場合は下地
膜ほどは影響しないが、被覆膜に接触するＨＳＱ膜の部
分では同様にＳｉ−Ｈ成分の減少が起こりＳｉ−ＯＨ結
合の増加が生じている。
【０００５】本発明の課題は、上述の従来例での問題点
を解決することであって、その目的は、ＨＳＱなどのＳ
ｉ−Ｈ結合を含む低誘電率膜が焼成時に隣接する絶縁膜
から侵入してくる水分の影響によりＳｉ−Ｈ結合が減少
してＳｉ−ＯＨ結合が増加することを防止して、ＨＳＱ
膜などの低誘電率膜の誘電率が上昇することのないよう
にすることである。
【０００６】
【課題を解決するための手段】上記の目的を達成するた
め、本発明によれば、半導体基板上の第１の層間絶縁膜
上に配線層が形成され、その上に、Ｓｉ−Ｈ結合を有す
る低誘電率絶縁層を含む第２の層間絶縁膜が形成されて
いる半導体装置において、前記低誘電率絶縁層の下層に
直接接して形成されている絶縁層はＳｉＯＮ膜であるこ
とを特徴とする半導体装置、が提供される。
【０００７】また、本発明によれば、 （１）半導体基板上に第１の層間絶縁膜を形成する工程
と、 （２）前記第１の層間絶縁膜上に配線層を形成する工程
と、 （３）ＨＳＱ（ハイドロジェンシルセスキオキサン）ま
たはポリシラザン〔（ＳｉＨa Ｎb ）n ；ａ＝１〜３、
ｂ＝０〜１〕を用いたＳＯＧ膜とその上を被覆するＣＶ
Ｄ絶縁層とを有し、前記第１の層間絶縁膜および前記配
線層上を被覆する第２の層間絶縁膜を形成する工程と、
を具備する半導体装置の製造方法であって、前記第１の
層間絶縁膜の少なくとも最上層の部分に、ＳｉＨ 4 を反
応ガスとしてＣＶＤ法にてＳｉＯＮ膜を形成することを
特徴とする半導体装置の製造方法、が提供される。
【０００８】［作用］ 本発明においては、少なくともＨＳＱ−ＳＯＧ膜の下地
層には、ＳｉＨ4 若しくはその一部の−Ｈ基をアルキル
基に置換した有機シランなどを用いた高密度プラズマＣ
ＶＤ法などにより形成された水分含有率の低いシリコン
酸化膜が用いられている。そのため、ＨＳＱをスピン塗
布した後のホットプレートによるベーキングとその後の
焼成炉内での焼成を経ても下地層からの水分の離脱は起
こらず、ＨＳＱ−ＳＯＧ膜内に水分が侵入することはな
い。従って、ＨＳＱ膜内でのＳｉ−Ｈ結合の減少および
Ｓｉ−ＯＨ結合の増加は起こらず、低誘電率を維持した
状態のＨＳＱ膜を形成することができる。続いて、その
上を覆う絶縁膜も水分量が少ないものを用いれば、この
上部絶縁膜とＨＳＱ膜との界面周辺部での膜の劣化を防
止することができるため、ＨＳＱ膜の誘電率を一層安定
化することができる。また、ポリシラザンを用いた低誘
電率のＳＯＧ膜についても同様である。
【０００９】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。図１は、本発明の第１の実
施の形態を示す断面図である。トランジスタなどが作り
込まれたシリコン基板１０１上に第１の層間絶縁膜１０
２が形成されており、その上に金属配線１０３が形成さ
れている。その上部にはＨＳＱなどをスピン塗布して形
成した低誘電率ＳＯＧ膜１０５が形成されており、その
上をＣＶＤ絶縁層１０６が覆っている。このＣＶＤ絶縁
層１０６の表面は化学機械的研磨（ＣＭＰ）が施されて
平坦化されている。低誘電率ＳＯＧ膜１０５とその上に
形成されたＣＶＤ絶縁層１０６とにより第２の層間絶縁
膜１０７が形成されている。ここで、第１の層間絶縁膜
１０２（の少なくとも最上層の部分）の水分含有率は、
本発明に従って、低誘電率ＳＯＧ膜１０５のそれよりも
低く抑えられている。また、必要に応じてＣＶＤ絶縁層
１０６の水分含有率も、低誘電率ＳＯＧ膜１０５のそれ
よりも低く抑えられる。図示されていないが、第２の層
間絶縁膜１０７上には第２の金属配線が形成される。そ
の上に、同様にして、層間絶縁膜と金属配線とを１ない
し複数組形成することができる。
【００１０】低誘電率ＳＯＧ膜１０５が接触している第
１の層間絶縁膜の最上層の部分およびＣＶＤ絶縁層１０
６は、ＳｉＨ4 ガスを用いたプラズマＣＶＤ法により形
成されたシリコン酸化膜（ＰＳＧ、ＢＰＳＧなどを含
む）、シリコン酸化窒化膜、シリコン窒化膜、フッ素含
有シリコン酸化膜であることができ、またＳｉ−Ｈ結合
を含む有機シラン、例えばＴＭＳ（Trimethoxysilane）
やＴＥＳ（Triethoxysilane ）とＮ2 Ｏガスとを用いた
プラズマＣＶＤ法により形成されたシリコン酸化膜（Ｐ
ＳＧ、ＢＰＳＧなどを含む）であることができる。成膜
方法は、ＳｉＨ4系の場合にはＩＣＰ（誘導結合型プラ
ズマ）方式を用いた高密度プラズマＣＶＤ法がよいが、
有機シラン系材料の場合には平行平板型の２周波のプラ
ズマＣＶＤ法がよい。
【００１１】ここで、ＨＳＱ膜などの低誘電率ＳＯＧ膜
１０５の焼成後の水分含有率は０．０２ｗｔ％程度であ
るので、このＳＯＧ膜に接触する第１の層間絶縁膜やＣ
ＶＤ絶縁層の水分含有率は０．０２ｗｔ％以下であるこ
とが望ましいが上記方法により得られたＣＶＤ絶縁層は
この条件を満たしている。第１の層間絶縁膜１０２の形
成後若しくは金属配線１０３の形成後、低誘電率膜ＳＯ
Ｇ膜１０５の形成に先立って、低誘電率ＳＯＧ膜の焼成
温度（４００℃程度）と同程度若しくはそれ以上の温度
で熱処理を施して第１の層間絶縁膜の水分の含有率を下
げておくと一層よい結果を得ることができる。低誘電率
ＳＯＧ膜は、ＨＳＱをスピン塗布して得ることができる
が、これに代えて他の材料を用いて形成したＳＯＧ膜で
あってもＳｉ−Ｈ結合を含む比誘電率が３．５以下の絶
縁膜であればよい。例えば、ポリシラザンを用いたＳＯ
Ｇ膜でＳｉ−Ｈ結合を残したものなどでもよい。
【００１２】図２は、本発明の第２の実施の形態を示す
断面図である。同図において、第１の実施の形態を示す
図１の部分と同等の部分には下２桁が共通する参照番号
が付せられている。この実施の形態の第１の実施の形態
と相違する点は、第１の層間絶縁膜２０２と金属配線２
０３の表面を覆って薄いライナー絶縁層２０４が形成さ
れている点である。このライナー絶縁層２０４の水分含
有率は低誘電率ＳＯＧ膜２０５のそれより低く抑えられ
ている。このライナー絶縁層２０４は、先に説明したＣ
ＶＤ絶縁層１０６の成膜方法と同様の方法を用いて形成
することができる。ライナー絶縁層２０４の成膜後、低
誘電率膜ＳＯＧ膜２０５の形成に先立って、低誘電率Ｓ
ＯＧ膜の焼成温度（４００℃程度）と同程度若しくはそ
れ以上の温度で熱処理を施してライナー絶縁層の水分の
含有率を下げておくと一層よい結果を得ることができ
る。
【００１３】低誘電率ＳＯＧ膜２０５の下地層となるラ
イナー絶縁層２０４が水分含有率の低い膜になされたこ
とにより、本実施の形態では、第１の層間絶縁膜２０２
は必ずしも水分含有率の低い膜としなくてもよい。しか
し、ライナー絶縁層２０４が薄い膜として形成されるた
め、より確実に低誘電率ＳＯＧ膜２０５の誘電率の上昇
を抑えるには、第１の層間絶縁膜２０２の少なくとも最
上層の部分は低水分含有率の膜とすることが好ましい。
このライナー絶縁層２０４を挿入したことにより配線間
容量は増大するが、配線間のリークを減少させ、また低
誘電率ＳＯＧ膜の金属配線への密着性の不足を改善する
ことができる。
【００１４】
【実施例】次に本発明の実施例について図面を参照して
詳細に説明する。 ［第１の参考例］ 図３は、本発明の第１の参考例を説明するための工程順
の断面図である。トランジスタなどの素子が形成された
シリコン基板３０１上に、第１の層間絶縁膜となるシリ
コン酸化膜３０２を約７０００Åの膜厚に形成した。こ
こで、このシリコン酸化膜は、ＳｉＨ4 、Ｏ2 、Ａｒの
ガスを使用し、平行平板型プラズマＣＶＤ装置により成
膜を行った。次に、ＴｉＮ／Ａｌ−Ｃｕ／ＴｉＮ／Ｔｉ
の積層導電膜を堆積しこれをパターニングして金属配線
３０３を形成した〔図３（ａ）〕。
【００１５】その上にＭＩＢＫ（メチルイソブチルケト
ン）の溶媒で溶解されたＨＳＱをスピン塗布し、ホット
プレートで約１５０、２００、３５０℃でそれぞれ１分
ずつベークを行った。次いで、縦形拡散炉内に搬入し４
００℃の窒素雰囲気で１時間程度の焼成を行って膜厚約
４０００ÅのＨＳＱ−ＳＯＧ膜３０５を形成した〔図３
（ｂ）〕。ここで、下地のシリコン酸化膜３０２は、Ｈ
ＳＱ膜３０５よりも水分含有率が低くなる成膜条件（Ｓ
ｉＨ4 ガスを用いた平行平板型装置によるプラズマＣＶ
Ｄ法）にて成膜されており、その膜中に含まれる水分量
が少ない。このシリコン酸化膜３０２をＴＤＳ（昇温脱
ガス分析）にて水分含有率を測定し焼成後のＨＳＱ膜の
それと比較したところＨＳＱの約８５％程度の水分含有
率であることが分かった。そのため、ＨＳＱの焼成時に
下地のシリコン酸化膜から水分が侵入することがなく、
乾燥した雰囲気中にて焼成を行うことが可能になり、Ｈ
ＳＱ−ＳＯＧ膜３０５をその誘電率を上昇させることな
く形成することが可能になる。
【００１６】次に、その上に、先のシリコン酸化膜３０
２の場合と同様に、ＳｉＨ4 ガスを使用し、平行平板型
プラズマＣＶＤ装置により水分含有率の低いシリコン酸
化膜３０６を約１４０００Åの膜厚に形成した〔図３
（ｃ）〕。その後ＣＭＰを約７０００Å実施し金属配線
３０３上に約７０００Å残るように平坦化を行い第２の
層間絶縁膜（３０５、３０６）を作成した〔図３
（ｄ）〕。
【００１７】上記のように金属配線および層間絶縁膜を
形成し、０．３ミクロンスペースの配線間容量を測定し
た。比較のため、第２の層間絶縁膜全体を高密度プラズ
マＣＶＤ法にて堆積したシリコン酸化膜により形成した
ものを作成した。本参考例のものは、比較例に対し約２
５％の配線間容量の低減を示した。
【００１８】［第１の実施例］ 図４は、本発明の第１の実施例を説明するための工程順
の断面図である。第１の参考例の場合と同様に、トラン
ジスタなどの作り込まれたシリコン基板４０１上に、Ｓ
ｉＨ4 ガスを用いたＩＣＰの高密度プラズマＣＶＤ法に
より第１の層間絶縁膜となるシリコン酸化膜４０２を約
７０００Åの膜厚に堆積した。その上にＴｉＮ／Ａｌ−
Ｃｕ／ＴｉＮ／Ｔｉからなる積層導電膜を堆積しこれを
パターニングして金属配線４０３を形成し、さらにその
上に、ＳｉＨ4 、ＮＨ3 、Ｎ2 Ｏガスを用い平行平板型
プラズマＣＶＤ装置により膜厚約１０００ÅのＳｉＯＮ
膜４０４を形成した〔図４（ａ）〕。続いて、ＨＳＱを
スピン塗布しホットプレートで１５０、２００、３５０
℃でそれぞれ１分ずつベークを行った後、縦型拡散炉内
にて４００℃の窒素雰囲気で１時間の熱処理を行ってＨ
ＳＱ−ＳＯＧ膜４０５を形成した〔図４（ｂ）〕。
【００１９】その後、第１の参考例と同様に、ＳｉＨ4
ガスを用いたＣＶＤ法により、シリコン酸化膜４０６を
約１４０００Åの膜厚に形成し〔図４（ｃ）〕、ＣＭＰ
により平坦化して膜厚約７０００Åとして第２の層間絶
縁膜（４０４、４０５、４０６）を得た〔図４
（ｄ）〕。この実施例では、ＨＳＱ−ＳＯＧ膜の下面に
ＳｉＨ4 ガスを用いたＳｉＯＮ膜が、上面にＳｉＨ4 ガ
スをを用いたシリコン酸化膜が形成され、共に低水分含
有率の膜であることにより焼成時にＨＳＱ膜に水分が侵
入しないため、その誘電率が上昇することはない。本実
施例での配線間容量を測定したところ先の比較例に対し
１８％の容量低減を実現できた。
【００２０】［第２の参考例］ 次に、本発明の第２の参考例について説明する。本参考
例の工程は第１の実施例とほぼ同様である。本参考例の
第１の実施例と相違する点は、ＨＳＱ−ＳＯＧ膜下に形
成されるライナー絶縁層が、ＳｉＯＮ膜に代えＳｉ−Ｈ
結合をもつ有機シランを用いて成膜したシリコン酸化膜
となされた点である。すなわち、本参考例では、ＴＭＳ
とＮ2 Ｏガスを使用した２周波の平行平板型プラズマＣ
ＶＤ装置によりライナー酸化膜を形成した。本参考例に
より、第１の実施例と同様の低誘電率膜構造が実現でき
た。
【００２１】
【発明の効果】以上説明したように、本発明は、ＨＳＱ
−ＳＯＧ膜などの低誘電率膜を形成するに際し、その下
地層に水分含有率の低い絶縁層を配置したものであるの
で、ＨＳＱなどの焼成時にこれに水分が侵入することを
防止することができる。したがって、本発明によれば、
低誘電率膜のＳｉ−Ｈ結合がＳｉ−ＯＨ結合に変換され
るのを抑制することができ、低誘電率膜の誘電率の上昇
を抑えることができる。また、低誘電率膜の上層にも水
分含有率の低い絶縁層を形成することにより、低誘電率
膜の誘電率を一層安定化させることができる。また、金
属配線表面を水分含有率の低いライナー絶縁層にて被覆
した実施例によれば、上記の効果に加え、低誘電率膜の
金属配線に対する密着性を改善することができ、低誘電
率膜の剥離を抑制することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態を説明するための断
面図。
【図２】本発明の第２の実施の形態を説明するための断
面図。
【図３】本発明の第１の参考例を説明するための工程順
の断面図。
【図４】本発明の第１の実施例を説明するための工程順
の断面図。
【図５】従来例を説明するための工程順の断面図。
【符号の説明】
１０１、２０１、３０１、４０１、５０１ シリコン基
板 １０２、２０２ 第１の層間絶縁膜 ３０２、４０２、５０２ シリコン酸化膜 １０３、２０３、３０３、４０３、５０３ 金属配線 ２０４ ライナー絶縁層 ４０４ ＳｉＯＮ膜 ５０４ ライナー酸化膜 １０５、２０５ 低誘電率ＳＯＧ膜 ３０５、４０５、５０５ ＨＳＱ−ＳＯＧ膜 １０６、２０６ ＣＶＤ絶縁層 ３０６、４０６、５０６ シリコン酸化膜 １０７、２０７ 第２の層間絶縁膜 ５０７ 層間絶縁膜
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平９−283515（ＪＰ，Ａ) 特開 平９−232308（ＪＰ，Ａ) 特開 平７−235535（ＪＰ，Ａ) 特開 平８−255791（ＪＰ，Ａ) 特開 平８−213461（ＪＰ，Ａ) 特開 平６−216118（ＪＰ，Ａ) 特開 平７−263547（ＪＰ，Ａ) 特開 平11−102964（ＪＰ，Ａ) 特開 平10−247686（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/768 H01L 21/31 H01L 21/316

Claims (12)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体基板上の第１の層間絶縁膜上に配
    線層が形成され、その上に、Ｓｉ−Ｈ結合を有する低誘
    電率絶縁層を含む第２の層間絶縁膜が形成されている半
    導体装置において、前記低誘電率絶縁層の下層に直接接
    して形成されている絶縁層はＳｉＯＮ膜であることを特
    徴とする半導体装置。
  2. 【請求項２】 前記第２の層間絶縁膜は、低誘電率絶縁
    層とその上を被覆するＣＶＤ絶縁層の２層膜、若しく
    は、前記第１の層間絶縁膜および前記配線層の表面を被
    覆するＳｉＯＮ膜であるライナー絶縁層と、低誘電率絶
    縁層と、その上を被覆するＣＶＤ絶縁層の３層膜によっ
    て構成され、前記ＣＶＤ絶縁層の水分含有率が前記低誘
    電率絶縁層のそれより低いことを特徴とする請求項１記
    載の半導体装置。
  3. 【請求項３】 前記第２の層間絶縁膜は、前記第１の層
    間絶縁膜および前記配線層の表面を被覆するＳｉＯＮ膜
    であるライナー絶縁層と、低誘電率絶縁層と、その上を
    被覆するＣＶＤ絶縁層の３層膜によって構成され、前記
    第１の層間絶縁膜の最上層の部分の絶縁層の水分含有率
    が前記低誘電率絶縁層のそれより低いことを特徴とする
    請求項１記載の半導体装置。
  4. 【請求項４】 前記ＣＶＤ絶縁層の水分含有率は０．０
    ２ｗｔ％以下であることを特徴とする請求項２に記載の
    半導体装置。
  5. 【請求項５】 （１）半導体基板上に第１の層間絶縁膜
    を形成する工程と、 （２）前記第１の層間絶縁膜上に配線層を形成する工程
    と、 （３）ＨＳＱ（ハイドロジェンシルセスキオキサン）ま
    たはポリシラザンを用いたＳＯＧ膜とその上を被覆する
    ＣＶＤ絶縁層とを有し、前記第１の層間絶縁膜および前
    記配線層上を被覆する第２の層間絶縁膜を形成する工程
    と、 を具備する半導体装置の製造方法において、前記第１の
    層間絶縁膜の少なくとも最上層の部分に、ＳｉＨ 4 を反
    応ガスとしてＣＶＤ法にてＳｉＯＮ膜を形成することを
    特徴とする半導体装置の製造方法。
  6. 【請求項６】 （１）半導体基板上に第１の層間絶縁膜
    を形成する工程と、 （２）前記第１の層間絶縁膜上に配線層を形成する工程
    と、 （３）前記第１の層間絶縁膜および前記配線層上を被覆
    するライナー絶縁層と、その上を被覆するＨＳＱ（ハイ
    ドロジェンシルセスキオキサン）またはポリシラザンを
    用いたＳＯＧ膜と、その上を被覆するＣＶＤ絶縁層とを
    有する第２の層間絶縁膜を形成する工程と、 を具備する半導体装置の製造方法において、前記ライナ
    ー絶縁層として、ＳｉＨ 4 を反応ガスとしてＣＶＤ法に
    てＳｉＯＮ膜を形成することを特徴とする半導体装置の
    製造方法。
  7. 【請求項７】 前記第１の層間絶縁膜の少なくとも最上
    層の部分はＳｉＨ4またはＳｉ−Ｈ結合をもつ有機シラ
    ンを反応ガスとして用いるＣＶＤ法にて形成されること
    を特徴とする請求項６記載の半導体装置の製造方法。
  8. 【請求項８】 前記ＣＶＤ絶縁層がＳｉＨ4 またはＳｉ
    −Ｈ結合をもつ有機シランを反応ガスとして用いるＣＶ
    Ｄ法にて形成されることを特徴とする請求項５または６
    記載の半導体装置の製造方法。
  9. 【請求項９】 ＳｉＨ4 またはＳｉ−Ｈ結合をもつ有機
    シランを反応ガスとして用いてＣＶＤ法にて成膜される
    前記絶縁層がＳｉＯ2 （Ｐ、Ｂを含有するものを含
    む）、Ｓｉ3 Ｎ4 、ＳｉＯＮ、ＳｉＯＦの中から選択さ
    れた材料により形成されることを特徴とする請求項７ま
    たは８記載の半導体装置の製造方法。
  10. 【請求項１０】 前記ＳｉＨ 4 を反応ガスとしてＳｉＯ
    Ｎ膜を形成するＣＶＤ法、または、前記ＳｉＨ 4 または
    Ｓｉ−Ｈ結合をもつ有機シランを反応ガスとして用いる
    ＣＶＤ法は、平行平板プラズマＣＶＤ法またはＩＣＰ型
    のプラズマＣＶＤ法であることを特徴とする請求項５、
    ６、７または８記載の半導体装置の製造方法。
  11. 【請求項１１】 前記ＣＶＤ絶縁層は、堆積後その表面
    がＣＭＰ法により平坦化されることを特徴とする請求項
    ５または６記載の半導体装置の製造方法。
  12. 【請求項１２】 前記第１の層間絶縁膜の形成後、また
    は、前記ライナー絶縁層の形成後、前記ＳＯＧ膜の形成
    に先立ってＳＯＧ膜の焼成温度と同程度若しくはそれ以
    上の温度での熱処理が加えられることを特徴とする請求
    項５または６記載の半導体装置の製造方法。
JP00714798A 1998-01-19 1998-01-19 半導体装置およびその製造方法 Expired - Lifetime JP3211950B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP00714798A JP3211950B2 (ja) 1998-01-19 1998-01-19 半導体装置およびその製造方法
KR1019990000629A KR100354649B1 (ko) 1998-01-19 1999-01-12 저유전율 층간절연막을 갖는 반도체장치 및 그 제조방법
US09/229,213 US6187662B1 (en) 1998-01-19 1999-01-13 Semiconductor device with low permittivity interlayer insulating film and method of manufacturing the same
CNB991001915A CN1139977C (zh) 1998-01-19 1999-01-18 具有低介电常数绝缘膜的半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP00714798A JP3211950B2 (ja) 1998-01-19 1998-01-19 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH11204642A JPH11204642A (ja) 1999-07-30
JP3211950B2 true JP3211950B2 (ja) 2001-09-25

Family

ID=11657966

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00714798A Expired - Lifetime JP3211950B2 (ja) 1998-01-19 1998-01-19 半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US6187662B1 (ja)
JP (1) JP3211950B2 (ja)
KR (1) KR100354649B1 (ja)
CN (1) CN1139977C (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3125781B2 (ja) * 1999-03-03 2001-01-22 ヤマハ株式会社 半導体装置の製法
JP3769426B2 (ja) 1999-09-22 2006-04-26 東京エレクトロン株式会社 絶縁膜形成装置
US6391795B1 (en) * 1999-10-22 2002-05-21 Lsi Logic Corporation Low k dielectric composite layer for intergrated circuit structure which provides void-free low k dielectric material between metal lines while mitigating via poisoning
KR20010063022A (ko) * 1999-12-21 2001-07-09 윤종용 저유전율막을 절연막으로 사용한 반도체 소자의 컨택 홀형성 방법
KR20010064084A (ko) * 1999-12-24 2001-07-09 박종섭 폴리머계 저유전율 층간절연막의 새로운 화학적·기계적평탄화 방법
KR100362834B1 (ko) 2000-05-02 2002-11-29 삼성전자 주식회사 반도체 장치의 산화막 형성 방법 및 이에 의하여 제조된 반도체 장치
US7053005B2 (en) * 2000-05-02 2006-05-30 Samsung Electronics Co., Ltd. Method of forming a silicon oxide layer in a semiconductor manufacturing process
KR20020002732A (ko) * 2000-06-30 2002-01-10 박종섭 반도체 소자의 절연막 형성 방법
JP4117101B2 (ja) * 2000-08-30 2008-07-16 株式会社ルネサステクノロジ 半導体装置とその製造方法
US6479405B2 (en) * 2000-10-12 2002-11-12 Samsung Electronics Co., Ltd. Method of forming silicon oxide layer in semiconductor manufacturing process using spin-on glass composition and isolation method using the same method
US6537908B2 (en) * 2001-02-28 2003-03-25 International Business Machines Corporation Method for dual-damascence patterning of low-k interconnects using spin-on distributed hardmask
KR100734082B1 (ko) * 2001-06-28 2007-07-02 주식회사 하이닉스반도체 반도체 소자의 제조 방법
JP2003142579A (ja) * 2001-11-07 2003-05-16 Hitachi Ltd 半導体装置の製造方法および半導体装置
US7122487B2 (en) * 2002-11-14 2006-10-17 Sharp Laboratories Of America, Inc. Method for forming an oxide with improved oxygen bonding
EP1679184A4 (en) * 2003-10-31 2009-02-18 Jsr Corp LAMINATE AND METHOD FOR THE PRODUCTION THEREOF, INSULATING FILM, SEMICONDUCTOR DEVICE AND COMPOSITION FOR PRODUCING THE FILM
US7037840B2 (en) * 2004-01-26 2006-05-02 Micron Technology, Inc. Methods of forming planarized surfaces over semiconductor substrates
DE102005002675B4 (de) * 2005-01-20 2007-02-22 Infineon Technologies Ag Verfahren zum Herstellen einer ebenen Spin-on-Schicht auf einer Halbleiterstruktur
KR100763675B1 (ko) 2006-05-24 2007-10-04 동부일렉트로닉스 주식회사 반도체 소자의 층간 절연막 평탄화 방법
WO2008120348A1 (ja) * 2007-03-29 2008-10-09 Fujitsu Microelectronics Limited 半導体装置の製造方法
KR100866449B1 (ko) * 2007-05-16 2008-10-31 주식회사 동부하이텍 반도체 장치 형성 방법
KR100875656B1 (ko) * 2007-08-14 2008-12-26 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
KR101162480B1 (ko) 2008-12-16 2012-07-03 에스케이하이닉스 주식회사 절연막 형성방법 및 이를 이용한 반도체 장치 제조방법
JP4886021B2 (ja) * 2008-12-16 2012-02-29 エルピーダメモリ株式会社 半導体装置及びその製造方法
JP5602414B2 (ja) * 2009-11-05 2014-10-08 ピーエスフォー ルクスコ エスエイアールエル 半導体装置の製造方法および半導体装置
US9716035B2 (en) * 2014-06-20 2017-07-25 Taiwan Semiconductor Manufacturing Company, Ltd. Combination interconnect structure and methods of forming same
CN112652571B (zh) * 2019-10-11 2024-12-06 长鑫存储技术有限公司 半导体结构及其形成方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3172307B2 (ja) 1993-01-18 2001-06-04 富士通株式会社 半導体装置の製造方法
JP3214186B2 (ja) * 1993-10-07 2001-10-02 三菱電機株式会社 半導体装置の製造方法
JP3336770B2 (ja) 1993-12-27 2002-10-21 ソニー株式会社 絶縁膜の形成方法
JP2751820B2 (ja) 1994-02-28 1998-05-18 日本電気株式会社 半導体装置の製造方法
JPH07263547A (ja) 1994-03-18 1995-10-13 Fujitsu Ltd 半導体装置の製造方法
US5504041A (en) * 1994-08-01 1996-04-02 Texas Instruments Incorporated Conductive exotic-nitride barrier layer for high-dielectric-constant materials
JP3363614B2 (ja) 1994-10-12 2003-01-08 三菱電機株式会社 半導体装置の製造方法
US5530293A (en) 1994-11-28 1996-06-25 International Business Machines Corporation Carbon-free hydrogen silsesquioxane with dielectric constant less than 3.2 annealed in hydrogen for integrated circuits
JP2822910B2 (ja) 1995-03-17 1998-11-11 日本電気株式会社 半導体装置の層間絶縁膜の形成方法
JPH0928315A (ja) 1995-07-25 1997-02-04 Sanei Gen F F I Inc 加熱殺菌臭のマスキング方法
JP3641866B2 (ja) 1996-02-22 2005-04-27 ソニー株式会社 半導体装置の製造方法
TW408192B (en) * 1996-10-02 2000-10-11 Winbond Electronics Corp Method for forming a film over a spin-on-glass layer by means of plasma-enhanced chemical-vapor deposition
JPH10247686A (ja) 1996-12-30 1998-09-14 Yamaha Corp 多層配線形成法
JP3869537B2 (ja) 1997-09-29 2007-01-17 富士通株式会社 半導体装置の製造方法及び多層配線の作製方法

Also Published As

Publication number Publication date
KR100354649B1 (ko) 2002-09-30
JPH11204642A (ja) 1999-07-30
CN1224239A (zh) 1999-07-28
US6187662B1 (en) 2001-02-13
CN1139977C (zh) 2004-02-25
KR19990067866A (ko) 1999-08-25

Similar Documents

Publication Publication Date Title
JP3211950B2 (ja) 半導体装置およびその製造方法
US4885262A (en) Chemical modification of spin-on glass for improved performance in IC fabrication
KR100206630B1 (ko) 반도체장치의 제조방법
US5665643A (en) Manufacture of planarized insulating layer
EP1109221B1 (fr) Structure d'interconnexions de type damascène et son procédé de réalisation
JPH1140671A (ja) 半導体装置を形成するためのプロセス
CN100477155C (zh) 制造具有多层布线的半导体器件的方法
JPH07240460A (ja) 半導体装置の製造方法
CN1198014A (zh) 半导体器件及其制造方法
JPH1074755A (ja) マイクロエレクトロニク構造および形成方法
JPH11260815A (ja) 半導体装置の製造方法
US20030228750A1 (en) Method for improving adhesion of a low k dielectric to a barrier layer
JPH10242139A (ja) 半導体装置の製造方法
CN1103492C (zh) 形成平坦内金属介电层的方法
US5821162A (en) Method of forming multi-layer wiring utilizing SOG
JP3159253B2 (ja) 半導体装置の製造方法
US6037251A (en) Process for intermetal SOG/SOP dielectric planarization
JP3209072B2 (ja) 絶縁膜の形成方法
JPH10313003A (ja) 酸化シリコン系誘電体膜の形成方法
JP2002134610A (ja) 半導体装置の製造方法
KR0149468B1 (ko) 반도체 장치의 제조방법
JP2001035843A (ja) 層間絶縁膜の形成方法
JPH05243212A (ja) 半導体装置の製造方法
JPH08264523A (ja) Ｓｏｇ材料およびこれを用いた半導体装置の製造方法
KR100367499B1 (ko) 반도체소자의제조방법

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070719

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080719

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090719

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100719

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100719

Year of fee payment: 9

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100719

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110719

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110719

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120719

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120719

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130719

Year of fee payment: 12

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term