JP3125781B2 - 半導体装置の製法 - Google Patents

半導体装置の製法

Info

Publication number
JP3125781B2
JP3125781B2 JP11055341A JP5534199A JP3125781B2 JP 3125781 B2 JP3125781 B2 JP 3125781B2 JP 11055341 A JP11055341 A JP 11055341A JP 5534199 A JP5534199 A JP 5534199A JP 3125781 B2 JP3125781 B2 JP 3125781B2
Authority
JP
Japan
Prior art keywords
film
hydrogen
forming
insulating film
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP11055341A
Other languages
English (en)
Other versions
JP2000252277A (ja
Inventor
隆久 山葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP11055341A priority Critical patent/JP3125781B2/ja
Priority to US09/518,709 priority patent/US6888183B1/en
Publication of JP2000252277A publication Critical patent/JP2000252277A/ja
Application granted granted Critical
Publication of JP3125781B2 publication Critical patent/JP3125781B2/ja
Priority to US09/978,598 priority patent/US6541373B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02134—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material comprising hydrogen silsesquioxane, e.g. HSQ
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H01L21/3124—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds layers comprising hydrogen silsesquioxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、ＭＯＳ型トラン
ジスタ（絶縁ゲート型電界効果トランジスタ）を備えた
半導体装置の製法に関し、特に水素含有膜を含む層間絶
縁膜の上に配線層を介して表面保護膜（パッシベーショ
ン膜）としての窒化シリコン膜を形成した後界面準位低
減のための熱処理を行なうことによりＭＯＳ型トランジ
スタのしきい値電圧のばらつきを簡単に低減可能とした
ものである。
【０００２】
【従来の技術】従来、表面保護膜を有する半導体装置と
しては、図１３に示すように層間絶縁膜１の上に隣り合
う配線層２Ａ，２Ｂを介して表面保護膜としての窒化シ
リコン膜３を形成したものが知られている（例えば、特
開昭６３−２４４６２８号公報参照）。
【０００３】一方、ＭＯＳ型トランジスタを製造する際
にチャンネル部にプロセスダメージとして発生した界面
準位を低減してしきい値電圧のばらつきを低減する方法
としては、配線等の形成後に水素含有窒素ガス雰囲気中
で熱処理を行なう水素アニール処理が知られている（例
えば、信学技報 Ｖｏｌ．９７，Ｎｏ．５０８，ＳＤＭ
９７−１８１（１９９８年１月２３日），ｐｐ．２５〜
３２参照）。
【０００４】また、この種の水素アニール処理として
は、図１４の状態で水素含有窒素ガス雰囲気中で熱処理
を行なうものが知られている（例えば、特開平８−４５
９２６号公報参照）。図１４は、ＭＯＳ型ＩＣのトラン
ジスタ部を示すもので、シリコン等の半導体基板５の表
面には、選択酸化法によりフィールド絶縁膜６を形成す
る。絶縁膜６の素子孔内の基板表面には、公知の方法に
よりＭＯＳ型トランジスタＴｒを形成する。
【０００５】トランジスタＴｒを形成する際には、基板
表面を酸化するなどしてゲート絶縁膜Ａを形成する。ゲ
ート絶縁膜Ａの上にポリシリコン層、シリサイド層及び
水素含有ＳｉｘＮｙ（又はＳｉｘＯｙＮｚ）膜を順次に
堆積した後その堆積層を周知のホトリソグラフィ及び選
択的ドライエッチング処理によりパターニングしてゲー
ト電極層Ｂを形成する。ホトリソグラフィ処理におい
て、ＳｉｘＮｙ（又はＳｉｘＯｙＮｚ）膜は、反射防止
膜として作用する。エッチング処理の後、ＳｉｘＮｙ
（又はＳｉｘＯｙＮｚ）膜は、ゲート電極層Ｂの上に層
Ｂと同じパターンを有する膜Ｃとして残される。ゲート
絶縁膜Ａ、ゲート電極層Ｂ及びＳｉｘＮｙ（又はＳｉｘ
ＯｙＮｚ）膜Ｃの積層と、絶縁膜６とをマスクとする選
択的不純物導入処理により比較的低不純物濃度のソース
領域Ｐ１及びドレイン領域Ｐ２を形成する。ゲート絶縁
膜Ａ、ゲート電極層Ｂ及びＳｉｘＮｙ（又はＳｉｘＯｙ
Ｎｚ）膜Ｃの積層の両側部には、それぞれシリコンオキ
サイド等からなるサイドスペーサＥ１，Ｅ２を形成す
る。ゲート絶縁膜Ａ、ゲート電極層Ｂ及びＳｉｘＮｙ
（又はＳｉｘＯｙＮｚ）膜Ｃの積層と、サイドスペーサ
Ｅ１，Ｅ２と、絶縁膜６とをマスクとする選択的不純物
導入処理により比較的高不純物濃度のソース領域Ｑ１及
びドレイン領域Ｑ２を形成する。
【０００６】トランジスタＴｒ及び絶縁膜６を覆って窒
化シリコンからなるバリア膜７を形成した後、膜７の上
にＢＰＳＧ（ボロン・リン・ケイ酸ガラス）等の層間膜
８を形成する。バリア膜７及び層間膜８の積層には、ソ
ース領域Ｑ１及びドレイン領域Ｑ２にそれぞれ対応して
接続孔８ｓ及び８ｄを形成する。このような状態におい
て水素含有窒素ガス雰囲気中で熱処理を行なうと、Ｓｉ
ｘＮｙ（又はＳｉｘＯｙＮｚ）膜Ｃ中の水素がトランジ
スタＴｒのチャンネル部に供給されると共に熱処理雰囲
気中の水素が接続孔８ｓ，８ｄを介してトランジスタＴ
ｒのチャンネル部に供給されるので、チャンネル部の界
面準位が低減される。ことのき、バリア膜７は、Ｓｉｘ
Ｎｙ（又はＳｉｘＯｙＮｚ）膜Ｃ中の水素が層間膜８側
へ拡散するのを阻止するように作用する。
【０００７】
【発明が解決しようとする課題】図１３に示される表面
保護構造によると、窒化シリコン膜３の比誘電率が約７
と大きいため、配線層２Ａ，２Ｂの間の静電容量（配線
間容量）が大きく、動作の高速化や動作マージンの拡大
の妨げになるという問題点がある。
【０００８】配線間容量を低減するためには、図１３に
破線３ａで示すように窒化シリコン膜３を配線層２Ａ，
２Ｂ間に溝が生ずる程度に薄く形成することが考えられ
る。このようにすると、溝が比誘電率１の空気で満たさ
れるため、配線間容量を低減することができる。
【０００９】しかし、このようにした場合、界面準位を
低減するための水素アニール処理を行なうと、次のよう
な問題点がある。すなわち、窒化シリコン膜３の形成前
に水素アニール処理を行なうと、Ａｌ又はＡｌ合金等か
らなる配線層２Ａ，２Ｂから横方向にヒロック（ラテラ
ルヒロック）が発生し、配線層２Ａ，２Ｂ間の短絡を招
くことがある。また、窒化シリコン膜の形成後に水素ア
ニール処理を行なうと、水素が窒化シリコン膜３を透過
しないため、透過水素に基づく界面準位低減効果が得ら
れない。
【００１０】窒化シリコン膜３をプラズマＣＶＤ（化学
気相堆積）法により形成する場合は、原料ガスとしてシ
ラン、アンモニア等を用いるため、窒化シリコン膜３
は、完全なＳｉ３Ｎ４の組成ならず、未反応水素（Ｎ−
Ｈ，Ｓｉ−Ｈ等）を含む。水素アニール処理では、未反
応水素が脱離して界面準位の低減に寄与するが、十分で
なく、特に窒化シリコン膜３を上記したように薄く形成
したときは極めて不十分となる。また、配線層２Ａ，２
Ｂの最下層にバリアメタル層としてＴｉ層を形成したと
きは、Ｔｉ層が水素を吸蔵するため、界面準位低減効果
は一層低下する（先に引用した「信学技報」参照）。
【００１１】一方、図１４に関して前述したような水素
アニール処理によると、トランジスタＴｒのチャンネル
部には、ＳｉｘＮｙ（又はＳｉｘＯｙＮｚ）膜Ｃから水
素を供給すると共に熱処理雰囲気中から接続孔８ｓ，８
ｄを介して水素を供給するので、２つの水素供給源を設
ける必要があり、処理が複雑化する。
【００１２】また、いわゆるサリサイドプロセスにより
ソース領域Ｑ１、ゲート電極層Ｂ及びドレイン領域Ｑ２
の上にそれぞれシリサイド層を形成しようとすると、シ
リサイド化処理の前にＳｉｘＮｙ（又はＳｉｘＯｙＮ
ｚ）膜Ｃを除去する必要があり、水素アニール処理の際
に膜Ｃを水素供給源として活用できない。 換言すれ
ば、膜Ｃを水素供給源として用いる限り、サリサイドプ
ロセスを採用できない。
【００１３】この発明の目的は、ＭＯＳ型トランジスタ
のしきい値電圧のばらつきを簡単に低減することができ
る新規な半導体装置の製法を提供することにある。
【００１４】
【課題を解決するための手段】この発明に係る第１の半
導体装置の製法は、半導体基板の一主表面にＭＯＳ型ト
ランジスタを形成する工程であって、前記ＭＯＳ型トラ
ンジスタを形成する際には、前記ＭＯＳ型トランジスタ
のソース領域、ゲート電極層及びドレイン領域にそれぞ
れシリサイド形成金属を接触させてシリサイド化した後
未反応のシリサイド形成金属を除去することにより該ソ
ース領域、該ゲート電極層及び該ドレイン領域の上にそ
れぞれシリサイド層を形成するものと、水素シルセスキ
オキサン樹脂膜をセラミック化した酸化シリコン膜を水
素含有膜として含む層間絶縁膜を前記ＭＯＳ型トランジ
スタを覆って前記半導体基板の一主表面に形成する工程
と、前記層間絶縁膜の上に配線層を形成する工程と、表
面保護膜としての窒化シリコン膜を前記ＭＯＳ型トラン
ジスタ及び前記配線層を覆って前記層間絶縁膜の上に形
成する工程と、前記窒化シリコン膜で前記ＭＯＳ型トラ
ンジスタ及び前記配線層を覆った状態において前記水素
含有膜から脱離した水素が前記ＭＯＳ型トランジスタの
チャンネル部へ拡散するように熱処理を行なうことによ
り前記ＭＯＳ型トランジスタのチャンネル部の界面準位
を低減させる工程とを含むものである。
【００１５】この発明に係る第１の半導体装置の製法に
よれば、熱処理工程では、層間絶縁膜に含まれる水素含
有膜から脱離した水素がＭＯＳ型トランジスタのチャン
ネル部に拡散し、該チャンネル部の界面準位を低減す
る。この場合、水素含有膜を含む層間絶縁膜は、ゲート
電極層の上方に限らず、ＭＯＳ型トランジスタを覆うよ
うに形成され、しかも窒化シリコン膜は、水素含有膜中
の水素が外方へ拡散するのを阻止するので、チャンネル
部の界面準位を十分に低減可能である。また、窒化シリ
コン膜は、外方からの水素を透過しないので、熱処理雰
囲気としては、水素を含まない窒素ガス雰囲気を用いる
ことができる。従って、ＭＯＳ型トランジスタのしきい
値電圧のばらつきを簡単に低減することができる。その
上、酸化シリコン膜の水素含有量をセラミック化処理の
際の熱処理条件に応じて制御可能となるので、製造歩留
りが向上する。さらに、ＭＯＳ型トランジスタを形成す
る工程では、ＭＯＳ型トランジスタのソース領域、ゲー
ト電極層及びドレイン領域にそれぞれシリサイド形成金
属を接触させてシリサイド化した後未反応のシリサイド
形成金属を除去することにより該ソース領域、該ゲート
電極層及び該ドレイン領域の上にそれぞれシリサイド層
を形成する。この発明では、水素含有膜を、ゲート電極
層の上に設けるのではなく、第２の層間絶縁膜に含ませ
るようにしたので、サリサイドプロセスによりシリサイ
ド層を形成することができる。
【００１６】この発明に係る第２の半導体装置の製法
は、 半導体基板の一主表面にＭＯＳ型トランジスタを形
成する工程と、 水素シルセスキオキサン樹脂膜をセラミ
ック化した酸化シリコン膜を水素含有膜として含む層間
絶縁膜を前記ＭＯＳ型トランジスタを覆って前記半導体
基板の一主表面に形成する工程と、 前記層間絶縁膜の上
に隣り合う複数の配線層を形成する工程と、 表面保護膜
としての窒化シリコン膜を前記ＭＯＳ型トランジスタ及
び前記複数の配線層を覆って前記層間絶縁膜の上に形成
する工程であって、前記複数の配線層の間に溝が生ずる
程度に薄く前記窒化シリコン膜を形成するものと、 前記
窒化シリコン膜で前記ＭＯＳ型トランジスタ及び前記複
数の配線層を覆った状態において前記水素含有膜から脱
離した水素が前記ＭＯＳ型トランジスタのチャンネル部
へ拡散するように熱処理を行なうことにより前記ＭＯＳ
型トランジスタのチャンネル部の界面準位を低減させる
工程とを含むものである。
【００１７】この発明に係る第２の半導体装置の製法に
よれば、この発明に係る第１の半導体装置の製法と同様
にしてＭＯＳ型トランジスタのしきい値電圧のばらつき
を簡単に低減することができると共に製造歩留りの向上
を図ることができる。その上、隣り合う複数の配線層を
形成すると共に、複数の配線層の間に溝が生ずる程度に
薄く窒化シリコン膜を形成するので、溝が比誘電率１の
空気で満たされるようになり、配線層間の静電容量を低
減することができる。また、複数の配線層を覆って窒化
シリコン膜を形成した後界面準位を低減するための熱処
理と行なうので、複数の配線層をＡｌ又はＡｌ合金で構
成しても、ラテラルヒロックが生じず、配線層短絡を招
くおそれがない。
【００１８】
【００１９】この発明の製法においては、水素含有膜に
ついて熱処理温度と水素脱離量との関係を表わす昇温脱
離特性を予め求め、該昇温脱離特性に基づいて決定した
温度で界面準位低減のための熱処理を行なってもよい。
このようにすると、界面準位を確実に低減することがで
き、製造歩留りが向上する。
【００２０】
【発明の実施の形態】図１〜１１は、この発明の一実施
形態に係るＭＯＳ型ＩＣの製法を示すものである。
【００２１】図１の工程では、例えばシリコンからなる
半導体基板１０の表面に選択酸化法により素子孔１２ａ
を有するフィールド絶縁膜（シリコンオキサイド膜）１
２を形成する。絶縁膜１２の厚さは、一例として４００
ｎｍにすることができる。素子孔１２ａ内の基板表面に
は、ＭＯＳ型トランジスタＴＲを形成する。
【００２２】トランジスタＴＲを形成する際には、基板
表面を選択酸化するなどしてゲート絶縁膜Ｆｇを形成す
る。ゲート絶縁膜Ｆｇの上にポリシリコン層を堆積した
後その堆積層をホトリソグラフィ及び選択的ドライエッ
チング処理によりパターニングしてゲート電極層Ｐｇを
形成する。ゲート絶縁膜Ｆｇ及びゲート電極層Ｐｇの積
層と、絶縁膜１２とをマスクとする選択的不純物導入処
理（例えばイオン注入処理）により比較的低不純物濃度
のソース領域Ｓ１及びドレイン領域Ｄ１を形成する。ゲ
ート絶縁膜Ｆｇ及びゲート電極層Ｐｇの積層の両側部に
は、それぞれシリコンオキサイド等からなるサイドスペ
ーサＫ１，Ｋ２を形成する。ゲート絶縁膜Ｆｇ及びゲー
ト電極層Ｐｇの積層と、サイドスペーサＫ１，Ｋ２と、
絶縁膜１２とをマスクとする選択的不純物導入処理（例
えばイオン注入処理）により比較的高不純物濃度のソー
ス領域Ｓ２及びドレイン領域Ｄ２を形成する。
【００２３】この後、ソース領域Ｓ２、ゲート電極層Ｐ
ｇ及びドレイン領域Ｄ２に接触するようにスパッタ法に
より基板上面に３０ｎｍの厚さのチタン層を形成する。
６７０℃３０秒の熱処理によりソース領域Ｓ２、ゲート
電極層Ｐｇ及びドレイン領域Ｄ２の上にそれぞれシリサ
イド層Ｔｓ、Ｔｇ及びＴｄを形成する。絶縁膜１２及び
サイドスペーサＫ１，Ｋ２の上の未反応のチタン層を除
去する。シリサイド層Ｔｓ、Ｔｇ、Ｔｄを低抵抗化する
ため、８７０℃１０秒の熱処理を行なう。
【００２４】上記のようにしてトランジスタＴＲを形成
した後、トランジスタＴＲ及び絶縁膜１２を覆って図
２，３に示すように層間絶縁膜１４を形成する。絶縁膜
１４としては、厚さ７５０ｎｍのＢＰＳＧ（ボロン・リ
ン・ケイ酸ガラス）膜を常圧ＣＶＤ（化学気相堆積）法
により形成する。このときの成膜条件は、 基板温度：４００℃ 原料ガス：ＳｉＨ４（４６．２５ｓｃｃｍ）＋ＰＨ
３（８．７５ｓｃｃｍ）＋Ｂ２Ｈ６（７．５ｓｃｃｍ）
＋Ｏ２（７０００ｓｃｃｍ）＋Ｎ２（５００００ｓｃｃ
ｍ） とすることができる。また、ＢＰＳＧ膜には、緻密化を
目的としてランプアニール処理を施す。このときの処理
条件は、 基板温度：８５０℃ ８５０℃までの昇温時間：１０秒 ８５０℃での維持時間：１０秒 とすることができる。
【００２５】次に、絶縁膜１４には、図２に示すように
シリサイド層Ｔｓ，Ｔｄに達する接続孔をホトリソグラ
フィ及び選択的ドライエッチング処理により形成する。
そして、図２，４に示すように絶縁膜１４の上に配線層
１６Ｓ，１６Ｄ，１６を形成する。配線層１６Ｓ，１６
Ｄは、それぞれシリサイド層Ｔｓ，Ｔｄに接続されるも
のである。
【００２６】配線層１６Ｓ，１６Ｄ，１６は、基板上面
に配線材を被着した後その被着層をホトリソグラフィ及
び選択的ドライエッチング処理によりパターニングする
ことにより形成される。配線材としては、下から順にＴ
ｉ（２０ｎｍ）、ＴｉＯＮ（１００ｎｍ）、Ａｌ合金
（例えばＡｌ−Ｓｉ−Ｃｕ合金：４００ｎｍ）、Ｔｉ
（１０ｎｍ）、及びＴｉＮ（４０ｎｍ）をスパッタ法に
より被着することができる。また、ドライエッチング条
件は、 エッチングガス：Ｃｌ２（３０ｓｃｃｍ）＋ＢＣｌ
３（３０ｓｃｃｍ） エッチング室内圧力：１０ｍＴｏｒｒ とすることができる。
【００２７】次に、図２，５に示すように、絶縁膜１４
の上に配線層１６Ｓ，１６Ｄ，１６を覆って絶縁膜１８
を形成する。絶縁膜１８としては、厚さ１５０ｎｍの酸
化シリコン膜をプラズマＣＶＤ法により形成する。この
ときの成膜条件は、 基板温度：４００℃ 原料ガス：ＳｉＨ４（２４０ｓｃｃｍ）＋Ｎ２Ｏ（５０
００ｓｃｃｍ）＋Ｎ２（２８００ｓｃｃｍ） 反応室内圧力：２．２Ｔｏｒｒ とすることができる。
【００２８】次に、図２，６に示すように、基板上面に
絶縁膜１８を介して配線層１６Ｓ，１６Ｄ，１６を覆い
且つ絶縁膜１８及び絶縁膜１４を介してトランジスタＴ
Ｒを覆うように酸化シリコン膜２０を平坦状に形成す
る。すなわち、水素シルセスキオキサン樹脂膜をＭＩＢ
Ｋ（メチル・イソブチル・ケトン）に溶解した溶液をス
ピンコータを用いて５００ｎｍの厚さになるように基板
上面に塗布した後、塗布した樹脂膜を不活性ガス雰囲気
中で熱処理してプレセラミック状の酸化シリコン膜と
し、さらにこの酸化シリコン膜を酸化性雰囲気中で熱処
理してセラミック状の酸化シリコン膜２０とする。ここ
で、プレセラミック化のための熱処理条件は、窒素（Ｎ
２）ガス雰囲気中１５０℃１分＋２００℃１分＋３００
℃１分とすることができる。また、セラミック化のため
の熱処理は、特開平１０−１８９５８０号公報に示され
るホットプレート型加熱装置を用いて行なうことができ
る。この場合、酸化性雰囲気としては、大気が用いられ
る。また、熱処理条件としては、次の表１に示す条件１
〜６のうち任意のものを選択することができる。
【００２９】
【表１】 表１において、「Ｓｉ−Ｈ残存率」は、セラミック化の
ための熱処理の前後における酸化シリコン膜中のＳｉ−
Ｈ基の含有量の変動を示すもので、値が小さいほどセラ
ミック化が進行したことを表わす。後述の界面準位低減
のための熱処理においては、Ｓｉ−Ｈ残存率が高いほど
水素脱離量が多くなる。従って、界面準位低減に必要な
水素量を考慮してセラミック化のための熱処理条件を選
択又は設定すればよい。
【００３０】次に、図２，７に示すように、基板上面に
酸化シリコン膜２０及び絶縁膜１８を介して配線層１６
Ｓ，１６Ｄ，１６を覆い且つ酸化シリコン膜２０、絶縁
膜１８及び絶縁膜１４を介してトランジスタＴＲを覆う
ように絶縁膜２２を形成する。絶縁膜２２としては、Ｔ
ＥＯＳ（Tetra Ethyl Ortho Silicate［Ｓｉ(ＯＣ２Ｈ
５)４］）及びＯ２を原料とするプラズマＣＶＤ法によ
り厚さ３００ｎｍの酸化シリコン膜を形成する。このと
きの成膜条件は、 基板温度：４００℃ 原料ガス：ＴＥＯＳ（１．８ｃｃ／ｍｉｎ［液体で供
給］）＋Ｏ２（８０００ｓｃｃｍ） 反応室内圧力：２．２Ｔｏｒｒ とすることができる。絶縁膜１８、酸化シリコン膜２０
及び絶縁膜２２の積層は、層間絶縁膜２４として用いら
れるものである。
【００３１】次に、図８の工程では、層間絶縁膜２４の
上に所望の接続孔に対応する孔を有するレジスト層２６
をホトリソグラフィ処理により形成した後、レジスト層
２６をマスクとする選択的ドライエッチング処理により
配線層１６に達する接続孔２８を層間絶縁膜２４に形成
する。この後、レジスト層２６を周知のアッシング等の
方法により除去する。
【００３２】次に、図２，９，１１に示すように、層間
絶縁膜２４の上に配線層３０Ａ，３０，３０Ｂ〜３０Ｄ
を形成する。配線層３０は、接続孔２８を介して配線層
１６に接続されるものである。配線層３０Ｂ〜３０Ｄ
は、互いに平行して配置されたもので、配線層３０Ｃの
左隣りに配線層３０Ｂが、配線層３０Ｃの右隣りに配線
層３０Ｄがそれぞれ配置されている。
【００３３】配線層３０Ａ，３０，３０Ｂ〜３０Ｄは、
層間絶縁膜２４の上に接続孔２８を覆って配線材を被着
した後その被着層をホトリソグラフィ及び選択的ドライ
エッチング処理によりパターニングすることにより形成
される。配線材としては、下から順にＴｉ（２０ｎ
ｍ）、Ａｌ合金（例えばＡｌ−Ｓｉ−Ｃｕ合金：１００
０ｎｍ）及びＴｉＮ（４０ｎｍ）をスパッタ法により被
着することができる。また、ドライエッチング条件は、 エッチングガス：Ｃｌ２（３０ｓｃｃｍ）＋ＢＣｌ
３（３０ｓｃｃｍ） エッチング室内圧力：１０ｍＴｏｒｒ とすることができる。
【００３４】次に、図２，１０，１１に示すように、層
間絶縁膜２４の上に配線層３０Ａ，３０，３０Ｂ〜３０
Ｄを覆って表面保護膜３２を形成する。表面保護膜３２
としては、厚さ１５０ｎｍの窒化シリコン膜をプラズマ
ＣＶＤ法により形成する。このときの成膜条件は、 基板温度：４００℃ 原料ガス：ＳｉＨ４（３００ｓｃｃｍ）＋ＮＨ３（１８
００ｓｃｃｍ）＋Ｎ２（１０００ｓｃｃｍ） 反応室内圧力：２．６Ｔｏｒｒ とすることができる。
【００３５】表面保護膜３２としての窒化シリコン膜
は、図１１に示すように、配線層３０Ｂ，３０Ｃの間及
び配線層３０Ｃ，３０Ｄの間にそれぞれ溝が生ずる程度
に薄く配線層３０Ｂ〜３０Ｄを覆うように形成する。こ
のようにすると、溝には比誘電率１の空気が存在するた
め、配線間容量を低減することができる。溝の幅Ｗ１，
Ｗ２が大きいほど配線間容量が低下する。この結果、動
作の高速化や動作マージンの拡大が可能となる。
【００３６】この後、プロセスダメージを低減するた
め、図２，１０，１１に示す構造を有する半導体基板１
０に熱処理を施す。このときの熱処理条件は、一例とし
て、窒素ガス雰囲気中４００℃３０分とすることができ
る。窒素ガスは、水素含有窒素ガスであってもよいが、
表面保護膜３２としての窒化シリコン膜が水素を透過し
ないので、熱処理雰囲気中に水素を含めなくてよい。
【００３７】図１２は、水素シルセスキオキサン樹脂膜
をセラミック化した酸化シリコン膜について昇温脱離特
性の一例を示すもので、横軸は熱処理温度を、縦軸は水
素脱離量をそれぞれ示す。プロセスダメージを低減する
ための熱処理においては、予め図１２に示すような昇温
脱離特性を求め、該昇温脱離特性に基づいて決定した温
度で熱処理を行なうのが望ましい。このようにすると、
水素脱離量を容易に求めることができ、界面準位を確実
に低減することができる。図１２に示される特性例で
は、４００℃で熱処理を行なうと、斜線部の水素が脱離
する。脱離した水素は、図２に示すようなトランジスタ
ＴＲのチャンネル部に拡散して界面準位を低減する。こ
の結果、トランジスタＴＲのしきい値電圧のばらつきを
低減可能となる。
【００３８】プロセスダメージを低減するための熱処理
は、図１１に示すように配線層３０Ｂ〜３０Ｄを表面保
護膜３２としての窒化シリコン膜で覆った状態で行なわ
れるので、配線層３０Ｂ〜３０Ｄにラテラルヒロックは
生じない。
【００３９】
【発明の効果】以上のように、この発明によれば、水素
含有膜を含む層間絶縁膜の上に配線層を介して表面保護
膜を形成した後界面準位低減のための熱処理を行なうよ
うにしたので、熱処理雰囲気中には水素を含めなくてよ
く、ＭＯＳ型トランジスタのしきい値電圧のばらつきを
簡単に低減可能となる効果が得られる。
【図面の簡単な説明】
【図１】 この発明の一実施形態に係るＭＯＳ型ＩＣの
製法におけるＭＯＳ型トランジスタ形成工程を示す基板
断面図である。
【図２】 図１の基板上に層間絶縁膜、配線層、表面保
護膜等を形成した状態を示す基板断面図である。
【図３】 図１の工程に続く層間絶縁膜形成工程を示す
基板断面図である。
【図４】 図３の工程に続く配線層形成工程を示す基板
断面図である。
【図５】 図４の工程に続く絶縁膜形成工程を示す基板
断面図である。
【図６】 図５の工程に続く酸化シリコン膜形成工程を
示す基板断面図である。
【図７】 図６の工程に続く絶縁膜形成工程を示す基板
断面図である。
【図８】 図７の工程に続く接続孔形成工程を示す基板
断面図である。
【図９】 図８の工程に続く配線層形成工程を示す基板
断面図である。
【図１０】 図９の工程に続く表面保護膜形成工程を示
す基板断面図である。
【図１１】 平行する配線層を表面保護膜で被覆した状
態を示す基板断面図である。
【図１２】 水素シルセスキオキサン樹脂膜をセラミッ
ク化した酸化シリコン膜の昇温脱離特性の一例を示すグ
ラフである。
【図１３】 従来の表面保護構造の一例を示す断面図で
ある。
【図１４】 従来の水素アニール処理の一例を説明する
ための基板断面図である。
【符号の説明】
ＴＲ：ＭＯＳ型トランジスタ、１０：半導体基板、１
２：フィールド絶縁膜、１４，２４：層間絶縁膜、１
６，１６Ｓ，１６Ｄ，３０，３０Ａ〜３０Ｄ：配線層、
１８，２２：絶縁膜、２０：酸化シリコン膜、２６：レ
ジスト層、３２：表面保護膜。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/78 H01L 21/318 H01L 21/336 H01L 21/768

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】半導体基板の一主表面にＭＯＳ型トランジ
    スタを形成する工程であって、前記ＭＯＳ型トランジス
    タを形成する際には、前記ＭＯＳ型トランジスタのソー
    ス領域、ゲート電極層及びドレイン領域にそれぞれシリ
    サイド形成金属を接触させてシリサイド化した後未反応
    のシリサイド形成金属を除去することにより該ソース領
    域、該ゲート電極層及び該ドレイン領域の上にそれぞれ
    シリサイド層を形成するものと、水素シルセスキオキサン樹脂膜をセラミック化した酸化
    シリコン膜を水素含有膜として 含む層間絶縁膜を前記Ｍ
    ＯＳ型トランジスタを覆って前記半導体基板の一主表面
    に形成する工程と、 前記層間絶縁膜の上に配線層を形成する工程と、 表面保護膜としての窒化シリコン膜を前記ＭＯＳ型トラ
    ンジスタ及び前記配線層を覆って前記層間絶縁膜の上に
    形成する工程と、 前記窒化シリコン膜で前記ＭＯＳ型トランジスタ及び前
    記配線層を覆った状態において前記水素含有膜から脱離
    した水素が前記ＭＯＳ型トランジスタのチャンネル部へ
    拡散するように熱処理を行なうことにより前記ＭＯＳ型
    トランジスタのチャンネル部の界面準位を低減させる工
    程とを含む半導体装置の製法。
  2. 【請求項２】半導体基板の一主表面にＭＯＳ型トランジ
    スタを形成する工程と、 水素シルセスキオキサン樹脂膜をセラミック化した酸化
    シリコン膜を水素含有膜として含む層間絶縁膜を前記Ｍ
    ＯＳ型トランジスタを覆って前記半導体基板の一主表面
    に形成する工程と、 前記層間絶縁膜の上に隣り合う複数の配線層を形成する
    工程と、 表面保護膜としての窒化シリコン膜を前記ＭＯＳ型トラ
    ンジスタ及び前記複数の配線層を覆って前記層間絶縁膜
    の上に形成する工程であって、前記複数の配線層の間に
    溝が生ずる程度に薄く前記窒化シリコン膜を形成するも
    のと、 前記窒化シリコン膜で前記ＭＯＳ型トランジスタ及び前
    記複数の配線層を覆っ た状態において前記水素含有膜か
    ら脱離した水素が前記ＭＯＳ型トランジスタのチャンネ
    ル部へ拡散するように熱処理を行なうことにより前記Ｍ
    ＯＳ型トランジスタのチャンネル部の界面準位を低減さ
    せる工程とを含む 半導体装置の製法。
  3. 【請求項３】 水素を含まない窒素ガス雰囲気中で前記
    熱処理を行なう請求項１又は２記載の半導体装置の製
    法。
JP11055341A 1999-03-03 1999-03-03 半導体装置の製法 Expired - Fee Related JP3125781B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP11055341A JP3125781B2 (ja) 1999-03-03 1999-03-03 半導体装置の製法
US09/518,709 US6888183B1 (en) 1999-03-03 2000-03-03 Manufacture method for semiconductor device with small variation in MOS threshold voltage
US09/978,598 US6541373B2 (en) 1999-03-03 2001-10-16 Manufacture method for semiconductor with small variation in MOS threshold voltage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11055341A JP3125781B2 (ja) 1999-03-03 1999-03-03 半導体装置の製法

Publications (2)

Publication Number Publication Date
JP2000252277A JP2000252277A (ja) 2000-09-14
JP3125781B2 true JP3125781B2 (ja) 2001-01-22

Family

ID=12995819

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11055341A Expired - Fee Related JP3125781B2 (ja) 1999-03-03 1999-03-03 半導体装置の製法

Country Status (2)

Country Link
US (2) US6888183B1 (ja)
JP (1) JP3125781B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4254430B2 (ja) * 2003-08-07 2009-04-15 ソニー株式会社 半導体装置の製造方法
KR100683852B1 (ko) * 2004-07-02 2007-02-15 삼성전자주식회사 반도체 소자의 마스크롬 소자 및 그 형성 방법
US7306552B2 (en) * 2004-12-03 2007-12-11 Samsung Electronics Co., Ltd. Semiconductor device having load resistor and method of fabricating the same
JP4502390B2 (ja) * 2005-03-30 2010-07-14 キヤノン株式会社 画像処理装置およびその方法
JP4781806B2 (ja) * 2005-12-20 2011-09-28 シャープ株式会社 半導体記憶装置およびその製造方法
US8669644B2 (en) * 2009-10-07 2014-03-11 Texas Instruments Incorporated Hydrogen passivation of integrated circuits
GB201209694D0 (en) * 2012-05-31 2012-07-18 Dow Corning Passivation of silicon dielectric interface
FI20125989A (fi) * 2012-09-24 2014-03-25 Optitune Oy Menetelmä valosähköisen laitteen valmistamiseksi
JP2015179700A (ja) * 2014-03-18 2015-10-08 キヤノン株式会社 固体撮像素子の製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63244628A (ja) 1987-03-30 1988-10-12 Mitsubishi Electric Corp 表面保護膜
JP3174416B2 (ja) * 1992-12-10 2001-06-11 ダウ・コ−ニング・コ−ポレ−ション 酸化ケイ素膜の形成方法
US6150692A (en) * 1993-07-13 2000-11-21 Sony Corporation Thin film semiconductor device for active matrix panel
JP3339135B2 (ja) 1993-10-26 2002-10-28 昭和電工株式会社 半導体用絶縁膜または平坦化膜の形成方法
KR100275715B1 (ko) * 1993-12-28 2000-12-15 윤종용 수소화 효과 증대를 위한 반도체 소자의 제조 방법
JPH0845926A (ja) 1994-07-26 1996-02-16 Sony Corp 半導体装置およびその製造方法
JP2738315B2 (ja) * 1994-11-22 1998-04-08 日本電気株式会社 薄膜トランジスタおよびその製造方法
JP2797994B2 (ja) 1995-02-17 1998-09-17 ヤマハ株式会社 半導体装置
JP3184771B2 (ja) * 1995-09-14 2001-07-09 キヤノン株式会社 アクティブマトリックス液晶表示装置
US5861340A (en) * 1996-02-15 1999-01-19 Intel Corporation Method of forming a polycide film
KR100255659B1 (ko) 1996-03-30 2000-05-01 윤종용 반도체 장치의 sog층 처리 방법
US6114186A (en) 1996-07-30 2000-09-05 Texas Instruments Incorporated Hydrogen silsesquioxane thin films for low capacitance structures in integrated circuits
JP3082688B2 (ja) * 1996-11-05 2000-08-28 ヤマハ株式会社 配線形成法
JP3225872B2 (ja) * 1996-12-24 2001-11-05 ヤマハ株式会社 酸化シリコン膜形成法
JPH10247686A (ja) * 1996-12-30 1998-09-14 Yamaha Corp 多層配線形成法
US5866197A (en) * 1997-06-06 1999-02-02 Dow Corning Corporation Method for producing thick crack-free coating from hydrogen silsequioxane resin
TW392288B (en) * 1997-06-06 2000-06-01 Dow Corning Thermally stable dielectric coatings
JP3211950B2 (ja) * 1998-01-19 2001-09-25 日本電気株式会社 半導体装置およびその製造方法
US6046104A (en) * 1998-05-15 2000-04-04 Advanced Micro Devices, Inc. Low pressure baked HSQ gap fill layer following barrier layer deposition for high integrity borderless vias
US6194328B1 (en) * 1998-12-09 2001-02-27 Advanced Micro Devices, Inc. H2 diffusion barrier formation by nitrogen incorporation in oxide layer
TW405164B (en) * 1999-01-04 2000-09-11 United Microelectronics Corp Method for manufacturing self-aligned silicide
US6326306B1 (en) * 2001-02-15 2001-12-04 United Microelectronics Corp. Method of forming copper dual damascene structure

Also Published As

Publication number Publication date
US6541373B2 (en) 2003-04-01
US20020045339A1 (en) 2002-04-18
US6888183B1 (en) 2005-05-03
JP2000252277A (ja) 2000-09-14

Similar Documents

Publication Publication Date Title
JP3456391B2 (ja) 半導体装置の製造方法
US6383951B1 (en) Low dielectric constant material for integrated circuit fabrication
US7816280B2 (en) Semiconductor device, semiconductor wafer, and methods of producing the same device and wafer
JP3128811B2 (ja) 半導体装置の製造方法
JP2000164716A (ja) 半導体装置及びその製造方法
KR100489456B1 (ko) 반도체장치및그제조방법
JP2000286254A (ja) 半導体集積回路装置およびその製造方法
JP3082688B2 (ja) 配線形成法
JP3125781B2 (ja) 半導体装置の製法
US6358830B1 (en) Method for manufacturing semiconductor device having interlayer dielectric film layers with like etch speeds
JPH10199881A (ja) 半導体装置の製造方法
JP3231645B2 (ja) 半導体装置およびその製造方法
US6271594B1 (en) Semiconductor device and method of manufacturing the same
JPH0677478A (ja) 半導体装置及びその製造方法
US6599820B1 (en) Method of producing a semiconductor device
US5763322A (en) Method of annealing film stacks and device having stack produced by same
JP2937886B2 (ja) 半導体素子の層間絶縁膜形成方法
JP3113957B2 (ja) 半導体装置
JP3840965B2 (ja) 半導体装置の製造方法
JP3498619B2 (ja) 半導体装置とその製法
JPH10163206A (ja) 配線形成法
US20080157372A1 (en) Metal Line of Semiconductor Device and Manufacturing Method Thereof
JP2685493B2 (ja) 半導体装置の製造方法
JPH05198690A (ja) 半導体装置の製造方法
JP2907765B6 (ja) 半導体装置

Legal Events

Date Code Title Description
S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071102

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081102

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081102

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091102

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131102

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees