KR100255659B1 - 반도체 장치의 sog층 처리 방법 - Google Patents

반도체 장치의 sog층 처리 방법 Download PDF

Info

Publication number
KR100255659B1
KR100255659B1 KR1019960009578A KR19960009578A KR100255659B1 KR 100255659 B1 KR100255659 B1 KR 100255659B1 KR 1019960009578 A KR1019960009578 A KR 1019960009578A KR 19960009578 A KR19960009578 A KR 19960009578A KR 100255659 B1 KR100255659 B1 KR 100255659B1
Authority
KR
South Korea
Prior art keywords
sog
layer
sog layer
forming
temperature
Prior art date
Application number
KR1019960009578A
Other languages
English (en)
Other versions
KR970067701A (ko
Inventor
최지현
이해정
황병근
구주선
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960009578A priority Critical patent/KR100255659B1/ko
Priority to JP05806297A priority patent/JP3527047B2/ja
Priority to US08/826,483 priority patent/US5866476A/en
Publication of KR970067701A publication Critical patent/KR970067701A/ko
Application granted granted Critical
Publication of KR100255659B1 publication Critical patent/KR100255659B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02134—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material comprising hydrogen silsesquioxane, e.g. HSQ
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

본 발명은 반도체 장치의 SOG층 처리방법에 관한 것으로서, 본 발명에 따른 SOG층 처리방법은 소정의 패턴이 형성된 하지막상에 SOG층을 형성하는 단계와, 상기 SOG층을 400∼750℃의 온도로 경화(bake)시키는 단계와, 상기 SOG층상에 산화막을 형성하는 단계와, 얻어진 결과물을 550∼800℃의 온도에서 어닐링하는 단계를 포함한다. 본 발명의 방법에 따르면, 반도체 장치에서 층간 절연막으로 사용되는 SOG층의 흡습성을 현저하게 감소시킬 수 있다.

Description

반도체 장치의 SOG층 처리 방법
제1도 및 제2도는 본 발명에 따라 반도체 장치의 SOG층을 처리하는 방법을 설명하기 위한 단면도이다.
제3도는 본 발명에 따른 방법의 효과를 확인하기 위하여 각 SOG층에 대하여 FTIR 분석 결과를 나타낸 그래프이다.
* 도면의 주요부분에 대한 부호의 설명
10 : 하지막 20 : 소정의 패턴
30 : SOG층 40 : 흡습 방지층
본 발명은 반도체 장치의 SOG(spin-on-glass)층 처리방법에 관한 것으로, 특히 SOG층의 흡습성을 감소시킬 수 있는 SOG층의 처리방법에 관한 것이다.
일반적으로, 1메가 바이트 이상의 반도체 장치에서 다층으로 구성된 금속층을 형성할 때에는, 단차를 없애고 금속층을 상호 절연시키기 위한 평탄화막으로서 SOG층을 사용한다. 그러나, SOG계통의 물질을 금속층 형성전에 평탄화막으로 사용하기 위하여는 열처리를 통하여 SiO2막으로 만들어서 습식 식각율을 감소시키고 또한 흡습성도 감소시킬 필요가 있다. 습식 식각은 콘택 형성 후 도전막을 증착할 때에 자연 산화막을 제거하기 위하여 행하는 것으로서, 습식 식각율이 클 경우에는 콘택 사이즈가 지나치게 커지는 문제가 발생한다. 또한, 흡습성이 클수록 SiO2의 유전율을 증가시키는 결과를 초래하고, 후속공정인 금속 증착시에 바람직하지 않은 영향을 끼칠 수 있다. 물론, SOG물질을 고온에서 열처리하게 되면 습식 식각율 및 흡습을 억제할 수는 있지만 반도체 장치가 점차 고집적화됨에 따라서 열적 제한으로 인해 900℃이상의 열처리는 어렵다.
따라서, 본 발명의 목적은 반도체 장치에서 SOG층을 금속층 형성전의 층간 절연막으로 사용하기 위하여 SOG층의 흡습성을 감소시키기 위한 SOG막의 처리방법을 제공하는 것이다.
상기 목적을 달성하기 위하여 본 발명은, 소정의 패턴이 형성된 하지막상에 SOG층을 형성하는 단계와, 상기 SOG층을 750℃이하의 온도로 경화(bake)시키는 단계와, 상기 SOG층상에 흡습 방지층을 형성하는 단계와, 얻어진 결과물을 550℃이상의 온도에서 어닐링하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 SOG층 처리방법을 제공한다.
바람직하게는, 상기 SOG층은 실리케이트(silicate), 실록산(siloxan) 또는 실세스퀴옥산(silsesquioxan)으로 형성한다. 또한, 상기 흡습 방지층을 형성하는 단계는 상기 SOG층에 대하여 O2플라즈마 처리, Ar 이온 주입 또는 200℃이상의 온도에서 CVD처리를 행하여 산화막을 형성하는 단계를 포함할 수 있다. 상기 CVD처리는 플라즈마 CVD, 대기압 CVD 또는 감압 CVD처리에 의해 행할 수 있다.
또한 본 발명은, 소정의 패턴이 형성된 하지막상에 CVD에 의해 산화막을 형성하는 단계와, 상기 산화막상에 SOG층을 형성하는 단계와, 상기 SOG층을 750℃이하의 온도로 경화(bake)시키는 단계와, 상기 SOG층상에 흡습 방지층을 형성하는 단계와, 얻어진 결과물을 550℃이상의 온도에서 열처리하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 SOG층 처리방법을 제공한다.
본 발명의 방법에 따르면, 반도체 장치에서 층간 절연막으로 사용되는 SOG층의 흡습성을 현저하게 감소시킬 수 있다.
[실시예]
다음에, 본 발명의 바람직한 실시예에 대하여 첨부 도면을 참조하여 상세히 설명한다.
제1도 및 제2도는 본 발명에 따라 반도체 장치에서 층간 절연막으로 사용되는 SOG층을 처리하는 방법을 설명하기 위한 단면도이다.
제1도를 참조하면, 소정의 패턴(20)이 형성된 하지막(10)상에 절연막으로서 SOG층(30)을 형성한다. 상기 하지막(10)은 예를 들면 실리콘 기판, 배선이 형성된 기판 또는 절연막이 될 수 있다. 또한, 상기 소정의 패턴(20)은 예를 들면 도전선 또는 커패시터가 될 수 있다. 절연막으로 사용된 상기 SOG층(30)은 크랙(crack) 저항이 우수한 물질을 코팅하여 형성된 층으로서, 구체적으로는 SOG 물질을 웨이퍼 표면상에 적층한 후 웨이퍼를 스핀(spin) 작용에 의해 일정한 속도로 회전시킴으로써 형성할 수 있다. 상기 SOG층(30)을 형성하는 데 사용되는 SOG 물질로서는 유기 또는 무기 SOG 물질을 모두 사용할 수 있으며, 실리케이트(silicate), 실록산(siloxan) 또는 하이드로겐 실세스퀴옥산(hydrogen silsesquioxane)을 사용할 수 있다.
필요에 따라서는, 상기 SOG막(30)을 형성하기 전에 CVD(Chemical Vapor Deposition) 공정에 의해 산화막, 예를 들면 SiO2막을 증착할 수도 있다.
또한 필요에 따라서는, 상기 SOG층(30)에서의 크랙발생을 방지하고 절연 강도를 향상시키기 위하여, 상기 SOG층(30)을 형성한 후에 상기 SOG층(30)에 대하여 O2플라즈마 처리공정 또는 이온주입 공정을 행할 수 있다. 상기 이온주입 공정에 사용가능한 이온으로는 아르곤(argon)이 있다.
그 후, 상기 SOG층(30)을 750℃이하의 온도, 예를 들면 400℃에서 약 30분동안 경화(bake)시킨다.
제2도를 참조하면, 상기 SOG층(30) 위에 흡습 방지층(40)을 증착한다. 상기 흡습 방지층(40)은 상기 SOG층(30)의 안정화 뿐만 아니라 SiO2화 및 조밀화(densification)시키기 위한 것으로서, 상기 SOG층(30)에 대하여 O2플라즈마 처리를 행함으로써 형성될 수 있다.
또는, 상기 흡습 방지층(40)을 형성하기 위하여 200℃이상의 온도에서 CVD(Chemical Vapor Deposition) 처리, 예를 들면 플라즈마 CVD, 대기압 CVD 또는 감압 CVD처리를 행함으로써 산화막(SiO2막)을 형성할 수도 있다.
그 후, 상기 결과물에 대하여 550℃이상의 온도, 예를 들면 700℃에서 30분동안 어닐링을 행한다. 만약, 상기 흡습 방지층(40) 형성을 위한 CVD공정에 있어서 SiO2막의 증착 온도가 600℃이상인 경우에는, 상기한 바와 같은 어닐링 공정은 생략될 수 있다.
[평가예]
본 발명에 따른 SOG층의 처리방법의 효과를 평과하기 위하여, 본 발명의 방법에 따라서 SOG층을 구성하는 SOG 물질로서 무기 SOG 계통의 물질(hydrogen silsesquioxane; 이하 "FOX"라 함)을 사용하여 SOG층을 형성한 후 경화(bake)한 상태의 샘플에 대하여, 각각 SOG층의 처리방법으로서 여러가지 공정, 즉 O2플라즈마 처리 및 CVD 처리, 예를 들면 플라즈마 CVD 처리등의 공정을 행함으로써 흡습 방지층을 형성하고, 그 전 또는 후에 700℃의 온도로 30분간 어닐링한 다음, 5일간 방치한 후의 최종 샘플에 대하여 IR 스펙트럼을 이용하여 SOG층에 함유된 물질에 대하여 그 흡광도를 FTIR(Fourier Transfer Infrared)로 분석하였다. 본 발명에 따른 방법외에 다른 방법, 예를 들면 NH3플라즈마 처리 및 O3-TEOS(Tetra-ethyl-orthosilicate)에 의한 SOG층의 처리결과에 대하여도 동일한 방법으로 분석하였다.
제3도는 FTIR을 이용한 분석결과를 나타낸다.
제3도를 참조하면, 3600㎝-1부근 및 940㎝-1부근의 파장영역에서 형성된 피크는 Si-OH의 검출을 나타내고, 3200∼3500㎝-1부근의 파장영역에서 형성된 피크는 SOG층 내에 흡습된 H2O의 검출을 나타내고, 870㎝-1부근의 파장영역에서 형성된 피크는 Si-O의 검출을 나타낸다.
제3도의 결과로부터, 본 발명의 방법에 따라 흡습 방지층을 형성한 경우에 흡습성이 감소된 것을 알 수 있으며, 그 중에서도 특히 플라즈마 CVD에 의한 공정으로 흡습 방지층을 형성한 후, 700℃의 온도로 30분간 어닐링한 경우에, 3200∼3500㎝-1부근의 파장영역 및 940㎝-1부근의 파장영역에서 Si-OH 피크가 형성되지 않은 사실로부터, 흡습성이 가장 낮은 흡습 방지층을 형성하는 것을 알 수 있다.
상기한 바와 같이 본 발명의 방법에 따르면, 반도체 장치에서 층간 절연막으로 사용되는 SOG층의 흡습성을 현저하게 감소시킬 수 있다.
이상, 본 발명을 구체적인 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형이 가능하다.

Claims (5)

  1. 소정의 패턴이 형성된 하지막상에 SOG층을 형성하는 단계와, 상기 SOG층을 400∼750℃의 온도로 경화(bake)시키는 단계와, 상기 SOG층상에 산화막을 형성하는 단계와, 상기 산화막이 형성된 결과묵을 550℃∼800℃의 온도에서 어닐링하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 SOG층 처리방법.
  2. 제1항에 있어서, 상기 SOG층은 실리케이트(silicate), 실록산(siloxan) 또는 실세스퀴옥산(silsesquioxan)으로 형성하는 것을 특징으로 하는 반도체 장치의 SOG층 처리방법.
  3. 제1항에 있어서, 상기 산화막을 형성하는 단계는 200℃이상의 온도에서 CVD 증착법을 이용하여 행하는 것을 특징으로 하는 반도체 장치의 SOG층 처리방법.
  4. 제3항에 있어서, 상기 CVD 증착법은 플라즈마 CVD, 대기압 CVD 또는 감압 CVD 증착법인 것을 특징으로 하는 반도체 장치의 SOG층 처리방법.
  5. 소정의 패턴이 형성된 하지막상에 CVD에 의해 산화막을 형성하는 단계와, 상기 산화막상에 SOG층을 형성하는 단계와, 상기 SOG층을 400∼750℃의 온도로 경화(bake)시키는 단계와, 상기 SOG층상에 산화막을 형성하는 단계와, 얻어진 결과물을 550∼800℃의 온도에서 열처리하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 SOG층 처리방법.
KR1019960009578A 1996-03-30 1996-03-30 반도체 장치의 sog층 처리 방법 KR100255659B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019960009578A KR100255659B1 (ko) 1996-03-30 1996-03-30 반도체 장치의 sog층 처리 방법
JP05806297A JP3527047B2 (ja) 1996-03-30 1997-03-12 半導体装置の層間絶縁膜形成方法
US08/826,483 US5866476A (en) 1996-03-30 1997-03-27 Methods for forming moisture blocking layers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960009578A KR100255659B1 (ko) 1996-03-30 1996-03-30 반도체 장치의 sog층 처리 방법

Publications (2)

Publication Number Publication Date
KR970067701A KR970067701A (ko) 1997-10-13
KR100255659B1 true KR100255659B1 (ko) 2000-05-01

Family

ID=19454691

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960009578A KR100255659B1 (ko) 1996-03-30 1996-03-30 반도체 장치의 sog층 처리 방법

Country Status (3)

Country Link
US (1) US5866476A (ko)
JP (1) JP3527047B2 (ko)
KR (1) KR100255659B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030005784A (ko) * 2001-07-10 2003-01-23 주식회사 하이닉스반도체 반도체소자의 금속막간 유전체막 형성방법

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3015717B2 (ja) * 1994-09-14 2000-03-06 三洋電機株式会社 半導体装置の製造方法および半導体装置
US6268657B1 (en) 1995-09-14 2001-07-31 Sanyo Electric Co., Ltd. Semiconductor devices and an insulating layer with an impurity
US6825132B1 (en) 1996-02-29 2004-11-30 Sanyo Electric Co., Ltd. Manufacturing method of semiconductor device including an insulation film on a conductive layer
KR100383498B1 (ko) 1996-08-30 2003-08-19 산요 덴키 가부시키가이샤 반도체 장치 제조방법
US6288438B1 (en) 1996-09-06 2001-09-11 Sanyo Electric Co., Ltd. Semiconductor device including insulation film and fabrication method thereof
JP3015767B2 (ja) * 1996-12-25 2000-03-06 三洋電機株式会社 半導体装置の製造方法及び半導体装置
JP2975934B2 (ja) 1997-09-26 1999-11-10 三洋電機株式会社 半導体装置の製造方法及び半導体装置
US6690084B1 (en) 1997-09-26 2004-02-10 Sanyo Electric Co., Ltd. Semiconductor device including insulation film and fabrication method thereof
US6794283B2 (en) 1998-05-29 2004-09-21 Sanyo Electric Co., Ltd. Semiconductor device and fabrication method thereof
US6255232B1 (en) * 1999-02-11 2001-07-03 Taiwan Semiconductor Manufacturing Company Method for forming low dielectric constant spin-on-polymer (SOP) dielectric layer
JP3125781B2 (ja) 1999-03-03 2001-01-22 ヤマハ株式会社 半導体装置の製法
JP2000286254A (ja) 1999-03-31 2000-10-13 Hitachi Ltd 半導体集積回路装置およびその製造方法
US6287987B1 (en) * 1999-04-30 2001-09-11 Lsi Logic Corporation Method and apparatus for deposition of porous silica dielectrics
US6184123B1 (en) * 1999-08-02 2001-02-06 Taiwan Semiconductor Manufacturing Company Method to prevent delamination of spin-on-glass and plasma nitride layers using ion implantation
US6465365B1 (en) * 2000-04-07 2002-10-15 Koninklijke Philips Electronics N.V. Method of improving adhesion of cap oxide to nanoporous silica for integrated circuit fabrication
US6917110B2 (en) 2001-12-07 2005-07-12 Sanyo Electric Co., Ltd. Semiconductor device comprising an interconnect structure with a modified low dielectric insulation layer
JP2007502333A (ja) * 2003-08-01 2007-02-08 ダウ・コーニング・コーポレーション 光起電アプリケーション用のシリコーンベース誘電被膜及びフィルム
JP4172515B2 (ja) * 2006-10-18 2008-10-29 ソニー株式会社 発光素子の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5270259A (en) * 1988-06-21 1993-12-14 Hitachi, Ltd. Method for fabricating an insulating film from a silicone resin using O.sub.
US5003062A (en) * 1990-04-19 1991-03-26 Taiwan Semiconductor Manufacturing Co. Semiconductor planarization process for submicron devices
CA2026605C (en) * 1990-10-01 2001-07-17 Luc Ouellet Multi-level interconnection cmos devices including sog
US5290399A (en) * 1991-02-05 1994-03-01 Advanced Micro Devices, Inc. Surface planarizing methods for integrated circuit devices
JP2538722B2 (ja) * 1991-06-20 1996-10-02 株式会社半導体プロセス研究所 半導体装置の製造方法
US5376590A (en) * 1992-01-20 1994-12-27 Nippon Telegraph And Telephone Corporation Semiconductor device and method of fabricating the same
US5192697A (en) * 1992-01-27 1993-03-09 Chartered Semiconductor Manufacturing Pte Ltd. SOG curing by ion implantation
US5432073A (en) * 1993-09-27 1995-07-11 United Microelectronics Corporation Method for metal deposition without poison via
JP2751820B2 (ja) * 1994-02-28 1998-05-18 日本電気株式会社 半導体装置の製造方法
US5429990A (en) * 1994-04-08 1995-07-04 United Microelectronics Corporation Spin-on-glass planarization process with ion implantation
US5496776A (en) * 1995-04-27 1996-03-05 United Microelectronics Corporation Spin-on-glass planarization process with ion implantation
US5663108A (en) * 1996-06-13 1997-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Optimized metal pillar via process

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030005784A (ko) * 2001-07-10 2003-01-23 주식회사 하이닉스반도체 반도체소자의 금속막간 유전체막 형성방법

Also Published As

Publication number Publication date
KR970067701A (ko) 1997-10-13
US5866476A (en) 1999-02-02
JPH09330982A (ja) 1997-12-22
JP3527047B2 (ja) 2004-05-17

Similar Documents

Publication Publication Date Title
KR100255659B1 (ko) 반도체 장치의 sog층 처리 방법
US5607773A (en) Method of forming a multilevel dielectric
US5429990A (en) Spin-on-glass planarization process with ion implantation
US6187662B1 (en) Semiconductor device with low permittivity interlayer insulating film and method of manufacturing the same
KR100378614B1 (ko) 금속리드사이에형성된에어갭을갖고있는다중레벨상호연결구조물
US6284644B1 (en) IMD scheme by post-plasma treatment of FSG and TEOS oxide capping layer
Chang et al. The novel improvement of low dielectric constant methylsilsesquioxane by N 2 O plasma treatment
US5405805A (en) Method for forming interconnect structure, insulating films and surface protective films of semiconductor device
US8450218B2 (en) Methods of forming silicon oxides and methods of forming interlevel dielectrics
KR100489456B1 (ko) 반도체장치및그제조방법
US6777322B2 (en) Method for fabricating a multi-layered dielectric layer including insulating layer having Si-CH3 bond therein
Chang et al. Effects of H 2 plasma treatment on low dielectric constant methylsilsesquioxane
US5976979A (en) Sequential oxygen plasma treatment and chemical mechanical polish (CMP) planarizing method for forming planarized low dielectric constant dielectric layer
US5902122A (en) Method of manufacturing an ILD layer by plasma treatment before applying SOG
KR0138853B1 (ko) 플라즈마에 의한 SOG(Spin-On Glass) 경화(Curing) 방법
KR0172031B1 (ko) 반도체장치의 층간 절연막 형성방법
KR0172539B1 (ko) 반도체 소자의 에스.오.지막 형성방법
KR20100027580A (ko) 반도체 소자의 에어갭 제조 방법
US6867126B1 (en) Method to increase cracking threshold for low-k materials
KR100504556B1 (ko) 배선간 절연막 형성방법
KR100652294B1 (ko) 반도체 소자의 층간 절연막 형성 방법
KR100508531B1 (ko) 반도체 소자의 층간 절연막 형성 방법
KR930010080B1 (ko) 반도체 장치의 금속배선 방법
KR100653978B1 (ko) 반도체 소자의 금속배선간 절연막 형성방법
KR20030002624A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 19990223

Effective date: 19991230

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110131

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee