KR20100027580A - 반도체 소자의 에어갭 제조 방법 - Google Patents

반도체 소자의 에어갭 제조 방법 Download PDF

Info

Publication number
KR20100027580A
KR20100027580A KR1020080086557A KR20080086557A KR20100027580A KR 20100027580 A KR20100027580 A KR 20100027580A KR 1020080086557 A KR1020080086557 A KR 1020080086557A KR 20080086557 A KR20080086557 A KR 20080086557A KR 20100027580 A KR20100027580 A KR 20100027580A
Authority
KR
South Korea
Prior art keywords
thin film
air gap
plasma
semiconductor device
manufacturing
Prior art date
Application number
KR1020080086557A
Other languages
English (en)
Other versions
KR101005669B1 (ko
Inventor
여상학
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020080086557A priority Critical patent/KR101005669B1/ko
Publication of KR20100027580A publication Critical patent/KR20100027580A/ko
Application granted granted Critical
Publication of KR101005669B1 publication Critical patent/KR101005669B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 에어갭 제조 기술에 관한 것으로, 패턴된 반도체 기판 상에 플라즈마 폴리머 유기 박막 및 저 유전 물질(low-k)층을 형성한 후에 열처리 및 플라즈마 처리 공정을 수행하여 플라즈마 폴리머 유기 박막이 갭필되었던 공간에 에어갭을 형성하는 것을 특징으로 한다. 본 발명에 의하면, 플라즈마 폴리머를 이용한 IMD/ILD 물질의 개선 및 에어갭 형성으로 배선 간 캐패시턴스를 크게 감소하여 소자 구동에 있어 지연 상수(RC)딜레이 및 신호 왜곡에 대한 영향을 급감시킬 수 있다.
반도체, low-k, 에어갭, 플라즈마 폴리머(Plasma Ploymer)

Description

반도체 소자의 에어갭 제조 방법{METHOD FOR MANUFACTURING AIR GAP OF SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 특히 플라즈마 폴리머(Plasma Ploymer) 박막을 이용한 에어갭(air-gap) 제조를 통하여 공정 간소화 및 후속 공정의 위험성을 줄이는데 적합한 반도체 소자의 에어갭 제조 방법에 관한 것이다.
요즘 들어 초고밀도(ULSI) 반도체 소자의 집적회로에 사용되는 다층 금속 배선 공정에서 저 유전 물질(low-k)과 에어갭을 사용하여 배선 간 기생 캐패시턴스(Parasitic Capacitance)를 줄이는 방법에 대해 많은 연구가 이루어지고 있으며, 이러한 저 유전 물질과 에어갭을 이용한 캐패시턴스 감소 방법으로서, 스핀 코팅법(Spin on coating)을 사용한 기술이 개발되어 사용되고 있다.
이러한 스핀 코팅법은 반도체 기판 상에 에어갭 형성을 위해 희생층으로 사용되는 유기 고분자 박막을 스핀 코팅법으로 형성하고 다공성 유전막을 형성한 후에 산소 분위기에서의 열처리 공정을 수행하여 유기 고분자 박막을 산화 및 증발시킴으로서, 유기 고분자 박막이 형성되었던 공간에 에어갭을 형성하게 되는 것이다.
상기한 바와 같이 동작하는 종래 기술에 의한 에어갭 형성 방법에 있어서는, 상하 배선 물질과의 접착이 불량하고, 유기 고분자 박막 특유의 열 경화에 의한 고응력이 발생하며, 주위 수분의 흡착으로 인해 유전상수가 변하여 소자의 신뢰성이 떨어지는 등의 단점이 있다. 또한 공정수가 많고 박막 간 유착(adhesion) 문제를 유발한다는 문제점이 있었다.
이에 본 발명은, 플라즈마로 증착된 폴리머 박막을 이용한 에어갭 제조를 통하여 공정 간소화 및 후속 공정의 위험성을 줄일 수 있는 반도체 소자의 에어갭 제조 방법을 제공한다.
또한 본 발명은, 패턴된 반도체 기판 상에 플라즈마 폴리머 유기 박막 및 저 유전 물질(low-k)층을 형성한 후에 열처리 및 플라즈마 처리 공정을 수행하여 플라즈마 폴리머 유기 박막이 갭필되었던 공간에 에어갭을 형성할 수 있는 반도체 소자의 에어갭 제조 방법을 제공한다.
본 발명의 일 실시예 방법은, 패턴된 반도체 기판 상에 플라즈마 폴리머 유기 박막 및 저 유전 물질(low-k)층을 형성한 후에 열처리 및 플라즈마 처리 공정을 수행하여 플라즈마 폴리머 유기 박막이 갭필되었던 공간에 에어갭을 형성하는 것을 특징으로 한다.
본 발명의 다른 실시예 방법은, 패턴된 반도체 기판 상에 실리콘 포함 박막 을 증착하는 단계; 상기 실리콘 포함 박막 상에 플라즈마 폴리머 유기 박막을 증착한 후, 평탄화 공정을 수행하는 단계; 상기 평탄화 공정 이후, 저 유전 물질(low-k)층을 형성하는 단계; 상기 저 유전 물질층의 형성 이후 열처리 및 플라즈마 처리 공정을 수행하는 단계; 상기 열처리 및 플라즈마 처리 공정을 통하여 상기 저 유전 물질층 상에 다공성 실리콘 박막을 형성하고, 상기 플라즈마 폴리머 유기 박막이 갭필되었던 공간에 에어갭을 형성하는 단계를 포함한다.
본 발명에 있어서, 개시되는 발명 중 대표적인 것에 의하여 얻어지는 효과를 간단히 설명하면 다음과 같다.
본 발명은, 플라즈마 폴리머를 이용한 상부 층간 절연막(Inter Metal Dielectric, 이하 IMD라 한다)/층간 절연막(ILD: interlayer dielectrics) 물질의 개선 및 에어갭 형성으로 배선 간 캐패시턴스(capacitance)를 크게 감소하여 소자 구동에 있어 지연 상수(RC)딜레이 및 신호 왜곡에 대한 영향을 급감시킬 수 있다. 그리고 에어갭 형성 시 열처리 공정을 시행하여 박막이 열처리 공정에 대한 내열성을 갖추게 됨으로써, 후속 열처리 공정을 줄일 수 있다.
또한 열처리 및 플라즈마 처리를 증착 장비 내에서 인-시츄로 시행할 수 있으므로, 후속 IMD 열처리 공정을 단순화시킬 수 있는 효과가 있다.
이하 첨부된 도면을 참조하여 본 발명의 동작 원리를 상세히 설명한다. 하기에서 본 발명을 설명함에 있어서 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
본 발명은 플라즈마 폴리머 박막을 이용한 에어갭 제조를 통하여 공정 간소화 및 후속 공정의 위험성을 줄이기 위한 것으로서, 열적 불안정성으로 300℃ 이하에서 완전히 분해되는 플라즈마 폴리머 박막을 희생층으로 사용하여 열처리(anneal) 공정을 통해 에어갭 형성을 수행하는 것이다.
도 1a 내지 도 1e는 본 발명의 바람직한 일 실시예에 따른 반도체 소자의 에어갭 형성 단계를 나타낸 공정 순서도이다.
도 1a를 참조하면, 패턴된 반도체 기판 상(100)에 실리콘이 포함된 박막(예컨대, USG(Undoped Silcate Glass))(102)을　 증착하고, 도 1b에 도시한 바와 같이 플라즈마로 폴리머 유기(organic) 박막(104)을 증착한 후, 도 1c와 같이 화학적 기계적 연마(이하, CMP라 한다)를 통한 평탄화 공정을 수행한다.
이후, 도 1d에 도시한 바와 같이 평탄화된 반도체 기판 상에 저 유전 물질(low-k)층(예컨대, SiOCH)(106)을 형성하고, 급속 열처리(Rapid Thermal process, 이하 RTP라 한다) 방법을 이용한 열처리 공정과, 플라즈마 처리 공정을 1~2분 내외 동안 수행한다. 한편, 열처리 및 플라즈마 처리 공정은 증착 장비 내에서 인-시츄로 시행할 수 있으므로, 이를 통해 후속 IMD 열처리 공정을 단순화시킬 수 있다.
이러한 열처리 및 플라즈마 처리 공정을 통하여 도 1e에 도시한 바와 같이 다공성 실리콘(porous Si)이 포함된 박막(108)이 형성됨과 동시에 플라즈마 폴리머 유기 박막(104)이 외부로 배출(Out gassing) 됨으로써, 정형화된 에어갭(112)을 형성하게 된다. 또한, 플라즈마 처리 공정을 통해 다공성 실리콘이 포함된 박막(108) 상에 절연성이 개선된 박막층(110)이 형성되어, IMD 층의 유전율을 급격히 감소시키게 된다.
한편, 본 발명의 실시예에서 이용되는 플라즈마 폴리머 유기 박막(104)의 특성은 유기물로만 구성되어 있으므로, 플라즈마 폴리머 유기 박막(104)이 증착된 상부에 열적으로 불안한 에틸렌(-CH2-)기가 많고 기공성을 가진 전구체로 박막, 즉 저 유전 물질 층(106)을 형성함으로써, 도 1e에 도시한 바와 같이 정형화된 에어 갭(112)을 IMD 층에 형성시킨다.
이와 같이 도 1a 내지 도 1e와 같은 제조 공정에서는 습식(wet) 공정의 진행시 발생할 수 있는 문제점 및 리스크(risk)가 줄어들 뿐만 아니라 후속 금속 배선 공정에 대한 영향을 미치지 않는 특징이 있다.
도 2a 내지 도 2c는 본 발명의 바람직한 다른 실시예에 따른 반도체 소자의 에어갭 형성 단계에서 열처리 및 플라즈마 처리 공정을 나타낸 공정 순서도이다.
도 2a를 참조하면, 실리콘을 포함하는 박막(202)이 증착된 반도체 기판(200) 상에 플라즈마로 증착되는 폴리머 유기 박막(204) 즉, 플라즈마 폴리머 유기 박막(204)은, 열적으로 불안정 하며 분자사이즈가 작기 때문에 갭필(gap fill) 능력이 우수하며, 플라즈마 폴리머 유기 박막(204) 위에 증착 되는 저 유전 물질 층(206)은 캡핑(Capping) 박막으로 사용되며, TEOS(Tetra Ethyl Ortho Silicate), 실리콘 함유물질(SiOCH, SiO, SiN, SiONCH, SiCH, SiCNH)들 중 어느 하나를 사용한다.
이러한 낮은 유전상수 값을 갖는 저 유전 물질 층(206)은 도 2b에 도시한 바와 같이 300℃~450℃ 범위에서의 RTP 공정을 통하여 플라즈마 폴리머 유기 박막(204)의 소멸 제거와 동시에 다공성 박막(208)을 형성하게 되며, 플라즈마 폴리머 유기 박막(204)의 소멸을 통해 에어갭(210)을 형성하게 된다.
이때 발생될 수 있는 절연특성의 박막 형성 및 다공성 박막(208) 내에 잔재하는 물질들을 고정화 및 제거하기 위해서 He와 N2O가스를 사용하는 플라즈마 처리 공정을 수행하게 된다. 도 2c에서와 같이 플라즈마 처리 공정 시 유도결합형 플라즈마(Inductively Coupled Plasma)를 사용하는데, 증착기판과 플라즈마 사이의 거리가 있는 유도 결합형 플라즈마는 박막의 표면에 작은 수십 나노미터 이하(예컨대, 5~100nm의 범위)의 절연성에 대해 개선되어진 박막층(210)을 형성하게 되며, 이러한 절연성이 개선된 박막층(210)이 플라즈마로부터 발생되는 직접적인 피해(damage)를 줄일 수 있다는 장점이 있다.
이와 같이, 플라즈마 폴리머를 이용한 층간 절연막(IMD/ILD) 물질의 개선 및 에어갭 형성으로 배선 간 캐패시턴스를 크게 감소하여 소자 구동에 있어 지연 상수(RC)딜레이 및 신호 왜곡에 대한 영향을 급감시킬 수 있다. 그리고 에어갭 형성 시 열처리 공정을 수행하여 박막이 열처리 공정에 대한 내열성을 갖추게 됨으로써, 후속 열처리 공정을 줄일 수 있다.
이상 설명한 바와 같이, 본 발명은 플라즈마 폴리머 박막을 이용한 에어갭 제조를 통하여 공정 간소화 및 후속 공정의 위험성을 줄이기 위한 것으로서, 열적 불안정성으로 300℃ 이하에서 완전히 분해되는 플라즈마 폴리머 박막을 희생층으로 사용하여 열처리 공정을 통해 에어갭을 형성한다.
한편 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되지 않으며, 후술되는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
도 1a 내지 도 1e는 본 발명의 바람직한 일 실시예에 따른 반도체 소자의 에어갭 형성 단계를 나타낸 공정 순서도,
도 2a 내지 도 2c는 본 발명의 바람직한 다른 실시예에 따른 반도체 소자의 에어갭 형성 단계를 나타낸 공정 순서도.
< 도면의 주요 부분에 대한 부호 설명 >
100 : 반도체 기판 　　　　　　　　　　　　　　　　102 : 실리콘 성분 포함 박막
104 : 플라즈마 폴리머 유기막　　　　　　106 : SiOCH막
108 : 다공성 SiOCH막　　　　　　　　　　　　　　110 : 절연성이 개선된 박막
112 : 에어갭

Claims (8)

  1. 패턴된 반도체 기판 상에 플라즈마 폴리머 유기 박막 및 저 유전 물질(low-k)층을 형성한 후에 열처리 및 플라즈마 처리 공정을 수행하여 상기 플라즈마 폴리머 유기 박막이 갭필되었던 공간에 에어갭을 형성하는 반도체 소자의 에어갭 제조 방법.
  2. 패턴된 반도체 기판 상에 실리콘 포함 박막을 증착하는 단계;
    상기 실리콘 포함 박막 상에 플라즈마 폴리머 유기 박막을 증착한 후, 평탄화 공정을 수행하는 단계;
    상기 평탄화 공정 이후, 저 유전 물질(low-k)층을 형성하는 단계;
    상기 저 유전 물질층의 형성 이후 열처리 및 플라즈마 처리 공정을 수행하는 단계;
    상기 열처리 및 플라즈마 처리 공정을 통하여 상기 저 유전 물질층을 다공성 실리콘 박막으로 형성시키고, 상기 플라즈마 폴리머 유기 박막이 갭필되었던 공간에 에어갭을 형성하는 단계
    를 포함하는 반도체 소자의 에어갭 제조 방법.
  3. 제 1항에 있어서,
    상기 플라즈마 처리 공정을 통하여 상기 다공성 실리콘 박막 표면에 5~100nm 범위의 절연성에 대해 개선된 박막층을 형성하는 것을 특징으로 하는 반도체 소자의 에어갭 제조 방법.
  4. 제 2항에 있어서,
    상기 평탄화 공정은 화학적 기계적 연마(CMP) 공정인 것을 특징으로 하는 반도체 소자의 에어갭 제조 방법.
  5. 제 1항 또는 2항에 있어서,
    상기 열처리는,
    300℃에서 450℃의 온도범위에서 수행하는 급속 열처리(RTP) 공정인 것을 특징으로 하는 반도체 소자의 에어갭 제조 방법.
  6. 제 1항 또는 2항에 있어서,
    상기 플라즈마 처리는,
    He와 N2O 가스를 이용한 유도결합형 플라즈마를 수행하는 것을 특징으로 하는 반도체 소자의 에어갭 제조 방법.
  7. 제 1항 또는 2항에 있어서,
    상기 열처리 및 플라즈마 처리 공정은,
    인-시츄로 수행하는 것을 특징으로 하는 반도체 소자의 에어갭 제조 방법.
  8. 제 1항 또는 2항에 있어서,
    상기 저 유전 물질(low-k)층은,
    TEOS 또는 실리콘 함유 물질인 것을 특징으로 하는 반도체 소자의 에어갭 제조 방법.
KR1020080086557A 2008-09-03 2008-09-03 반도체 소자의 에어갭 제조 방법 KR101005669B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080086557A KR101005669B1 (ko) 2008-09-03 2008-09-03 반도체 소자의 에어갭 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080086557A KR101005669B1 (ko) 2008-09-03 2008-09-03 반도체 소자의 에어갭 제조 방법

Publications (2)

Publication Number Publication Date
KR20100027580A true KR20100027580A (ko) 2010-03-11
KR101005669B1 KR101005669B1 (ko) 2011-01-05

Family

ID=42178524

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080086557A KR101005669B1 (ko) 2008-09-03 2008-09-03 반도체 소자의 에어갭 제조 방법

Country Status (1)

Country Link
KR (1) KR101005669B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014137609A1 (en) * 2013-03-04 2014-09-12 Applied Materials, Inc. Controlled air gap formation
US9337150B2 (en) 2012-09-05 2016-05-10 Samsung Electronics Co., Ltd. Semiconductor devices including supporting patterns in gap regions between conductive patterns

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9865738B2 (en) 2016-04-29 2018-01-09 Samsung Electronics Co., Ltd. Fin field effect transistor (FinFET) having air gap and method of fabricating the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100485173B1 (ko) * 2002-12-24 2005-04-22 동부아남반도체 주식회사 반도체 소자 및 그 제조 방법
KR20080030292A (ko) * 2006-09-29 2008-04-04 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성 방법
KR100829603B1 (ko) 2006-11-23 2008-05-14 삼성전자주식회사 에어 갭을 갖는 반도체 소자의 제조 방법
KR20090036879A (ko) * 2007-10-10 2009-04-15 주식회사 하이닉스반도체 반도체 소자의 제조 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9337150B2 (en) 2012-09-05 2016-05-10 Samsung Electronics Co., Ltd. Semiconductor devices including supporting patterns in gap regions between conductive patterns
US9741608B2 (en) 2012-09-05 2017-08-22 Samsung Electronics Co., Ltd. Methods of fabricating semiconductor devices including supporting patterns in gap regions between conductive patterns
WO2014137609A1 (en) * 2013-03-04 2014-09-12 Applied Materials, Inc. Controlled air gap formation
US8921235B2 (en) 2013-03-04 2014-12-30 Applied Materials, Inc. Controlled air gap formation
KR20150126874A (ko) * 2013-03-04 2015-11-13 어플라이드 머티어리얼스, 인코포레이티드 제어되는 에어 갭 형성

Also Published As

Publication number Publication date
KR101005669B1 (ko) 2011-01-05

Similar Documents

Publication Publication Date Title
US8889544B2 (en) Dielectric protection layer as a chemical-mechanical polishing stop layer
US6187662B1 (en) Semiconductor device with low permittivity interlayer insulating film and method of manufacturing the same
US20080199977A1 (en) Activated Chemical Process for Enhancing Material Properties of Dielectric Films
US20090152686A1 (en) Film Forming Method for Dielectric Film
US7838414B2 (en) Method for manufacturing semiconductor device utilizing low dielectric layer filling gaps between metal lines
JP2001185547A (ja) 極限低誘電率膜のためのキャッピング層
KR100612064B1 (ko) 구리/저유전율의 상호 접속 구조를 위한 개선된 화학적 평탄화 성능
JPH1074755A (ja) マイクロエレクトロニク構造および形成方法
US20070232046A1 (en) Damascene interconnection having porous low K layer with improved mechanical properties
JP2004095865A (ja) 半導体装置およびその製造方法
KR101005669B1 (ko) 반도체 소자의 에어갭 제조 방법
US20100301495A1 (en) Semiconductor device and method for manufacturing same
US9373680B1 (en) Integrated circuits with capacitors and methods of producing the same
Cheng et al. Porous low-dielectric-constant material for semiconductor microelectronics
JP4223012B2 (ja) 絶縁膜の形成方法、多層構造の形成方法および半導体装置の製造方法
JP2005050954A (ja) 半導体装置およびその製造方法
US20100093174A1 (en) Method of manufacturing low-k dielectric film, and formation of air-gap using the low-k dielectric film
JP2004296476A (ja) 半導体装置の製造方法
KR20090011950A (ko) 반도체 소자의 제조방법
KR101204742B1 (ko) 반도체 소자의 제조방법
CN108550528B (zh) 半导体器件制造方法
KR20080062528A (ko) 반도체 소자의 제조방법
JP2008053402A (ja) 半導体装置の製造方法
JP2007088017A (ja) 有機絶縁膜とその作製方法，及び有機絶縁膜を用いた半導体装置
KR20040082295A (ko) 반도체 장치 및 반도체 장치의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee