JP4223012B2 - 絶縁膜の形成方法、多層構造の形成方法および半導体装置の製造方法 - Google Patents
絶縁膜の形成方法、多層構造の形成方法および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4223012B2 JP4223012B2 JP2005032446A JP2005032446A JP4223012B2 JP 4223012 B2 JP4223012 B2 JP 4223012B2 JP 2005032446 A JP2005032446 A JP 2005032446A JP 2005032446 A JP2005032446 A JP 2005032446A JP 4223012 B2 JP4223012 B2 JP 4223012B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- solvent
- forming
- coating film
- hydrogen plasma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 139
- 239000004065 semiconductor Substances 0.000 title claims description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000011248 coating agent Substances 0.000 claims description 125
- 238000000576 coating method Methods 0.000 claims description 125
- 230000004888 barrier function Effects 0.000 claims description 123
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 119
- 239000001257 hydrogen Substances 0.000 claims description 118
- 229910052739 hydrogen Inorganic materials 0.000 claims description 118
- 239000002904 solvent Substances 0.000 claims description 106
- 230000001678 irradiating effect Effects 0.000 claims description 38
- 239000000463 material Substances 0.000 claims description 34
- 238000010438 heat treatment Methods 0.000 claims description 30
- 239000011810 insulating material Substances 0.000 claims description 27
- 238000009835 boiling Methods 0.000 claims description 7
- 239000011148 porous material Substances 0.000 claims description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 62
- 229910010271 silicon carbide Inorganic materials 0.000 description 61
- 238000005229 chemical vapour deposition Methods 0.000 description 47
- 239000010949 copper Substances 0.000 description 47
- 238000009832 plasma treatment Methods 0.000 description 39
- 230000015572 biosynthetic process Effects 0.000 description 36
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 33
- 239000010410 layer Substances 0.000 description 25
- 238000009792 diffusion process Methods 0.000 description 24
- 238000011282 treatment Methods 0.000 description 19
- 238000005530 etching Methods 0.000 description 18
- 239000000377 silicon dioxide Substances 0.000 description 15
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 14
- 235000012431 wafers Nutrition 0.000 description 14
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 12
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 12
- 229910052721 tungsten Inorganic materials 0.000 description 12
- 239000010937 tungsten Substances 0.000 description 12
- 229910052581 Si3N4 Inorganic materials 0.000 description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 10
- 238000012545 processing Methods 0.000 description 9
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 239000007789 gas Substances 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 7
- 238000007796 conventional method Methods 0.000 description 7
- 238000005259 measurement Methods 0.000 description 7
- 239000001569 carbon dioxide Substances 0.000 description 6
- 229910002092 carbon dioxide Inorganic materials 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 6
- 239000002243 precursor Substances 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000007747 plating Methods 0.000 description 5
- CZDYPVPMEAXLPK-UHFFFAOYSA-N tetramethylsilane Chemical compound C[Si](C)(C)C CZDYPVPMEAXLPK-UHFFFAOYSA-N 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- 101100065666 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) ESL2 gene Proteins 0.000 description 4
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 239000002994 raw material Substances 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- WZJUBBHODHNQPW-UHFFFAOYSA-N 2,4,6,8-tetramethyl-1,3,5,7,2$l^{3},4$l^{3},6$l^{3},8$l^{3}-tetraoxatetrasilocane Chemical compound C[Si]1O[Si](C)O[Si](C)O[Si](C)O1 WZJUBBHODHNQPW-UHFFFAOYSA-N 0.000 description 3
- 239000012298 atmosphere Substances 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 3
- 239000005360 phosphosilicate glass Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- RTZKZFJDLAIYFH-UHFFFAOYSA-N Diethyl ether Chemical compound CCOCC RTZKZFJDLAIYFH-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- OIKHZBFJHONJJB-UHFFFAOYSA-N dimethyl(phenyl)silicon Chemical compound C[Si](C)C1=CC=CC=C1 OIKHZBFJHONJJB-UHFFFAOYSA-N 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 101000617725 Homo sapiens Pregnancy-specific beta-1-glycoprotein 2 Proteins 0.000 description 1
- 102100022019 Pregnancy-specific beta-1-glycoprotein 2 Human genes 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000003197 catalytic effect Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229920000412 polyarylene Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000005382 thermal cycling Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
- C23C16/45523—Pulsed gas flow or change of composition over time
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
- H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
- H01L23/53295—Stacked insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76832—Multiple layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
- H01L2221/1005—Formation and after-treatment of dielectrics
- H01L2221/101—Forming openings in dielectrics
- H01L2221/1015—Forming openings in dielectrics for dual damascene structures
- H01L2221/1036—Dual damascene with different via-level and trench-level dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
Description
また、本発明では、そのようにして形成される絶縁膜を用いた多層構造の形成方法を提供することを目的とする。
図1はスピンオンプロセスを用いたLow−k絶縁膜の形成フローの一例である。
スピンオンプロセスを用いたLow−k絶縁膜の形成では、まず、Low−k材料を溶媒中に分散させた前駆体溶液を形成する(ステップS1)。Low−k材料としては、例えば、有機系のポリアリーレンやポリアリルエーテル、無機系の水素シルセスキオキサン(HSQ)、有機・無機ハイブリット系のメチルシルセスキオキサン(MSQ)、あるいはHSQとMSQの混合材料を用いることができる。
ここで、図2は水素プラズマ処理がLow−k絶縁膜の膜厚に及ぼす影響を示す図である。図2において、横軸はLow−k絶縁膜の膜厚の測定点を表し、縦軸はLow−k絶縁膜の膜厚(nm)を表している。
図3より、ベーク処理後に直接水素プラズマ処理を行った場合には、ベーク処理後でバリア膜形成前の初期の状態に比べ、誘電率が上昇し、バリア膜越しに水素プラズマ処理を行った場合に比べても、誘電率が高くなってしまっている。バリア膜越しに水素プラズマ処理を行うことで、水素プラズマ処理後でも、誘電率の上昇が抑えられていることがわかる。
まず、第1の適用例について説明する。
素子1の形成後、CVD法によりリンケイ酸ガラス(Phospho-Silicate Glass,PSG)2を膜厚約1.5μmで成膜し(基板温度約600℃)、化学的機械的研磨(Chemical Mechanical Polishing,CMP)により平坦化した後、電極取り出し用レジストパターンをマスクにして常法によりビア溝を形成した。そして、そのビアをタングステンで埋め込み、不要なタングステンをCMPにより除去し、素子1に接続されたタングステンプラグ3を形成した。
次いで、UDC−SiC拡散バリア膜10上に、上記同様、NCSを用い、ハイブリッド型のポーラスシリカ膜11をスピンオンプロセスにより膜厚約250nmで成膜した。このときも、NCSは、UDC−SiC拡散バリア膜10上にスピンコートされた後、そのベーク処理のために約350℃の温度で3分間程度加熱されただけであった。
そして、3層目の配線層は、2層目の配線層の形成と同様に、ポーラスシリカ膜19、SiCミドルストッパ膜20、ポーラスシリカ膜21、SiCキャップ膜22を形成し、配線溝を形成してそこにTaN膜23およびCu膜24を成膜し、Cuを埋め込みCu配線25を形成する。その表面にSiCエッチングストッパ膜26およびSiO2層間絶縁膜27を形成し、Cu配線25に通じるビアを形成した後、そこにタングステンプラグ28を形成して、タングステンプラグ28上にアルミパッド29を形成した。最後に、アルミパッド29表面の一部を残してその他の領域に保護膜30を形成した。
図5は第2の適用例の多層配線構造の要部断面模式図である。
この第2の適用例では、上記第1の適用例で述べた多層配線構造の1層目の配線層の形成に続いて、以下の工程に従って2層目および3層目の配線層を形成した。なお、この第2の適用例の説明においては、第1の適用例で述べた要素と同一の要素については同一の符号を付し、その説明の詳細は省略する。
続く3層目の配線層の形成は、上記第1の適用例と同じく、ポーラスシリカ膜19、SiCミドルストッパ膜20、ポーラスシリカ膜21、SiCキャップ膜22を形成し、配線溝を形成してそこにTaN膜23およびCu膜24を成膜し、Cuを埋め込みCu配線25を形成する。その表面にSiCエッチングストッパ膜26およびSiO2層間絶縁膜27を形成し、Cu配線25に通じるビアを形成した後、そこにタングステンプラグ28を形成して、タングステンプラグ28上にアルミパッド29を形成した。最後に、アルミパッド29表面の一部を残してその他の領域に保護膜30を形成した。
図6は第3の適用例の多層配線構造の要部断面模式図である。
なお、この第3の適用例の説明においては、第1の適用例で述べた要素と同一の要素については同一の符号を付し、その説明の詳細は省略する。
次いで、1層目の配線層と同様、SiLK(商標)を用い、有機絶縁膜56をスピンオンプロセスにより膜厚約450nmで成膜し、CVD法によりSiOキャップ膜57を膜厚約100nmで形成した。有機絶縁膜56は、SiC拡散バリア膜55上にスピンコートされた後、そのベーク処理のために約350℃の温度で5分間程度加熱されただけであった。そして、SiOキャップ膜57の形成の際は、上記同様、SiO膜を約16nmずつ成膜していき、各成膜の間に5回の水素プラズマ処理を行って、最終的に膜厚約100nmのSiOキャップ膜57を形成した。なお、このときの水素プラズマ処理の水素プラズマ照射条件は、先に形成したSiOキャップ膜51の形成時と同じにした。
続く3層目の配線層の形成は、2層目の配線層の形成と同様に、有機絶縁膜63、SiOキャップ膜64、SiNハードマスク65を形成し、配線溝を形成してそこにTaN膜66およびCu膜67を成膜し、Cuを埋め込みCu配線68を形成する。その表面にSiC拡散バリア膜69およびSiO2層間絶縁膜27を形成し、Cu配線68に通じるビアを形成した後、そこにタングステンプラグ28を形成して、タングステンプラグ28上にアルミパッド29を形成した。最後に、アルミパッド29表面の一部を残してその他の領域に保護膜30を形成した。
絶縁材料を含む溶液を塗布して前記絶縁材料を含む塗膜を形成する工程と、
前記塗膜から溶媒を加熱除去する工程と、
前記溶媒除去後の前記塗膜に対し水素プラズマを照射する工程と、
を有することを特徴とする絶縁膜の形成方法。
前記溶媒除去後の前記塗膜の上にバリア膜を形成する工程を有し、
前記バリア膜を形成する工程後に、
前記バリア膜の上から前記溶媒除去後の前記塗膜に対し前記水素プラズマを照射する、
ことを特徴とする付記1記載の絶縁膜の形成方法。
CVD装置を用いて前記溶媒除去後の前記塗膜の上に前記バリア膜を形成し、
前記溶媒除去後の前記塗膜に対し前記水素プラズマを照射する工程においては、
前記CVD装置を用いて前記溶媒除去後の前記塗膜に対し前記水素プラズマを照射する、
ことを特徴とする付記2記載の絶縁膜の形成方法。
繰り返す回数に応じて、各回に形成する各前記絶縁膜の膜厚と照射する前記水素プラズマの照射量とを設定することを特徴とする付記4記載の絶縁膜の形成方法。
前記塗膜から前記溶媒を加熱除去する工程後に、
前記塗膜から前記テンプレート材料を加熱除去する工程を有し、
前記溶媒除去後の前記塗膜に対し前記水素プラズマを照射する工程においては、
前記溶媒および前記テンプレート材料の除去後の前記塗膜に対し前記水素プラズマを照射する、
ことを特徴とする付記1記載の絶縁膜の形成方法。
前記塗膜から前記溶媒を加熱除去する工程後に、前記塗膜に空孔が形成されるようにしたことを特徴とする付記1記載の絶縁膜の形成方法。
絶縁材料を含む溶液を塗布して前記絶縁材料を含む塗膜を形成する工程と、
前記塗膜から溶媒を加熱除去する工程と、
前記溶媒除去後の前記塗膜に対し水素プラズマを照射して前記絶縁膜を形成する工程と、
を有することを特徴とする多層構造の形成方法。
前記溶媒除去後の前記塗膜の上にバリア膜を形成する工程を有し、
前記バリア膜を形成する工程後に、
前記バリア膜の上から前記溶媒除去後の前記塗膜に対し前記水素プラズマを照射して前記絶縁膜を形成する、
ことを特徴とする付記8記載の多層構造の形成方法。
前記絶縁膜に溝を形成する工程と、
前記溝に導電材料を埋め込む工程と、
を有することを特徴とする付記8記載の多層構造の形成方法。
(付記12) 前記溶媒除去後の前記塗膜の上に前記バリア膜を形成する工程においては、
CVD装置を用いて前記溶媒除去後の前記塗膜の上に前記バリア膜を形成し、
前記溶媒除去後の前記塗膜に対し前記水素プラズマを照射して前記絶縁膜を形成する工程においては、
前記CVD装置を用いて前記溶媒除去後の前記塗膜に対し前記水素プラズマを照射して前記絶縁膜を形成する、
ことを特徴とする付記9記載の多層構造の形成方法。
繰り返す回数に応じて、各回に形成する各前記絶縁膜の膜厚と照射する前記水素プラズマの照射量とを設定することを特徴とする付記13記載の多層構造の形成方法。
前記塗膜から前記溶媒を加熱除去する工程後に、
前記塗膜から前記テンプレート材料を加熱除去する工程を有し、
前記溶媒除去後の前記塗膜に対し前記水素プラズマを照射して前記絶縁膜を形成する工程においては、
前記溶媒および前記テンプレート材料の除去後の前記塗膜に対し前記水素プラズマを照射して前記絶縁膜を形成する、
ことを特徴とする付記8記載の多層構造の形成方法。
前記塗膜から前記溶媒を加熱除去する工程後に、前記塗膜に空孔が形成されるようにしたことを特徴とする付記8記載の多層構造の形成方法。
絶縁材料を含む溶液を塗布して前記絶縁材料を含む塗膜を形成する工程と、
前記塗膜から溶媒を加熱除去する工程と、
前記溶媒除去後の前記塗膜に対し水素プラズマを照射して前記絶縁膜を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
前記溶媒除去後の前記塗膜の上にバリア膜を形成する工程を有し、
前記バリア膜を形成する工程後に、
前記バリア膜の上から前記溶媒除去後の前記塗膜に対し前記水素プラズマを照射して前記絶縁膜を形成する、
ことを特徴とする付記18記載の半導体装置の製造方法。
前記絶縁膜に溝を形成する工程と、
前記溝に導電材料を埋め込む工程と、
を有することを特徴とする付記18記載の半導体装置の製造方法。
2 PSG
3,28 タングステンプラグ
4,26 SiCエッチングストッパ膜
5,11,13,19,21,41 ポーラスシリカ膜
6,14,22,42 SiCキャップ膜
7,15,23,43,52,59,66 TaN膜
8,16,24,44,53,60,67 Cu膜
9,17b,25,45b,54,61b,68 Cu配線
10,18,46 UDC−SiC拡散バリア膜
12,20 SiCミドルストッパ膜
17a,45a,61a ビア
27 SiO2層間絶縁膜
29 アルミパッド
30 保護膜
40 シリコンオキシカーバイド膜
50,56,63 有機絶縁膜
51,57,64 SiOキャップ膜
55,62,69 SiC拡散バリア膜
58,65 SiNハードマスク
Claims (6)
- 絶縁膜の形成方法において、
絶縁材料を含む溶液を塗布して前記絶縁材料を含む塗膜を形成する工程と、
前記塗膜から溶媒を加熱除去する工程と、
前記溶媒除去後の前記塗膜の上にバリア膜を形成する工程と、
前記溶媒除去後の前記塗膜に対し前記バリア膜越しに水素プラズマを照射する工程と、
を有し、
前記溶媒除去後の前記塗膜の上に前記バリア膜を形成する工程においては、
CVD装置を用いて前記溶媒除去後の前記塗膜の上に前記バリア膜を形成し、
前記溶媒除去後の前記塗膜に対し前記バリア膜越しに前記水素プラズマを照射する工程においては、
前記CVD装置を用いて前記溶媒除去後の前記塗膜に対し前記バリア膜越しに前記水素プラズマを照射することを特徴とする絶縁膜の形成方法。 - 前記溶媒除去後の前記塗膜の上に前記バリア膜を形成する工程と、前記溶媒除去後の前記塗膜に対し前記バリア膜越しに前記水素プラズマを照射する工程と、を交互に繰り返すことを特徴とする請求項1記載の絶縁膜の形成方法。
- 前記溶液は、前記溶媒と沸点の異なるテンプレート材料を含み、
前記塗膜から前記溶媒を加熱除去する工程後に、
前記塗膜から前記テンプレート材料を加熱除去する工程を有し、
前記溶媒および前記テンプレート材料の除去後の前記塗膜の上にバリア膜を形成し、
前記溶媒および前記テンプレート材料の除去後の前記塗膜に対し前記バリア膜越しに前記水素プラズマを照射する、
ことを特徴とする請求項1記載の絶縁膜の形成方法。 - 前記絶縁材料は、分子クラスタ構造を有し、
前記塗膜から前記溶媒を加熱除去する工程後に、前記塗膜に空孔が形成されるようにしたことを特徴とする請求項1記載の絶縁膜の形成方法。 - 絶縁膜を用いた多層構造の形成方法において、
絶縁材料を含む溶液を塗布して前記絶縁材料を含む塗膜を形成する工程と、
前記塗膜から溶媒を加熱除去する工程と、
前記溶媒除去後の前記塗膜の上にバリア膜を形成する工程と、
前記溶媒除去後の前記塗膜に対し前記バリア膜越しに水素プラズマを照射して前記絶縁膜を形成する工程と、
を有し、
前記溶媒除去後の前記塗膜の上に前記バリア膜を形成する工程においては、
CVD装置を用いて前記溶媒除去後の前記塗膜の上に前記バリア膜を形成し、
前記溶媒除去後の前記塗膜に対し前記バリア膜越しに前記水素プラズマを照射して前記絶縁膜を形成する工程においては、
前記CVD装置を用いて前記溶媒除去後の前記塗膜に対し前記バリア膜越しに前記水素プラズマを照射して前記絶縁膜を形成することを特徴とする多層構造の形成方法。 - 絶縁膜を用いた多層構造を有する半導体装置の製造方法において、
絶縁材料を含む溶液を塗布して前記絶縁材料を含む塗膜を形成する工程と、
前記塗膜から溶媒を加熱除去する工程と、
前記溶媒除去後の前記塗膜の上にバリア膜を形成する工程と、
前記溶媒除去後の前記塗膜に対し前記バリア膜越しに水素プラズマを照射して前記絶縁膜を形成する工程と、
を有し、
前記溶媒除去後の前記塗膜の上に前記バリア膜を形成する工程においては、
CVD装置を用いて前記溶媒除去後の前記塗膜の上に前記バリア膜を形成し、
前記溶媒除去後の前記塗膜に対し前記バリア膜越しに前記水素プラズマを照射して前記絶縁膜を形成する工程においては、
前記CVD装置を用いて前記溶媒除去後の前記塗膜に対し前記バリア膜越しに前記水素プラズマを照射して前記絶縁膜を形成することを特徴とする半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005032446A JP4223012B2 (ja) | 2005-02-09 | 2005-02-09 | 絶縁膜の形成方法、多層構造の形成方法および半導体装置の製造方法 |
US11/171,318 US7541296B2 (en) | 2005-02-09 | 2005-07-01 | Method for forming insulating film, method for forming multilayer structure and method for manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005032446A JP4223012B2 (ja) | 2005-02-09 | 2005-02-09 | 絶縁膜の形成方法、多層構造の形成方法および半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006222171A JP2006222171A (ja) | 2006-08-24 |
JP4223012B2 true JP4223012B2 (ja) | 2009-02-12 |
Family
ID=36780513
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005032446A Expired - Fee Related JP4223012B2 (ja) | 2005-02-09 | 2005-02-09 | 絶縁膜の形成方法、多層構造の形成方法および半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7541296B2 (ja) |
JP (1) | JP4223012B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100459064C (zh) * | 2005-12-12 | 2009-02-04 | 中芯国际集成电路制造(上海)有限公司 | 改进低介电常数层的粘附强度的方法 |
JP5183588B2 (ja) * | 2009-07-15 | 2013-04-17 | 三菱電機株式会社 | 光起電力装置の製造方法 |
US20110318502A1 (en) * | 2009-12-24 | 2011-12-29 | Spp Process Technology Systems Uk Limited | Methods of depositing sio2 films |
JP6918386B1 (ja) * | 2020-12-09 | 2021-08-11 | 株式会社アビット・テクノロジーズ | 絶縁膜の製造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5866945A (en) | 1997-10-16 | 1999-02-02 | Advanced Micro Devices | Borderless vias with HSQ gap filled patterned metal layers |
US6759098B2 (en) | 2000-03-20 | 2004-07-06 | Axcelis Technologies, Inc. | Plasma curing of MSQ-based porous low-k film materials |
US6670285B2 (en) * | 2001-03-14 | 2003-12-30 | International Business Machines Corporation | Nitrogen-containing polymers as porogens in the preparation of highly porous, low dielectric constant materials |
GB0129567D0 (en) * | 2001-12-11 | 2002-01-30 | Trikon Technologies Ltd | Diffusion barrier |
US6936551B2 (en) * | 2002-05-08 | 2005-08-30 | Applied Materials Inc. | Methods and apparatus for E-beam treatment used to fabricate integrated circuit devices |
US7129164B2 (en) * | 2004-10-18 | 2006-10-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for forming a multi-layer low-K dual damascene |
-
2005
- 2005-02-09 JP JP2005032446A patent/JP4223012B2/ja not_active Expired - Fee Related
- 2005-07-01 US US11/171,318 patent/US7541296B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2006222171A (ja) | 2006-08-24 |
US20060178017A1 (en) | 2006-08-10 |
US7541296B2 (en) | 2009-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7407879B2 (en) | Chemical planarization performance for copper/low-k interconnect structures | |
US8062983B1 (en) | Creation of porosity in low-k films by photo-disassociation of imbedded nanoparticles | |
US6844257B2 (en) | Porous low-k dielectric interconnects with improved adhesion produced by partial burnout of surface porogens | |
US8889544B2 (en) | Dielectric protection layer as a chemical-mechanical polishing stop layer | |
US7193325B2 (en) | Reliability improvement of SiOC etch with trimethylsilane gas passivation in Cu damascene interconnects | |
JP2008117903A (ja) | 半導体装置の製造方法 | |
KR100887225B1 (ko) | 반도체 디바이스의 제조 방법 | |
US7557035B1 (en) | Method of forming semiconductor devices by microwave curing of low-k dielectric films | |
JP2009194072A (ja) | 半導体装置の製造方法 | |
JP2004088047A (ja) | 半導体装置の製造方法 | |
JP4675258B2 (ja) | 半導体装置の製造方法および半導体装置 | |
JP2001223269A (ja) | 半導体装置およびその製造方法 | |
US20070232046A1 (en) | Damascene interconnection having porous low K layer with improved mechanical properties | |
JP2004095865A (ja) | 半導体装置およびその製造方法 | |
JP4223012B2 (ja) | 絶縁膜の形成方法、多層構造の形成方法および半導体装置の製造方法 | |
US20100301495A1 (en) | Semiconductor device and method for manufacturing same | |
JP3887175B2 (ja) | 半導体装置及びその製造方法 | |
JP5671220B2 (ja) | 半導体装置の製造方法 | |
US20070232047A1 (en) | Damage recovery method for low K layer in a damascene interconnection | |
JP5823359B2 (ja) | 半導体装置の製造方法 | |
US9905457B2 (en) | High boiling temperature solvent additives for semiconductor processing | |
Cheng et al. | Porous low-dielectric-constant material for semiconductor microelectronics | |
JP4257252B2 (ja) | 半導体装置の製造方法 | |
JP5200436B2 (ja) | 半導体装置の製造方法 | |
JP2003031566A (ja) | 低誘電率絶縁膜形成用組成物、これを用いる絶縁膜形成方法、及びそれにより得られた絶縁膜を有する電子部品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080512 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080610 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080728 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080729 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A132 Effective date: 20080902 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081024 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081118 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081118 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4223012 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111128 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111128 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111128 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111128 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121128 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121128 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131128 Year of fee payment: 5 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |