JP2004088047A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2004088047A
JP2004088047A JP2002338294A JP2002338294A JP2004088047A JP 2004088047 A JP2004088047 A JP 2004088047A JP 2002338294 A JP2002338294 A JP 2002338294A JP 2002338294 A JP2002338294 A JP 2002338294A JP 2004088047 A JP2004088047 A JP 2004088047A
Authority
JP
Japan
Prior art keywords
insulating layer
layer
dielectric constant
semiconductor device
hydrophobic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002338294A
Other languages
English (en)
Other versions
JP3974023B2 (ja
Inventor
Yukio Takigawa
瀧川　幸雄
Shunichi Fukuyama
福山　俊一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2002338294A priority Critical patent/JP3974023B2/ja
Priority to TW092103537A priority patent/TW584916B/zh
Priority to CNB031082289A priority patent/CN100477155C/zh
Priority to US10/410,247 priority patent/US6693046B2/en
Publication of JP2004088047A publication Critical patent/JP2004088047A/ja
Application granted granted Critical
Publication of JP3974023B2 publication Critical patent/JP3974023B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/931—Silicon carbide semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】低誘電率絶縁層を形成しても、疎水性下地層との間の剥がれを低減することのできる半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、（Ｘ）半導体基板上方に第１疎水性絶縁層２１を形成する工程と、（Ｙ）前記第１疎水性絶縁層の表面を親水化する工程と、（Ｚ）前記親水化された表面を有する第１疎水性絶縁層上に比誘電率が酸化シリコンの比誘電率より低い低誘電率絶縁層ＬＫを形成する工程と、を有する。
【選択図】　図５

Description

【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造方法に関し、特に多層配線を有する半導体装置に関する。
【０００２】
【従来の技術】
大規模集積回路は、益々集積度、動作速度が向上している。集積度向上と共に、集積回路を構成するトランジスタ等の半導体素子は小型化されている。小型化により、半導体素子の動作速度は向上する。
【０００３】
半導体素子の微細化、集積度の向上と共に、大規模集積回路の配線は微細化されると共に多層化される。配線における信号の伝播速度は、配線抵抗と配線の寄生容量によりほぼ決定される。
【０００４】
配線抵抗の低抵抗化は、配線の主材料をＡｌから、さらに低抵抗率のＣｕへ変更することで達成されている。配線材料をさらに低抵抗化することは、現実的には困難である。配線として銅配線を用いると、配線中のＣｕが層間絶縁膜中に拡散することを防止することが必要となる。銅拡散防止層として、主にＳｉＮ、ＳｉＣ、ＳｉＣＯが用いられる。銅拡散防止層は、一般的に撥水性が高い。
【０００５】
半導体装置の高集積化により、配線間隔が狭くなると、同じ配線厚では配線間の寄生容量が増大してしまう。配線厚を薄くして、寄生容量を低減しようとすると、配線抵抗が上昇してしまう。配線容量を低減するためには、絶縁層として、いわゆるｌｏｗ　ｋ　材料等の、より低誘電率の材料を用いることが最も有効である。
【０００６】
半導体の高速動作を実現するために、酸化シリコンよりも低い比誘電率を有する低誘電率材料で層間絶縁層を形成する方法が数多く報告されている。微細配線を有する下層配線層は、特に配線容量の問題が大きいため、低誘電率材料で層間絶縁膜を形成することが検討されている。
【０００７】
疎水性表面を有する銅拡散防止層の上に、低誘電率絶縁材料層を形成すると、密着性が低くなり易い。特に、塗布法で低誘電率絶縁層を銅拡散防止層の上に形成すると、密着性が低くなり易い。多層配線を形成すると、低誘電率絶縁層と疎水性下地層との間で界面剥がれが生じる。配線層数が増加すると、低誘電率絶縁層の剥がれの問題はさらに大きくなる。
【０００８】
【特許文献】
特開２００１−３４５３１７
【０００９】
【発明が解決しようとする課題】
本発明の１つの目的は、低誘電率絶縁層を形成しても、疎水性下地層との間の剥がれを低減することのできる半導体装置の製造方法を提供することである。
【００１０】
本発明の他の目的は、高性能で信頼性の高い、高集積度の半導体装置の製造方法を提供することである。
【００１１】
【課題を解決するための手段】
本発明の１観点によれば、（Ｘ）半導体基板上方に第１疎水性絶縁層を形成する工程と、（Ｙ）前記第１疎水性絶縁層の表面を親水化する工程と、（Ｚ）前記親水化された表面を有する第１疎水性絶縁層上に比誘電率が酸化シリコンの比誘電率より低い低誘電率絶縁層を形成する工程と、を有する半導体装置の製造方法が提供される。
【００１２】
【発明の実施の形態】
以下、図面を参照して本発明の実施例を説明する。
図１（Ａ）に示すように、シリコン基板１０の表面に素子分離用トレンチを形成し、酸化シリコン等の絶縁物を埋め込んでシャロートレンチアイソレーション（ＳＴＩ）１１を形成する。なお、必要に応じてＳＴＩの形成の前又は前後にイオン注入を行ない、シリコン基板１０表面に所望のウエル領域を形成する。ＳＴＩ１１に囲まれた多数の活性領域が画定される。
【００１３】
シリコン基板１０の活性領域表面に、ゲート絶縁層１４、多結晶シリコンゲート電極１５、シリサイド電極１６の積層からなる絶縁ゲート電極を作成する。絶縁ゲート電極の両側壁上には、酸化シリコン等のサイドウォールスペーサ１７が形成される。なお、この絶縁ゲート電極構造をまとめてＧで示す。ゲート電極Ｇの両側には、サイドウォールスペーサ１７の作成前後に所望のイオン注入が行われ、エクステンション付のソース／ドレイン領域が形成される。ｎチャネルトランジスタとｐチャネルトランジスタとを作り分けることにより、ＣＭＯＳトランジスタ構造が形成される。
【００１４】
ＭＯＳトランジスタ等の半導体素子形成後、化学気相堆積（ＣＶＤ）によりホスホシリケートガラス（ＰＳＧ、燐ガラス）層１８を例えば基板温度６００℃で厚さ約１．５μｍ成膜する。成膜されたＰＳＧ層１８は、ゲート電極などの下地構造を反映した凹凸を有する。ＰＳＧ層１８の表面を化学機械研磨（ＣＭＰ）により平坦化する。平坦化した表面上に、パッシベーション膜としてＳｉＣ膜１９を、例えばＮｏｖｅｌｕｓｓ社より入手可能な登録商標ＥＳＬ３を用い、厚さ約５０ｎｍ、プラズマＣＶＤにより成膜する。得られるＳｉＣ層は疎水性である。このＳｉＣ層１９は、この上に形成される銅配線に対し、Ｃｕの下方への拡散を防止する銅拡散防止機能も有する。
【００１５】
ＳｉＣ膜１９の表面上に、レジストパターンＰＲ１を形成する。レジストパターンＰＲ１は、半導体素子の電極取り出し領域に開口を形成するための開口部を有する。レジストパターンＰＲ１をエッチングマスクとし、ＳｉＣ層１９、ＰＳＧ層１８をエッチングして、接続孔を形成する。
【００１６】
図１（Ｂ）に示すように、接続孔内壁を覆うように、バリアメタルとしてＴｉＮ、Ｔａ等の金属層をスパッタリングにより堆積した後、ＣＶＤによりタングステン（Ｗ）層を成膜する。ＳｉＣ膜１９の上に堆積した不要の金属層をＣＭＰにより除去する。このようにして、接続孔を埋め、ＳｉＣ膜１９の表面とほぼ面一の表面を有する導電性（コンタクト）プラグＰが形成される。
【００１７】
図１（Ｃ）に示すように、ＰＳＧ層１８、ＳｉＣ膜１９で構成され、Ｗの導電性プラグＰを埋め込んだ絶縁層の表面にアルカリ性の弗化アンモニウム（ＮＨ４Ｆ）５％水溶液ＬＱ１を滴下し、室温で約２分間接触させ、表面処理を施す。表面処理を施した後、半導体基板表面を水洗し、スピナー乾燥する。表面処理により、ＳｉＣ層１９表面は親水化する。
【００１８】
図１（Ｄ）に示すように、ＳｉＣ膜１９表面上に、厚さ約１５０ｎｍのいわゆるｌｏｗ　ｋ　ｍａｔｅｒｉａｌである低誘電率膜ＬＫ１を例えばダウケミカル社より入手可能な登録商標ＳｉＬＫ−Ｊ１５０を用い、塗付によって形成する。低誘電率膜ＬＫ１は、塗布後ベーキングによって溶媒を蒸発させ、熱処理によって硬化処理を行なう。このようにして形成された低誘電率絶縁層ＬＫ１の上に、例えば酸化シリコン（ＳｉＯ）のキャップ層２０を、例えばＣＶＤにより厚さ約１００ｎｍ成膜する。
【００１９】
キャップ層２０表面上に、レジストパターンＰＲ２を作成する。レジストパターンＰＲ２は、第１配線層の配線パターンに相当する開口部を有する。レジストパターンＰＲ２をエッチングマスクとし、キャップ層２０、低誘電率絶縁層ＬＫ１をエッチングして、配線溝を形成する。その後、レジストパターンＰＲ２は除去する。
【００２０】
図２（Ｅ）に示すように、導電性プラグＰの頭部を露出した配線用溝に、例えば厚さ約３０ｎｍのＴａＮで形成されたバリアメタル層ＢＭ及び厚さ約３０ｎｍのＣｕ層で形成されたシードメタル層ＳＭをスパッタリングにより形成する。
【００２１】
図２（Ｆ）に示すように、シードメタル層ＳＭの上に、銅配線層ＰＭをメッキにより成膜する。その後、ＣＭＰを行い、キャップ層２０表面上の不要の金属層を除去する。
【００２２】
図２（Ｇ）に示すように、第１配線パターンＷ１を埋め込んだキャップ層２０の表面上に例えば厚さ５０ｎｍのＳｉＣ層で形成された胴拡散防止層２１を前述同様のプラズマＣＶＤで形成する。銅拡散防止層２１を成膜した後、銅拡散防止層２１表面上に弗化アンモニウム５％水溶液ＬＱ２を滴下し、室温で約２分間接触させ、表面処理を施す。その後、純水洗浄を行なって処理液を除去し、スピナ乾燥を行なう。疎水性ＳｉＣ層表面が親水化される。
【００２３】
図３（Ｈ）に示すように、表面処理を施したＳｉＣ膜２１の表面上に、例えば厚さ約４００ｎｍの低誘電率絶縁層ＬＫ２を例えばダウケミカル社より入手可能な登録商標ＳｉＬＫ‐Ｊ３５０を用い、塗布法により成膜する。液体材料を塗布した後、ベーキング、加熱キュア処理を行うことにより低誘電率絶縁層ＬＫ２が形成される。低誘電率絶縁層ＬＫ２の表面上に、例えば厚さ約１００ｎｍのＳｉＯ層で形成されたキャップ層２３、厚さ約５０ｎｍの窒化シリコン（ＳｉＮ）層で形成されたハードマスク層２４をＣＶＤで成膜する。
【００２４】
図３（Ｉ）に示すように、ハードマスク層２４、キャプ層２３、低誘電率絶縁層ＬＫ２、銅拡散防止層２１内にデュアルダマシン配線２９を埋め込む。例えば、レジストマスクを用いてハードマスク２４に配線用トレンチを画定する開口を形成した後、レジストマスクを用いて銅拡散防止層２１に達するビア孔を形成する。その後、ハードマスク層２４をエッチングマスクとし、キャップ層２３、低誘電率絶縁層ＬＫ２に配線用トレンチをエッチングする。さらに、ビア孔底に露出している銅拡散防止層２１をエッチングすることにより、デュアルダマシン配線用凹部を完成する。
【００２５】
次に、図２（Ｆ）を参照して説明した工程と同様に、バリアメタル層、シードメタル層、メッキ層を積層し、ハードマスク層２４上の不要部をＣＭＰにより除去することにより、第２配線層２９を完成する。ハードマスク層２４は、ＣＭＰにより消滅してもよい。
【００２６】
図３（Ｊ）に示すように、第２配線層２９を埋め込んだ第２層間絶縁膜上に、例えば厚さ５０ｎｍのＳｉＣ層で形成される銅拡散防止層３１をプラズマＣＶＤにより成膜する。ＳｉＣ層３１の表面に弗化アンモニウム５％水溶液を滴下し、室温で２分間接触させ、表面処理を行なう。疎水性ＳｉＣ層表面が親水化される。
【００２７】
図４（Ｋ）に示すように、表面処理を行ったＳｉＣ層３１の上に、登録商標ＳｉＬＫ−Ｊ３５０を用い、前述同様の工程により厚さ約４５０ｎｍの低誘電率絶縁層ＬＫ３を塗布法により成膜する。さらに、低誘電率絶縁層ＬＫ３の表面上に、厚さ約１００ｎｍのＳｉＯ層で形成されたキャップ層３３、厚さ約５０ｎｍのＳｉＮ層で形成されたハードマスク層３４を成膜する。前述同様の工程により、第３配線層をハードマスク層３４、キャップ層３３、低誘電率絶縁層ＬＫ３、銅拡散防止層３１を貫通して形成する。
【００２８】
同様の工程を繰り返すことにより、例えば５層の配線層を形成する。
図４（Ｌ）は、５層配線層の構成例を示す。第３層間絶縁膜に第３配線層３９が埋め込まれ、その上に銅拡散防止層４１、低誘電率絶縁層ＬＫ４、キャップ層４３、ハードマスク層４４が積層され、第４配線層４９が埋め込まれる。第４配線層の上に、さらに銅拡散防止層５１、低誘電率絶縁層ＬＫ５、キャップ層５３、ハードマスク層５４が成膜され、第５配線層５９が埋め込まれる。第５配線層５９を覆って、例えばＳｉＣ層で形成されるキャップ層６０が成膜される。さらに、ＳｉＯ２膜を形成して層間膜とし、アルミニウムパッドを形成した。
【００２９】
このような構成を有する多層配線において、２層目配線層の容量測定を行った。ピッチ０．２４μｍの櫛歯状配線を用い、配線全長３０ｃｍのサンプルを用いた。得られた配線容量は、約１８０ｆＦ／ｍｍであった。又、４００℃、３０分間の熱処理を５回繰り返した結果、膜剥がれは全く見られなかった。
【００３０】
ＳｉＣ層表面の表面処理を行わないで形成した同様の多層配線を有する半導体装置においては、同様の熱サイクル試験を行なった結果、ＳｉＣ銅拡散防止層と、ＳｉＬＫ低誘電率絶縁層との界面において剥がれが生じた。この結果から、銅拡散防止層表面を表面処理する効果が明らかとなった。
【００３１】
上述の表面処理により、ＳｉＣ層に対する水の接触角がどのように変化するかを測定した。処理前のＳｉＣ層に対する水の接触角は４８度であった。弗化アンモニウム５％水溶液で、室温、２分間の表面処理を行なうと、接触角は３３度になった。
【００３２】
上記実施例においては、処理液として弗化アンモニウム５％水溶液を用いた。処理液はこれに限らない。上述の実施例において、処理液として弗化アンモニウムに代え、第１リン酸アンモニウム３０％水溶液を用いた。処理は室温で２分間と前述の実施例同様とした。この場合も、４００℃３０分間の熱処理を５回繰り返しても膜剥がれは生じなかった。
【００３３】
ＳｉＣ層に対する水の接触角の変化を測定した。処理前の接触角は上述のように４８度である。第１リン酸アンモニウム３０％水溶液で、室温２分間の表面処理を行なうと、接触角は３６度となった。親水化が明らかである。
【００３４】
なお、これらの結果は以下のように考えることができるであろう。
図５（Ａ）に示すように、ＳｉＣ層２１（３１、４１、５１）表面は、ＳｉＨで終端していると考えられる。このため、ＳｉＣ層表面は疎水性となっている。ＳｉＣ層２１表面に形成する低誘電率絶縁層の濡れ性が阻害され、密着性が低下すると考えられる。
【００３５】
図５（Ｂ）に示すように、ＳｉＣ層２１表面を水分を含むアルカリ溶液で表面処理すると、ＳｉＨ基がＳｉＯＨ基に変換される。ＨがＯＨに置換されたＳｉＣ層表面は、親水性となる。
【００３６】
図５（Ｃ）に示すように、このように表面処理されたＳｉＣ層２１の表面に有機系低誘電率絶縁層を形成すると、ＯＨ基と、絶縁層中のアリルエーテルＲ−Ｏ−Ｃ−Ｃ＝ＣのＣ、シロキサン結合Ｓｉ−Ｏ−ＳｉのＯ、フェニルエーテルＲ‐Ｏ‐Ｒ’のＯ、Ｒ‐Ｈの水素等とが、水素結合又は脱水縮合反応を起こし、低誘電率絶縁層ＬＫとＳｉＣ層２１とは密着性を向上して成膜される。
【００３７】
アルカリ性水溶液として、リン酸アンモニウム、弗化アンモニウム、硫酸アンモニウム、１．４‐ナフトハイドロキノン−２−スルホン酸アンモニウム、硝酸アンモニウム、酢酸アンモニウム、硝酸カルシウムアンモニウム、クエン酸鉄アンモニウム等と純水との混合の水溶液が挙げられる。
【００３８】
表面のＳｉＨ基をＳｉＯＨ基に変換するには、アンモニウム水溶液に限らず、ＯＨ基を有するアルカリ溶液の処理を行なえば有効であろう。その後に水洗を行い処理液は完全に除去するとすれば、種々のアルカリ溶液を用いることができる。Ｎａ等のアルカリ金属を含むアルカリ溶液を用いてもよいであろう。
【００３９】
低誘電率絶縁層を形成するための液体材料には、密着性促進剤を含むものがある。密着性促進剤としては、（ＲＯ）３ＳｉＣＨ＝ＣＨ２，（ＲＯ）３ＳｉＣＣＨ，ＳｉＣＨ２ＣＨ＝ＣＨ２，Ｓｉ−ＣＨ２ＣＣＨなど不飽和結合を有するＳｉ化合物が用いられる。これらの材料を用いることにより密着性を高めることが可能である。さらに、これらの密着性促進剤を下地上に塗布した後、低融点絶縁層を塗布してもよい。
【００４０】
銅拡散防止層としてＳｉＣ層を用いる場合を説明したが、銅拡散防止層としてＳｉＮ層、ＳｉＯＣ層を用いた場合にも密着性の向上が期待できる。ＳｉＯＣ層に前述の表面処理を行った時の接触角の変化を測定した。表面処理前のＳｉＯＣ層に対する水の接触角は９８度であった。弗化アンモニウム５％水溶液で、室温、２分間の表面処理を行うと接触角は６５度となった。第１リン酸アンモニウム３０％水溶液で、室温、２分間の表面処理を行うと接触角は８０度となった。親水化したことが明らかである。
【００４１】
親水化により低誘電率絶縁材料中のワニス中に含まれるＬ−ブチロラクトン等との漏れ性も向上する。結果、低誘電率絶縁層の密着性向上に有利となる。
親水化をＯＨ基を有する酸性水溶液で行なうこともできる。酸性水溶液として、酢酸、シュウ酸、クエン酸、オキサロ酸、コハク酸、フマル酸、酒石酸、ギ酸、乳酸等を用いることができよう。ＳｉＣ層のＳｉＨ基を直接酸化してＳｉＯＨにすることで親水化がなされる。酢酸３％水溶液で、室温、２分間、ＳｉＣ層の表面処理を行なうと、接触角は３３度となった。
【００４２】
薬液処理の際、必要に応じて液を加温してもよい。加温によりＯＨ化を短時間で行なうことができる。温度は、３０〜９５℃、望ましくは３５〜５０℃である。フッ化アンモニウム水溶液の場合、室温５分の処理と、４０℃に加温し、２分の処理とで同等の密着力向上が得られる。
【００４３】
ＳｉＨ基を有する疎水性表面を親水性表面に変換することにより、膜剥がれが防止され、密着性が向上するものと考えられる。親水性表面を形成するためには、疎水性表面に酸化層を形成してもよいと考えられる。上述の溶液による処理に変え、酸素を含むプラズマ中に疎水性表面を曝し、表面に酸化層を形成しても同様の効果を期待できよう。この場合、図５（Ｂ）におけるＬＱを酸素を含む酸化性ガスのプラズマとすればよいであろう。
【００４４】
なお、低誘電率絶縁層として登録商標ＳｉＬＫの有機絶縁層を用いる場合を説明したが、同様の有機系絶縁層である登録商標ＦＬＡＲを用いても同様の結果が得られるであろう。又、水素シルセスキオキサン、メチルシルセスキオキサン等を用いたポーラスシリカを用いることもできる。無機メチル基等を有するポーラスシリカ塗布材料を用いた絶縁層も疎水性である。この場合にも、同様の表面処理により密着性の向上が期待できる。
【００４５】
ＣＶＤで形成するシリコンオキシカーバイド（ＳｉＯＣ）も酸化シリコンの比誘電率約４．１より低い、例えば３前後の比誘電率を実現できる。Ｎｏｖｅｌｌｕｓ　社の登録商標ＣＯＲＡＬ，ＡＭＡＴ社の登録商標Ｂｌａｃｋ　Ｄｉａｍｏｎｄ、Ｎｏｖｅｌｌｕｓ社の登録商標ＣＯＲＡＬの製造条件を変更し、ソースガスのテトラメチルシクロテトラシロキサン（ＴＯＭＣＯＴＳ）の流量を１／５、酸素流量を１／５以下、電力を１／２等として形成したＴＯＲＡＬ（特願平２００２−３１５９００の発明の実施の形態の欄、及び図面参照）などを用い、ＣＶＤで形成した層間絶縁膜を形成することができる。
【００４６】
例えば、１０層以上の多層配線構造において、第４層以下の下層配線層の層間絶縁膜にはＳｉＬＫ，ＦＬＡＲ等を用い、第５〜８層の中層配線の層間絶縁層としてシリコンオキシカーバイドを用いて良好な特性を得ることができる。
【００４７】
ＣＶＤで堆積するシリコンオキシカーバイドも疎水性となりやすく、ＳｉＮ層、ＳｉＣ層などの（銅拡散防止用）下地層との密着性が低くなり易い。下地層表面を親水化し、その上にシリコンオキシカーバイド層を形成することにより、ＳｉＣ層、ＳｉＮ層等の表面の水酸基と低誘電率膜のＳｉＨ基等が反応して密着性が向上する。
【００４８】
以上、実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば種々の変更、改良、組合わせが可能なことは、当業者にとって自明であろう。
【００４９】
以下、本発明の特徴を付記する。
（付記１）（１）　（Ｘ）半導体基板上方に第１疎水性絶縁層を形成する工程と、
（Ｙ）前記第１疎水性絶縁層の表面を親水化する工程と、
（Ｚ）前記親水化された表面を有する第１疎水性絶縁層上に比誘電率が酸化シリコンの比誘電率より低い低誘電率絶縁層を形成する工程と、
を有する半導体装置の製造方法。
【００５０】
（付記２）（２）　前記工程（Ｘ）の前に、
（ａ）多数の半導体素子を形成した半導体基板の上方に第１層間絶縁膜を形成する工程と；
（ｂ）前記第１層間絶縁膜に第１銅配線を埋め込む工程と；
を有し、
前記工程（Ｘ）が、前記第１銅配線を埋め込んだ第１層間絶縁膜上に、第１疎水性絶縁層を形成し、
前記工程（Ｚ）が、前記第１疎水性絶縁層上に、第２層間絶縁膜を形成する、付記１記載の半導体装置の製造方法。
【００５１】
（付記３）（３）　さらに、前記工程（Ｚ）の後に、
（ｃ）前記第２層間絶縁膜に第２銅配線を埋め込む工程と；
（ｄ）前記第２銅配線を埋め込んだ第２層間絶縁膜上に、第２疎水性絶縁層を形成する工程と；
（ｅ）前記第２疎水性絶縁層表面を水分を含むアルカリ性溶液で処理し、表面を親水性にする工程と；
を含む付記２記載の半導体装置の製造方法。
【００５２】
（付記４）　前記第１、第２層間絶縁膜が、さらに、低誘電率絶縁層の上に酸化物ハードマスク層を有する付記２または３記載の半導体装置の製造方法。
（付記５）（４）　前記第１疎水性絶縁層が、シリコンカーバイド、シリコンナイトライド、シリコンオキシカーバイド、又はこれらの組合せのいずれかで形成される付記１〜３のいずれか１項記載の半導体装置の製造方法。
【００５３】
（付記６）（５）　　前記工程（Ｙ）が、前記第１疎水性絶縁層表面をＯＨ基を含む、アルカリ性溶液又は酸性溶液で処理し、表面を親水化する付記１〜５のいずれか１項記載の半導体装置の製造方法。
【００５４】
（付記７）　前記工程（Ｙ）が、前記第１疎水性絶縁層表面をＯＨ基を含むアルカリ性溶液で処理する工程であり、アルカリ性溶液がリン酸アンモニウム、弗化アンモニウム、硫酸アンモニウム、１．４‐ナフトハイドロキノン−２−スルホン酸アンモニウム、硝酸アンモニウム、酢酸アンモニウム、硝酸カルシウムアンモニウム、クエン酸鉄アンモニウムの少なくとも１種水溶液である付記６記載の半導体装置の製造方法。
【００５５】
（付記８）　前記工程（Ｙ）が、前記第１疎水性絶縁層表面をＯＨ基を含む酸性溶液で処理する工程であり、酸性溶液が酢酸、シュウ酸、クエン酸、オキサロ酸、コハク酸、フマル酸、酒石酸、ギ酸、乳酸の少なくとも１種の水溶液である付記６記載の半導体装置の製造方法。
【００５６】
（付記９）　前記工程（Ｙ）が、処理液を加温して行なう付記６〜８のいずれか１項記載の半導体装置の製造方法。
（付記１０）　前記工程（Ｙ）が、前記疎水性絶縁層表面上に処理液を滴下して行う付記６〜９のいずれか１項記載の半導体装置の製造方法。
【００５７】
（付記１１）　前記工程（Ｙ）が、前記第１疎水性絶縁層を酸化性ガスのプラズマに曝すことを含む付記１〜５のいずれか１項記載の半導体装置の製造方法。
【００５８】
（付記１２）　前記工程（Ｘ）がプラズマＣＶＤで第１疎水性絶縁層を形成する付記１〜１１のいずれか１項記載の半導体装置の製造方法。
（付記１３）（６）　前記工程（Ｚ）が、密着性促進剤を含む塗布材料を塗布することを含む付記１〜１２のいずれか１項記載の半導体装置の製造方法。
【００５９】
（付記１４）（７）　前記工程（Ｚ）が、密着性促進剤を塗布し、その上に低誘電率絶縁層塗布材料を塗布することを含む付記１〜１２のいずれか１項記載の半導体装置の製造方法。
【００６０】
（付記１５）（８）　前記低誘電率絶縁層が、ポーラスシリカ層である付記１〜１４のいずれか１項記載の半導体装置の製造方法。
（付記１６）（９）　前記工程（Ｚ）が、低誘電率絶縁層をＣＶＤで成膜する付記１〜１２のいずれか１項記載の半導体装置の製造方法。
【００６１】
（付記１７）　前記低誘電率絶縁層がシリコンオキシカーバイド層である付記１６記載の半導体装置の製造方法。
（付記１８）（１０）　前記低誘電率絶縁層が、有機材料層である付記１〜１７のいずれか１項記載の半導体装置の製造方法。
【００６２】
（付記１９）　前記工程（ｂ）が第１銅配線をダマシンプロセスで形成する付記２記載の半導体装置の製造方法。
（付記２０）　前記工程（ｃ）が第２銅配線をダマシンプロセスで形成する付記３記載の半導体装置の製造方法。
【００６３】
【発明の効果】
以上説明したように、本発明によれば、多層配線構造における密着性が向上し、剥がれを低減することができる。
【図面の簡単な説明】
【図１】本発明の実施例による半導体装置の製造方法を説明するための半導体基板の断面図である。
【図２】本発明の実施例による半導体装置の製造方法を説明するための半導体基板の断面図である。
【図３】本発明の実施例による半導体装置の製造方法を説明するための半導体基板の断面図である。
【図４】本発明の実施例による半導体装置の製造方法を説明するための半導体基板の断面図である。
【図５】実施例の効果を類推する原理図である。
【符号の説明】
１０　シリコン基板
１１　ＳＴＩ（シャロートレンチアイソレーション）
Ｇ　ゲート電極
ＰＲ　ホトレジストパターン
１８　ＰＳＧ層
１９　ＳｉＣパッシベーション層
２１、３１、４１、５１　銅拡散防止（ＳｉＣ）層
２３、３３、４３、５３　キャップ層
２４、３４、４４、５４　ハードマスク（ＳｉＮ）層
２９、３９、４９、５９　配線層
Ｐ　　導電性プラグ
ＢＭ　バリアメタル層
ＳＭ　シードメタル層
ＰＭ　メッキメタル層
ＬＱ　アルカリ溶液（酸素を含むプラズマ）
ＬＫ　低誘電率絶縁層

Claims (10)

  1. （Ｘ）半導体基板上方に第１疎水性絶縁層を形成する工程と、
    （Ｙ）前記第１疎水性絶縁層の表面を親水化する工程と、
    （Ｚ）前記親水化された表面を有する第１疎水性絶縁層上に比誘電率が酸化シリコンの比誘電率より低い低誘電率絶縁層を形成する工程と、
    を有する半導体装置の製造方法。
  2. 前記工程（Ｘ）の前に、
    （ａ）多数の半導体素子を形成した半導体基板の上方に第１層間絶縁膜を形成する工程と；
    （ｂ）前記第１層間絶縁膜に第１銅配線を埋め込む工程と；
    を有し、
    前記工程（Ｘ）が、前記第１銅配線を埋め込んだ第１層間絶縁膜上に、第１疎水性絶縁層を形成し、
    前記工程（Ｚ）が、前記第１疎水性絶縁層上に、第２層間絶縁膜を形成する、請求項１記載の半導体装置の製造方法。
  3. さらに、前記工程（Ｚ）の後に、
    （ｃ）前記第２層間絶縁膜に第２銅配線を埋め込む工程と；
    （ｄ）前記第２銅配線を埋め込んだ第２層間絶縁膜上に、第２疎水性絶縁層を形成する工程と；
    （ｅ）前記第２疎水性絶縁層表面を、ＯＨ基を含む、アルカリ性溶液又は酸性溶液で処理し、表面を親水性にする工程と；
    を含む請求項２記載の半導体装置の製造方法。
  4. 前記第１疎水性絶縁層が、シリコンカーバイド、シリコンナイトライド、シリコンオキシカーバイド、又はこれらの組合せのいずれかで形成される請求項１〜３のいずれか１項記載の半導体装置の製造方法。
  5. 前記工程（Ｙ）が、前記第１疎水性絶縁層表面をＯＨ基を含む、アルカリ性溶液又は酸性溶液で処理し、表面を親水化する請求項１〜４のいずれか１項記載の半導体装置の製造方法。
  6. 前記工程（Ｚ）が、密着性促進剤を含む塗布材料を塗布することを含む請求項１〜５のいずれか１項記載の半導体装置の製造方法。
  7. 前記工程（Ｚ）が、密着性促進剤を塗布し、その上に低誘電率絶縁層塗布材料を塗布することを含む請求項１〜５のいずれか１項記載の半導体装置の製造方法。
  8. 前記低誘電率絶縁層が、ポーラスシリカ層である請求項１〜７のいずれか１項記載の半導体装置の製造方法。
  9. 前記工程（Ｚ）が、低誘電率絶縁層をＣＶＤで成膜する請求項１〜５のいずれか１項記載の半導体装置の製造方法。
  10. 前記低誘電率絶縁層が、有機材料層である請求項１〜９のいずれか１項記載の半導体装置の製造方法。
JP2002338294A 2002-06-27 2002-11-21 半導体装置の製造方法 Expired - Fee Related JP3974023B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2002338294A JP3974023B2 (ja) 2002-06-27 2002-11-21 半導体装置の製造方法
TW092103537A TW584916B (en) 2002-06-27 2003-02-20 Method of manufacturing semiconductor device having multilevel wiring
CNB031082289A CN100477155C (zh) 2002-06-27 2003-03-25 制造具有多层布线的半导体器件的方法
US10/410,247 US6693046B2 (en) 2002-06-27 2003-04-10 Method of manufacturing semiconductor device having multilevel wiring

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002187802 2002-06-27
JP2002338294A JP3974023B2 (ja) 2002-06-27 2002-11-21 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2004088047A true JP2004088047A (ja) 2004-03-18
JP3974023B2 JP3974023B2 (ja) 2007-09-12

Family

ID=29782023

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002338294A Expired - Fee Related JP3974023B2 (ja) 2002-06-27 2002-11-21 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US6693046B2 (ja)
JP (1) JP3974023B2 (ja)
CN (1) CN100477155C (ja)
TW (1) TW584916B (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7208405B2 (en) 2004-04-28 2007-04-24 Fujitsu Limited Insulating film forming method capable of enhancing adhesion of silicon carbide film, etc. and semiconductor device
WO2007086212A1 (ja) * 2006-01-27 2007-08-02 Tokyo Ohka Kogyo Co., Ltd. 多層スピンオンガラス膜の形成方法
JP2008193120A (ja) * 2008-04-23 2008-08-21 Fujitsu Ltd 絶縁膜形成方法
JP2010533966A (ja) * 2007-07-13 2010-10-28 インターモレキュラー， インコーポレイテッド 低誘電率の誘電性材料の表面調整
JP2012160549A (ja) * 2011-01-31 2012-08-23 Renesas Electronics Corp 半導体装置の製造方法および多孔質層の改質方法
US8772182B2 (en) 2006-02-24 2014-07-08 Fujitsu Semiconductor Limited Semiconductor device having reinforced low-k insulating film and its manufacture method
JP2016092197A (ja) * 2014-11-04 2016-05-23 株式会社東芝 半導体装置および半導体装置の製造方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6812167B2 (en) * 2002-06-05 2004-11-02 Taiwan Semiconductor Manufacturing Co., Ltd Method for improving adhesion between dielectric material layers
US7485570B2 (en) * 2002-10-30 2009-02-03 Fujitsu Limited Silicon oxycarbide, growth method of silicon oxycarbide layer, semiconductor device and manufacture method for semiconductor device
US7151315B2 (en) * 2003-06-11 2006-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method of a non-metal barrier copper damascene integration
DE10335163B3 (de) * 2003-07-30 2005-03-03 Micronas Gmbh Gassensor
US7030041B2 (en) * 2004-03-15 2006-04-18 Applied Materials Inc. Adhesion improvement for low k dielectrics
US7244682B2 (en) * 2004-05-06 2007-07-17 Micron Technology, Inc. Methods of removing metal-containing materials
US7985677B2 (en) * 2004-11-30 2011-07-26 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US7517791B2 (en) * 2004-11-30 2009-04-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7696625B2 (en) * 2004-11-30 2010-04-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US7282766B2 (en) * 2005-01-17 2007-10-16 Fujitsu Limited Fin-type semiconductor device with low contact resistance
CN100561317C (zh) * 2005-03-03 2009-11-18 友达光电股份有限公司 液晶面板的基板及形成配向膜的方法
JP4422671B2 (ja) * 2005-12-06 2010-02-24 トヨタ自動車株式会社 半導体装置とその製造方法
KR100711912B1 (ko) * 2005-12-28 2007-04-27 동부일렉트로닉스 주식회사 반도체 소자의 금속 배선 형성 방법
US7947565B2 (en) 2007-02-07 2011-05-24 United Microelectronics Corp. Forming method of porous low-k layer and interconnect process
KR100849725B1 (ko) * 2007-06-28 2008-08-01 주식회사 하이닉스반도체 급속 증기 증착법을 이용한 반도체 소자의 소자분리막형성방법
CN102318044A (zh) * 2008-05-08 2012-01-11 巴斯夫欧洲公司 包含碳化硅层的层型结构、其制备方法及其用途
US20130061876A1 (en) * 2011-09-14 2013-03-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device Surface Clean
US8765546B1 (en) 2013-06-24 2014-07-01 United Microelectronics Corp. Method for fabricating fin-shaped field-effect transistor
KR20160108944A (ko) * 2015-03-09 2016-09-21 동우 화인켐 주식회사 은 함유 박막의 식각액 조성물 및 이를 이용한 표시 장치용 어레이 기판의 제조방법
JP7332709B2 (ja) * 2019-03-19 2023-08-23 アプライド マテリアルズ インコーポレイテッド 疎水性及び疎氷性コーティング
CN111554633B (zh) * 2020-05-20 2022-09-20 业成科技（成都）有限公司 导电层图案化的方法及导电结构

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3420399B2 (ja) * 1995-07-28 2003-06-23 キヤノン株式会社 発光素子
US5714203A (en) * 1995-08-23 1998-02-03 Ictop Entwicklungs Gmbh Procedure for the drying of silicon
CN1123278C (zh) * 1996-05-15 2003-10-01 高化化成株式会社 多色有机el元件,其制造方法及使用它的显示器
US6025894A (en) * 1996-09-04 2000-02-15 Casio Computer Co., Ltd. Scatter control member for organic electroluminescent light source for passing light with or without scattering depending upon an incident angle
DE19648759A1 (de) * 1996-11-25 1998-05-28 Max Planck Gesellschaft Verfahren zur Herstellung von Mikrostrukturen sowie Mikrostruktur
JP3646510B2 (ja) * 1998-03-18 2005-05-11 セイコーエプソン株式会社 薄膜形成方法、表示装置およびカラーフィルタ
JP3604007B2 (ja) * 2000-03-29 2004-12-22 富士通株式会社 低誘電率被膜形成材料、及びそれを用いた被膜と半導体装置の製造方法
JP2002315900A (ja) 2001-04-20 2002-10-29 Aruze Corp 遊技機、遊技機の画面画像表示方法、コンピュータ読み取り可能な記憶媒体及びサーバ

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7208405B2 (en) 2004-04-28 2007-04-24 Fujitsu Limited Insulating film forming method capable of enhancing adhesion of silicon carbide film, etc. and semiconductor device
US7642185B2 (en) 2004-04-28 2010-01-05 Fujitsu Microelectronics Limited Insulating film forming method capable of enhancing adhesion of silicon carbide film, etc. and semiconductor device
WO2007086212A1 (ja) * 2006-01-27 2007-08-02 Tokyo Ohka Kogyo Co., Ltd. 多層スピンオンガラス膜の形成方法
US8772182B2 (en) 2006-02-24 2014-07-08 Fujitsu Semiconductor Limited Semiconductor device having reinforced low-k insulating film and its manufacture method
JP2010533966A (ja) * 2007-07-13 2010-10-28 インターモレキュラー， インコーポレイテッド 低誘電率の誘電性材料の表面調整
JP2008193120A (ja) * 2008-04-23 2008-08-21 Fujitsu Ltd 絶縁膜形成方法
JP2012160549A (ja) * 2011-01-31 2012-08-23 Renesas Electronics Corp 半導体装置の製造方法および多孔質層の改質方法
JP2016092197A (ja) * 2014-11-04 2016-05-23 株式会社東芝 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
CN100477155C (zh) 2009-04-08
US6693046B2 (en) 2004-02-17
TW200400560A (en) 2004-01-01
CN1467818A (zh) 2004-01-14
TW584916B (en) 2004-04-21
US20040002208A1 (en) 2004-01-01
JP3974023B2 (ja) 2007-09-12

Similar Documents

Publication Publication Date Title
JP3974023B2 (ja) 半導体装置の製造方法
KR100564188B1 (ko) 반도체집적회로장치및그제조방법
KR100358545B1 (ko) 반도체 장치 및 그 제조 공정
JP4350337B2 (ja) 半導体装置
US7622380B1 (en) Method of improving adhesion between two dielectric films
JP2008117903A (ja) 半導体装置の製造方法
JP2004172590A (ja) シリコンオキシカーバイド、シリコンオキシカーバイド層の成長方法、半導体装置、および半導体装置の製造方法
KR20010031049A (ko) 하이드로겐-실세스퀴옥산（ｈｓｑ）으로 갭이 채워진패터닝된 금속층을 사용한 경계 없는 비아들
US20170278785A1 (en) Interconnect Structure for Semiconductor Devices
JP3193335B2 (ja) 半導体装置の製造方法
US6495448B1 (en) Dual damascene process
US20100219533A1 (en) Multilayered wiring structure, and method for manufacturing multilayered wiring
JP2001223269A (ja) 半導体装置およびその製造方法
US20070249164A1 (en) Method of fabricating an interconnect structure
US20090283310A1 (en) Multi cap layer and manufacturing method thereof
JP4567587B2 (ja) 半導体装置の製造方法
JP3887175B2 (ja) 半導体装置及びその製造方法
KR100887118B1 (ko) 반도체 장치와 그 제조 방법
US7170177B2 (en) Semiconductor apparatus
US20070037383A1 (en) Method for damascene process
JP2005217142A (ja) 半導体装置の製造方法
KR100399909B1 (ko) 반도체 소자의 층간 절연막 형성 방법
KR20090023276A (ko) 반도체 장치의 제조 방법
KR100389041B1 (ko) 에이치에스큐막을 층간절연막으로 사용하는 배선 형성 방법
KR20020093074A (ko) 반도체 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050328

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070425

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070612

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070613

R150 Certificate of patent or registration of utility model

Ref document number: 3974023

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100622

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100622

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110622

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110622

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110622

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110622

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120622

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120622

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130622

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140622

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees