JP2004172590A - シリコンオキシカーバイド、シリコンオキシカーバイド層の成長方法、半導体装置、および半導体装置の製造方法 - Google Patents

シリコンオキシカーバイド、シリコンオキシカーバイド層の成長方法、半導体装置、および半導体装置の製造方法 Download PDF

Info

Publication number
JP2004172590A
JP2004172590A JP2003360192A JP2003360192A JP2004172590A JP 2004172590 A JP2004172590 A JP 2004172590A JP 2003360192 A JP2003360192 A JP 2003360192A JP 2003360192 A JP2003360192 A JP 2003360192A JP 2004172590 A JP2004172590 A JP 2004172590A
Authority
JP
Japan
Prior art keywords
layer
dielectric constant
wiring
silicon oxycarbide
flow rate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003360192A
Other languages
English (en)
Other versions
JP4338495B2 (ja
Inventor
Tamotsu Owada
保 大和田
Shunichi Fukuyama
俊一 福山
Hirofumi Wataya
宏文 綿谷
Yasutake Inoue
健剛 井上
Atsuo Shimizu
敦男 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2003360192A priority Critical patent/JP4338495B2/ja
Priority to US10/694,826 priority patent/US6949830B2/en
Publication of JP2004172590A publication Critical patent/JP2004172590A/ja
Priority to US12/314,036 priority patent/US8349722B2/en
Application granted granted Critical
Publication of JP4338495B2 publication Critical patent/JP4338495B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31633—Deposition of carbon doped silicon oxide, e.g. SiOC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

【課題】 多層配線の層間絶縁層の膜剥れや、クラックを防止する。
【解決手段】 半導体装置の製造方法は、銅配線を覆うシリコンカーバイド層を有する下地構造を準備する工程と、前記下地構造上に、ソースガスとして、テトラメチルシクロテトラシロキサン、炭酸ガス、炭酸ガスの流量に対して３％以下の流量の酸素を用い、気相成長でシリコンオキシカーバイドを成長する工程と、を含む。他の半導体装置の製造方法は、銅配線を覆うシリコンカーバイド層を有する下地構造を準備する工程と、前記下地構造のシリコンカーバイド層表面を、Ｏ2より分子量が大きく、酸素を含む弱酸化性ガスのプラズマで親水化処理する工程と、親水化処理したシリコンカーバイド層表面上に、酸化シリコンより比誘電率の小さい低誘電率絶縁層を形成する工程と、を含む。
【選択図】 図１

Description

本発明は、比誘電率の低い低誘電率絶縁体、低誘電率絶縁体層の成長方法、低誘電率絶縁体層を用いた半導体装置、および低誘電率絶縁体層を用いた半導体装置の製造方法に関し、特に多層配線を有する半導体集積回路に用いるのに適した低誘電率絶縁体、低誘電率絶縁体層の成長方法、およびそれを用いた多層配線を有する半導体装置とその製造方法に関する。
半導体集積回路装置の高集積化に伴い、集積回路装置の配線規模は世代ごとに増加する傾向にある。配線規模の増加と共に、配線層の層数も増加し、多層配線が採用される。高集積化により、半導体集積回路装置における配線間隔は狭くなる。
配線間隔は、下層配線で最も狭く、上層に向うに従い広がる傾向を持つ。下層配線は信号を伝播する配線が多く、上層配線は電源配線が多くなる。これらの特性の差から多層配線に要求される条件は、全て同一ではない。
配線における信号の伝播速度は、配線抵抗と配線間の寄生容量に支配される。高速動作のためには、配線の抵抗を低減し、配線の寄生容量を低減することが望まれる。
配線の低抵抗化のため、Ａｌ配線に代え、Ｃｕ配線が用いられるようになった。しかし、Ｃｕより低い抵抗率を持つ配線材料を用いることは困難である。配線の低抵抗化が限界に近づくと、高速動作化のためには配線の寄生容量を減少させることが必要となる。なお、Ｃｕ配線を用いた場合、Ｃｕの酸化防止、拡散防止等のため、Ｃｕ配線を覆って、ＳｉＮや、ＳｉＣ等の拡散防止膜が用いられる。
配線間隔が狭くなると、同じ配線厚では配線間の寄生容量は増大する。配線間隔が１μｍ以上のデバイスにおいては、寄生容量によるデバイス動作速度への影響は少なかった。配線間隔が０．５μｍ以下では、寄生容量によるデバイス動作速度への影響が大きくなる。今後配線間隔が０．２μｍ以下になると寄生容量がデバイス動作速度に大きく影響することが予想される。
配線厚を薄くして、配線が対向する面積を小さくすれば、配線間の寄生容量は低減できる。しかし、配線厚を薄くすると、配線抵抗の上昇を招き、全体として高速化には繋がらない。
配線の寄生容量を低減するためには、配線間の絶縁層の低誘電率化が最も有効な手段となる。比誘電率約４．１の酸化シリコン（ＵＳＧ）や、Ｐドープ酸化シリコン（ＰＳＧ）、Ｂ、Ｐドープの酸化シリコン（ＢＰＳＧ）に代って、より低い比誘電率を有する絶縁材料が用いられるようになった。
極めて低い比誘電率を有する有機絶縁物（登録商標ＳｉＬＫ、登録商標ＦＬＡＲＥ等）や、多孔性酸化シリコン等の多孔性材料が用いられるようにもなった。これらの材料は、酸化シリコンと較べて大きく異なる物性を有し、多層配線の全層間絶縁層に用いることは強度、信頼性等の点から困難である。そこで、これらの材料は、主に下層配線に用いられている。
低比誘電率の他の絶縁材料としてシリコンオキシカーバイド（ＳｉＯＣ）が注目されている。登録商標ＣＯＲＡＬと呼ばれるノベラス（Novellus）社より入手可能な気相成長シリコンオキシカーバイドは、ソースガスとしてテトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、酸素（Ｏ2）、炭酸ガス（ＣＯ2）を用い、流量ＴＭＣＴＳ：Ｏ2：ＣＯ2＝５：２５０：５０００（ｍｌ／ｍｉｎ、ｓｃｃｍ）、ガス圧４ｔｏｒｒ、ＨＦ（１３．５６ＭＨｚ）電力６００Ｗ、ＬＦ（１ＭＨｚ以下）電力４００Ｗでプラズマ促進ＣＶＤを行うことにより堆積速度約１０００〜１２００ｎｍ／ｍｉｎで形成される。
このＣＯＲＡＬと呼ばれる絶縁材料は、Ｓｉ−Ｏ−Ｃを主骨格とし、比誘電率約２．９であり、酸化シリコンよりも大幅に低い比誘電率を有する。多層配線用の層間絶縁層材料として有望な絶縁材料である。
シリコンオキシカーバイド層をハードマスク層の一部に用い、その後低い誘電率を有する層間絶縁膜の一部として、そのまま残す提案もある（特許文献１）。
低比誘電率材料は、一般的に、たとえばＣｕの拡散防止膜として形成された下地との密着性が低い。密着性が低い層間絶縁膜を用い、配線層数を増加すると、下地層との界面で膜剥がれが生じる。
多層配線においては、異なる熱膨張係数を有する複数の低誘電率絶縁層の積層を用いることが望まれる。低比誘電率の材料は、一般的に密度が低く、機械的強度が低い傾向を有する。絶縁層間での熱膨張係数のミスマッチが存在すると、界面で大きなストレスが発生し、低比誘電率の絶縁層にクラックが生じる。
特開２００３−２１８１０９号公報
本発明の目的は、多層配線の層間絶縁層の膜剥れや、クラックを防止することである。
本発明の他の目的は、半導体装置の多層配線に用いるのに適した誘電率の低い絶縁材料を提供することである。
本発明の他の目的は、下地上に低誘電率絶縁体層を成長する方法を提供することである。
本発明のさらに他の目的は、低誘電率の絶縁材料を用いた多層配線を有し、信頼性の高い半導体装置およびその製造方法を提供することである。
本発明の１観点によれば、水素を含み、炭素含有量が約１８ａｔ％以上であり、比誘電率が約３．１以下であるシリコンオキシカーバイドが提供される。
本発明の他の観点によれば、水素含有量が３０ａｔ％以下であり、比誘電率が約３．１以下であるシリコンオキシカーバイドが提供される。
本発明のさらに他の観点によれば、下地を準備する工程と、ソースガスとして、テトラメチルシクロテトラシロキサン、炭酸ガス、炭酸ガスの流量に対して３％以下の流量の酸素を用い、前記下地上に気相成長でシリコンオキシカーバイド層を成長する工程と、を含むシリコンオキシカーバイド層を成長する方法が提供される。
本発明の他の観点によれば、半導体基板と、半導体基板上方に形成された銅配線と、銅配線を覆うシリコンカーバイド層と、シリコンカーバイド層を覆い、水素を含み、炭素含有量が１７ａｔ％以上、または水素含有量が３０ａｔ％以下であり、比誘電率が約３．１以下である第１のシリコンオキシカーバイド層と、を有する半導体装置が提供される。
本発明のさらに他の観点によれば、半導体基板と、半導体基板上方に形成された銅配線と、銅配線を覆うシリコンカーバイド層とを有する下地構造を準備する工程と、前記下地構造上に、ソースガスとして、テトラメチルシクロテトラシロキサン、炭酸ガス、炭酸ガスの流量に対して３％以下の流量の酸素を用い、気相成長でシリコンオキシカーバイド層を成長する工程と、を含む半導体装置の製造方法が提供される。
本発明のさらに他の観点によれば、半導体基板と、半導体基板上方に形成された銅配線と、銅配線を覆うシリコンカーバイド層とを有する下地構造を準備する工程と、前記下地構造のシリコンカーバイド層表面を、Ｏ2より分子量が大きく、酸素を含む弱酸化性ガスのプラズマで親水化処理する工程と、親水化処理したシリコンカーバイド層表面上に、酸化シリコンより比誘電率の小さい低誘電率絶縁層を形成する工程と、を含む半導体装置の製造方法が提供される。
新規な特性を有するＳｉＯＣを得ることができる。このＳｉＯＣをＳｉＣ層の上に成膜すると、密着性を改善することができる。又、物理的強度を増加し、クラック等を防止することも可能である。 これらを採用することにより信頼性高く,高性能の半導体装置を提供することができる。
ＳｉＣ層の表面をさらに親水性に変換することができる。親水性化処理したＳｉＣ層表面上には、従来の構成によるＳｉＯＣ層を密着性を向上させた状態で成膜することができる。
以下、図面を参照して、本発明者等の行った実験とその結果、本発明の実施例を説明する。
ノベラス（Novellus)社より入手可能である気相成長のシリコンオキシカーバイド（登録商標ＣＯＲＡＬ）膜は、比誘電率が約２．９と低いが、ＳｉＣ層等との密着性が弱く、硬度、弾性定数等の物理的強度が不足する傾向がある。
本発明者等は、新たなＣＶＤの条件を開発することにより、気相成長するシリコンオキシカーバイド膜の密着性を向上させ、物理的強度を増加させる試みを行った。以下、従来の気相成長シリコンオキシカーバイド膜をＣＯＲＡＬと呼び、本発明者等が開発した気相成長シリコンオキシカーバイド膜をＴＯＲＡＬ乃至新ＳｉＯＣと呼ぶ。ＴＯＲＡＬ、新ＳｉＯＣもＳｉ−Ｏ−Ｃを主骨格とすると考えられる。
図１（Ａ）は、ＣＯＲＡＬ膜とＴＯＲＡＬ膜との成長パラメータを示す表である。ＣＯＲＡＬは、ソースガスとして前述のようにＴＭＣＴＳを５ml／min、Ｏ2ガスを２５０ｓｃｃｍ、ＣＯ2ガスを５０００ｓｃｃｍ流し、圧力４ｔｏｒｒの下、ＨＦ電力６００Ｗ、ＬＦ電力４００Ｗで成長する。
本発明者等は、堆積速度を減少させることにより物理的強度を向上させることができないかを試みた。堆積速度を減少させるため、ソースガスであるＴＭＣＴＳの流量を１ml/minと１／５に減少させ、ＨＦ電力を３００Ｗ、ＬＦ電力を２００Ｗと半減させた。堆積膜の特性を調整するため、Ｏ2ガスの流量をＣＯＲＡＬより減少させ,０〜２００ｓｃｃｍの範囲で変化させた。Ｏ2流量は、０、５０、８０、１００、１２０、１５０、２００（ｓｃｃｍ）に設定した。
ＴＯＲＡＬの堆積速度は、３００〜３５０ｎｍ／ｍｉｎとＣＯＲＡＬの堆積速度と較べ、約１／４〜１／３に減少した。ＴＯＲＡＬの密度は、約１．６〜１．７と、ＣＯＲＡＬの密度約１．４に較べ、明確に増大した。
図１（Ｂ）、（Ｃ）は、このように堆積したＴＯＲＡＬ膜の物理定数を示すグラフである。
図１（Ｂ）は、酸素流量に対する硬度（hardness）及び弾性定数（modulus）の変化を示すグラフである。図中横軸が酸素流量を単位ｓｃｃｍで示し、縦軸が硬度を単位ＧＰａで、弾性定数を単位ＧＰａで示す。実線で結んだ測定点が硬度のデータであり、破線で結んだ測定点が弾性定数のデータである。なお、白丸は比較のためのＣＯＲＡＬの硬度及び弾性定数を示す。ＣＯＲＡＬに対しては、横軸は意味を有さない（酸素流量は２５０ｓｃｃｍで固定）。
図から明らかなように、Ｏ2流量１００，１２０（ｓｃｃｍ）で若干の変化があるが、ほぼＯ2流量によらず、一定の硬度、弾性定数を示している。ＣＯＲＡＬの硬度約２ＧＰａに対し、ＴＯＲＡＬの硬度は約３ＧＰａに増大している。弾性定数も、ＣＯＲＡＬの約１３ＧＰａに対し、ＴＯＲＡＬでは約２０ＧＰａに増大している。このように、ＴＯＲＡＬは、ＣＯＲＡＬに対し、大幅に物理的強度が増大している。従って、クラックの発生が減少することが期待される。ソースガスであるＴＭＣＴＳおよび酸素の減量が、堆積速度の減少に有効であり、物理的強度の向上に有効であると考えられる。
物理的強度の酸素流量依存性は少ない。物理的強度の観点からは、酸素流量はいくら減じてもよいと考えられる。
図１（Ｃ）は、酸素流量の変化に対する比誘電率の変化を示すグラフである。横軸が酸素流量をｓｃｃｍで示し、縦軸が比誘電率を示す。図から明らかなように、酸素流量を減少させるに従って、比誘電率は減少している。酸素流量１００ｓｃｃｍより上で、特に１５０ｓｃｃｍより上で、比誘電率の増加が著しい。比誘電率を低く抑えるためには酸素流量は１５０ｓｃｃｍ（ＣＯ２ガスの流量の３％）以下、特に１００ｓｃｃｍ（ＣＯ２ガスの流量の２％）以下とするのが好ましい。
現在開発中のデバイスにおいて、容量設計値を満足するためには、比誘電率が３．１以下である必要がある。この条件を満たすＴＯＲＡＬは、酸素流量５０ｓｃｃｍ及び酸素流量０のサンプルである。比誘電率を約３．１以下とするには、酸素流量を５０ｓｃｃｍ（ＣＯ２ガスの流量の１％）以下とするのが好ましい。これらのサンプルの比誘電率は、ＣＯＲＡＬの比誘電率約２．９とほぼ同等又は若干の上昇である。硬度及び弾性定数は、図１（Ｂ）に示したように、ＣＯＲＡＬの値と較べ大幅な増加が得られる。
図２（Ａ）は、ラザフォード後方散乱等で調べた膜の組成を示す。測定誤差は、±２％近くある。平均化によって精度を上げても±１％の誤差はあろう。ＴＯＲＡＬのサンプルは、酸素流量０、５０、１５０（ｓｃｃｍ）のものを調べた。比較のため、ＣＯＲＡＬ及びノベラス社から入手可能なシリコンカーバイド（ＳｉＣ）であるＥＳＬ３も測定した。気相成長したシリコンカーバイド膜は、Ｓｉ、Ｃの他、かなりの量のＨ及びＯを含んでいる。シリコンカーバイドであるので、主骨格はＳｉ−Ｃであり、ＨやＯはその外側に何らかの形態で結合しているのであろう。
シリコンオキシカーバイド膜であるＣＯＲＡＬは、ＥＳＬ３に対し、酸素の組成が明らかに増大し、他の成分は減少している。シリコンオキシカーバイドは、Ｓｉ−Ｏ−Ｃの主骨格を有すると考えられる。なお、シリコンカーバイド（ＥＳＬ３）はＳｉ，Ｏ，Ｃをそれぞれ約２０％含んでいてもＳｉ−Ｏ−Ｃ骨格は実質的には有さないであろう。ＴＯＲＡＬの組成は、ＣＯＲＡＬの組成と較べると、Ｓｉが増加し、Ｏが少なくとも若干増加し、Ｈは減少している。酸素流量５０ｓｃｃｍ以下のＴＯＲＡＬにおいては、ＣＯＲＡＬと較べ、炭素（Ｃ）が約２ａｔ％以上多く、水素（Ｈ）が約１２ａｔ％少ない。
カーボン（Ｃ）の組成は、ＴＯＲＡＬにおいては、酸素流量の減少と共に増加している。Ｃ含有量の増加は、ＣＯ2の影響が増加していると考えることもできよう。比誘電率約３．１以下を実現するためには酸素流量を５０ｓｃｃｍ以下にすることが望まれることと併せて考えれば、カーボン（Ｃ）の組成は約１８ａｔ％以上（または１７ａｔ％以上）が好ましい。本実験結果によれば、Ｃ組成は約１８〜２１ａｔ％（１７−２２ａｔ％）が好ましい。Ｃ組成が多いほど比誘電率が小さくなることが期待されるが、ＳｉよりＣが明らかに多い状態は、物性上問題が生じ得ると考えられ、約２５ａｔ％以下（２６ａｔ％以下）が好ましいであろう。
水素（Ｈ）の組成は、約２０ａｔ％以下（２１ａｔ％以下）であり、ＣＯＲＡＬの約３２ａｔ％と較べて大幅に少ない。水素は、シリコンオキシカーバイドにとって必要な元素ではなく、原料としてＴＭＣＴＳを用いるために付随的に入ってしまう成分である。さらに、水素はＳｉやＣやＯのボンドをターミネートして、クロスリンクを減少させる機能を有すると考えられる。従って水素の組成は少ないほど好ましいと考えられる。酸素を１５０ｓｃｃｍ流しても、水素組成は約１１ａｔ％存在するので、酸素流量を５０ｓｃｃｍ以下にした時、水素組成を約１１ａｔ％以下にすることは困難であろう。
図２（Ｂ）は、ＣＯＲＡＬ膜とＴＯＲＡＬ膜の赤外吸収スペクトルを示す。横軸が波数をｃｍ-1で示し、縦軸が吸収を示す。波数２２００〜２３００ｃｍ-1付近のＳｉ−Ｈに起因すると考えられる吸収が、ＣＯＲＡＬでは明らかに認められるのに対し、ＴＯＲＡＬではほとんど認められない程度まで減少している。波数３０００ｃｍ−１付近のＣ−Ｈに起因する吸収は、ＣＯＲＡＬと較べて、ＴＯＲＡＬにおいて減少している。Ｓｉ−Ｈ、Ｃ−Ｈが減少することは、ターミネートされたボンドの減少、架橋密度（クロスリンク）の増加を示していると考えられる。クロスリンクが増大すれば、硬度、弾性定数などの物理的強度が増加することが期待される。組成に於ける、Ｃの増加、Ｈの減少はこの期待に符合する。
銅の拡散防止膜として用いられるＳｉＣは、厳密には親水性であるが、撥水性（疎水性）に近い表面を有する。シリコンオキシカーバイド膜をシリコンカーバイド膜で挟んだＳｉＣ／ＳｉＯＣ／ＳｉＣ構造を作成し、セバスチャン試験器でスタッドプル（ｓｔｕｄ−ｐｕｌｌ）試験を行なった。
図３は、スタッドプル試験の結果を示すグラフである。縦軸はスタッドプル試験の強度をＭＰａで示す。サンプルｃは、従来のＣＯＲＡＬをＳｉＣ層で挟んだサンプルである。サンプルｓ１は、ＣＯＲＡＬに代え、ＴＯＲＡＬをＳｉＣ層で挟んだサンプルである。密着力は明らかに向上していることが分る。又、ＣＯＲＡＬのサンプルでは、下地のＳｉＣ／ＣＯＲＡＬ界面での剥離が多いのに対し、ＴＯＲＡＬのサンプルでは界面の剥離はなかった。
サンプルｓ２は、下側ＳｉＣ層の上にＨＦ電力９０ＷでＴＯＲＡＬ層５０ｎｍを形成し、その上に従来のＣＯＲＡＬ層を形成し、その上にＳｉＣ層を形成したサンプルである。この場合、密着性は必ずしも向上しているとは言えない。
サンプルｓ３は、サンプルｓ２と同様の構成であるが、ＴＯＲＡＬ層の成膜時のＨＦ電力を９０Ｗから２００Ｗに増加した場合を示す。密着性がかなり向上し、従来のＣＯＲＡＬと同等以上の密着性を有すると言える。密着性の向上には、ＴＯＲＡＬ成膜時のＨＦ電力の増加が好ましいようである。
ＳｉＣ層は撥水性に近い表面を有する。この撥水性に近い表面上にシリコンオキシカーバイド膜を形成した場合、密着性が低下することが考えられる。ＳｉＣ層の表面をより親水性に変換できれば,密着性が向上するであろう。ＣＯ2プラズマで弱く酸化することにより、表面をより親水性にすることを試みた。ＣＯ2プラズマ処理は、マイクロ波励起のプラズマのダウンフロー処理で行い、ＣＯ2流量５０００ｓｃｃｍ、圧力４ｔｏｒｒ、ＲＦ電力１００（９０〜２００）Ｗ、処理時間５秒で行った。
図３におけるサンプルｓ４は、下側ＳｉＣ層の表面をＣＯ2プラズマで処理した（表面をより親水性に変換した）後、ＣＯＲＡＬ層を堆積し、その上にＳｉＣ層を堆積したサンプルである。ほぼ７０ＭＰａ以上の強度が得られ、密着性は明らかに向上していると言える。この場合も、ＳｉＣ／ＣＯＲＡＬ界面での剥離はなかった。
図３の結果では、ＳｉＣ表面をＣＯ2プラズマで親水性処理した場合が、最も密着性が向上している。これは、下地であるＳｉＣ表面がより親水性に変化したためと考えられる。
ＣＯ2プラズマに代え、Ｏ2プラズマで処理した場合、密着性は逆に低下した。Ｏ2プラズマ処理の条件は、Ｏ2流量５００ｓｃｃｍ、圧力２ｔｏｒｒ、電力２００Ｗ、時間２秒とした。
ＣＯ2処理をしないサンプルにおいては、スタッドプル試験の結果が５５ＭＰａであったのに対し、ＣＯ2処理したサンプルのスタッドプル試験の結果の強度は７０ＭＰａ以上と、明らかに密着性の向上を示した。ＳｉＣ／ＣＯＲＡＬ界面での剥離がなかったのは前述の通りである。Ｏ2プラズマで処理したサンプルのスタッドプル試験の結果は４５ＭＰａと密着性は低下した。ＳｉＣ／ＣＯＲＡＬ界面での剥離が主流であった。Ｏ2プラズマ処理においては、酸化が過度に生じ、表面の変質によりかえって密着性が劣化するものと考えられる。
酸化過度にならないプラズマ処理を行うためには、上述のマイクロ波励起プラズマのダウンフロー処理等が好適であろう。
ＴＯＲＡＬ成膜時の酸素流量を、０〜５０ｓｃｃｍと少量にした時、チャンバ内ソースガスは、Ｏ２組成が減少して、相対的にＣＯ２組成が増大している。ソースガスのプラズマがＣＯ２プラズマに近づくとも考えられる。ＴＯＲＡＬ膜がＳｉＣ膜と高い密着性を示すことは、ＣＯ２プラズマ処理したＳｉＣ層とその上に成膜したＣＯＲＡＬ膜とが高い密着性を示すことと、符合するとも考えられる。酸素を含まず、ＣＯ2を含むガスのプラズマ、またはＣＯ2流量に対し、酸素流量を低く制限したガスのプラズマが良好な結果を生じている。
これらの結果を考察すると、ＳｉＣ等の撥水性に近い、または撥水性の表面を穏やかに酸化することが密着性向上に有効と考えられる。Ｏ2プラズマでは結果が悪く、ＣＯ2プラズマで結果が向上したことを考察すると、Ｏ2よりも分子量が大きく、酸素を含むガスのプラズマで表面処理を行うことが好ましいと考えられる。ＣＯ2の他、ＮＯ2等のガスを用いることが考えられる。
本発明者等は、さらにプラズマＣＶＤの条件を選択することにより、物理的強度を備え、かつ比誘電率の低いシリコンオキシカーバイド膜を形成する条件を研究した。
図１０は、使用したプラズマＣＶＤ装置の構成を概略的に示す。下電極５０は、８インチウエハを６枚載置するサセプタを兼ねる。サセプタは、各ウエハを搬送する搬送機構を備えている。下電極５０に対向するように、６つの上電極５１ａ、５１ｂ、５１ｃ、５１ｄ、５１ｅ、５１ｆが配置され、６組の平行平板電極を構成している。これらがステージＳ０−Ｓ５を構成する。
各上電極は、高周波（ＨＦ）電源５２ａ、５２ｂ．．．５２ｆに接続されている。下電極５０は、より低周波（ＬＦ）の高周波電源５３に接続されている。上電極５１は、供給ガスのシャワーヘッドを兼ねる。下電極５０は、ヒータブロックを内臓する。全ステージに高周波電力を供給する時は、全高周波電力が６等分されて各ステージに供給される。ステージを選択して高周波電力を供給することもできる。下電極５０と、上電極５１との間に高周波電圧を印加することにより、所定のウエハの上に、プラズマを発生させることができる。
搬入されたウエハは、先ず第１上電極５１ａ下の第１ステージＳ０に配置され、処理を受ける。その後、第２ステージＳ１、第３ステージＳ２、第４ステージＳ３、第５ステージＳ４、第６ステージＳ５で順次処理を受け、その後外部へ搬出される。以下、各ステージで同一の処理を行ない、シリコンオキシカーバイド膜を作成した実験結果を示す。特に断らない限り、ガス供給量、高周波電力は、６ステージ分の総和である。
図１１は、実験したサンプルの条件と得られた結果を示す。なお、膜厚の不均一性が大きかったサンプルの一部は除外している。ソースガスは、ＴＭＣＴＳ：１ｍｌ／ｍｉｎ、（Ｏ２：０ｓｃｃｍ）、ＣＯ２５０００ｓｃｃｍに固定した。チャンバ内圧力、上電極に印加する高周波電力ＨＦ、下電極に印加する高周波電力ＬＦを変化させ、堆積速度及びウエハ内膜厚の不均一性、屈折率を測定した。膜厚の不均一性は、ウエハ内４９点で膜厚測定を行い、平均値に対する最大値と最小値の差の１／２を％で表示した。複素屈折率（ｎ＋ｉκ）の二乗が誘電率と等しい関係を有する。屈折率ｎを、誘電率と密接な関連を有する物理定数として測定した。但し、屈折率ｎは光の周波数で測定しており、電気的信号の周波数で測定する誘電率とは周波数が大幅に異なる。
サンプル１は、上述の酸素流量０のＴＯＲＡＬに相当する。ＨＦ電力、ＬＦ電力を同一とし、チャンバ内圧力を徐々に低下させた結果がサンプル１〜４である。チャンバ内圧力を低下させると、堆積速度は徐々に低下している。圧力の低下と共に、ウエハ上に供給されるソースガスが減少することに対応していると考えられる。堆積速度の低下と共に、膜厚の不均一性は低下（均一性が向上）している。屈折率は、堆積速度の低下と共に徐々に増加している。
膜厚の均一性が比較的よく、屈折率の増加が余り大きくなく、プラズマの安定性もよい圧力３．５torrのサンプル３に着目し、硬度、ヤング率、比誘電率を測定した。なお、前述の実験結果により、サンプル１の硬度は３、ヤング率は約２０ＧＰａ、比誘電率は約３．０である。サンプル３の硬度は約４．０に増加し、ヤング率も２３．６に増加している。比誘電率は約３．０を保っている。従って、サンプル３は、サンプル１と比べ物理的強度が増加し、比誘電率は同一の値を保つ優れた低誘電率絶縁層と言える。以下、この新規なＳｉＯＣを、ＳｉＯＣ−Ａと呼ぶ。
サンプル５〜９は、圧力を３．５ｔｏｒｒに固定し、ＨＦ電力、ＬＦ電力を増加させた時の結果を示す。ＨＦ電力、ＬＦ電力を共に増加させていくと、サンプル６を例外として、堆積速度は徐々に増加している。膜厚の不均一、屈折率には一定の規則性は見出せないようである。プラズマの安定性等も考慮し、サンプル６と９の物性値を測定した。サンプル６は、硬度３．５、ヤング率２４．７、比誘電率３．２を有する。サンプル９は、硬度４．４、ヤング率３０．１、比誘電率３．３を有する。硬度及びヤング率の物理的強度は前述のＴＯＲＡＬよりも優れているが、比誘電率が３．２以上となってしまう。低誘電率絶縁層としては用途が限られるであろう。単に高周波電力を増加させると、比誘電率が増加するであろうことが推察される。
サンプル１０〜１４は、チャンバ内圧力を３．５ｔｏｒｒ、下電極に与えるＬＦ電力を２００Ｗに固定し、上電極に与えるＨＦ電力のみを４００Ｗから６００Ｗに増加させた結果を示す。サンプル１０が例外的に高い堆積速度、低い膜厚不均一を示すが、サンプル１１〜１４は、ＨＦ電力の増加と共に徐々に増加する堆積速度を示している。膜厚の不均一はサンプル１３、１４において一段と低い。屈折率はＨＦ電力の増加と共に低下する傾向が見られるようである。特にサンプル１４において屈折率が低い。サンプル１４の物理特性は、硬度３．６ＧＰａ、ヤング率２３．４ＧＰａ、比誘電率３．２であった。硬度、ヤング率は高いが、比誘電率も高く、低誘電率絶縁層としての用途は限定される。
サンプル１５〜１８は、チャンバ内圧力を４．０ｔｏｒｒに固定し、ＨＦ電力、ＬＦ電力を変化させた結果を示す。サンプル１５は、サンプル１と同一条件であるが、堆積速度は若干高く、膜厚の不均一は減少している。同一条件のプロセス内のばらつきを示すと考えられる。サンプル１６〜１８は、上電極に与えるＨＦ電力を６００Ｗに固定し、下電極に与えるＬＦ電力を０，２００，４００Ｗと変化させた結果である。サンプル１６は、下電極に与えるＬＦ電力を０とし、とした結果を示す。堆積速度が８９と著しく減少している。サンプル１６、１７、１８において、堆積速度がＬＦ電力の増加と共に急激に増大し、膜厚の不均一は減少している。屈折率は堆積速度の増加と共に増大するようである。下電極に与えるＬＦ電力が、成膜に大きな影響を与えることが判る。
サンプル１９〜２２は、チャンバ内圧力を４．５ｔｏｒｒに増大した場合を示す。サンプル１９〜２１においては、下電極に与えるＬＦ電力を２００Ｗに固定し、上電極に与えるＨＦ電力を６００，８００，９００Ｗと増大させた場合を示す。上電極に与えるＨＦ電力の増加と共に、堆積速度は増加している。サンプル２０、２１は、サンプル１９と比べ膜厚の不均一がかなり減少している。屈折率は、サンプル１９〜２１においてサンプル１〜１８よりも低い値を示している。膜厚の不均一も低く、プラズマの安定性にも優れたサンプル２０の物性を測定すると、硬度２．０、ヤング率１７．３、比誘電率２．８５であった。硬度２．０はＣＯＲＡＬとほぼ同一であるが、ヤング率１７．３はＣＯＲＡＬよりも優れ、比誘電率２．８５はＣＯＲＡＬよりも低い。比誘電率が低く、ヤング率も改善されるため、種々の用途において低誘電率絶縁層として利用可能であろう。以下この新規なＳｉＯＣをＳｉＯＣ−Ｂと呼ぶ。
サンプル２２は、サンプル２１と比較して下電極に与えるＬＦ電力を１００Ｗ増大した場合である。堆積速度が大きく増加し、膜厚の均一性はよいが、屈折率は増加している。
サンプル２３、２４は、チャンバ内圧力をさらに５．０ｔｏｒｒと増加させ、下電極に与えるＬＦ電力を２００Ｗとした場合を示す。上電極に与えるＨＦ電力は、１１００Ｗ、１２００Ｗとした。ＨＦ電力の増加と共に堆積速度は増加し、膜厚の不均一も増加するが、屈折率は徐々に低下している。
ソースガスとして、酸素を供給せず、ＴＭＣＴＳとＣＯ２を用い、比誘電率の低い絶縁層を形成できることが判明した。特に、サンプル３と２０が比誘電率が低く、低誘電率絶縁層として優れている。但し、サンプル３においては、プラズマ状態が若干不安定であり、プラズマ消弧の際、流れているソースガスに起因すると見られるパーティクルがウエハ上に発生する。
そこで、プラズマＣＶＤ工程に続き、ＣＯ２ガスのみを供給し、ＣＯ２プラズマを発生させ、プラズマＣＶＤをＣＯ２プラズマ処理に切り換えることによって、ＣＶＤを終了させると共にＣＶＤ膜表面を軽く酸化する工程を行なった。ＣＯ２プラズマ発生条件は、ＣＯ２流量５０００ｓｃｃｍ、圧力１torr、ＨＦ電力１５０Ｗである。サンプル３においては、直径２０ｃｍのウエハ上に０．１μｍΦのパーティクルが数万個発生するが、プラズマ消弧時にＣＯ２プラズマを発生させることにより、０．１μｍΦのパーティクル数は数１００以下、良好な場合には１００個程度まで減少させることができた。図１０のプラズマＣＶＤ装置において、ＳｉＯＣ膜堆積を６段階に分けて行ったが、各ステージでＳｉＯＣ膜堆積に続いてＣＯ２プラズマ処理を行なった。
サンプル３をＳｉＯＣ−Ａとし、サンプル３と同一条件でプラズマ消弧時にＣＯ２プラズマを発生させたサンプルをＳｉＯＣ−Ａ；ＰＯＸとし、サンプル２０をＳｉＯＣ‐Ｂとし、その組成を測定した。なお、組成の測定精度は±２ａｔ％近い誤差を有する。
図１２は、ＳｉＯＣ−Ａ、ＳｉＯＣ−Ａ：ＰＯＸ、ＳｉＯＣ‐Ｂの組成をＣＯＲＡＬの組成と共に示す表である。なお、比誘電率を併せて示す。ＳｉＯＣ−Ａは、酸素流量０のＴＯＲＡＬと同一の組成である。ＳｉＯＣ−Ａに対してＳｉＯＣ‐Ｂは、炭素、シリコンがそれぞれ３ａｔ％減少し、水素が７ａｔ％増加している。酸素流量を減少していくときに見られたＴＯＲＡＬの炭素組成依存性とは異なる現象が生じているようである。ＳｉＯＣ−Ａと較べて、圧力を高く、ＨＦ電力を大幅に高くしているため、異なる現象が生じる可能性は否定できない。ＣＯＲＡＬと較べると、圧力、ＨＦ電力を高く、ＬＦ電力を低くしている。
ＳｉＯＣ−Ａと比較した時、水素の増加によりクロスリンクが減少し、機械的強度が低下していると考えられる。但し、ＣＯＲＡＬと較べれば、水素組成は大幅に（約５ａｔ％）少なく、炭素組成は約２ａｔ％多い。炭素組成の測定値は１７．８，１７．９の値であった。測定誤差を考慮すると、約１８ａｔ％以上（１７ａｔ％以上）の前述の好ましい範囲に入っている。ＣＯＲＡＬの炭素組成より１ａｔ％以上多いといえる。機械的強度はＣＯＲＡＬより高く、比誘電率は２．８５とＣＯＲＡＬよりも低い。
水素組成は、約２７ａｔ％でＣＯＲＡＬの約３２ａｔ％より明らかに低い。ＣＯＲＡＬより優れた機械的強度に対応すると考えられる。水素組成約２７ａｔ％以下（２８ａｔ％以下）で機械的強度に優れ、比誘電率が約３．１以下のシリコンオキシカーバイドが実現されている。水素組成は約２９ａｔ％以下（３０ａｔ％以下）であれば、ＣＯＲＡＬより機械的強度に優れ、比誘電率が約３．１以下の低誘電率シリコンオキシカーバイドが実現可能であろう。
ＳｉＯＣ−Ａ：ＰＯＸは、ＳｉＯＣ−Ａの成長後に図１０に示す６ステージの各々で２秒間のＣＯ２プラズマで表面処理を行ったものであり、組成はＳｉＯＣ−Ａとほぼ同一と考えられる。測定した組成は、ＳｉＯＣ−Ａから大きな変化を示しているが、大気中に取り出した後に酸化した表面に水分等が吸着する影響があろう。比誘電率は増加してしまうが、ウエハ表面上のパーティクル数の著しい減少が得られる。
図１３は、ＳｉＯＣ−ＡとＳｉＣＯ‐Ｂの赤外吸収を、参照（ＣＯＲＡＬ）と比較して示すスペクトルである。横軸は波数をｃｍ−１で示し、縦軸は吸収強度を示す。参照Ｒｅｆに比べ、Ｃ‐Ｈの吸収を示す３０００ｃｍ−１近傍の吸収が減少している。同様、１２７０ｃｍ−１付近のＣ‐Ｈの吸収も減少している。逆に、１３６０ｃｍ−１近傍のＳｉ‐ＣＨ２−Ｓｉの吸収は参照Ｒｅｆよりも増大している。この吸収スペクトルから参照Ｒｅｆと比べ、ＳｉＯＣ−Ａ、ＳｉＯＣ−Ｂは、Ｃ‐Ｈボンドが減少し、クロスリンクが増加していることが分かる。クロスリンクの増加により、物理的強度が増大すると考えられる。
以上の実験結果に基づき、半導体装置の多層配線を形成する実施例を以下に説明する。図４（Ａ）、（Ｂ）、図５（Ｃ）、（Ｄ）は、本発明の実施例による半導体集積回路装置の製造方法を説明する断面図である。
図４（Ａ）に示すように、シリコン基板１００に素子分離領域、ＭＯＳトランジスタ等の素子構造等を形成した後、気相成長によりホスホシリケートガラス（ＰＳＧ）層１１を基板温度６００℃で約１．５μｍ成膜する。化学機械研磨（ＣＭＰ）によりＰＳＧ層１１表面を平坦化した後、表面にレジスト層を形成し、電極取り出し用の開口を有するレジストパターンを作成する。レジストパターンをマスクにＰＳＧ層１１をエッチングし、下層の接続領域を露出するビア孔を形成し、その後レジストパターンを除去する。例えばＴｉ等のバリア層を成膜した後、Ｗ層をＣＶＤ等により成膜し、電極取り出し用ビア孔を埋め込む。ＰＳＧ層１１表面上に堆積したＷ層等をＣＭＰで除去し、タングステンプラグ１２を形成する。
タングステンプラグ１２を覆うように、酸素遮蔽能を有するエッチストッパ層であるＳｉＣ層１４を厚さ約７０ｎｍ、ノベラス社の登録商標ＥＳＬ３を用いて成膜する。次に、上述のＴＯＲＡＬであるシリコンオキシカーバイド（ＳｉＯＣ）層１５を厚さ５５０ｎｍ成膜する。ＳｉＣ層１４上に、密着性,物理的強度を向上したシリコンオキシカーバイド層１５が形成される。
ＳｉＯＣ層１５表面上に、ミドルストッパ層として機能するＳｉＣ層１７をノベラス社の登録商標ＥＳＬ２を用い、厚さ約３０ｎｍ堆積し、その上に上述のＴＯＲＡＬであるＳｉＯＣ層１８を厚さ約３７０ｎｍ成膜する。ＳｉＯＣ層１８もＳｉＣ層１７に対して密着性よく,向上した物理的強度を持って形成される。さらに表面にＳｉＮ膜等の反射防止膜ＡＲＣ１等を形成する。
反射防止膜ＡＲＣ１の上に、ビア開口パターンを有するホトレジスト層ＰＲ１を形成する。このホトレジストパターンＰＲ１をエッチングマスクとし、反射防止膜ＡＲＣ１、ＳｉＯＣ層１８、ＳｉＣ層１７、ＳｉＯＣ層１５をエッチングする。
図４（Ｂ）に示すように、ホトレジストパターンＰＲ１を除去し、新たに配線パターン用開口を有するホトレジスト層ＰＲ２を形成する。なお、先に形成したビア孔には、詰物Ｆを充填する。詰物Ｆは、例えば感光性を除去したレジスト材料である。配線パターン用開口を有するホトレジスト層ＰＲ２をエッチングマスクとし、反射防止膜ＡＲＣ１、ＳｉＯＣ層１８をエッチングする。その後、ホトレジストパターンＰＲ２、詰物Ｆを除去し、露出したＳｉＣ層１７及び１４を選択的にエッチングする。このようにして、デュアルダマシン用凹部が形成される。
図５（Ｃ）に示すように、デュアルダマシン用凹部表面上に、先ずスパッタリングで厚さ約３０ｎｍのＴａＮバリア層１９ａ、厚さ約３０ｎｍのＣｕシード層１９ｂを形成する。Ｃｕ層１９ｂは、メッキ用のシード層となる。Ｃｕ層１９ｂの表面上に、Ｃｕ層１９ｃをメッキで成膜する。このようにして、デュアルダマシン用凹部をＣｕ配線で埋め込む。ＳｉＯＣ層（反射防止膜ＡＲＣ１を含む）上方に堆積した不要なＣｕ層等をＣＭＰにより除去する。この時、反射防止膜ＡＲＣ１をストッパとして用いることもできる。ＣＭＰまたはエッチングにより反射防止膜ＡＲＣ１も除去する。
図５（Ｄ）に示すように、形成したＣｕ配線１９を覆うように、厚さ約７０ｎｍのＳｉＣ層２４を、ノベラス社登録商標ＥＳＬ３を用いて形成する。このＳｉＣ層は、銅拡散防止膜の機能を有する。
さらに、上層配線用の層間絶縁膜として、上述同様のＴＯＲＡＬであるＳｉＯＣ層２５を厚さ約５５０ｎｍ形成し、その上にＳｉＣ層２７を厚さ約３０ｎｍ形成し、さらにＴＯＲＡＬであるＳｉＯＣ層２８を厚さ約３７０ｎｍ形成する。ＳｉＯＣ層２８表面上に反射防止膜ＡＲＣ２を形成し、絶縁積層構造を完成する。図４（Ａ）、（Ｂ）、図５（Ｃ）の工程と同様の工程を行うことにより、層間絶縁膜２４、２５、２７、２８に埋め込んだデュアルダマシン配線を形成する。
必要に応じ、同様の工程を繰り返し、必要層数の配線層を形成する。さらに、酸化シリコン層を層間膜とし、その上にＡｌアルミパッドを形成する。このような構成により、例えば第２配線層として容量１８０ｆＦ／ｍｍの配線を形成することができた。４００℃、３０分間の熱処理を５回繰り返し、膜剥がれの有無を測定した。膜剥がれは全く見られなかった。
ＳｉＣ層の上に、従来のシリコンオキシカーバイド膜（ノベラス社、登録商標ＣＯＲＡＬ）を形成した場合、同じ膜厚で形成した多層配線では、熱サイクル試験において下地ＳｉＣ層とＣＯＲＡＬ層界面で剥がれが見られた。
なお、他の新規なシリコンオキシカーバイドを用いることもできる。
変形例として、シリコンオキシカーバイド層１５、２５として、厚さ３５０ｎｍのＳｉＯＣ−Ａ層を用い、シリコンオキシカーバード層１８、２８として、厚さ５５０ｎｍのＳｉＯＣ−Ａ層を用いた。ＳｉＯＣ−Ａの成膜条件は、ＴＭＣＴＳ流量１ｍｌ／ｍｉｎ、ＣＯ２流量５０００ｓｃｃｍ、圧力３．５ｔｏｏｒ、ＨＦ電力３００Ｗ，ＬＦ電力２００Ｗである。この構成においても、４００℃、３０分間の熱処理を５回繰り返した結果、膜剥れは全くみられなかった。２層目配線層の容量は約１８０ｆＦ／ｍｍであった。シリコンオキシカーバイド層をノベラス社のＣＯＲＡＬで作成した場合、熱サイクル試験において下地ＳｉＣ層との界面で剥れが生じた。
ＳｉＯＣ−Ａは、チャンバー内圧力が３．５ｔｏｒｒと比較的低く、プラズマが不安定になりやすい。プラズマを消弧する際、パーティクルが発生しやすい。プラズマを消弧する際、ソースガスを停止し、ＣＯ２ガスを供給して、ＣＯ２プラズマを２秒発生させた後、焼弧するとパーティクルが防止できる。比誘電率が若干増加する可能性があるが、パーティクルを防止した絶縁層が形成できる。
１例として、上記変形例において、６分割したＳｉＯＣ層形成の各ＳｉＯＣ−Ａ成膜工程に続き、ＣＯ２流量：５０００ｓｃｃｍ、圧力１ｔｏｒｒ、ＨＦ電力１５０Ｗで発生させたＣＯ２プラズマによる表面処理を消弧毎に２秒行った。すなわち、ＳｉＯＣ層１５，１８，２５，２８をＳｉＯＣ−Ａ：ＰＯＸで形成した。この場合も、４００℃、３０分間の熱処理を５回繰り返した結果、膜剥れは全くみられなかった。２層目配線層の容量測定を行った結果、約１８０ｆＦ／ｍｍの容量であった。
ＳｉＯＣ‐Ｂを用いることもできる。１例として、上記変形例において、シリコンオキシカーバイド層１５、１８、２５、２８として、ＴＭＣＴＳ流量：１ｍｌ／ｍｉｎ、ＣＯ２流量：５０００ｓｃｃｍ、圧力：４．５ｔｏｒｒ、ＨＦ電力：８００Ｗ、ＬＦ電力：２００ＷでＳｉＯＣ−Ｂのシリコンカーバイド層を成膜した。２層目配線の容量測定を行った結果、約１８０ｆＦ／ｍｍであった。４００℃、３０分間の熱処理を５回繰り返した結果、膜剥れは全く見られなかった。
ＳｉＯＣ−Ｂは、チャンバ内圧力が比較的高く、プラズマが安定化でき、パーティクル発生を低減することができる。さらに、比誘電率を一層低くすることができ、配線間容量の減少に有効である。
上述の実施例においては、エッチストッパ層（銅拡散防止膜）以外の層間絶縁膜をＴＯＲＡＬによるシリコンオキシカーバイド層で形成した。ＴＯＲＡＬ層を中間層として他の層と組み合わせて用いることも可能である。ＴＯＲＡＬ層としては、酸素流量５０ｓｃｃｍ〜０ｓｃｃｍのシリコンオキシカーバイドを用いることができる。
図６（Ａ）、（Ｂ）は、本発明の他の実施例による半導体集積回路装置の配線形成工程を示す断面図である。
図６（Ａ）に示すように、シリコン基板１０の上に、上述の実施例同様ＰＳＧによる層間絶縁膜１１、下層配線１２を形成する。下層配線１２表面を覆うように、エッチストッパ用のＳｉＣ層１４を厚さ約５０ｎｍ、ノベラス社の登録商標ＥＳＬ３を用いて成膜する。
ＳｉＣ層１４の上に、ＴＯＲＡＬであるＳｉＯＣ層１５ｘを厚さ約５０ｎｍ堆積する。このＳｉＯＣ層１５ｘは、上述のように下地ＳｉＣ層との密着性が改善されている。ＴＯＲＡＬのＳｉＯＣ１５ｘの上に、従来同様のＣＯＲＡＬであるＳｉＯＣ層１５ｙを厚さ約５００ｎｍ成膜する。次に、ミドルストッパとしてＳｉＣ層１７を厚さ約３０ｎｍ、ノベラス社の登録商標ＥＳＬ２を用いて成膜し、その上にＴＯＲＡＬのＳｉＯＣ層１８ｘをライナとして厚さ約５０ｎｍ形成する。ＴＯＲＡＬのＳｉＯＣ層１８ｘの上に、ＣＯＲＡＬのＳｉＯＣ１８ｙを厚さ約３２０ｎｍ成膜する。ＳｉＯＣ層１８ｙの上に、ＳｉＮ等の反射防止膜ＡＲＣ１を形成する。
その後、図４、図５に示す工程同様、ホトレジストマスク形成、エッチング工程を行いデュアルダマシン用凹部を形成する。
図６（Ｂ）に示すように、デュアルダマシン用凹部にＴａＮ層、Ｃｕ層をスパッタリングし、その上にメッキＣｕ層を形成し、ＣＭＰにより平坦化することにより、デュアルダマシン銅配線１９を形成する。銅配線１９を覆って、銅拡散防止層として、厚さ７０ｎｍのＳｉＣ層２４をノベラス社のＥＳＬ３を用いて成膜する。
同様の工程を繰り返すことにより、所望層数の配線層を形成する。このような構成により、例えば２層目配線層の容量として、約１８０ｆＦ／ｍｍを得ることができた。
４００℃、３０分間の熱処理を５回繰り返し、膜剥がれが生じるか否かを観察した。膜剥がれは全く見られなかった。
ＴＯＲＡＬに代え、他の新規なＳｉＯＣを用いることもできる。ＳｉＯＣ層１５ｘ、１８ｘとして、ＳｉＯＣ−Ａにより、厚さ５０ｎｍのシリコンオキシカーバイド層を形成した。多層配線に於ける２層目配線の容量測定を行った結果、約１８０ｆＦ／ｍｍの寄生容量であった。４００℃、３０分間の熱処理を５回繰り返した結果、膜剥がれは全く見られなかった。
従来のＣＯＲＡＬによるＳｉＯＣ層と、下地エッチストッパ層であるＳｉＣ層との間にＴＯＲＡＬ、またはＳｉＯＣ−ＡによるＳｉＯＣ層を介在させることにより、密着力を向上できることが分った。
上述の実施例のおいては、銅拡散防止機能を有するＳｉＣ層の撥水性に近い表面上に、ＴＯＲＡＬによるＳｉＯＣ層を形成し、ＳｉＣ層とＳｉＯＣ層との間の密着性を向上させた多層配線を得た。
密着性の向上は、形成したＳｉＣ層の表面処理によっても行なうことができる。
図７（Ａ）、（Ｂ）は、本発明のさらに他の実施例による半導体集積回路装置の多層配線形成工程を示すシリコン基板の断面図である。前述の実施例同様、半導体基板１０の表面上に、層間絶縁膜１１、下層配線１２を形成し、その表面をノベラス社の登録商標ＥＳＬ３を用いた厚さ約７０ｎｍのＳｉＣ層１４で覆う。このＳｉＣ層１４表面をＣＯ2プラズマで処理した。図１０のＣＶＤ装置において、第１ステージＳ０でＣＯ2プラズマ処理を行なった。処理条件は、ＣＯ2流量５０００ｓｃｃｍ、圧力４ｔｏｒｒ、ＲＦ電力２００Ｗ、処理時間５秒であった。このＣＯ2プラズマ処理は、ＳｉＣ層１４表面に親水化表面１４ｘを形成すると考えられる。
親水化処理したＳｉＣ層１４表面上に、ノベラス社の登録商標ＣＯＲＡＬを用いＳｉＯＣ層１５ｙを厚さ約５５０ｎｍ形成し、さらにその上に厚さ約３０ｎｍのＳｉＣ層１７をノベラス社の登録商標ＥＳＬ２を用い、ミドルストッパとして形成する。ＳｉＣ層１７表面を前述同様のＣＯ2プラズマで処理し、親水化表面１７ｘを形成する。この上に、ノベラス社ＣＯＲＡＬを用いたＳｉＯＣ層１８ｙを厚さ約３７０ｎｍ成膜する。ＳｉＯＣ層１８ｙ表面上に、ＳｉＮ膜等の反射防止膜ＡＲＣ１を形成する。
その後、前述の実施例同様のホトリソグラフィ、エッチング等を行うことにより、デュアルダマシン用凹部を形成する。
図７（Ｂ）に示すように、デュアルダマシン用凹部表面上にＴａＮ層、Ｃｕ層をそれぞれ約３０ｎｍスパッタリングで形成し、その表面上にＣｕ層をメッキで成膜する。ＳｉＯＣ層１８ｙ表面上の不要の配線層をＣＭＰ等により除去することにより、デュアルダマシン銅配線１９を完成する。銅配線１９を覆って、銅拡散防止層として、厚さ７０ｎｍのＳｉＣ層２４をノベラス社のＥＳＬ３を用いて成膜する。
同様の工程を繰り返すことにより、必要層数の配線層を形成できることは前述の実施例同様である。このような構成により、例えば２層目配線層の容量として約１８０ｆＦ／ｍｍを得ることができる。４００℃、３０分間の熱処理を５回繰り返し、膜剥がれの有無を調べた。膜剥れは全く見られなかった。
多層配線構造において、配線密度の高い下層配線層用の層間絶縁膜としては、比誘電率約２．９〜３．１のＳｉＯＣに代え、さらに比誘電率の低い有機絶縁膜（例えば比誘電率約２．６の登録商標ＳｉＬＫ）を用いることが望ましい場合もある。
図８は、本発明の他の実施例のよる多層配線構造の構成を示す断面図である。シリコン基板１００に必要な構造を作成した後、厚さ約１．５μｍのＰＳＧ層１１を成膜し、タングステンプラグ１２を埋め込む。
Ｗプラグ１２の表面を覆うように、ＳｉＣ層２１を厚さ約３０ｎｍ堆積し、その上に厚さ約４５０ｎｍの有機絶縁（ダウケミカル社,登録商標ＳｉＬＫーＪ１５０）層２２を成膜する。有機絶縁膜２２表面を厚さ約１００ｎｍの酸化シリコン層２３で覆う。これらの積層により、第１層間絶縁層２１、２２、２３が形成される。
第１層間絶縁層に、配線用溝を形成し、銅配線３４を埋め込む。銅配線３４表面を平坦化した後、その表面を覆うように、厚さ約５０ｎｍのＳｉＣ層３６、厚さ約４５０ｎｍの有機絶縁（ダウケミカル社,登録商標ＳｉＬＫーＪ３５０）層３７、厚さ約１００ｎｍの酸化シリコン層３８を成膜する。さらに、酸化シリコン層３８表面上にＳｉＮのハードマスク層ＨＭを厚さ約５０ｎｍ成膜する。
ホトレジストマスクとハードマスクＨＭのパターンとを用い、デュアルダマシン用凹部を形成する。デュアルダマシン凹部を形成した後、バリアメタル層、シード層をスパッタリングし、Ｃｕ層をメッキで埋め込み、デュアルダマシン用Ｃｕ配線２９を形成する。なお、デュアルダマシン配線２９の表面平坦化のＣＭＰにおいて、ハードマスク層ＨＭは消滅してもよい。
デュアルダマシン配線２９表面を覆うように、厚さ約７０ｎｍのＳｉＣ層１４をノベラス社の登録商標ＥＳＬ３を用いて成膜する。ＳｉＣ層１４の上に厚さ約３５０ｎｍのＴＯＲＡＬによるＳｉＯＣ層１５を成膜する。さらにその表面上に厚さ約３０ｎｍのＳｉＣ層１７、厚さ約５５０ｎｍのＳｉＯＣ層（ＴＯＲＡＬ層）１８を同様に成膜する。
ホトリソグラフィ、エッチングにより、前述同様のデュアルダマシン用凹部を形成し、銅配線１９で埋め込む。同様の工程を繰り返すことにより、３層目配線層の上に層間絶縁膜としてＳｉＯＣ層を用いた４層目配線を形成することができる。必要に応じ、配線層を積層することも可能である。
このようにして作成した多層配線に対し、４００℃、３０分間の熱処理を５回繰り返した。膜剥れは全く見られなかった。
ＴＯＲＡＬに代え、他の新規ＳｉＯＣを用いることもできる。１例として、上記構造においてＳｉＯＣ層１５，１８をＳｉＯＣ−Ｂで形成した。成膜条件は上述のものである。４００℃、３０分間の熱処理を５回繰り返した。膜剥がれは全く見られなかった。
熱膨張率の大きい有機絶縁層２７と、比較的熱膨張係数が小さいＳｉＯＣ層１５との境界領域は、大きな熱応力がかかることが想定される。しかしながら、３層目層間絶縁膜にはクラックは発生しなかった。
新規ＳｉＯＣ層に代え、ＣＯＲＡＬによるＳｉＯＣ層を用いた場合、同様の熱サイクル試験においてＳｉＣ層とＣＯＲＡＬよるＳｉＯＣ層との界面において剥れが見られた。又、３層目配線から端を発したと思われるクラックが発生した。
多層配線の層数が増加した場合、配線層に応じて種々の層間絶縁膜を用いることができる。
図９は、多層配線構造を有する半導体集積回路装置の構成を概略的に示す。シリコン基板１の表面上には、シャロートレンチアイソレーションによる素子分離領域２が形成され、活性領域表面上にゲート電極３が形成され、ＭＯＳトランジスタ構造が作成される。ゲート電極３を埋め込むように、ＰＳＧ層４が成膜され、Ｗプラグ５が埋め込まれる。さらにその表面に酸化シリコン層６が成膜され、ビア導電体７が埋め込まれる。
酸化シリコン層６の上に、有機絶縁膜による第１層間絶縁膜ＩＬ１が成膜され、銅配線Ｗ１が埋め込まれる。その上に第２層間絶縁膜ＩＬ２、第３層間絶縁膜ＩＬ３、第４層間絶縁膜ＩＬ４が同様に有機絶縁膜を用いて形成される。各層間絶縁膜には、銅配線Ｗ２、Ｗ３、Ｗ４が埋め込まれる。
第４配線層の上に、ＳｉＯＣ層を用いた層間絶縁膜ＩＬ５が形成され、銅配線Ｗ５が埋め込まれる。第５層間絶縁膜ＩＬ５の上には、同様の構成の第６層間絶縁膜ＩＬ６、第７層間絶縁膜ＩＬ７、第８層間絶縁膜ＩＬ８が順次積層され、各層間絶縁膜には銅配線Ｗ６、Ｗ７、Ｗ８が埋め込まれる。
第８配線Ｗ８の上には、酸化シリコンによる層間絶縁膜ＩＬ９が堆積され、銅配線Ｗ９が埋め込まれる。さらにその上に、酸化シリコンよる層間絶縁膜ＩＬ１０、銅配線Ｗ１０が形成され、酸化シリコンによる層間絶縁膜ＩＬ１１ａで覆われる。層間絶縁膜ＩＬ１１ａにビア導電体が埋め込まれ、層間絶縁膜ＩＬ１１ｂで覆われる。パッド用開口を形成し、層間絶縁膜ＩＬ１１ａに埋め込まれたビア導電体の上に、ＡｌによるパッドＰＤ（および最上配線）が形成される。パッドＰＤ上には、保護層ＰＳが形成される。
この多層配線構造においては、配線間隔の最も狭い第１〜第４配線には層間絶縁膜として有機絶縁膜が用いられ、その上の第５〜第８配線層に対しては層間絶縁膜としてＳｉＯＣ層が用いられ、さらにその上の第９〜第１１層間絶縁膜には酸化シリコン層が用いられる。配線間隔の変化に応じ、適切な層間絶縁膜を選択することにより、信頼性が高く、高性能の多層配線を形成することができる。
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、多層配線構造は半導体集積回路装置に限定されるものではない。配線層の層数は任意に選択できる。配線材料としてＣｕ以外の材料を用いることも可能である。より高い比誘電率が許される場合には、約３．１以上の比誘電率を有するＴＯＲＡＬ層を用いることも可能である。その他種々の変更、改良、組合わせが可能なことは当業者にとって自明であろう。以下,本発明の特徴を付記する。
（付記１）（１） 水素を含み、炭素含有量が約１８ａｔ％以上であり、比誘電率が約３．１以下であるシリコンオキシカーバイド。
（付記２）（２） 前記炭素含有量が約２５ａｔ％以下である付記１記載のシリコンオキシカーバイド。
（付記３） ソースガスとして、テトラメチルシクロテトラシロキサンを用いた付記１記載のシリコンオキシカーバイド。
（付記４）（３） 水素含有量が３０at％以下であり、比誘電率が約３．１以下であるシリコンオキシカーバイド。
（付記５） 前記水素含有量が２８ａｔ％以下である付記４記載のシリコンオキシカーバイド。
（付記６）（４） 下地を準備する工程と、
ソースガスとして、テトラメチルシクロテトラシロキサン、炭酸ガス、炭酸ガスの流量に対して３％以下の流量の酸素を用い、気相成長により、前記下地上にシリコンオキシカーバイド層を成長する工程と、
を含むシリコンオキシカーバイド層を成長する方法。
（付記７）（５） 前記酸素が０％である付記６記載のシリコンオキシカーバイド層を成長する方法。
（付記８） 前記気相成長が、４ｔｏｏｒより低い圧力で行われる付記６記載のシリコンオキシカーバイド層を成長する方法。
（付記９） さらに、前記シリコンオキシカーバイド層の成長に続いて、ＣＯ２プラズマ処理する工程を含む付記８記載のシリコンオキシカーバイド層を成長する方法。
（付記１０） 前記気相成長が、４ｔｏｏｒより高い圧力で行われる付記６記載のシリコンオキシカーバイド層を成長する方法。
（付記１１） 前記気相成長が,プラズマ促進気相成長である付記６記載のシリコンオキシカーバイド層を成長する方法。
（付記１２） 半導体基板と、半導体基板上方に形成された銅配線と、銅配線を覆うシリコンカーバイド層と、シリコンカーバイド層を覆い、水素を含み、炭素含有量が約１８ａｔ％以上であり、比誘電率が約３．１以下である第１のシリコンオキシカーバイド層とを有する半導体装置。
（付記１３） 前記第１のシリコンオキシカーバイド層の炭素含有量が２５ａｔ％以下である付記１２記載の半導体装置。
（付記１４） さらに、前記第１のシリコンオキシカーバイド層上に接して形成され、炭素含有量が第１のシリコンオキシカーバイド層より１ａｔ％以上低い第２のシリコンオキシカーバイド層を有する付記１２記載の半導体装置。
（付記１５） さらに、前記第１のシリコンオキシカーバイド層上に接して形成され、酸化シリコンより低い比誘電率を有する低誘電率絶縁層を有する付記１２記載の半導体装置。
（付記１６） 半導体基板と、
半導体基板上方に形成された銅配線と、
銅配線を覆うシリコンカーバイド層と、シリコンカーバイド層を覆い、水素を含み、水素含有量が３０ａｔ％以下であり、比誘電率が約３．１以下である第１のシリコンオキシカーバイド層と、
を有する半導体装置。
（付記１７） 前記水素含有量が、２８ａｔ％以下である付記１６記載の半導体装置。
（付記１８） さらに、前記第１のシリコンオキシカーバイド層上に接して形成され、水素含有量が第１のシリコンオキシカーバイド層より２ａｔ％以上高い第２のシリコンオキシカーバイド層を有する付記１６記載の半導体装置。
（付記１９） さらに、前記第１のシリコンオキシカーバイド層上に接して形成され、酸化シリコンより低い比誘電率を有する低誘電率絶縁層を有する付記１６記載の半導体装置。
（付記２０）（６） 半導体基板と、
半導体基板上方に形成された銅配線と、
銅配線を覆うシリコンカーバイド層と、シリコンカーバイド層を覆い、水素を含み、炭素含有量が１７ａｔ％以上、または水素含有量が３０ａｔ％以下であり、比誘電率が約３．１以下である第１のシリコンオキシカーバイド層と、
を有する半導体装置。
（付記２１） さらに、前記第１のシリコンオキシカーバイド層上に接して形成され、第１のシリコンオキシカーバイド層と較べ、炭素含有量が２ａｔ％以上低いか、水素含有量が２ａｔ％以上高い第２のシリコンオキシカーバイド層を有する付記２０記載の半導体装置。
（付記２２） さらに、前記第１のシリコンオキシカーバイド層上に接して形成され、酸化シリコンより低い比誘電率を有する低誘電率絶縁層を有する付記２０記載の半導体装置。
（付記２３）（７） 半導体基板と、半導体基板上方に形成された銅配線と、銅配線を覆うシリコンカーバイド層とを有する下地構造を準備する工程と、
前記下地構造上に、ソースガスとして、テトラメチルシクロテトラシロキサン、炭酸ガス、炭酸ガスの流量に対して３％以下の流量の酸素を用い、気相成長でシリコンオキシカーバイド層を成長する工程と、
を含む半導体装置の製造方法。
N （付記２４）（８） 前記酸素の流量が０％である付記２３記載の半導体装置の製造方法。
N （付記２５）（９） 前記シリコンオキシカーバイド層を成長する工程の後、続いてＣＯ２プラズマで表面を軽く酸化する工程を含む付記２３記載の半導体装置の製造方法。
（付記２６） さらに、前記シリコンオキシカーバイド層を含む絶縁層に凹部を形成し,配線を埋め込む工程を含む付記２３記載の半導体装置の製造方法。
（付記２７） 半導体基板と、半導体基板上方に形成された銅配線と、銅配線を覆うシリコンカーバイド層とを有する下地構造を準備する工程と、
前記下地構造のシリコンカーバイド層表面を、Ｏ2より分子量が大きく、酸素を含む弱酸化性ガスのプラズマで親水化処理する工程と、
親水化処理したシリコンカーバイド層表面上に、酸化シリコンより比誘電率の小さい低誘電率絶縁層を形成する工程と、
を含む半導体装置の製造方法。
（付記２８） 前記プラズマで親水化処理する工程が、前記下地構造をプラズマのダウンフローに曝す工程である付記２７記載の半導体装置の製造方法。
（付記２９） 前記プラズマで処理する工程が、前記低誘電率絶縁層を形成する工程と同一チャンバ内で行われる付記２７記載の半導体装置の製造方法。
（付記３０） 前記弱酸化性ガスがＣＯ2である付記２７記載の半導体装置の製造方法。
本発明等が行った実験を説明するための表及びグラフである。 本発明等が行った実験を説明するための表及びグラフである。 作成したＳｉＯＣ層の密着性を調べるスタッドプル試験の結果を示すグラフである。 本発明の実施例による半導体集積回路装置の多層配線構造を製造する工程を説明する半導体基板の断面図である。 本発明の実施例による半導体集積回路装置の多層配線構造を製造する工程を説明する半導体基板の断面図である。 本発明の他の実施例による多層配線作成工程を説明するための半導体基板の断面図である。 本発明のさらに他の実施例による多層配線構造の製造工程を説明するための半導体基板の断面図である。 本発明の他の実施例による多層配線構造の製造工程を説明するための半導体基板の断面図である。 多層配線構造を有する半導体集積回路装置の構成を概略的に示す断面図である。 プラズマＣＶＤ装置の構成を概略的に示す斜視図である。 サンプルの成膜条件と測定結果を示す表である。 選ばれたサンプルの組成を示す表である。 選ばれたサンプルの赤外吸収スペクトルを示すグラフである。
符号の説明
１１ ＰＳＧ層
１２ 下層配線
１４、１７ ＳｉＣ層
１５、１８ ＳｉＯＣ（ＴＯＲＡＬ）層
ＡＲＣ 反射防止膜
ＰＲ ホトレジスト
１９ デュアルダマシン配線
２１ ＳｉＣ層
２２ 有機絶縁層
２３ 酸化シリコン層
２４ ＳｉＣ層
２５ ＳｉＯＣ層
２７ ＳｉＣ層
２８ ＳｉＯＣ層
２９ デュアルダマシン配線
３４ 有機絶縁層
３６ ＳｉＣ層
３７ 有機絶縁層
３８ 酸化シリコン層
１００ 半導体基板
ＩＬ 層間絶縁膜
Ｗ 配線
ＨＭ ハードマスク（ＳｉＮ層）
ＰＤ パッド

Claims (10)

  1. 水素を含み、炭素含有量が約１８ａｔ％以上であり、比誘電率が約３．１以下であるシリコンオキシカーバイド。
  2. 前記炭素含有量が約２５ａｔ％以下である請求項１記載のシリコンオキシカーバイド。
  3. 水素含有量が３０ａｔ％以下であり、比誘電率が約３．１以下であるシリコンオキシカーバイド。
  4. 下地を準備する工程と、
    ソースガスとして、テトラメチルシクロテトラシロキサン、炭酸ガス、炭酸ガスの流量に対して３％以下の流量の酸素を用い、前記下地上に気相成長でシリコンオキシカーバイド層を成長する工程と、
    を含むシリコンオキシカーバイド層を成長する方法。
  5. 前記酸素の流量が０％である請求項４記載のシリコンオキシカーバイド層を成長する方法。
  6. 半導体基板と、
    半導体基板上方に形成された銅配線と、
    銅配線を覆うシリコンカーバイド層と、
    シリコンカーバイド層を覆い、水素を含み、炭素含有量が１７ａｔ％以上、または水素含有量が３０ａｔ％以下であり、比誘電率が約３．１以下である第１のシリコンオキシカーバイド層と、
    を有する半導体装置。
  7. 半導体基板と、半導体基板上方に形成された銅配線と、銅配線を覆うシリコンカーバイド層とを有する下地構造を準備する工程と、
    前記下地構造上に、ソースガスとして、テトラメチルシクロテトラシロキサン、炭酸ガス、炭酸ガスの流量に対して３％以下の流量の酸素を用い、気相成長でシリコンオキシカーバイド層を成長する工程と、
    を含む半導体装置の製造方法。
  8. 前記酸素の流量が０％である請求項７又は８記載の半導体装置の製造方法。
  9. 前記シリコンオキシカーバイド層を成長する工程に続いて、ＣＯ２プラズマで表面を軽く酸化する工程を含む請求項７記載の半導体装置の製造方法。
  10. 半導体基板と、半導体基板上方に形成された銅配線と、銅配線を覆うシリコンカーバイド層とを有する下地構造を準備する工程と、
    前記下地構造のシリコンカーバイド層表面を、Ｏ2より分子量が大きく、酸素を含む酸化性ガスのプラズマで親水化処理する工程と、
    親水化処理したシリコンカーバイド層表面上に、酸化シリコンより比誘電率の小さい低誘電率絶縁層を形成する工程と、
    を含む半導体装置の製造方法。
JP2003360192A 2002-10-30 2003-10-21 シリコンオキシカーバイド、半導体装置、および半導体装置の製造方法 Expired - Fee Related JP4338495B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003360192A JP4338495B2 (ja) 2002-10-30 2003-10-21 シリコンオキシカーバイド、半導体装置、および半導体装置の製造方法
US10/694,826 US6949830B2 (en) 2002-10-30 2003-10-29 Silicon oxycarbide, growth method of silicon oxycarbide layer, semiconductor device and manufacture method for semiconductor device
US12/314,036 US8349722B2 (en) 2002-10-30 2008-12-03 Silicon oxycarbide, growth method of silicon oxycarbide layer, semiconductor device and manufacture method for semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002315900 2002-10-30
JP2003360192A JP4338495B2 (ja) 2002-10-30 2003-10-21 シリコンオキシカーバイド、半導体装置、および半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007179347A Division JP4882893B2 (ja) 2002-10-30 2007-07-09 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2004172590A true JP2004172590A (ja) 2004-06-17
JP4338495B2 JP4338495B2 (ja) 2009-10-07

Family

ID=32715809

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003360192A Expired - Fee Related JP4338495B2 (ja) 2002-10-30 2003-10-21 シリコンオキシカーバイド、半導体装置、および半導体装置の製造方法

Country Status (2)

Country Link
US (2) US6949830B2 (ja)
JP (1) JP4338495B2 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1615266A2 (en) * 2004-07-06 2006-01-11 Fujitsu Limited Method for manufacturing a semiconductor floating gate memory device
JP2008510075A (ja) * 2004-08-18 2008-04-03 ダウ・コーニング・コーポレイション コーティングを有する基板及びその調製方法
JP2008510074A (ja) * 2004-08-18 2008-04-03 ダウ・コーニング・コーポレイション 水素化シリコンオキシカーバイド（Ｈ：ＳｉＯＣ）でコーティングされた基板およびその製造方法
JP2008511758A (ja) * 2004-09-01 2008-04-17 アプライド マテリアルズ インコーポレイテッド 粘性前駆物質を用いた化学気相堆積による機能的に段階的な誘電体層の堆積方法
US7485570B2 (en) * 2002-10-30 2009-02-03 Fujitsu Limited Silicon oxycarbide, growth method of silicon oxycarbide layer, semiconductor device and manufacture method for semiconductor device
US7718269B2 (en) 2005-03-14 2010-05-18 Renesas Technology Corp. Semiconductor manufacturing method for inter-layer insulating film
JPWO2008120498A1 (ja) * 2007-03-29 2010-07-15 三菱重工業株式会社 光電変換装置及びその製造方法
US7977723B2 (en) 2008-01-18 2011-07-12 Fujitsu Semiconductor Limited Semiconductor device
US8349722B2 (en) * 2002-10-30 2013-01-08 Fujitsu Semiconductor Limited Silicon oxycarbide, growth method of silicon oxycarbide layer, semiconductor device and manufacture method for semiconductor device
US8351247B2 (en) 2009-02-20 2013-01-08 Fujitsu Semiconductor Limited Semiconductor device including memory cell having capacitor
KR101341590B1 (ko) 2007-02-20 2013-12-16 삼성전자 주식회사 스트레스에 대한 향상된 저항력을 갖는 ｂｅｏｌ 연결배선구조
US10020337B2 (en) 2016-04-06 2018-07-10 Canon Kabushiki Kaisha Photoelectric conversion device, manufacturing method of photoelectric conversion device, and imaging system
KR20220080028A (ko) * 2016-09-30 2022-06-14 램 리써치 코포레이션 등급화된 실리콘 카바이드 막 또는 다층 실리콘 카바이드 막의 리모트 플라즈마 기반 증착

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6627532B1 (en) * 1998-02-11 2003-09-30 Applied Materials, Inc. Method of decreasing the K value in SiOC layer deposited by chemical vapor deposition
JP3778174B2 (ja) * 2003-04-14 2006-05-24 ソニー株式会社 半導体装置及びその製造方法
US20050064629A1 (en) * 2003-09-22 2005-03-24 Chen-Hua Yu Tungsten-copper interconnect and method for fabricating the same
US6949457B1 (en) * 2004-01-21 2005-09-27 Kla-Tencor Technologies Corporation Barrier enhancement
JP4917249B2 (ja) * 2004-02-03 2012-04-18 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US7112541B2 (en) * 2004-05-06 2006-09-26 Applied Materials, Inc. In-situ oxide capping after CVD low k deposition
US7307346B2 (en) * 2004-05-18 2007-12-11 Infineon Technologies Ag Final passivation scheme for integrated circuits
US7271093B2 (en) * 2004-05-24 2007-09-18 Asm Japan K.K. Low-carbon-doped silicon oxide film and damascene structure using same
US7851030B2 (en) * 2005-01-27 2010-12-14 United Microelectronics Corp. Method of reducing number of particles on low-k material layer
US20060165913A1 (en) * 2005-01-27 2006-07-27 Bella Chen Method of reducing number of particals on low-k material layer
CN100437934C (zh) * 2005-02-08 2008-11-26 联华电子股份有限公司 减少低介电常数材料层的微粒数目的方法
US7189658B2 (en) * 2005-05-04 2007-03-13 Applied Materials, Inc. Strengthening the interface between dielectric layers and barrier layers with an oxide layer of varying composition profile
KR100657166B1 (ko) * 2005-08-30 2006-12-13 동부일렉트로닉스 주식회사 구리 금속 배선의 형성 방법
JP4666308B2 (ja) * 2006-02-24 2011-04-06 富士通セミコンダクター株式会社 半導体装置の製造方法
JP4364258B2 (ja) * 2007-05-15 2009-11-11 株式会社東芝 半導体装置及び半導体装置の製造方法
US8178908B2 (en) * 2008-05-07 2012-05-15 International Business Machines Corporation Electrical contact structure having multiple metal interconnect levels staggering one another
JP2010021388A (ja) * 2008-07-11 2010-01-28 Fujitsu Microelectronics Ltd 半導体装置及びその製造方法
JP5617219B2 (ja) 2009-10-29 2014-11-05 富士通セミコンダクター株式会社 半導体記憶装置及びその製造方法
US8637123B2 (en) * 2009-12-29 2014-01-28 Lotus Applied Technology, Llc Oxygen radical generation for radical-enhanced thin film deposition
US8415238B2 (en) 2010-01-14 2013-04-09 International Business Machines Corporation Three dimensional integration and methods of through silicon via creation
US8399180B2 (en) * 2010-01-14 2013-03-19 International Business Machines Corporation Three dimensional integration with through silicon vias having multiple diameters
US8629559B2 (en) 2012-02-09 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Stress reduction apparatus with an inverted cup-shaped layer
US10787591B2 (en) 2012-04-30 2020-09-29 The Boeing Company Composites including silicon-oxy-carbide layers and methods of making the same
US8993446B2 (en) * 2013-04-23 2015-03-31 Globalfoundries Inc. Method of forming a dielectric film
TW201535513A (zh) * 2014-02-18 2015-09-16 Applied Materials Inc 介電常數減少且機械性質強化的低ｋ介電層
US9704994B1 (en) 2016-10-10 2017-07-11 International Business Machines Corporation Different shallow trench isolation fill in fin and non-fin regions of finFET
US20190096820A1 (en) * 2017-09-28 2019-03-28 Taiwan Semiconductor Manufacturing Co., Ltd. Hardened interlayer dielectric layer

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06103691B2 (ja) 1989-02-20 1994-12-14 松下電器産業株式会社 薄膜の形成方法
US6660656B2 (en) * 1998-02-11 2003-12-09 Applied Materials Inc. Plasma processes for depositing low dielectric constant films
US6593247B1 (en) 1998-02-11 2003-07-15 Applied Materials, Inc. Method of depositing low k films using an oxidizing plasma
US6303523B2 (en) * 1998-02-11 2001-10-16 Applied Materials, Inc. Plasma processes for depositing low dielectric constant films
US6667553B2 (en) 1998-05-29 2003-12-23 Dow Corning Corporation H:SiOC coated substrates
US6159871A (en) 1998-05-29 2000-12-12 Dow Corning Corporation Method for producing hydrogenated silicon oxycarbide films having low dielectric constant
US6800571B2 (en) * 1998-09-29 2004-10-05 Applied Materials Inc. CVD plasma assisted low dielectric constant films
US6821571B2 (en) 1999-06-18 2004-11-23 Applied Materials Inc. Plasma treatment to enhance adhesion and to minimize oxidation of carbon-containing layers
JP2001196367A (ja) 2000-01-12 2001-07-19 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US6541367B1 (en) * 2000-01-18 2003-04-01 Applied Materials, Inc. Very low dielectric constant plasma-enhanced CVD films
US6768200B2 (en) * 2000-10-25 2004-07-27 International Business Machines Corporation Ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device
US6756323B2 (en) * 2001-01-25 2004-06-29 International Business Machines Corporation Method for fabricating an ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device
US6790789B2 (en) * 2000-10-25 2004-09-14 International Business Machines Corporation Ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device and electronic device made
US6441491B1 (en) * 2000-10-25 2002-08-27 International Business Machines Corporation Ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device and electronic device containing the same
SG137695A1 (en) * 2000-10-25 2007-12-28 Ibm Method for fabricating an ultralow dielectric constant material as an intralevel or interlevel dieletric in a semiconductor device
JP3545364B2 (ja) 2000-12-19 2004-07-21 キヤノン販売株式会社 半導体装置及びその製造方法
JP2002203899A (ja) 2000-12-28 2002-07-19 Matsushita Electric Ind Co Ltd 銅相互接続構造の形成方法
US6583048B2 (en) * 2001-01-17 2003-06-24 Air Products And Chemicals, Inc. Organosilicon precursors for interlayer dielectric films with low dielectric constants
SG98468A1 (en) 2001-01-17 2003-09-19 Air Prod & Chem Organosilicon precursors for interlayer dielectric films with low dielectric constants
JP2002270689A (ja) 2001-03-13 2002-09-20 Hitachi Ltd 半導体装置の製造方法
US6777171B2 (en) * 2001-04-20 2004-08-17 Applied Materials, Inc. Fluorine-containing layers for damascene structures
JP2003124307A (ja) 2001-10-15 2003-04-25 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP4152619B2 (ja) * 2001-11-14 2008-09-17 株式会社ルネサステクノロジ 半導体装置およびその製造方法
US6838393B2 (en) * 2001-12-14 2005-01-04 Applied Materials, Inc. Method for producing semiconductor including forming a layer containing at least silicon carbide and forming a second layer containing at least silicon oxygen carbide
US6734096B2 (en) 2002-01-17 2004-05-11 International Business Machines Corporation Fine-pitch device lithography using a sacrificial hardmask
JP2003303885A (ja) * 2002-04-08 2003-10-24 Mitsubishi Electric Corp 集積回路及びその設計方法
JP3775354B2 (ja) 2002-06-20 2006-05-17 松下電器産業株式会社 半導体装置およびその製造方法
US6927178B2 (en) * 2002-07-11 2005-08-09 Applied Materials, Inc. Nitrogen-free dielectric anti-reflective coating and hardmask
US7485570B2 (en) * 2002-10-30 2009-02-03 Fujitsu Limited Silicon oxycarbide, growth method of silicon oxycarbide layer, semiconductor device and manufacture method for semiconductor device
JP4338495B2 (ja) * 2002-10-30 2009-10-07 富士通マイクロエレクトロニクス株式会社 シリコンオキシカーバイド、半導体装置、および半導体装置の製造方法
US7030468B2 (en) * 2004-01-16 2006-04-18 International Business Machines Corporation Low k and ultra low k SiCOH dielectric films and methods to form the same
US7088003B2 (en) * 2004-02-19 2006-08-08 International Business Machines Corporation Structures and methods for integration of ultralow-k dielectrics with improved reliability
US7049247B2 (en) * 2004-05-03 2006-05-23 International Business Machines Corporation Method for fabricating an ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device and electronic device made
US7223670B2 (en) * 2004-08-20 2007-05-29 International Business Machines Corporation DUV laser annealing and stabilization of SiCOH films
JP4489618B2 (ja) * 2005-03-14 2010-06-23 株式会社ルネサステクノロジ 半導体装置の製造方法
US20090104541A1 (en) * 2007-10-23 2009-04-23 Eui Kyoon Kim Plasma surface treatment to prevent pattern collapse in immersion lithography

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7485570B2 (en) * 2002-10-30 2009-02-03 Fujitsu Limited Silicon oxycarbide, growth method of silicon oxycarbide layer, semiconductor device and manufacture method for semiconductor device
US8778814B2 (en) 2002-10-30 2014-07-15 Fujitsu Semiconductor Limited Silicon oxycarbide, growth method of silicon oxycarbide layer, semiconductor device and manufacture method for semiconductor device
US8349722B2 (en) * 2002-10-30 2013-01-08 Fujitsu Semiconductor Limited Silicon oxycarbide, growth method of silicon oxycarbide layer, semiconductor device and manufacture method for semiconductor device
US20120252227A1 (en) * 2002-10-30 2012-10-04 Fujitsu Semiconductor Limited Silicon oxycarbide, growth method of silicon oxycarbide layer, semiconductor device and manufacture method for semiconductor device
EP1615266A2 (en) * 2004-07-06 2006-01-11 Fujitsu Limited Method for manufacturing a semiconductor floating gate memory device
JP2008510075A (ja) * 2004-08-18 2008-04-03 ダウ・コーニング・コーポレイション コーティングを有する基板及びその調製方法
JP2008510074A (ja) * 2004-08-18 2008-04-03 ダウ・コーニング・コーポレイション 水素化シリコンオキシカーバイド（Ｈ：ＳｉＯＣ）でコーティングされた基板およびその製造方法
JP2008511758A (ja) * 2004-09-01 2008-04-17 アプライド マテリアルズ インコーポレイテッド 粘性前駆物質を用いた化学気相堆積による機能的に段階的な誘電体層の堆積方法
US8158266B2 (en) 2005-03-14 2012-04-17 Renesas Electronics Corporation Semiconductor manufacturing method for inter-layer insulating film
US7718269B2 (en) 2005-03-14 2010-05-18 Renesas Technology Corp. Semiconductor manufacturing method for inter-layer insulating film
KR101341590B1 (ko) 2007-02-20 2013-12-16 삼성전자 주식회사 스트레스에 대한 향상된 저항력을 갖는 ｂｅｏｌ 연결배선구조
JPWO2008120498A1 (ja) * 2007-03-29 2010-07-15 三菱重工業株式会社 光電変換装置及びその製造方法
US7977723B2 (en) 2008-01-18 2011-07-12 Fujitsu Semiconductor Limited Semiconductor device
US8351247B2 (en) 2009-02-20 2013-01-08 Fujitsu Semiconductor Limited Semiconductor device including memory cell having capacitor
US8350310B2 (en) 2009-02-20 2013-01-08 Fujitsu Semiconductor Limited Semiconductor device including memory cell having capacitor
US10020337B2 (en) 2016-04-06 2018-07-10 Canon Kabushiki Kaisha Photoelectric conversion device, manufacturing method of photoelectric conversion device, and imaging system
KR20220080028A (ko) * 2016-09-30 2022-06-14 램 리써치 코포레이션 등급화된 실리콘 카바이드 막 또는 다층 실리콘 카바이드 막의 리모트 플라즈마 기반 증착
KR102611346B1 (ko) 2016-09-30 2023-12-07 램 리써치 코포레이션 등급화된 실리콘 카바이드 막 또는 다층 실리콘 카바이드 막의 리모트 플라즈마 기반 증착

Also Published As

Publication number Publication date
US20040155340A1 (en) 2004-08-12
US8349722B2 (en) 2013-01-08
JP4338495B2 (ja) 2009-10-07
US20090093130A1 (en) 2009-04-09
US6949830B2 (en) 2005-09-27

Similar Documents

Publication Publication Date Title
JP4338495B2 (ja) シリコンオキシカーバイド、半導体装置、および半導体装置の製造方法
US8778814B2 (en) Silicon oxycarbide, growth method of silicon oxycarbide layer, semiconductor device and manufacture method for semiconductor device
US7193325B2 (en) Reliability improvement of SiOC etch with trimethylsilane gas passivation in Cu damascene interconnects
US7888741B2 (en) Structures with improved interfacial strength of SiCOH dielectrics and method for preparing the same
US8158521B2 (en) Two step post-deposition treatment of ILD layer for a lower dielectric constant and improved mechanical properties
US7538353B2 (en) Composite barrier/etch stop layer comprising oxygen doped SiC and SiC for interconnect structures
TWI402887B (zh) 用以整合具有改良可靠度之超低ｋ介電質之結構與方法
JP4659329B2 (ja) 半導体装置及びその製造方法
US8278763B2 (en) Semiconductor device
US20080122121A1 (en) Semiconductor device having a interlayer insulation film with low dielectric constant and high mechanical strength
US6372661B1 (en) Method to improve the crack resistance of CVD low-k dielectric constant material
US7960279B2 (en) Semiconductor device and manufacturing method therefor
JP2004088047A (ja) 半導体装置の製造方法
JP2011238704A (ja) 半導体装置および半導体装置の製造方法
JP2005033203A (ja) シリコンカーバイド膜の形成方法
KR20010082057A (ko) 반도체장치 및 그 제조방법
US20070249164A1 (en) Method of fabricating an interconnect structure
JP4882893B2 (ja) 半導体装置の製造方法
KR20070028480A (ko) 반도체 장치에서의 저-ｋ 필름 다공질 세라믹 재료
US20050062164A1 (en) Method for improving time dependent dielectric breakdown lifetimes
US20060017166A1 (en) Robust fluorine containing Silica Glass (FSG) Film with less free fluorine
JP2011233925A (ja) 半導体装置の製造方法
JP2006059848A (ja) レジスト除去方法及び半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050413

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070706

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070709

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070911

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080729

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090630

R150 Certificate of patent or registration of utility model

Ref document number: 4338495

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120710

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120710

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120710

Year of fee payment: 3

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120710

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120710

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130710

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees