KR20070028480A - 반도체 장치에서의 저-ｋ 필름 다공질 세라믹 재료 - Google Patents

반도체 장치에서의 저-ｋ 필름 다공질 세라믹 재료 Download PDF

Info

Publication number
KR20070028480A
KR20070028480A KR1020067027922A KR20067027922A KR20070028480A KR 20070028480 A KR20070028480 A KR 20070028480A KR 1020067027922 A KR1020067027922 A KR 1020067027922A KR 20067027922 A KR20067027922 A KR 20067027922A KR 20070028480 A KR20070028480 A KR 20070028480A
Authority
KR
South Korea
Prior art keywords
ild
layer
forming
gpa
conductors
Prior art date
Application number
KR1020067027922A
Other languages
English (en)
Inventor
그랜트 엠 클로스터
지펑 레우
마이클 디 구드너
마이클 지 해버티
사다시반 생카르
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20070028480A publication Critical patent/KR20070028480A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H01L2221/1047—Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Inorganic Insulating Materials (AREA)
  • Formation Of Insulating Films (AREA)
  • Ceramic Capacitors (AREA)

Abstract

반도체 장치에 있어서 저-k의 비교적 높은 E의 다공질 세라믹 필름을 선택 및 형성하는 방법이 기술되어 있다. 비교적 높은 영률과 비교적 낮은 유전상수를 갖는 세라믹 재료가 선택된다. K는 필름을 다공질로 만듦으로써 감소된다.
유전체 필름, 유전체, 유전상수, 영률, 탄성 계수, 반도체, 집적 회로,

Description

반도체 장치에서의 저-Ｋ 필름 다공질 세라믹 재료{POROUS CERAMIC MATERIALS AS LOW-K FILMS IN SEMICONDUCTOR DEVICES}
본 발명은 집적 회로와 같은 반도체 장치를 위한 유전체 필름 분야에 관한 것이다.
다수의 유전체 재료 층이 집적 회로에서 통상적으로 사용된다. 예컨대, 상호연결부들이 기판에 형성된 트랜지스터들 사이에 형성되고, 상부 전도체들이 층간 유전체(interlayer dielectric, ILD)에 상감된다(inlaid). 흔히, 이들 여러 층이 사용되는데, 이들 각각은 하부 층의 전도체와 접촉하기 위한 비아들 뿐만 아니라 전도성 라인을 포함한다. 많은 경우에, 전도체들과 비아들은 다마신 공정(damascene process)에 의해 ILD에 상감된다.
유전체 재료의 유전상수(k)가 집적 회로의 각종 전도체들과 비아들 간의 커패시턴스를 상당한 정도로 결정한다. 전도체들 간의 RC 지연과 누화(cross-talk)를 감소시키기 위해서는 저-k(low-k) 유전체를 갖는 것이 바람직하다.
이러한 커패시턴스를 감소시키기 위해 다수의 유전체들이 사용되며, 또한 사 용되도록 제안되고 있다. 저-k 유전체들이 갖는 하나의 문제점은 이들이 기계적으로 약한 경향이 있다는 점이다. 이는, 특히 다중 층 상호연결 구조에 충분한 평탄화를 제공하기 위해 종종 화학기계적 연마 공정이 필요하기 때문에 특히 문제이다. 이러한 점과 다른 응력들은 기계적으로 약한 층에 결함을 일으킬 수 있다.
도 1은 몇몇 재료들에 대한 영률과 유전상수(k) 사이의 관계를 나타낸 그래프이다.
도 2는 다수의 세라믹 재료들을 포함하는 몇몇 재료들에 대한 영률과 밀도 사이의 관계를 나타낸 그래프이다.
도 3은 본 발명의 구체화를 위한 방법을 예시한 것이다.
도 4a는 층간 유전체(ILD) 및 하부 전도체의 횡단 입면도이다.
도 4b는 비아 개구 및 트렌치(trench)를 식각한 후 도 4a의 층 구조를 예시한 것이다.
도 4c는 장벽층을 형성한 후 도 4b의 구조를 예시한 것이다.
도 4d는 금속화 및 평탄화 공정 후 도 4c의 구조를 예시한 것이다.
도 4e는 ILD의 밀도를 감소시키기 위한 처리 후 도 4d의 구조를 예시한 것이다.
이하, 집적 회로와 같은 반도체 장치에 있어서 다공질 세라믹 재료의 용도 및 형성방법을 설명한다. 본 발명의 완전한 이해를 위해 특정한 화합물들과 같은 다수의 특정한 세부사항들이 설명된다. 이러한 특정한 세부사항들은 본 발명의 실시에 이용될 필요가 없음이 당업자에게 명백할 것이다. 다른 경우에 있어서, 증착 단계와 같은 잘 알려진 처리 단계는 본 발명을 쓸데없이 불명료하게 하지 않도록 상세히 설명하지 않는다.
이미 언급한 바와 같이, 반도체 장치에서의 유전체 층의 기계적 강도는 다마신 공정에서 흔히 수행되는 바와 같이 층의 화학기계적 연마 공정(chemical mechanical polishing, CMP)을 층에 수행하는 경우에 특히 중요하다. 패키징 응력은 심지어 CMP 응력보다 클 수 있으며, ILD가 균열이나 변형에 저항성을 가져야 하는 경우 특히 또 다른 중요한 점이 된다.
통상적으로, 다마신 공정에 비아들과 전도체들을 위해 개구가 ILD 내에 형성된다. 그 후, 금속이 개구 내로 증착되거나 도금된다. 금속은 ILD의 전체 노출 표면을 덮는다. 평탄화 단계는 금속을 유전체 표면으로부터 제거하기 위해 이용되는데 연마가 가장 효과적이다. 이러한 연마 및 다른 응력에 견디어낼 만큼 ILD가 충분히 강하지 않으면 장치에 결함이 초래될 수 있다. 다른 응력으로는 정규 사용 시의 패키징 및 열적 순환과 관련된 것들이 포함된다.
일반적으로, 유전체 재료의 기계적인 강도는 그 탄성 계수, 경도 및 응집 강도를 포함하나, 이에 한정되지 않는다. 대부분, 기계적인 강도는 탄성 계수에 잘 따르며, 결과적으로 본 발명의 목적을 위해, 영률(Young's modulus)로도 불리는 탄성 계수가 기계적인 강도를 평가하는 데 이용된다. 영률은 주어진 재료에 대한 응력/변형(stress-over-strain)으로 정의되고, 기가 파스칼(giga-Pascal, GPa)로 일반적으로 측정된다. 이러한 탄성 계수는 고무의 경우 0.1 이하로부터, 폴리이미드류의 경우 3~5, 연질 금속류의 경우 100 이하, 대부분의 세라믹의 경우 수백 중반, 다이아몬드의 경우 1,000으로 변화한다.
언급한 바와 같이, ILD를 포함하는 유전체 층은 집적 회로에 이용되는 경우, 특히 대부분의 최신 회로와 같이 고주파에서 작동하는 경우에, 저-k를 가져야 한다. 약 32 ㎚의 최소 피치로 제조된 회로에 허용가능한 유전상수 k는 대략 2.2 이하인 것으로 여겨진다. (유전상수는 2.4 정도로 높을 수 있으며, 이 역시 적합한 것으로 여겨지며, 이에 따라 본 발명에서 사용되는 바와 같이, "대략 2.2"는 k=2.4의 상한 범위를 포함하는 것으로 한다.) 집적 회로 처리 공정에 허용가능한 기계적인 강도는 영률로 측정할 때 6 GPa 이상, 바람직하게는 약 10 GPa 이상인 것으로 여겨진다.
이하에서 보다 상세히 설명하는 바와 같이, 조밀한 매트릭스(matrix) 상태(비다공성)에서 2.2 보다 큰 k를 갖는 세라믹 재료가 다공성 매트릭스의 ILD로 이용된다. k는 세라믹 재료의 밀도를 감소시킴으로써 낮아진다. 이는 여전히 충분한 기계적인 강도를 유지하면서 세라믹 재료를 다공질로 만듦으로써 행해진다. 이들 재료들은 다공성 매트릭스에서 6 GPa 초과의 E 값을 가지며, 이는 이하에서 논의될 것이다.
일반적으로, 세라믹은 강성 및 취성의 비금속성 재료로 취급된다. 이들은 열 저항성을 가지며 화학 물질에 의해 종종 쉽게 공격받지 않는 전형적인 전기적 절연체이다. 질화물을 갖는 것을 비롯한 세라믹 필름은, 나중에 설명될 것이지만, 상업적으로 입수가능한 전구체를 이용하는 것을 포함하는 다수 공정에 의해 형성될 수 있다.
유전체 재료의 밀도가 감소함에 따라(다공성은 증가), 그 k 값은 비례하여 감소한다. 재료의 강도는 그것의 밀도가 감소함에 따라 식: E = E0(ρm)에 의해 예측된다. 여기서, E = 예측 영률, E0 = 조밀한 매트릭스(재료가 다공질로 만들어지기 전의 원재료)의 영률, ρ= 밀도(다공성 및 k에 비례), 및 m = 실험적으로 결정된 지수이다.
예로서, k=2.2 (탄소 15%, 다공도 30%)의 CDO에 대해 산출한 영률은 4.1 GPa이다. 대조적으로, k=2.2 (다공도 47%)의 다공질의 SiO2에 대해 산출한 영률은 8.2 GPa이다.
도 1은 3 개의 이산화실리콘(세라믹이 아님)계 재료의 k 값 대 영률을 나타낸 것이다. 2.2의 k에 대해 알 수 있는 바와 같이, 이들 재료들은 6 GPa 또는 그 초과의 E 미만이거나 이를 겨우 만족하는데, 최소값 E가 추구된다.
도 2는 몇몇 세라믹 재료에 대한 영률을 재료 밀도의 함수로서 나타낸 것이다. 비교를 위해, 그래프는 이산화 실리콘 및 다이아몬드를 또한 나타내고 있다. K가 밀도에 비례한다는 것을 또한 명심하면, 이들 몇몇 세라믹 재료들은 저밀도에서 이산화 실리콘보다도 더 큰 강도를 가짐을 알 수 있다. 실제로, k=2.2에 필요로 하는 다공도에서 SiO2 보다 더 높은 영률을 가지는 세라믹 재료들이 다수 있다.
K = 2.2가 유전체 필름에 필요하다고 가정한다. 아래 표는 몇몇 세라믹 재료들에 대한 그들의 초기 k 및 E0(조밀한 필름)와, k = 2.2에 대한 그들의 다공도 및 E를 확인한 것이다. 또한, 비교 목적으로 이산화 실리콘을 표에 나타내었다.
Figure 112006098354706-PCT00001
따라서, 다공질의 BeO, MgO, Al2O3, Yb2O3, SiC, Si3N4 및 AlN이 SiO2 보다는 더 나은 성능의 필름을 제공하는데, 이는 이들 모두가 k = 2.2를 제공하는 다공도에 대해 SiO2 보다 더 강하기 때문이다.
반도체 장치에 사용하기 위한 세라믹 필름을 제공하기 위해, E0가 100 GPa 이상을 갖는 세라믹 재료를 먼저 선택한다. 필름의 k는 15 이하이어야 한다. 이를 도 3에 30으로 나타내었다. 그 다음, 원하는 k, 예컨대 대략 2.2 이하의 k에 대해 필요한 다공도를 결정한다. 이 결과 E는, 도 3의 31에 보인 바와 같이, 6 GPa 이상으로 귀착된다. 이제, 32에 보인 바와 같이, 결정된 다공도를 갖는 다공질 세라믹 필름을 형성함으로써 원하는 k를 제공한다. 이것을 예시적인 세라믹 재료에 대해 표 1에 나타낸 것이다.
세라믹 필름의 플라즈마 증강 화학 기상 증착법(plasma enhanced chemical vapor deposition, PECVD)은 잘 알려져 있다. 예컨대, k = 16의 지르코늄 다이옥사이드를 증착시키기 위해 지르코늄 3차 부톡사이드가 사용된다(조병옥, B.-O.외, 어플라이드 피직스 , 레터 , 80(16), 2002, 1052-1054). Al2O3에 대한 Al(OC(CH3)4)4와 같은 전구체가 PECVD, 스핀온(spin-on) 또는 기타 통상적인 증착 기술을 이용한 막 증착에 사용될 수 있다. 세라믹 재료들을 증착시키기 위한 기타의 전구체들도 상업적으로 구매가능하며 금속 알콕사이드류(OR), 아세테이트류(OAc), 아세토닐 아세테이트류 및 헥사플루오로아세토닐아세테이트류 중에서 선택될 수 있다. 금속 알킬 또는 올레핀류 역시도 O2 또는 N2O와 같은 산화제가 플라즈마에 첨가되는 경우에 사용될 수 있다. 질화물류는 일반적으로 플라즈마에 암모니아 또는 아민류를 첨가해서 형성한다.
탄소계 중합체를 필름 내에 도입시킴으로써, 예컨대 에틸렌을 플라즈마에 첨가시킴으로써 기공 생성이 추가될 수 있다. 탄소계 포로젠(porogen; 기공형성제)은 추후에 하류 공정 단계에서 제거될 수 있다. 예컨대, 도 4a 내지 4e와 관련해서 논의될 것이지만, 다마신 공정에 있어서 다공질 재료의 식각을 피하기 위해 포로젠은 증착 직후 바로, 또는 CMP 처리한 후 나중에 열적 분해될 수 있다. 포로젠은 기타 다수의 방식, 예컨대 플라즈마 노출법, 전자빔 처리법, 습식 식각법, 초임계 CO2법, 자외선 또는 적외선, 마이크로파 또는 기타 특정 포로젠에 적합한 후증착 처리법 등으로 분해될 수 있다.
포로젠은 증착 플라즈마에 제2의 중합성 성분을 첨가시키는 것에 의해 필름에 도입될 수 있다. 이와는 달리, 플라즈마 증착을 견뎌내고, 증착 후에는 분해될 수 있는 전구체에 부착된 측쇄가 사용될 수 있다.
증착 필름의 다공성은 증착 속도를 증가시켜 저밀도 필름을 생산하는 것에 의해, 예컨대 플라즈마에 더 많은 산화제를 첨가하는 것에 의해 얻어질 수도 있다. 그러나, 이는 저밀도의 다공성 필름이 바로 형성되는 결과를 초래한다.
저밀도 필름을 형성하기 위한 여러 가지 방법이 "기계적인 강도가 우수한 저-k 유전체 필름"이라는 명칭으로 2004년 2월 12일 공개된 미국 공개특허 제20040026783호 A1; "탄화수소 함유 전구체를 이용한 유전체 층 형성방법"이라는 명칭으로 2003년 2월 28일 출원된 미국 특허출원 제10/377,061호; "포로젠을 이용한 유전체 층 형성방법"이라는 명칭으로 2003년 3월 21일 출원된 미국 특허출원 제10/394,104호; 및 "자가 정렬 이중 다마신 상호연결 구조용 재료 및 방법"의 명칭으로 2003년 12월 23일 출원된 미국 특허출원 제10/746,485호 등에 설명되어져 있다.
이제 도 4a를 참조하면, 세라믹 재료와 포로젠을 포함하는 ILD(40)가 하부층 상에 형성된 것이 도시되어 있는데, 여기에서 하부층의 단지 하나의 전도체(41) 및 주위 장벽층이 예시되어 있다. ILD(40)는 표 1에 보인 재료 중 어느 하나일 수 있고, ILD의 최종 다공도가 대응 세라믹 재료에 대해 표 1에 보인 것과 같이 되도록 포로젠과 혼합된다. 도 4a에서, 필름이 포로젠으로 증착되었고, 결과적으로 이러한 필름은 예컨대 더 높은 증착 속도에서 증착된 필름보다 더 센 강도를 가져, 초기 증착 시에 다공성을 띨 것이라는 것이 주목된다.
이제 도 4b에 보인 바와 같이, 층(40) 내로 개구들이 식각되는데, 예컨대 비아 개구(46) 및 트렌치(45)가 전도체(41) 위로 식각된다. 과도한 식각을 방지하기 위해 때때로 이용되는 식각 저지층 또는 경질 마스크 층이 사용될 수 있으나, 도면에는 도시하지 않았다.
개구를 형성한 다음, 개구를 일렬로 세우기 위해 장벽 금속(48)을 형성하는데, 이는 다마신 공정에서 일반적으로 행해지는 것이다. 도 4c에 보인 것과 같이, 장벽 금속으로는 탄탈(tantalum) 또는 탄탈 합금을 자주 사용한다. 이 층은 연속적으로 형성한 금속이 선택된 세라믹 재료 내로 확산하지 않는 경우에는 필요하지 않을 수 있다.
그 다음, 구리 또는 구리 합금과 같은 전도체가 통상적인 도금 공정을 통해 장벽층(48) 상에 도금된다. 도금된 금속은 또한 층(40)의 상부 표면을 덮으며, CMP를 이용하여 그 표면으로부터 제거된다. 생성된 구조물을 도 4d에 나타내었는데, 여기서 예컨대 구리(50)가 트렌치 및 비아 개구를 채우고, 장벽 재료(48)에 의해 층(40)으로부터 제거된다. 이와 같이, 전도체(50)가 전도체(41)와 연결된다.
이제 도 4e에 보인 것과 같이, 포로젠이 제거되면 ILD(40) 다공이 만들어진다. 생성된 층(40)은 그 후 대략 2.2의 k를 가지게 되며, 표 1로부터 선택된 세라믹 재료에 대해 표 1에 보인 것과 같은 다공도 및 최종 E 값을 가지게 될 것이다. 포로젠은 위에서 설명한 것과 같은 여러 가지 방법들 중 하나에 의해 제거될 수 있다.
이와 같이, 저 k의 비교적 높은 E 층을 갖는 세라믹 재료의 용도에 대해 설명하였다.

Claims (20)

100 GPa 이상의 영률(E) 및 15 이하의 유전상수(k)를 갖는 세라믹 재료를 선택하는 단계;
6 GPa 이상의 E 및 대략 2.2 이하의 k에 필요한 상기 재료의 다공도를 결정하는 단계; 및
상기 결정된 다공도를 갖는 상기 재료의 층을 반도체 장치에 형성하는 단계
를 포함하는 방법.
제1항에 있어서,
상기 재료가 BeO, MgO, Al2O3, Yb2O3, SiC, Si3N4 및 AlN으로 이루어진 군에서 선택되는 방법.
제1항에 있어서, 상기 층을 형성하는 단계가,
상기 재료를 집적 회로의 층간 유전체(ILD)로서 증착시키는 단계;
다마신 공정을 이용하여 상기 ILD에 전도체들을 상감시키는 단계; 및
포로젠을 제거하여 상기 결정된 다공도를 제공하는 단계
를 포함하는 방법.
제2항에 있어서,
상기 층을 형성하는 단계가,
상기 재료를 집적 회로의 층간 유전체(ILD)로서 증착시키는 단계;
다마신 공정을 이용하여 상기 ILD에 전도체들을 상감시키는 단계; 및
포로젠을 제거하여 상기 결정된 다공도를 제공하는 단계
를 포함하는 방법.
제1항에 있어서,
상기 층을 형성하는 단계가 충분히 높은 증착 속도에서 상기 재료를 증착시켜 상기 결정된 다공도를 갖는 필름을 생성하는 것을 포함하는 방법.
제5항에 있어서,
상기 증착은 플라즈마 증강 화학 기상 증착 공정에 의해 수행되며, 상기 증착 속도의 증가는 상기 플라즈마에 산화제를 더 첨가시킴으로써 달성되는 방법.
제1항에 있어서,
상기 층을 형성하는 단계가 상기 결정된 다공도를 갖는 집적 회로에 ILD를 형성한 다음, 다마신 공정으로 전도체들을 상기 층 내에 상감시키는 것을 포함하는 방법.
제7항에 있어서,
상기 층을 형성하는 단계가 포로젠을 갖는 층을 형성하고, 상기 포로젠을 제거하는 것을 포함하는 방법.
제7항에 있어서,
상기 층을 형성하는 단계가 충분히 높은 속도에서 상기 층을 증착시켜 상기 결정된 다공도를 갖는 필름을 생성하는 것을 포함하는 방법.
세라믹 재료로부터 반도체 장치에 층간 유전체(ILD)를 형성하는 단계;
상기 ILD에 전도체들을 상감시키는 단계; 및
상기 ILD의 밀도를 감소시켜 그의 k가 대략 2.2 이상이고 그의 E가 6 GPa 이상이 되도록 하는 단계
를 포함하는 방법.
제10항에 있어서,
상기 형성된 ILD가 15 이하의 k 및 100 이상의 E를 갖는 방법.
제11항에 있어서,
상기 재료가 BeO, MgO, Al2O3, Yb2O3, SiC, Si3N4 및 AlN으로 이루어진 군에서 선택되는 방법.
제10항에 있어서,
상기 형성된 ILD가 포로젠을 포함하는 방법.
제13항에 있어서,
상기 재료가 BeO, MgO, Al2O3, Yb2O3, SiC, Si3N4 및 AlN으로 이루어진 군에서 선택되는 방법.
다공성 세라믹 층을 포함하며, 그의 세라믹 재료가 비다공질 상태에서 100 GPa 이상의 영률(E) 및 15 이하의 유전상수를 가지며, 상기 다공성 세라믹 층은 6 GPa 이상의 E 및 대략 2.2 이하의 유전상수를 갖는 것인 집적 회로.
제15항에 있어서,
상기 세라믹 재료가 BeO, MgO, Al2O3, Yb2O3, SiC, Si3N4 및 AlN으로 이루어진 군에서 선택되는 집적 회로.
제16항에 있어서,
상기 층이 층간 유전체(ILD) 층이고, 다마신 공정으로 형성된 전도체들을 포 함하는 것인 집적 회로.
대략 2.2 이하의 유전상수 및 6 GPa 이상의 영률을 가지며, BeO, MgO, Al2O3, Yb2O3, SiC, Si3N4 및 AlN으로 이루어진 군에서 선택되는 다공질의 세라믹 재료를 포함하는, 반도체 장치에서의 층간 유전체(ILD).
제18항에 있어서,
상기 세라믹 재료가 비다공질 상태에서 100 GPa 이상의 E 및 15 이하의 k를 갖는 층간 유전체.
제19항에 있어서,
상기 ILD 내에 전도체들이 상감되어 있는 층간 유전체.
KR1020067027922A 2004-06-29 2005-06-15 반도체 장치에서의 저-ｋ 필름 다공질 세라믹 재료 KR20070028480A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/880,632 2004-06-29
US10/880,632 US20050287787A1 (en) 2004-06-29 2004-06-29 Porous ceramic materials as low-k films in semiconductor devices

Publications (1)

Publication Number Publication Date
KR20070028480A true KR20070028480A (ko) 2007-03-12

Family

ID=34982259

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067027922A KR20070028480A (ko) 2004-06-29 2005-06-15 반도체 장치에서의 저-ｋ 필름 다공질 세라믹 재료

Country Status (7)

Country Link
US (1) US20050287787A1 (ko)
KR (1) KR20070028480A (ko)
CN (1) CN1961417A (ko)
DE (1) DE112005001413T5 (ko)
GB (1) GB2429117A (ko)
TW (1) TWI260712B (ko)
WO (1) WO2006012008A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070232046A1 (en) * 2006-03-31 2007-10-04 Koji Miyata Damascene interconnection having porous low K layer with improved mechanical properties
US8877083B2 (en) * 2012-11-16 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Surface treatment in the formation of interconnect structure
CN105932037B (zh) * 2016-05-12 2018-10-12 京东方科技集团股份有限公司 一种有机电致发光显示基板及其制备方法、显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5470801A (en) * 1993-06-28 1995-11-28 Lsi Logic Corporation Low dielectric constant insulation layer for integrated circuit structure and method of making same
US5580825A (en) * 1993-09-20 1996-12-03 International Technology Exchange Corp. Process for making multilevel interconnections of electronic components
US6255156B1 (en) * 1997-02-07 2001-07-03 Micron Technology, Inc. Method for forming porous silicon dioxide insulators and related structures
TW544806B (en) * 2001-05-30 2003-08-01 Asahi Glass Co Ltd Low dielectric constant insulating film, method of forming it, and electric circuit using it
AU2003302222A1 (en) * 2002-07-22 2004-06-30 Massachusetts Institute Of Technolgoy Porous material formation by chemical vapor deposition onto colloidal crystal templates
US6964919B2 (en) * 2002-08-12 2005-11-15 Intel Corporation Low-k dielectric film with good mechanical strength
US7018918B2 (en) * 2002-11-21 2006-03-28 Intel Corporation Method of forming a selectively converted inter-layer dielectric using a porogen material
US7169715B2 (en) * 2003-03-21 2007-01-30 Intel Corporation Forming a dielectric layer using porogens

Also Published As

Publication number Publication date
US20050287787A1 (en) 2005-12-29
WO2006012008A1 (en) 2006-02-02
GB2429117A8 (en) 2007-02-20
CN1961417A (zh) 2007-05-09
TW200611334A (en) 2006-04-01
DE112005001413T5 (de) 2007-06-06
GB0621771D0 (en) 2006-12-20
GB2429117A (en) 2007-02-14
TWI260712B (en) 2006-08-21

Similar Documents

Publication Publication Date Title
JP4338495B2 (ja) シリコンオキシカーバイド、半導体装置、および半導体装置の製造方法
US8158521B2 (en) Two step post-deposition treatment of ILD layer for a lower dielectric constant and improved mechanical properties
JP4090740B2 (ja) 集積回路の作製方法および集積回路
TWI250608B (en) Semiconductor device and method for manufacturing the same
TWI528454B (zh) 半導體裝置及半導體裝置之製造方法
US20090093100A1 (en) Method for forming an air gap in multilevel interconnect structure
JP4160277B2 (ja) 半導体装置の製造方法
KR100612064B1 (ko) 구리/저유전율의 상호 접속 구조를 위한 개선된 화학적 평탄화 성능
JP2010103329A (ja) 半導体装置の製造方法及び半導体装置
JP2009194072A (ja) 半導体装置の製造方法
US6958524B2 (en) Insulating layer having graded densification
US8674484B2 (en) Dielectric separator layer
KR101354126B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
US7422975B2 (en) Composite inter-level dielectric structure for an integrated circuit
TW578216B (en) Method of manufacturing low K layer
US6753269B1 (en) Method for low k dielectric deposition
US9449872B1 (en) Method for forming cobalt barrier layer and metal interconnection process
US7129164B2 (en) Method for forming a multi-layer low-K dual damascene
KR20070028480A (ko) 반도체 장치에서의 저-ｋ 필름 다공질 세라믹 재료
US20050148209A1 (en) Method for preventing metalorganic precursor penetration into porous dielectrics
WO2007137033A1 (en) Bond termination of pores in a porous carbon dielectric material
US20080116578A1 (en) Initiation layer for reducing stress transition due to curing
JP2006319116A (ja) 半導体装置およびその製造方法
JP4882893B2 (ja) 半導体装置の製造方法
JP2003086679A (ja) 集積回路装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application