JP5617219B2 - 半導体記憶装置及びその製造方法 - Google Patents
半導体記憶装置及びその製造方法 Download PDFInfo
- Publication number
- JP5617219B2 JP5617219B2 JP2009248587A JP2009248587A JP5617219B2 JP 5617219 B2 JP5617219 B2 JP 5617219B2 JP 2009248587 A JP2009248587 A JP 2009248587A JP 2009248587 A JP2009248587 A JP 2009248587A JP 5617219 B2 JP5617219 B2 JP 5617219B2
- Authority
- JP
- Japan
- Prior art keywords
- word line
- memory cell
- gate electrode
- region
- cell group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/488—Word lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
- H10B12/373—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate the capacitor extending under or around the transistor
Description
2A×(2PC+2PP+2L+C)・・・(1)
と表される。
(7A+CA)×(PC+L+PP+C+A/2)/4・・・(2)
と表される。
2.625A×(PC+L+PP+C+A/2)・・・(2)´
と表され、比較例のセル面積と、第1の実施例のセル面積の差は、
1.375A × (PC + PP + L) − A × (0.625C + 1.3125A)
・・・(3)
と求めることが出来る。PC、PP、Lを足した長さとCとの大小により、どちらが小面積となるかは変わるが、第1の実施例のセル面積の方が小さくなり得ることがわかる。
2A × (√2 (PC+L+PP) + C + AA/2) ・・・(4)
と表される。
(付記1)
半導体基板上に形成され、第1及び第2の方向に沿って行列状に配置された複数のメモリセルと、
前記半導体基板上に形成され、前記第2の方向に沿って形成された複数のセンスアンプと、
前記メモリセル上方で、前記第2の方向に延在し、前記第1の方向に並んで配置された複数のワード線と、
前記メモリセル上方で、前記第1の方向に延在し、前記第2の方向に並んで配置された複数のビット線と
を有し、
前記メモリセルの各々は、ゲート電極と前記ゲート電極の一方側に形成される拡散領域であり前記ビット線に接続されるビット線コンタクト領域と前記ゲート電極の他方側に形成される拡散領域とを含むトランジスタと、前記他方側の拡散領域に接続されるキャパシタとを含み、
前記複数のメモリセルは、前記第2の方向に沿って延在する第1の補助ワード線を前記ゲート電極として共有する第1のメモリセル群と、前記第1のメモリセル群と前記第2の方向に隣接して配置され、前記第2の方向に沿って延在する第2の補助ワード線を前記ゲート電極として共有する第2のメモリセル群とを含み、
前記複数のワード線は、前記第1の補助ワード線に接続される第1のワード線と、前記第2の補助ワード線に接続される第2のワード線とを含み、
前記第1のワード線は、前記第1の補助ワード線の一端に配置された第1のワード線コンタクト領域で前記第1の補助ワード線に接続され、
前記第2のワード線は、前記第2の補助ワード線の一端に配置された第2のワード線コンタクト領域で前記第2の補助ワード線に接続され、
前記複数のセンスアンプは、第1のセンスアンプを含み、
前記複数のビット線は、前記第1のワード線コンタクト領域を挟み隣接して配置された第1及び第2のビット線を含み、前記第1及び第2のビット線は、共に前記第1のセンスアンプに接続されている
ことを特徴とする半導体記憶装置。
(付記2)
さらに、前記半導体基板上に、各々が前記第1の方向に延在する第1の部分を含み、前記第1及び第2の方向に沿って行列状に配置された複数の活性領域を有し、
前記活性領域上に、前記ビット線コンタクト領域及び前記他方側の拡散領域が形成され、前記活性領域と前記ゲート電極との交差部に前記トランジスタが形成され、
前記第1のメモリセル群内及び前記第2のメモリセル群内のそれぞれで、前記第1の部分は、前記第2の方向に一定ピッチで並び、メモリセル群内で前記第2の方向に隣接する前記第1の部分間の間隔に比べて、メモリセル群が異なって前記第2の方向に隣接する前記第1の部分間の間隔が広い付記1に記載の半導体記憶装置。
(付記3)
さらに、前記半導体基板上に、前記活性領域を取り囲んで形成された素子分離領域を有し、
前記キャパシタは、前記素子分離領域を、底部を残して掘り下げ、露出した活性領域側壁を含む部分に形成されている付記2に記載の半導体記憶装置。
(付記4)
前記活性領域上で前記ビット線コンタクト領域を挟んで両側に前記メモリセルが形成され、
前記複数のメモリセルは、前記第2の方向に沿って延在する第3の補助ワード線を前記ゲート電極として共有する第3のメモリセル群を含み、
前記複数のワード線は、前記第3の補助ワード線に接続される第3のワード線を含み、
前記第3のワード線は、前記第3の補助ワード線の一端に配置された第3のワード線コンタクト領域で前記第3の補助ワード線に接続され、
前記ビット線コンタクト領域を挟んで一方側に前記第1のメモリセル群が配置され、他方側に前記第3のメモリセル群が配置され、前記第1のワード線コンタクト領域と前記第3のワード線コンタクト領域とは、前記第2の方向について、互いに補助ワード線の逆側の端に配置されている付記2または3に記載の半導体記憶装置。
(付記5)
前記複数のセンスアンプは、第2のセンスアンプを含み、
前記複数のビット線は、共に前記第2のセンスアンプに接続される第3及び第4のビット線を含み、途中で配列を変更するツイスト構造を有し、前記ツイスト構造の一方側では、前記第3及び第4のビット線が、前記ゲート電極の一端に配置されたワード線コンタクト領域を挟んで隣接する配置ではなく、前記ツイスト構造の他方側で、前記第3及び第4のビット線が、前記ゲート電極の一端に配置されたワード線コンタクト領域を挟んで隣接する付記1〜4のいずれか1つに記載の半導体記憶装置。
(付記6)
前記キャパシタは対向電極を含み、
前記活性領域は、前記第1の方向に延在する前記第1の部分から屈曲した第2の部分を含み、前記第2の部分が、前記対向電極の下方に配置される付記2〜4のいずれか1つに記載の半導体記憶装置。
(付記7)
前記第1のメモリセル群内で前記第2の方向に並ぶ前記活性領域ごとに、前記第2の部分の屈曲箇所の前記第1の方向の位置がずれている付記6に記載の半導体記憶装置。
(付記8)
前記対向電極の下方に、複数の前記活性領域の前記第2の部分が、一定ピッチで配置されている付記7に記載の半導体記憶装置。
(付記9)
前記第1のメモリセル群に接続されるビット線の数、及び前記第2のメモリセル群に接続されるビット線の数が、それぞれ4本である付記1〜8のいずれか1つに記載の半導体記憶装置。
(付記10)
前記複数のビット線は、第1配線層で形成され、
さらに、前記第1配線層、及び前記第1配線層より上層の第2配線層で形成され、前記ゲート電極に接続されたワード補助配線を有し、
前記ワード線は、前記ワード補助配線に接続され、前記第2配線層より上層の第3配線層で形成されている付記1〜9のいずれか1項に記載の半導体記憶装置。
(付記11)
各々がトランジスタ領域とキャパシタ領域を含み、第1の方向に延在する第1の部分を含み、前記第1の方向及び第2の方向に沿って行列状に配置された複数の活性領域を画定する素子分離溝を半導体基板に形成する工程と、
前記素子分離溝に素子分離絶縁膜を埋め込む工程と、
前記キャパシタ領域両側の前記素子分離溝に形成された前記素子分離絶縁膜の少なくとも一部を除去し、活性領域側壁を露出する工程と、
前記活性領域上及び、前記活性領域側壁上に、誘電体膜及び第1の導電膜を形成する工程と、
前記第1の導電膜をエッチングして、前記トランジスタ領域に、前記第2の方向に並ぶ複数個の前記活性領域ごとに分断された第1の導電パターンのゲート電極を形成するとともに、前記キャパシタ領域に、第2の導電パターンの対向電極を形成する工程と、
前記ゲート電極、前記対向電極を覆って、下層層間絶縁膜を形成する工程と、
前記下層層間絶縁膜上に第1の配線層で、共通のセンスアンプに接続される第1及び第2のビット線を含み前記第1の方向に延在するビット線を、前記第1及び第2のビット線が前記ゲート電極の一端を挟んで隣接するパターンで形成する工程と
を含む半導体記憶装置の製造方法。
(付記12)
さらに、
前記ビット線上方に、層間絶縁膜を形成する工程と、
前記層間絶縁膜の上に、前記ゲート電極の一端に接続され前記第2の方向に延在するワード線を形成する工程と
を含む付記11に記載の半導体記憶装置の製造方法。
(付記13)
前記第1の配線層で前記ビット線を形成する工程は、前記第1の配線層で、前記ゲート電極の一端に接続する第1ワード補助配線も形成し、
さらに、
前記ビット線及び第1ワード補助配線を覆って、第1の層間絶縁膜を形成する工程と、
前記第1の層間絶縁膜上に第2の配線層で、前記第1ワード補助配線に接続される第2ワード補助配線を形成する工程と、
前記第2ワード補助配線を覆って、第2の層間絶縁膜を形成する工程と、
前記第2の層間絶縁膜上に第3の配線層で、前記第2ワード補助配線に接続されるワード線を形成する工程と
を有する付記11に記載の半導体記憶装置の製造方法。
(付記14)
さらに、前記ビット線上方にビット線クロス配線を形成するための補助ビット線を形成する工程を有する付記11に記載の半導体記憶装置の製造方法。
2 絶縁膜(STI)
3 絶縁膜
3t ゲート絶縁膜
3c キャパシタ誘電体膜
4 導電層
4t、GE ゲート電極
4c、CE 対向電極
ISO 素子分離領域
PW p型ウェル
AR 活性領域
BL ビット線
/BL 参照ビット線
BC ビット線コンタクト領域
BCH ビット線コンタクト孔
AW 補助ワード線
WL ワード線
WS ワード補助配線
WC ワード線コンタクト領域
WCH ワード線コンタクト孔
MC メモリセル
Cap キャパシタ
Tr トランジスタ
S/A センスアンプ
TW ツイスト
Claims (10)
- 半導体基板上に形成され、第1及び第2の方向に沿って行列状に配置された複数のメモリセルと、
前記半導体基板上に形成され、前記第2の方向に沿って形成された複数のセンスアンプと、
前記メモリセル上方で、前記第2の方向に延在し、前記第1の方向に並んで配置された複数のワード線と、
前記メモリセル上方で、前記第1の方向に延在し、前記第2の方向に並んで配置された複数のビット線と
を有し、
前記メモリセルの各々は、ゲート電極と前記ゲート電極の一方側に形成される拡散領域であり前記ビット線に接続されるビット線コンタクト領域と前記ゲート電極の他方側に形成される拡散領域とを含むトランジスタと、前記他方側の拡散領域に接続されるキャパシタとを含み、
前記複数のメモリセルは、前記第2の方向に沿って延在する第1の補助ワード線を前記ゲート電極として共有する第1のメモリセル群と、前記第1のメモリセル群と前記第2の方向に隣接して配置され、前記第2の方向に沿って延在する第2の補助ワード線を前記ゲート電極として共有する第2のメモリセル群とを含み、
前記複数のワード線は、前記第1の補助ワード線に接続される第1のワード線と、前記第2の補助ワード線に接続される第2のワード線とを含み、
前記第1のワード線は、前記第1の補助ワード線の一端に配置された第1のワード線コンタクト領域で前記第1の補助ワード線に接続され、
前記第2のワード線は、前記第2の補助ワード線の一端に配置された第2のワード線コンタクト領域で前記第2の補助ワード線に接続され、
前記第1のワード線と前記第2のワード線とが、平面視で前記第1の方向に隣接し、
前記複数のセンスアンプは、第1のセンスアンプを含み、
前記複数のビット線は、前記第1のワード線コンタクト領域を挟み隣接して配置された第1及び第2のビット線を含み、前記第1及び第2のビット線は、共に前記第1のセンスアンプに接続されている
ことを特徴とする半導体記憶装置。 - さらに、前記半導体基板上に、各々が前記第1の方向に延在する第1の部分を含み、前記第1及び第2の方向に沿って行列状に配置された複数の活性領域を有し、
前記活性領域上に、前記ビット線コンタクト領域及び前記他方側の拡散領域が形成され、前記活性領域と前記ゲート電極との交差部に前記トランジスタが形成され、
前記第1のメモリセル群内及び前記第2のメモリセル群内のそれぞれで、前記第1の部分は、前記第2の方向に一定ピッチで並び、メモリセル群内で前記第2の方向に隣接する前記第1の部分間の間隔に比べて、メモリセル群が異なって前記第2の方向に隣接する前記第1の部分間の間隔が広い請求項1に記載の半導体記憶装置。 - 前記活性領域上で前記ビット線コンタクト領域を挟んで両側に前記メモリセルが形成され、
前記複数のメモリセルは、前記第2の方向に沿って延在する第3の補助ワード線を前記ゲート電極として共有する第3のメモリセル群を含み、
前記複数のワード線は、前記第3の補助ワード線に接続される第3のワード線を含み、
前記第3のワード線は、前記第3の補助ワード線の一端に配置された第3のワード線コンタクト領域で前記第3の補助ワード線に接続され、
前記ビット線コンタクト領域を挟んで一方側に前記第1のメモリセル群が配置され、他方側に前記第3のメモリセル群が配置され、前記第1のワード線コンタクト領域と前記第3のワード線コンタクト領域とは、前記第2の方向について、互いに補助ワード線の逆側の端に配置されている請求項2に記載の半導体記憶装置。 - 前記複数のセンスアンプは、第2のセンスアンプを含み、
前記複数のビット線は、共に前記第2のセンスアンプに接続される第3及び第4のビット線を含み、途中で配列を変更するツイスト構造を有し、前記ツイスト構造の一方側では、前記第3及び第4のビット線が、前記ゲート電極の一端に配置されたワード線コンタクト領域を挟んで隣接する配置ではなく、前記ツイスト構造の他方側で、前記第3及び第4のビット線が、前記ゲート電極の一端に配置されたワード線コンタクト領域を挟んで隣接する請求項1〜3のいずれか1項に記載の半導体記憶装置。 - 前記キャパシタは対向電極を含み、
前記活性領域は、前記第1の方向に延在する前記第1の部分から屈曲した第2の部分を含み、前記第2の部分が、前記対向電極の下方に配置される請求項2または3に記載の半導体記憶装置。 - 半導体基板上に形成され、第1及び第2の方向に沿って行列状に配置された複数のメモリセルと、
前記半導体基板上に形成され、前記第2の方向に沿って形成された複数のセンスアンプと、
前記メモリセル上方で、前記第2の方向に延在し、前記第1の方向に並んで配置された複数のワード線と、
前記メモリセル上方で、前記第1の方向に延在し、前記第2の方向に並んで配置された複数のビット線と
を有し、
前記メモリセルの各々は、ゲート電極と前記ゲート電極の一方側に形成される拡散領域であり前記ビット線に接続されるビット線コンタクト領域と前記ゲート電極の他方側に形成される拡散領域とを含むトランジスタと、前記他方側の拡散領域に接続されるキャパシタとを含み、
前記複数のメモリセルは、前記第2の方向に沿って延在する第1の補助ワード線を前記ゲート電極として共有する第1のメモリセル群と、前記第1のメモリセル群と前記第2の方向に隣接して配置され、前記第2の方向に沿って延在する第2の補助ワード線を前記ゲート電極として共有する第2のメモリセル群とを含み、
前記複数のワード線は、前記第1の補助ワード線に接続される第1のワード線と、前記第2の補助ワード線に接続される第2のワード線とを含み、
前記第1のワード線は、前記第1の補助ワード線の一端に配置された第1のワード線コンタクト領域で前記第1の補助ワード線に接続され、
前記第2のワード線は、前記第2の補助ワード線の一端に配置された第2のワード線コンタクト領域で前記第2の補助ワード線に接続され、
前記複数のセンスアンプは、第1のセンスアンプを含み、
前記複数のビット線は、前記第1のワード線コンタクト領域を挟み隣接して配置された第1及び第2のビット線を含み、前記第1及び第2のビット線は、共に前記第1のセンスアンプに接続され、
さらに、前記半導体基板上に、各々が前記第1の方向に延在する第1の部分を含み、前記第1及び第2の方向に沿って行列状に配置された複数の活性領域を有し、
前記活性領域上に、前記ビット線コンタクト領域及び前記他方側の拡散領域が形成され、前記活性領域と前記ゲート電極との交差部に前記トランジスタが形成され、
前記第1のメモリセル群内及び前記第2のメモリセル群内のそれぞれで、前記第1の部分は、前記第2の方向に一定ピッチで並び、メモリセル群内で前記第2の方向に隣接する前記第1の部分間の間隔に比べて、メモリセル群が異なって前記第2の方向に隣接する前記第1の部分間の間隔が広く、
前記キャパシタは対向電極を含み、
前記活性領域は、前記第1の方向に延在する前記第1の部分から屈曲した第2の部分を含み、前記第2の部分が、前記対向電極の下方に配置され、
前記第1のメモリセル群内で前記第2の方向に並ぶ前記活性領域ごとに、前記第2の部分の屈曲箇所の前記第1の方向の位置がずれている半導体記憶装置。 - 前記対向電極の下方に、複数の前記活性領域の前記第2の部分が、一定ピッチで配置されている請求項6に記載の半導体記憶装置。
- 前記第1のメモリセル群に接続されるビット線の数、及び前記第2のメモリセル群に接続されるビット線の数が、それぞれ4本である請求項1〜7のいずれか1項に記載の半導体記憶装置。
- 半導体基板に素子分離溝を形成して、第1の方向に延在する第1の部分を含み、前記第1の方向及び第2の方向に沿って行列状に配置される複数の活性領域を画定する工程であって、前記活性領域各々にトランジスタ領域とキャパシタ領域とを設定し、前記複数の活性領域のうち、前記第2の方向に沿って配列する一群の活性領域を第1の活性領域群とし、前記第1の活性領域群に隣接して、前記第2の方向に沿って配列する一群の活性領域を第2の活性領域群とする工程と、
前記素子分離溝に絶縁部材を埋め込んで、前記活性領域各々の周囲に素子分離絶縁膜を形成する工程と、
前記活性領域各々のキャパシタ領域に対応する側壁の少なくとも一部が露出するように、前記活性領域各々の周囲に形成された前記素子分離絶縁膜の一部を除去する工程と、
前記活性領域各々の表面上および側壁上に、誘電体膜及び導電膜を形成する工程と、
前記導電膜をエッチングして、前記活性領域各々のトランジスタ領域上およびキャパシタ領域上に、それぞれゲート電極および対向電極を残す工程であって、前記第1の活性領域群における活性領域各々のトランジスタ領域に跨る第1のゲート電極、および、前記第2の活性領域群における活性領域各々のトランジスタ領域に跨り、前記第1のゲート電極とは分断された第2のゲート電極を残す工程と、
前記ゲート電極と前記対向電極とを覆って、下層層間絶縁膜を形成する工程と、
前記下層層間絶縁膜上に、前記第1の方向に延在し、共通のセンスアンプに接続される一対のビット線を複数形成する工程であって、少なくとも、前記複数の対ビット線のうちの1つの対ビット線を、前記第1のゲート電極の一端に設けられるコンタクト部を挟むように形成し、他の対ビット線を、前記第2のゲート電極の一端に設けられるコンタクト部を挟むように形成する工程と、
前記複数の対ビット線上に、上層層間絶縁膜を形成する工程と、
前記上層層間絶縁膜上に、前記第2の方向に延在する複数のワード線を形成する工程であって、少なくとも、前記複数のワード線のうちの1つのワード線である第1のワード線を、前記第1のゲート電極のコンタクト部と電気的に接続し、前記第1のワード線と前記第1の方向に隣接する第2のワード線を、前記第2のゲート電極のコンタクト部と電気的に接続する工程と、
を含む半導体記憶装置の製造方法。 - 前記活性領域は、前記第1の方向に延在する前記第1の部分から屈曲した第2の部分を含み、前記第2の部分が、前記対向電極の下方に配置され、
前記第1のメモリセル群内で前記第2の方向に並ぶ前記活性領域ごとに、前記第2の部分の屈曲箇所の前記第1の方向の位置がずれている請求項9に記載の半導体記憶装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009248587A JP5617219B2 (ja) | 2009-10-29 | 2009-10-29 | 半導体記憶装置及びその製造方法 |
US12/914,086 US8379428B2 (en) | 2009-10-29 | 2010-10-28 | Semiconductor storage device and method of manufacturing the same |
US13/746,304 US9018076B2 (en) | 2009-10-29 | 2013-01-21 | Semiconductor storage device and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009248587A JP5617219B2 (ja) | 2009-10-29 | 2009-10-29 | 半導体記憶装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011096810A JP2011096810A (ja) | 2011-05-12 |
JP5617219B2 true JP5617219B2 (ja) | 2014-11-05 |
Family
ID=43924460
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009248587A Expired - Fee Related JP5617219B2 (ja) | 2009-10-29 | 2009-10-29 | 半導体記憶装置及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US8379428B2 (ja) |
JP (1) | JP5617219B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5434127B2 (ja) * | 2009-02-20 | 2014-03-05 | 富士通セミコンダクター株式会社 | 半導体装置とその製造方法 |
US8519462B2 (en) * | 2011-06-27 | 2013-08-27 | Intel Corporation | 6F2 DRAM cell |
KR20160034492A (ko) * | 2014-09-19 | 2016-03-30 | 삼성전자주식회사 | 반도체 소자의 패턴 형성 방법 및 이를 이용하여 형성된 반도체 소자 |
CN113035870B (zh) * | 2021-03-01 | 2022-06-24 | 长鑫存储技术有限公司 | 半导体结构的制造方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61227292A (ja) * | 1985-03-30 | 1986-10-09 | Toshiba Corp | ダイナミツク型半導体メモリ |
JP2732762B2 (ja) * | 1992-09-21 | 1998-03-30 | 株式会社東芝 | 半導体記憶装置 |
JP3249871B2 (ja) * | 1993-12-22 | 2002-01-21 | 三菱電機株式会社 | 半導体記憶装置 |
DE69630773D1 (de) * | 1996-04-11 | 2003-12-24 | St Microelectronics Srl | Multiblockspeicher |
US5883826A (en) * | 1996-09-30 | 1999-03-16 | Wendell; Dennis Lee | Memory block select using multiple word lines to address a single memory cell row |
JPH11265995A (ja) * | 1998-03-17 | 1999-09-28 | Mitsubishi Electric Corp | 半導体記憶装置 |
US6468855B2 (en) * | 1998-08-14 | 2002-10-22 | Monolithic System Technology, Inc. | Reduced topography DRAM cell fabricated using a modified logic process and method for operating same |
JP4677167B2 (ja) * | 2002-09-20 | 2011-04-27 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Dram回路とその動作方法 |
JP4338495B2 (ja) * | 2002-10-30 | 2009-10-07 | 富士通マイクロエレクトロニクス株式会社 | シリコンオキシカーバイド、半導体装置、および半導体装置の製造方法 |
US7323379B2 (en) | 2005-02-03 | 2008-01-29 | Mosys, Inc. | Fabrication process for increased capacitance in an embedded DRAM memory |
JP4972918B2 (ja) | 2005-11-25 | 2012-07-11 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
-
2009
- 2009-10-29 JP JP2009248587A patent/JP5617219B2/ja not_active Expired - Fee Related
-
2010
- 2010-10-28 US US12/914,086 patent/US8379428B2/en active Active
-
2013
- 2013-01-21 US US13/746,304 patent/US9018076B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20130137239A1 (en) | 2013-05-30 |
US20110101434A1 (en) | 2011-05-05 |
JP2011096810A (ja) | 2011-05-12 |
US9018076B2 (en) | 2015-04-28 |
US8379428B2 (en) | 2013-02-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10204913B2 (en) | Method for forming buried bit line, semiconductor device having the same, and fabricating method thereof | |
JP5434127B2 (ja) | 半導体装置とその製造方法 | |
JP2013058676A (ja) | 半導体装置及びその製造方法、並びにデータ処理システム | |
KR102525163B1 (ko) | 집적회로 소자 | |
CN108987397B (zh) | 包括接触结构的半导体装置 | |
JP5746881B2 (ja) | 半導体装置およびその製造方法 | |
JP2014225566A (ja) | 半導体装置 | |
JP2009032932A (ja) | 半導体装置およびその製造方法 | |
JP5617219B2 (ja) | 半導体記憶装置及びその製造方法 | |
JPH03284873A (ja) | 積層構造の電荷蓄積部を有する半導体記憶装置の製造方法 | |
JP2012221965A (ja) | 半導体記憶装置及びその製造方法 | |
JP2000208729A (ja) | 半導体装置およびその製造方法 | |
KR101218904B1 (ko) | 메모리 소자 및 이의 제조 방법 | |
JP2010177521A (ja) | 半導体記憶装置の製造方法 | |
KR101954331B1 (ko) | 반도체 소자 및 그 제조 방법 | |
WO2014181789A1 (ja) | 半導体装置及びその製造方法 | |
JP6040035B2 (ja) | 半導体装置およびその製造方法 | |
JP5303938B2 (ja) | 半導体装置とその製造方法 | |
JP4322474B2 (ja) | 半導体集積回路装置 | |
JPH0521743A (ja) | 半導体記憶装置およびその製造方法 | |
JP2013098255A (ja) | 半導体装置及びその製造方法 | |
JP4820802B2 (ja) | 半導体集積回路装置の製造方法 | |
JPH04211162A (ja) | 半導体装置およびその製造方法 | |
JP2012204560A (ja) | 半導体装置及びその製造方法 | |
JP2001230385A (ja) | 半導体集積回路装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120710 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131011 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131022 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140218 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140819 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140901 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5617219 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |