JP2010021388A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2010021388A JP2010021388A JP2008181044A JP2008181044A JP2010021388A JP 2010021388 A JP2010021388 A JP 2010021388A JP 2008181044 A JP2008181044 A JP 2008181044A JP 2008181044 A JP2008181044 A JP 2008181044A JP 2010021388 A JP2010021388 A JP 2010021388A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- metal oxide
- insulating film
- forming
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 101
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 129
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 129
- 239000000758 substrate Substances 0.000 claims abstract description 114
- 239000003990 capacitor Substances 0.000 claims abstract description 105
- 238000000034 method Methods 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 239000000203 mixture Substances 0.000 claims description 7
- 239000012535 impurity Substances 0.000 claims description 6
- 238000005240 physical vapour deposition Methods 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 4
- 238000009413 insulation Methods 0.000 abstract 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 61
- 229910052814 silicon oxide Inorganic materials 0.000 description 61
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 53
- 229910052710 silicon Inorganic materials 0.000 description 53
- 239000010703 silicon Substances 0.000 description 53
- 238000002955 isolation Methods 0.000 description 14
- 229910052760 oxygen Inorganic materials 0.000 description 11
- 230000000694 effects Effects 0.000 description 9
- ILCYGSITMBHYNK-UHFFFAOYSA-N [Si]=O.[Hf] Chemical compound [Si]=O.[Hf] ILCYGSITMBHYNK-UHFFFAOYSA-N 0.000 description 7
- 238000000151 deposition Methods 0.000 description 7
- 239000007789 gas Substances 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000002344 surface layer Substances 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- 229910000449 hafnium oxide Inorganic materials 0.000 description 3
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910000077 silane Inorganic materials 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 229910052745 lead Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 description 2
- 229910052726 zirconium Inorganic materials 0.000 description 2
- LGPPATCNSOSOQH-UHFFFAOYSA-N 1,1,2,3,4,4-hexafluorobuta-1,3-diene Chemical compound FC(F)=C(F)C(F)=C(F)F LGPPATCNSOSOQH-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000009835 boiling Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors having potential barriers
- H01L29/94—Metal-insulator-semiconductors, e.g. MOS
- H01L29/945—Trench capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
- H10B12/0387—Making the trench
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】電極と対向する半導体基板との間で容量を形成し、半導体基板に形成された溝内に電極が形成され、リーク電流の抑制が図られたキャパシタを含む半導体装置を提供する。
【解決手段】半導体装置は、溝１０１が形成された半導体基板１と、溝１０１内に形成されたキャパシタ電極８Ｃと、溝１０１の底上に形成され、半導体基板１とキャパシタ電極８Ｃとの間に介在する第１の絶縁膜５と、溝１０１の側壁上に形成され、半導体基板１とキャパシタ電極８Ｃとの間に介在する第２の絶縁膜６Ｃａと、溝１０１の底で、キャパシタ電極８Ｃと第１の絶縁膜５との間に介在する第１の金属酸化物膜７Ｃａとを有する。
【選択図】図２
【解決手段】半導体装置は、溝１０１が形成された半導体基板１と、溝１０１内に形成されたキャパシタ電極８Ｃと、溝１０１の底上に形成され、半導体基板１とキャパシタ電極８Ｃとの間に介在する第１の絶縁膜５と、溝１０１の側壁上に形成され、半導体基板１とキャパシタ電極８Ｃとの間に介在する第２の絶縁膜６Ｃａと、溝１０１の底で、キャパシタ電極８Ｃと第１の絶縁膜５との間に介在する第１の金属酸化物膜７Ｃａとを有する。
【選択図】図２
Description
本発明は、半導体装置及びその製造方法に関し、特に、キャパシタを有する半導体装置及びその製造方法に関する。
１トランジスタ／１キャパシタ構成のダイナミックランダムアクセスメモリ（ＤＲＡＭ）が用いられている。キャパシタ電極により、対向する半導体基板に電圧を印加して反転チャネルを誘起し、キャパシタ電極とチャネル間で容量を形成するキャパシタ構造が提案されている（例えば特許文献１参照）。
キャパシタの容量を増やすため、活性領域を分離する素子分離領域の絶縁膜を掘り起こし、掘り起こした素子分離領域内にキャパシタ電極を配置することができる。素子分離領域のトレンチ側壁部分を、キャパシタとして有効に利用できる。
素子分離領域の絶縁膜を深く掘るほど、トレンチ側壁部分をキャパシタとして広く活用できる。しかし、トレンチの底部の絶縁膜が薄くなると、リーク電流が流れやすくなり、素子分離が充分でなくなる（例えば特許文献１参照）。
特開２００５−５６９０号公報
本発明の一目的は、電極と対向する半導体基板との間で容量を形成し、半導体基板に形成された溝内に電極が形成され、リーク電流の抑制が図られたキャパシタを含む半導体装置、及びその製造方法を提供することである。
本発明の一観点によれば、溝が形成された半導体基板と、前記溝内に形成されたキャパシタ電極と、前記溝の底上に形成され、前記半導体基板と前記キャパシタ電極との間に介在する第１の絶縁膜と、前記溝の側壁上に形成され、前記半導体基板と前記キャパシタ電極との間に介在する第２の絶縁膜と、前記溝の底で、前記キャパシタ電極と前記第１の絶縁膜との間に介在する第１の金属酸化物膜とを有する半導体装置が提供される。
金属酸化物膜が、溝内に形成された電極と、溝の底上に形成された絶縁膜との間に介在することにより、溝の底の部分の半導体基板に反転チャネルが誘起される電圧を上昇させることができる。これにより、リーク電流抑制を図ることができる。
図１（Ａ）は、メモリ混載ロジック半導体装置ＩＣの平面構成例を概略的に示す。半導体装置ＩＣの周辺部には入出力回路Ｉ／Ｏが配置され、中央部にメモリ回路ＭＧを分散配置した論理回路ＬＧが配置されている。メモリ回路ＭＧ内に、メモリセル群が配置される。
図１（Ｂ）を参照して、メモリセル群の平面配置の例について説明する。シリコン基板１上に、複数の活性領域１００が、行列状に配置されている。活性領域１００は一方向に細長い形状で、長さ方向を行方向に揃えて配置されている。活性領域１００同士を、素子分離領域１０１が分離する。
各活性領域１００は、中央にビット線コンタクト領域ＢＣを有し、ビット線コンタクト領域ＢＣの両側にそれぞれ、トランジスタＴＲ及びキャパシタＣＡＰが形成されている。１つのトランジスタＴＲと１つのキャパシタＣＡＰとを含んで、１つのメモリセルＭＣが形成されている。
ビット線コンタクト領域ＢＣの両側に、トランジスタＴＲのゲート電極ＧＥが配置されている。ゲート電極ＧＥを挟んでビット線コンタクト領域ＢＣの反対側に、キャパシタ電極ＣＥが配置されている。行方向に隣り合う活性領域１００にそれぞれ形成され、隣り合うメモリセルＭＣ１とＭＣ２とが、キャパシタ電極ＣＥを共通としている。
次に、図２を参照して、第１の実施例のメモリセルについて説明する。図２は、図１（Ｂ）において１点鎖線ＡＡで示す部分の概略断面図であり、１つ分のメモリセルＭＣ近傍の概略断面構造を示す。シリコン基板１は、例えば（００１）面（またはそれと等価な（１００）面、（０１０）面）を主面とする基板であり、例えばｎ型の基板である。
金属酸化物半導体（ＭＯＳ）トランジスタＴＲは、ｐ型のソース／ドレイン領域９ａ及び９ｂ（９ｃ）と、ゲート絶縁膜ＧＩと、ゲート電極８Ｔとを含んで形成される。ゲート絶縁膜ＧＩは、基板１側から酸化シリコン膜６Ｔと、金属酸化物膜７Ｔとを積層した構造を含む。金属酸化物膜７Ｔとして、例えばハフニウムシリコン酸化物が用いられる。ゲート電極８Ｔとして、例えばポリシリコンが用いられる。
キャパシタＣＡＰは、キャパシタ電極８Ｃと、シリコン基板１と、キャパシタ電極８Ｃ及びシリコン基板１に挟まれたキャパシタ絶縁膜ＣＩとを含んで形成される。キャパシタ電極８Ｃに、それと対向するシリコン基板１表層部分が反転してチャネルが誘起される電圧が印加される。これにより、キャパシタ電極８Ｃとシリコン基板１の表層のチャネルとの間で容量が形成される。
活性領域１００同士を分離する素子分離領域１０１は、例えば、シリコン基板１に形成したトレンチに酸化シリコン膜を埋め込むことで形成されている。隣接する活性領域を分離する素子分離領域１０１について、トレンチ３内の酸化シリコン膜５が、トレンチ３の底に一部の厚さ残るように除去されている。
キャパシタ電極８Ｃが、トレンチ３に入り込んで形成されている。また、キャパシタ電極８Ｃは、トレンチ３内からシリコン基板１上面上まで広がって形成されている。キャパシタＣＡＰの容量は、トレンチ３の側壁部の容量と、シリコン基板１上面部の容量とを足したものとなる。
トレンチ３の側壁部のキャパシタ絶縁膜ＣＩとして、酸化シリコン膜６Ｃａが形成されている。トレンチ３側壁部の酸化シリコン膜６Ｃａは、トレンチ３底部の酸化シリコン膜５よりも薄い。
シリコン基板１上面部のキャパシタ絶縁膜ＣＩは、基板１側から酸化シリコン膜６Ｃｂと、金属酸化物膜７Ｃｂとを積層した構造を含む。金属酸化物膜７Ｃｂとして、例えばハフニウムシリコン酸化物が用いられる。キャパシタ電極８Ｃとして、例えばポリシリコンが用いられる。
キャパシタ電極８Ｃのシリコン基板１上面部分の端部は、トランジスタＴＲの、キャパシタＣＡＰ側に配置されたソース／ドレイン領域９ａの端部と重なりを持つように配置されている。また、キャパシタ絶縁膜ＣＩのシリコン基板１上面部分の端部も、キャパシタ電極８Ｃとシリコン基板１との間に介在して、ソース／ドレイン領域９ａの端部と重なりを持つように配置されている。このような配置により、トランジスタＴＲのソース／ドレイン領域９ａと、キャパシタＣＡＰのチャネルとが接続される。
トランジスタＴＲのゲート電極８Ｔを挟んでソース／ドレイン領域９ａと反対側のソース／ドレイン領域９ｂ（９ｃ）上に、ビットコンタクト領域ＢＣが配置される。
図２中、トレンチ３の底に対し左側に配置されている側壁部分、及びシリコン基板１の上面部分の容量が、図２に示すメモリセルＭＣに用いられる。トレンチ３の底に対し右側の部分は、右側に隣接する他のメモリセルの容量として用いられる。トレンチ３の底では、素子分離（リーク電流低減）のために、シリコン基板１表層にチャネルが誘起されることを防止したい。
トレンチ３の底に残された酸化シリコン膜５が厚いほど、リーク電流は低減される。しかし、酸化シリコン膜５が厚いほど、容量として使えるトレンチ３側壁部の面積が減少する。従って、容量確保のためにトレンチ３底の酸化シリコン膜５は薄くすることが好ましい。このため、トレンチ３底の酸化シリコン膜５を薄くしても、リーク電流を抑制できる技術が望まれる。
なお、トレンチ３側壁部の面積拡大により容量向上を図る他に、トレンチ３側壁部のキャパシタ絶縁膜６Ｃａを薄くすることによっても、容量向上が図られる。
第１の実施例のキャパシタＣＡＰでは、トレンチ３底の酸化シリコン膜５上に、フェルミレベルピニング効果を有する材料を含む金属酸化物膜７Ｃａが形成されている。金属酸化物膜７Ｃａとして、例えばハフニウムシリコン酸化物が用いられる。
フェルミレベルピニング効果は、キャパシタ電極８Ｃと金属酸化物膜７Ｃａとの界面部分で生じる。キャパシタ電極８Ｃに電圧を印加しても、キャパシタ電極８Ｃの金属酸化物膜７Ｃａとの界面部分のフェルミレベルが動きにくくなるため、金属酸化物膜７Ｃａ及び酸化シリコン膜５を介して、半導体基板１の表面に電圧がかかりにくくなる。従って、トレンチ３の底で、キャパシタ電極８Ｃがシリコン基板１表層にチャネルを誘起する閾値電圧が上昇する。このため、リーク電流を生じにくくできる。なお、キャパシタ電極８Ｃとして、ポリシリコンに限らず、金属を用いることもできる。
キャパシタ電極８Ｃが酸化シリコン膜５に印加する電圧のうち、例えば０．０５Ｖ〜０．８Ｖ分を、キャパシタ電極８Ｃと金属酸化物膜７Ｃａとの界面に留めることが可能である。例えば、もともとの大きさが０．３Ｖの閾値電圧を、１．１Ｖ程度の大きさまで上昇させることが可能である。この場合、例えば大きさ１Ｖの印加電圧としても、リーク電流が抑制されることとなる。
例えば、ＨｆｘＳｉｙＯ（ｘ＝０．０９、ｙ＝０．９１）からなる金属酸化物膜７Ｃａについて、例えば０．２５Ｖ程度の閾値電圧上昇効果を得ることができる。
次に、図３（Ａ）〜図３（Ｌ）を参照して、第１の実施例のメモリセルＭＣの製造工程について説明する。
まず、図３（Ａ）に示すように、シリコン基板１上に、窒化シリコン（Ｓｉ３Ｎ４）膜２を形成する。シリコン基板１は、例えばｎ型の（００１）面基板である。窒化シリコン膜２は、例えば、ソースガスとしてシラン系ガスとアンモニアを用いた化学気相堆積（ＣＶＤ）により、厚さ５０ｎｍ形成する。
次に、窒化シリコン膜２上に、素子分離領域の形状で開口したレジストパターンＲＰ１を形成する。レジストパターンＲＰ１をマスクとして、例えば、テトラフルオロカーボン（ＣＦ４）をエッチングガスとしたドライエッチングにより、窒化シリコン膜２をパターニングする。その後、レジストパターンＲＰ１を除去する。
次に、図３（Ｂ）に示すように、窒化シリコン膜２をマスクとして、例えば、臭化水素（ＨＢｒ）と塩素（Ｃｌ２）をエッチングガスとしたドライエッチングで、シリコン基板１をエッチングすることにより、トレンチ３を形成する。トレンチ３は、例えば、深さＴＤが３２０ｎｍであり、幅ＴＷが１１０ｎｍである。
次に、例えば、シラン系ガスと酸素を用いた高密度プラズマ（ＨＤＰ）ＣＶＤ、またはテトラエトキシシラン（ＴＥＯＳ）と酸素を用いたＣＶＤで、酸化シリコン膜４を堆積することにより、トレンチ３を埋め戻す。
次に、図３（Ｃ）に示すように、例えば、ヘキサフルオロブタジエン（Ｃ４Ｆ６）をエッチングガスとして、酸化シリコン膜４をエッチングし、トレンチ３の底に、素子分離に必要な厚さの酸化シリコン膜５を残す。酸化シリコン膜５の厚さは、例えば７０ｎｍ〜１００ｎｍである。その後、例えば、燐酸または燐酸とフッ酸の混合溶液でボイルして、窒化シリコン膜２を除去する。
次に、図３（Ｄ）に示すように、露出したトレンチ３の側壁及びシリコン基板１の上面を熱酸化することにより、酸化シリコン膜６を形成する。第１の実施例では、この工程で形成されるトレンチ３側壁上の酸化シリコン膜６Ｃａを、トレンチ３側壁部のキャパシタ絶縁膜として用いる。
成長させる熱酸化シリコン膜６の、シリコン基板１上面上の厚さは、例えば２ｎｍ〜５ｎｍ（例えば４ｎｍ）である。トレンチ３側壁の面方位は、例えば（１１０）面（またはそれと等価な面）に設定され、このような面方位としたとき、トレンチ３側壁上に成長する熱酸化シリコン膜６は、シリコン基板１上面上よりも厚くなる傾向がある。例えば、シリコン基板１上面上の厚さ２ｎｍ〜５ｎｍに対し、トレンチ３側壁上の厚さがおよそ３ｎｍ〜６ｎｍとなる。
上述のように、キャパシタ容量向上のため、トレンチ３側壁上の酸化シリコン膜６Ｃａは薄い方が好ましい。この工程では、トレンチ３側壁上の酸化シリコン膜６Ｃａが、キャパシタ絶縁膜として好適な厚さ（例えば３ｎｍ〜６ｎｍ程度）となるように、熱酸化シリコン膜６を成長させる。一方、この工程で成長させた酸化シリコン膜６は、アクセストランジスタのゲート絶縁膜としては薄すぎる。
次に、図３（Ｅ）に示すように、シリコン基板１上に金属酸化物膜７を堆積する。例えば、スパッタリングにより、ＨｆｘＳｉｙＯ（例えばｘ＝０．０９、ｙ＝０．９１）を、厚さ１ｎｍ堆積させる。
シリコン基板１上面の酸化シリコン膜６上に金属酸化物膜７を積層することにより、ゲート絶縁膜として好適な酸化シリコン換算膜厚（EOT：Equivalent Oxide Thickness）の絶縁膜を得ることができる。第１の実施例では、この工程で得られた積層構造を、ゲート絶縁膜として用いる。
さらに、この工程でトレンチ３底上の金属酸化物膜７Ｃａも同時形成できる。上述のように、金属酸化物膜７Ｃａは、トレンチ３底での閾値電圧を上昇させ、リーク電流を抑制する。
なお、特に、スパッタリング等の物理気相堆積（ＰＶＤ）で金属酸化物膜７を堆積させたとき、ステップカバレッジがよくないので、金属酸化物膜７のトレンチ３側壁上への堆積が抑制される。金属酸化物膜７は、主に、シリコン基板１上面上と、トレンチ３底の酸化シリコン膜５上とに堆積する。このため、トレンチ３側壁上のキャパシタ絶縁膜が厚くなることが抑制される。
なお、金属酸化物膜７のトレンチ３側壁上への堆積を抑制するには、トレンチ３のアスペクト比がある程度高い方がよい。例えば、アスペクト比２〜５程度が好適と考えられる。なお、トレンチ側壁への堆積が少なければ、ＰＶＤに限らず、例えばＣＶＤ等で堆積してもよい。
次に、図３（Ｆ）に示すように、トレンチ３を埋め込んで、シリコン基板１上に、ポリシリコン膜８を形成する。ポリシリコン膜８は、例えば、シラン系ガスと水素を用いた熱ＣＶＤにより、厚さ１１０ｎｍ形成する。
次に、図３（Ｇ）に示すように、ゲート電極及びキャパシタ電極の形状で開口したレジストパターンＲＰ２を形成し、レジストパターンＲＰ２をマスクとしてポリシリコン膜８をエッチングすることにより、マスクの下にゲート電極８Ｔ及びキャパシタ電極８Ｃを残す。
また、ゲート電極８Ｔ及びキャパシタ電極８Ｃと整合した形状に、金属酸化物膜７及び酸化シリコン膜６もパターニングされる。酸化シリコン膜６Ｔと金属酸化物膜７Ｔの積層構造を含むゲート絶縁膜ＧＩと、酸化シリコン膜６Ｃｂと金属酸化物膜７Ｃｂの積層構造を含む、シリコン基板１上面部のキャパシタ絶縁膜ＣＩとが形成される。その後、レジストパターンＲＰ２を除去する。
次に、図３（Ｈ）に示すように、ゲート電極８Ｔ及びキャパシタ電極８Ｃをマスクとし、Ｂ等のｐ型不純物のイオン注入を行って、トランジスタのソース／ドレイン領域となるエクステンション領域９ａ、９ｂを形成する。
次に、図３（Ｉ）に示すように、ゲート電極８Ｔ及びキャパシタ電極８Ｃを覆って、例えば、酸化シリコン膜１０を厚さ８０ｎｍ形成する。
次に、図３（Ｊ）に示すように、酸化シリコン膜１０をリアクティブイオンエッチング等で異方性エッチングすることにより、ゲート電極８Ｔの側壁上にサイドウォールスペーサ１０ｂを残す。なお、ビットコンタクト領域を挟んで反対側に形成されるトランジスタのゲート電極側壁上に残るサイドウォールスペーサ１０ｃも図示している。
ゲート電極８Ｔとキャパシタ電極８Ｃとの間の領域上の酸化シリコン膜１０上には、レジストパターンＲＰ３を形成しておく。異方性エッチング後に、この領域上のシリコン基板１表面を覆う酸化シリコン膜１０ａが残る。その後、レジストパターンＲＰ３を除去する。
サイドウォールスペーサ１０ｂ、１０ｃ、ゲート電極８Ｔ、酸化シリコン膜１０ａ、及びキャパシタ電極８Ｃをマスクとし、Ｂ等のｐ型不純物のイオン注入を行って、ビットコンタクト領域の配置される高濃度領域９ｃを形成する。
次に、図３（Ｋ）に示すように、例えばＮｉ膜をスパッタリング等で形成し、熱処理してシリサイド化反応を生じさせ、未反応部をウォッシュアウトし、必要に応じて再度熱処理することにより、高濃度領域９ｃ、ゲート電極８Ｔ、及びキャパシタ電極８Ｃ上に、それぞれ、シリサイド膜１１ＢＣ、１１Ｔ、及び１１Ｃを形成する。
このようにして、メモリセルを形成することができる。ＣＭＯＳロジック回路と集積する場合は、ロジック回路のＰＭＯＳトランジスタとメモリセルのアクセストランジスタとを共通工程で形成できる。
なお、メモリセルのアクセストランジスタとして、ＮＭＯＳトランジスタを用いることもできる。この場合は、ロジック回路のＮＭＯＳトランジスタと共通工程で形成できる。
その後、図３（Ｌ）に示すように、メモリセル（及びロジック回路のＭＯＳトランジスタ）を覆うように下部層間絶縁膜２０を形成し、コンタクト孔をエッチングし、導電性プラグ２１を埋め込む。
さらに、例えば特開２００４−１７２５９０号（ＵＳＰ６，９４９，８３０）の実施例の欄に開示された工程により、多層配線を形成する。
以上説明したように、第１の実施例のメモリセルでは、キャパシタ電極とトレンチ底の素子分離絶縁膜との間に金属酸化物膜を介在させて、トレンチ底近傍でチャネルが誘起する閾値電圧を上昇させることにより、リーク電流を抑制することができる。
また、トレンチ側壁部のキャパシタ絶縁膜と、アクセストランジスタのゲート絶縁膜とで共通の熱酸化シリコン膜を形成している。この熱酸化シリコン膜を、トレンチ側壁部のキャパシタ絶縁膜として好適な薄さに形成することができる。
ただし、この熱酸化シリコン膜はゲート絶縁膜としては薄すぎる。ゲート絶縁膜として好適な膜厚とするため、熱酸化シリコン膜上に、金属酸化物膜を積層する。アクセストランジスタのゲート絶縁膜に用いる金属酸化物膜は、キャパシタのトレンチ底の金属酸化物膜と同時に形成することができる。
金属酸化物膜は、例えばＰＶＤで堆積させることにより、トレンチ側壁上への堆積が抑制されるので、トレンチ側壁部のキャパシタ絶縁膜が厚くなることが抑制される。
このようにして、メモリセルのキャパシタ及びアクセストランジスタの両方を、良好に形成する工夫が図られる。例えば、６５ｎｍ世代以降のメモリセルの作製に有用である。
次に、第２の実施例のメモリセルについて説明する。第２のメモリセルは、図３（Ｅ）に示した工程まで、第１の実施例のメモリセルと同様に作製される。つまり、トレンチ３底の酸化シリコン膜５上と、シリコン基板１上面上とに、金属酸化物膜７Ｃａ、７を堆積する工程まで第１の実施例と同様である。ただし、第２の実施例では、トレンチ３の底に残す酸化シリコン膜５の厚さが、第１の実施例よりも薄く、例えば３０ｎｍ〜７０ｎｍである。
次に、図４に示すように、トレンチ３上に開口したレジストパターンＲＰ４を形成し、トレンチ３底の金属酸化物膜７Ｃａに、例えば、加速エネルギ５ｋｅＶ、ドーズ量１×１０１６ａｔｏｍｓ／ｃｍ２でＨｆイオンを注入する。その後、レジストパターンＲＰ４を除去する。以後は、第１の実施例の図３（Ｆ）から先の工程と同様にして、メモリセルを作製することができる。
第２の実施例では、トレンチ３底の金属酸化物膜７Ｃａ中の金属組成比を高めることにより、フェルミレベルピニング効果を高められる。トレンチ３の底の酸化シリコン膜５を薄くしても、リーク電流が抑制しやすい。容量として使えるトレンチ側壁部を広くしやすい。
また、シリコン基板１上面上の金属酸化物膜７と、トレンチ３底の金属酸化物膜７Ｃａとで、組成を変えることができる。ゲート絶縁膜として好適な金属酸化物膜と、キャパシタのリーク電流抑制に好適な金属酸化物膜を、組成を選択して作り分けることができる。
次に、第３の実施例のメモリセルについて説明する。第３のメモリセルは、図３（Ｃ）に示した工程まで、第１の実施例のメモリセルと同様に作製される。つまり、トレンチ３底に素子分離に必要な厚さの酸化シリコン膜５を残す工程まで第１の実施例と同様である。ただし、第３の実施例も、第２の実施例と同様に、トレンチ３の底に残す酸化シリコン膜５の厚さが、例えば３０ｎｍ〜７０ｎｍである。
次に、図５（Ａ）に示すように、露出したトレンチ３の側壁部及びシリコン基板１の上面を熱酸化することにより、酸化シリコン膜１６を形成する（これを１回目の熱酸化と呼ぶこととする）。成長させる熱酸化シリコン膜１６の厚さは、シリコン基板１の上面上で、例えば０．５ｎｍ〜１ｎｍであり、例えば（１１０）面のトレンチ３側壁上では、０．６ｎｍ〜１．２ｎｍ程度になると考えられる。
次に、図５（Ｂ）に示すように、シリコン基板１上に金属酸化物膜１７を堆積する。例えば、スパッタリングにより、ＨｆＯ２を、厚さ５ｎｍ〜２０ｎｍ堆積させる。トレンチ３底の酸化シリコン膜５上に、金属酸化物膜１７Ｃａが形成される。
次に、図５（Ｃ）に示すように、ウェット処理または化学機械研磨（ＣＭＰ）により、シリコン基板１上面上の金属酸化物膜１７及び酸化シリコン膜１６を除去する。例えば、５％ＨＦで５秒程度処理し、シリコン基板１上面上の酸化シリコン膜１６を溶解させることにより、酸化シリコン膜１６上の金属酸化物膜１７も同時に除去することができる。トレンチ３側壁部の酸化シリコン膜１６Ｃａと、トレンチ３底上の金属酸化物膜１７Ｃａが残る。
次に、図５（Ｄ）に示すように、シリコン基板１を熱酸化することにより、シリコン基板１上面上に酸化シリコン膜２６を成長させる（これを２回目の熱酸化と呼ぶこととする）。これに伴いトレンチ３側壁部の酸化シリコン膜１６Ｃａも成長する。酸化シリコン膜１６Ｃａを、例えば厚さ３ｎｍ〜６ｎｍまで成長させる。シリコン基板１上面の酸化シリコン膜２６は、例えば２ｎｍ〜５ｎｍ程度の厚さ成長させる。
次に、図５（Ｅ）に示すように、シリコン基板１上に金属酸化物膜２７を堆積する。例えば、スパッタリングにより、ＨｆｘＳｉｙＯ（例えばｘ＝０．０９、ｙ＝０．９１）を、厚さ１ｎｍ堆積させる。トレンチ３底の金属酸化物膜１７Ｃａ上に、さらに金属酸化物膜２７Ｃａが堆積される。以後は、第１の実施例の図３（Ｆ）から先の工程と同様にして、メモリセルを作製することができる。
図５（Ｆ）に示すように、酸化シリコン膜２６と金属酸化物膜２７の積層構造がパターニングされて、ゲート絶縁膜ＧＩ（酸化シリコン膜２６Ｔ、金属酸化物膜２７Ｔ）及びシリコン上面部のキャパシタ絶縁膜ＣＩ（酸化シリコン膜２６Ｃｂ、金属酸化物膜２７Ｃｂ）が形成されている。また、金属酸化物膜１７Ｃａと金属酸化物膜２７Ｃａとの積層構造が、トレンチ３底の金属酸化物膜として用いられる。
第３の実施例は、２回目の熱酸化で成長するトレンチ３側壁部の酸化シリコン膜１６Ｃａを、キャパシタ絶縁膜として好適な薄さに留めることができる。これに伴い、シリコン基板１上面上の酸化シリコン膜２６がゲート絶縁膜としては薄すぎても、その上に金属酸化物膜２７を積層することにより、好適な厚さのゲート絶縁膜ＧＩを得ることができる。
また、ゲート絶縁膜として好適な金属酸化物膜と、トレンチ底のリーク電流抑制に好適な金属酸化物膜を、作り分けることができる。
また、トレンチ３底の金属酸化物膜１７Ｃａ及び２７Ｃａが、ゲート絶縁膜ＧＩまたはシリコン基板１上面部のキャパシタ絶縁膜ＣＩに用いられる金属酸化物膜２７よりも厚く形成されている。金属酸化物膜をトレンチ３底に厚く形成することにより、より高いフェルミレベルピニング効果が得られ、トレンチ３の底の酸化シリコン膜５を薄くしても、リーク電流が抑制しやすい。容量として使えるトレンチ側壁部を広くしやすい。
以上、第１〜第３の実施例では、トレンチ底に、例えばハフニウムシリコン酸化物膜やハフニウム酸化物膜を形成する例について説明したが、トレンチ底に形成する膜として、フェルミレベルピニング効果のある他の材料を用いてもよい。金属酸化物であれば、ある程度のフェルミレベルピニング効果を有することが期待される。なお、一般的に、高比誘電率の材料ほど、フェルミレベルピニング効果が高い。特に、比誘電率７以上の材料が有用と考えられる。
トレンチ底に形成する金属酸化物膜の材料として、具体的には、ハフニウムシリコン酸化物及びハフニウム酸化物（ＨｆｘＳｉｙＯ（例えばｘ＝０．０５〜１．００、ｘ＋ｙ＝１）やＨｆＯ２）、タンタル酸化物等を用いることができる。その他、例えば、ＴａｘＳｉｙＯ、ＺｒｘＳｉｙＯ、ＴｉｘＳｉｙＯ、ＰｂｘＺｒｙＴｉｚＯ、ＳｒｘＴｉｙＯ、ＡｌｘＳｉｙＯ等が挙げられる。
なお、トレンチ底で期待される閾値電圧上昇効果は、例えば０．０５Ｖ〜０．８Ｖ程度である。トレンチ底に形成する金属酸化物膜の膜厚としては、例えば、１ｎｍ〜３０ｎｍ程度の範囲が好ましい。
なお、ゲート絶縁膜（及び基板上面部のキャパシタ絶縁膜）に用いる金属酸化物としては、例えばハフニウムシリコン酸化物（ＨｆｘＳｉｙＯ（例えばｘ＝０．０５〜０．３５、ｘ＋ｙ＝１））が好ましく、膜厚は、例えば０．３ｎｍ〜１．５ｎｍの範囲が好ましい。
なお、トレンチ底上に残す素子分離絶縁膜（実施例の酸化シリコン膜５）の厚さは、例えば、２０ｎｍ〜１００ｎｍの範囲が好ましい。
なお、上記第１〜第３の実施例では、（００１）面シリコン基板を用いたが、作りたいトランジスタの特性等に応じて、他の半導体基板を用いることもできる。例えば（１１０）面（あるいは、それと等価な（１０１）面、（０１１）面）を主面とするシリコン基板を用いることができる。
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
以上の第１〜第３の実施例を含む実施形態に関し、さらに以下の付記を開示する。
（付記１）
溝が形成された半導体基板と、
前記溝内に形成されたキャパシタ電極と、
前記溝の底上に形成され、前記半導体基板と前記キャパシタ電極との間に介在する第１の絶縁膜と、
前記溝の側壁上に形成され、前記半導体基板と前記キャパシタ電極との間に介在する第２の絶縁膜と、
前記溝の底で、前記キャパシタ電極と前記第１の絶縁膜との間に介在する第１の金属酸化物膜と
を有する半導体装置。
（付記２）
さらに、前記半導体基板に形成されたソース／ドレイン領域と、ゲート電極と、ゲート絶縁膜とを含むトランジスタを有し、
前記キャパシタ電極は、前記トランジスタのソース／ドレイン領域の一方の端部と重なりを持つように、前記半導体基板上面上まで形成され、
さらに、前記半導体基板上面と前記キャパシタ電極との間に介在する絶縁膜を有する付記１に記載の半導体装置。
（付記３）
前記トランジスタのゲート絶縁膜が、第２の金属酸化物膜を含み、該第２の金属酸化物膜は、前記第１の金属酸化物膜と同一組成である付記２に記載の半導体装置
（付記４）
前記トランジスタのゲート絶縁膜が、第２の金属酸化物膜を含み、前記第１の金属酸化物膜は、前記第２の金属酸化物膜よりも金属組成比が高い付記２に記載の半導体装置。
（付記５）
前記トランジスタのゲート絶縁膜が、第２の金属酸化物膜を含み、前記第１の金属酸化物膜は、前記第２の金属酸化物膜よりも厚い付記２に記載の半導体装置。
（付記６）
前記トランジスタのゲート絶縁膜が、第２の金属酸化物膜を含み、前記半導体基板上面と前記キャパシタ電極との間に介在する絶縁膜は、該第２の金属酸化物膜と等しい厚さの金属酸化物膜を含む付記２に記載の半導体装置。
（付記７）
前記第２の金属酸化物膜の厚さは、０．３ｎｍ〜１．５ｎｍの範囲の範囲である付記３〜６のいずれか１つに記載の半導体装置。
（付記８）
前記第１の金属酸化物膜の厚さは、１ｎｍ〜３０ｎｍの範囲である付記１〜７のいずれか１つに記載の半導体装置。
（付記９）
前記第１の金属酸化物膜は、少なくとも、ハフニウムシリコン酸化物、ハフニウム酸化物、タンタル酸化物、ＴａｘＳｉｙＯ、ＺｒｘＳｉｙＯ、ＴｉｘＳｉｙＯ、ＰｂｘＺｒｙＴｉｚＯ、ＳｒｘＴｉｙＯ、及びＡｌｘＳｉｙＯのいずれか１つを含む付記１〜８のいずれか１つに記載の半導体装置。
（付記１０）
前記溝の底上に形成された前記第１の絶縁膜の厚さが、前記溝の側壁上に形成された前記第２の絶縁膜の厚さよりも厚い付記１〜９のいずれか１つに記載の半導体装置。
（付記１１）
前記溝の底上に形成された前記第１の絶縁膜の厚さは、２０ｎｍ〜１００ｎｍの範囲である付記１〜１０のいずれか１つに記載の半導体装置。
（付記１２）
前記溝の側壁上に形成された前記第２の絶縁膜の厚さは、３ｎｍ〜６ｎｍの範囲である付記１〜１１のいずれか１つに記載の半導体装置。
（付記１３）
前記第１の絶縁膜は、酸化シリコン膜である付記１〜１２のいずれか１つに記載の半導体装置。
（付記１４）
前記第２の絶縁膜は、酸化シリコン膜である付記１〜１３のいずれか１つに記載の半導体装置。
（付記１５）
前記半導体基板は、シリコン基板である付記１〜１４のいずれか１つに記載の半導体装置。
（付記１）
溝が形成された半導体基板と、
前記溝内に形成されたキャパシタ電極と、
前記溝の底上に形成され、前記半導体基板と前記キャパシタ電極との間に介在する第１の絶縁膜と、
前記溝の側壁上に形成され、前記半導体基板と前記キャパシタ電極との間に介在する第２の絶縁膜と、
前記溝の底で、前記キャパシタ電極と前記第１の絶縁膜との間に介在する第１の金属酸化物膜と
を有する半導体装置。
（付記２）
さらに、前記半導体基板に形成されたソース／ドレイン領域と、ゲート電極と、ゲート絶縁膜とを含むトランジスタを有し、
前記キャパシタ電極は、前記トランジスタのソース／ドレイン領域の一方の端部と重なりを持つように、前記半導体基板上面上まで形成され、
さらに、前記半導体基板上面と前記キャパシタ電極との間に介在する絶縁膜を有する付記１に記載の半導体装置。
（付記３）
前記トランジスタのゲート絶縁膜が、第２の金属酸化物膜を含み、該第２の金属酸化物膜は、前記第１の金属酸化物膜と同一組成である付記２に記載の半導体装置
（付記４）
前記トランジスタのゲート絶縁膜が、第２の金属酸化物膜を含み、前記第１の金属酸化物膜は、前記第２の金属酸化物膜よりも金属組成比が高い付記２に記載の半導体装置。
（付記５）
前記トランジスタのゲート絶縁膜が、第２の金属酸化物膜を含み、前記第１の金属酸化物膜は、前記第２の金属酸化物膜よりも厚い付記２に記載の半導体装置。
（付記６）
前記トランジスタのゲート絶縁膜が、第２の金属酸化物膜を含み、前記半導体基板上面と前記キャパシタ電極との間に介在する絶縁膜は、該第２の金属酸化物膜と等しい厚さの金属酸化物膜を含む付記２に記載の半導体装置。
（付記７）
前記第２の金属酸化物膜の厚さは、０．３ｎｍ〜１．５ｎｍの範囲の範囲である付記３〜６のいずれか１つに記載の半導体装置。
（付記８）
前記第１の金属酸化物膜の厚さは、１ｎｍ〜３０ｎｍの範囲である付記１〜７のいずれか１つに記載の半導体装置。
（付記９）
前記第１の金属酸化物膜は、少なくとも、ハフニウムシリコン酸化物、ハフニウム酸化物、タンタル酸化物、ＴａｘＳｉｙＯ、ＺｒｘＳｉｙＯ、ＴｉｘＳｉｙＯ、ＰｂｘＺｒｙＴｉｚＯ、ＳｒｘＴｉｙＯ、及びＡｌｘＳｉｙＯのいずれか１つを含む付記１〜８のいずれか１つに記載の半導体装置。
（付記１０）
前記溝の底上に形成された前記第１の絶縁膜の厚さが、前記溝の側壁上に形成された前記第２の絶縁膜の厚さよりも厚い付記１〜９のいずれか１つに記載の半導体装置。
（付記１１）
前記溝の底上に形成された前記第１の絶縁膜の厚さは、２０ｎｍ〜１００ｎｍの範囲である付記１〜１０のいずれか１つに記載の半導体装置。
（付記１２）
前記溝の側壁上に形成された前記第２の絶縁膜の厚さは、３ｎｍ〜６ｎｍの範囲である付記１〜１１のいずれか１つに記載の半導体装置。
（付記１３）
前記第１の絶縁膜は、酸化シリコン膜である付記１〜１２のいずれか１つに記載の半導体装置。
（付記１４）
前記第２の絶縁膜は、酸化シリコン膜である付記１〜１３のいずれか１つに記載の半導体装置。
（付記１５）
前記半導体基板は、シリコン基板である付記１〜１４のいずれか１つに記載の半導体装置。
(付記１６)
半導体基板に溝を形成する工程と、
前記溝の底上に絶縁膜を形成する工程と、
前記溝の側壁上に絶縁膜を形成する工程と、
前記溝の底上に形成された前記絶縁膜上に、金属酸化物膜を形成する工程と、
前記溝内に電極を形成する工程と
を有する半導体装置の製造方法。
（付記１７）
前記溝の側壁上に絶縁膜を形成する工程が、絶縁膜を、前記溝の側壁上に形成するとともに、前記半導体基板上面上にも形成し、
前記金属酸化物膜を形成する工程が、金属酸化物膜を、前記溝の底上の前記絶縁膜上に形成するとともに、前記半導体基板上面上の絶縁膜上にも形成し、
前記電極を形成する工程が、電極を、前記溝内に形成するとともに、前記半導体基板上面上の金属酸化物上にも形成し、さらに、
前記半導体基板上面上の電極をパターニングして、前記溝内に形成された部分を含むキャパシタ電極と、該キャパシタ電極から分離されたゲート電極とを形成する工程と、
前記半導体基板の、前記キャパシタ電極と前記ゲート電極との間の第１の領域と、該ゲート電極を挟んで該第１の領域と反対側の第２の領域とに、不純物を注入してソース／ドレイン領域を形成することにより、該ソース／ドレイン領域と、該ゲート電極と、該ゲート電極及び該半導体基板の間に介在する前記絶縁膜及び前記金属酸化物膜の積層を含むゲート絶縁膜と、を含むトランジスタを形成する工程と
を有する付記１６に記載の半導体装置の製造方法。
半導体基板に溝を形成する工程と、
前記溝の底上に絶縁膜を形成する工程と、
前記溝の側壁上に絶縁膜を形成する工程と、
前記溝の底上に形成された前記絶縁膜上に、金属酸化物膜を形成する工程と、
前記溝内に電極を形成する工程と
を有する半導体装置の製造方法。
（付記１７）
前記溝の側壁上に絶縁膜を形成する工程が、絶縁膜を、前記溝の側壁上に形成するとともに、前記半導体基板上面上にも形成し、
前記金属酸化物膜を形成する工程が、金属酸化物膜を、前記溝の底上の前記絶縁膜上に形成するとともに、前記半導体基板上面上の絶縁膜上にも形成し、
前記電極を形成する工程が、電極を、前記溝内に形成するとともに、前記半導体基板上面上の金属酸化物上にも形成し、さらに、
前記半導体基板上面上の電極をパターニングして、前記溝内に形成された部分を含むキャパシタ電極と、該キャパシタ電極から分離されたゲート電極とを形成する工程と、
前記半導体基板の、前記キャパシタ電極と前記ゲート電極との間の第１の領域と、該ゲート電極を挟んで該第１の領域と反対側の第２の領域とに、不純物を注入してソース／ドレイン領域を形成することにより、該ソース／ドレイン領域と、該ゲート電極と、該ゲート電極及び該半導体基板の間に介在する前記絶縁膜及び前記金属酸化物膜の積層を含むゲート絶縁膜と、を含むトランジスタを形成する工程と
を有する付記１６に記載の半導体装置の製造方法。
(付記１８)
前記金属酸化物膜を形成する工程の後、さらに、
前記半導体基板上方に、前記溝上に開口したマスクを形成し、前記溝の底上に形成された金属酸化物膜に、金属元素を注入する工程
を有する付記１７に記載の半導体装置の製造方法。
前記金属酸化物膜を形成する工程の後、さらに、
前記半導体基板上方に、前記溝上に開口したマスクを形成し、前記溝の底上に形成された金属酸化物膜に、金属元素を注入する工程
を有する付記１７に記載の半導体装置の製造方法。
(付記１９)
前記溝の側壁上に絶縁膜を形成する工程が、
前記溝の側壁上に第１の絶縁膜を形成する工程と、
該第１の絶縁膜上に第２の絶縁膜を形成する工程と
を含み、
前記金属酸化物膜を形成する工程が、
前記溝の底上の前記絶縁膜上に第１の金属酸化物膜を形成する工程と、
該第１の金属酸化物膜の上に第２の金属酸化物膜を形成する工程と
を含み、
前記第１の絶縁膜を形成する工程が、前記第１の絶縁膜を、前記溝の側壁上に形成するとともに、前記半導体基板上面上にも形成し、
前記第１の金属酸化物膜を形成する工程が、前記第１の金属酸化物膜を、前記溝の底上の絶縁膜上に形成するとともに、前記半導体基板上面上の前記第１の絶縁膜上にも形成し、
さらに、前記半導体基板上面上の前記第１の金属酸化物膜及び前記第１の絶縁膜を除去する工程を有し、
前記第２の絶縁膜を形成する工程が、前記第２の絶縁膜を、前記溝の側壁上の前記第１の絶縁膜上に形成するとともに、前記半導体基板上面上にも形成し、
前記第２の金属酸化物膜を形成する工程が、前記第２の金属酸化物膜を、前記溝の底上の前記第１の金属酸化物膜上に形成するとともに、前記半導体基板上面上の前記第２の絶縁膜上にも形成し、
前記電極を形成する工程が、電極を、前記溝内に形成するとともに、前記半導体基板上面上の第２の金属酸化物上にも形成し、
さらに、前記半導体基板上面上の電極をパターニングして、前記溝内に形成された部分を含むキャパシタ電極と、該キャパシタ電極から分離されたゲート電極とを形成する工程と、
前記半導体基板の、前記キャパシタ電極と前記ゲート電極との間の第１の領域と、該ゲート電極を挟んで該第１の領域と反対側の第２の領域とに、不純物を注入してソース／ドレイン領域を形成することにより、該ソース／ドレイン領域と、該ゲート電極と、該ゲート電極及び該半導体基板との間に介在する前記第２の絶縁膜及び前記第２の金属酸化物膜との積層を含むゲート絶縁膜と、を含むトランジスタを形成する工程と
を有する付記１６に記載の半導体装置の製造方法。
前記溝の側壁上に絶縁膜を形成する工程が、
前記溝の側壁上に第１の絶縁膜を形成する工程と、
該第１の絶縁膜上に第２の絶縁膜を形成する工程と
を含み、
前記金属酸化物膜を形成する工程が、
前記溝の底上の前記絶縁膜上に第１の金属酸化物膜を形成する工程と、
該第１の金属酸化物膜の上に第２の金属酸化物膜を形成する工程と
を含み、
前記第１の絶縁膜を形成する工程が、前記第１の絶縁膜を、前記溝の側壁上に形成するとともに、前記半導体基板上面上にも形成し、
前記第１の金属酸化物膜を形成する工程が、前記第１の金属酸化物膜を、前記溝の底上の絶縁膜上に形成するとともに、前記半導体基板上面上の前記第１の絶縁膜上にも形成し、
さらに、前記半導体基板上面上の前記第１の金属酸化物膜及び前記第１の絶縁膜を除去する工程を有し、
前記第２の絶縁膜を形成する工程が、前記第２の絶縁膜を、前記溝の側壁上の前記第１の絶縁膜上に形成するとともに、前記半導体基板上面上にも形成し、
前記第２の金属酸化物膜を形成する工程が、前記第２の金属酸化物膜を、前記溝の底上の前記第１の金属酸化物膜上に形成するとともに、前記半導体基板上面上の前記第２の絶縁膜上にも形成し、
前記電極を形成する工程が、電極を、前記溝内に形成するとともに、前記半導体基板上面上の第２の金属酸化物上にも形成し、
さらに、前記半導体基板上面上の電極をパターニングして、前記溝内に形成された部分を含むキャパシタ電極と、該キャパシタ電極から分離されたゲート電極とを形成する工程と、
前記半導体基板の、前記キャパシタ電極と前記ゲート電極との間の第１の領域と、該ゲート電極を挟んで該第１の領域と反対側の第２の領域とに、不純物を注入してソース／ドレイン領域を形成することにより、該ソース／ドレイン領域と、該ゲート電極と、該ゲート電極及び該半導体基板との間に介在する前記第２の絶縁膜及び前記第２の金属酸化物膜との積層を含むゲート絶縁膜と、を含むトランジスタを形成する工程と
を有する付記１６に記載の半導体装置の製造方法。
(付記２０)
前記金属酸化物膜を形成する工程は、金属酸化物膜を物理気相堆積で堆積させる付記１６〜１９のいずれか１つに記載の半導体装置の製造方法。
前記金属酸化物膜を形成する工程は、金属酸化物膜を物理気相堆積で堆積させる付記１６〜１９のいずれか１つに記載の半導体装置の製造方法。
１ シリコン基板
３ トレンチ
５、６Ｃａ、６Ｃｂ、６Ｔ 酸化シリコン膜
７Ｃａ、７Ｃｂ、７Ｔ 金属酸化物膜
ＣＩ キャパシタ絶縁膜
ＧＩ ゲート絶縁膜
８Ｃ キャパシタ電極
８Ｔ ゲート電極
３ トレンチ
５、６Ｃａ、６Ｃｂ、６Ｔ 酸化シリコン膜
７Ｃａ、７Ｃｂ、７Ｔ 金属酸化物膜
ＣＩ キャパシタ絶縁膜
ＧＩ ゲート絶縁膜
８Ｃ キャパシタ電極
８Ｔ ゲート電極
Claims (10)
- 溝が形成された半導体基板と、
前記溝内に形成されたキャパシタ電極と、
前記溝の底上に形成され、前記半導体基板と前記キャパシタ電極との間に介在する第１の絶縁膜と、
前記溝の側壁上に形成され、前記半導体基板と前記キャパシタ電極との間に介在する第２の絶縁膜と、
前記溝の底で、前記キャパシタ電極と前記第１の絶縁膜との間に介在する第１の金属酸化物膜と
を有する半導体装置。 - さらに、前記半導体基板に形成されたソース／ドレイン領域と、ゲート電極と、ゲート絶縁膜とを含むトランジスタを有し、
前記キャパシタ電極は、前記トランジスタのソース／ドレイン領域の一方の端部と重なりを持つように、前記半導体基板上面上まで形成され、
さらに、前記半導体基板上面と前記キャパシタ電極との間に介在する絶縁膜を有する請求項１に記載の半導体装置。 - 前記トランジスタのゲート絶縁膜が、第２の金属酸化物膜を含み、該第２の金属酸化物膜は、前記第１の金属酸化物膜と同一組成である請求項２に記載の半導体装置。
- 前記トランジスタのゲート絶縁膜が、第２の金属酸化物膜を含み、前記第１の金属酸化物膜は、該第２の金属酸化物膜よりも金属組成比が高い請求項２に記載の半導体装置。
- 前記トランジスタのゲート絶縁膜が、第２の金属酸化物膜を含み、前記第１の金属酸化物膜は、該第２の金属酸化物膜よりも厚い請求項２に記載の半導体装置。
- 半導体基板に溝を形成する工程と、
前記溝の底上に絶縁膜を形成する工程と、
前記溝の側壁上に絶縁膜を形成する工程と、
前記溝の底上に形成された前記絶縁膜上に、金属酸化物膜を形成する工程と、
前記溝内に電極を形成する工程と
を有する半導体装置の製造方法。 - 前記溝の側壁上に絶縁膜を形成する工程が、絶縁膜を、前記溝の側壁上に形成するとともに、前記半導体基板上面上にも形成し、
前記金属酸化物膜を形成する工程が、金属酸化物膜を、前記溝の底上の前記絶縁膜上に形成するとともに、前記半導体基板上面上の絶縁膜上にも形成し、
前記電極を形成する工程が、電極を、前記溝内に形成するとともに、前記半導体基板上面上の金属酸化物上にも形成し、さらに、
前記半導体基板上面上の電極をパターニングして、前記溝内に形成された部分を含むキャパシタ電極と、該キャパシタ電極から分離されたゲート電極とを形成する工程と、
前記半導体基板の、前記キャパシタ電極と前記ゲート電極との間の第１の領域と、該ゲート電極を挟んで該第１の領域と反対側の第２の領域とに、不純物を注入してソース／ドレイン領域を形成することにより、該ソース／ドレイン領域と、該ゲート電極と、該ゲート電極及び該半導体基板の間に介在する前記絶縁膜及び前記金属酸化物膜の積層を含むゲート絶縁膜と、を含むトランジスタを形成する工程と
を有する請求項６に記載の半導体装置の製造方法。 - 前記金属酸化物膜を形成する工程の後、さらに、
前記半導体基板上方に、前記溝上に開口したマスクを形成し、前記溝の底上に形成された金属酸化物膜に、金属元素を注入する工程
を有する請求項７に記載の半導体装置の製造方法。 - 前記溝の側壁上に絶縁膜を形成する工程が、
前記溝の側壁上に第１の絶縁膜を形成する工程と、
該第１の絶縁膜上に第２の絶縁膜を形成する工程と
を含み、
前記金属酸化物膜を形成する工程が、
前記溝の底上の前記絶縁膜上に第１の金属酸化物膜を形成する工程と、
該第１の金属酸化物膜の上に第２の金属酸化物膜を形成する工程と
を含み、
前記第１の絶縁膜を形成する工程が、前記第１の絶縁膜を、前記溝の側壁上に形成するとともに、前記半導体基板上面上にも形成し、
前記第１の金属酸化物膜を形成する工程が、前記第１の金属酸化物膜を、前記溝の底上の絶縁膜上に形成するとともに、前記半導体基板上面上の前記第１の絶縁膜上にも形成し、
さらに、前記半導体基板上面上の前記第１の金属酸化物膜及び前記第１の絶縁膜を除去する工程を有し、
前記第２の絶縁膜を形成する工程が、前記第２の絶縁膜を、前記溝の側壁上の前記第１の絶縁膜上に形成するとともに、前記半導体基板上面上にも形成し、
前記第２の金属酸化物膜を形成する工程が、前記第２の金属酸化物膜を、前記溝の底上の前記第１の金属酸化物膜上に形成するとともに、前記半導体基板上面上の前記第２の絶縁膜上にも形成し、
前記電極を形成する工程が、電極を、前記溝内に形成するとともに、前記半導体基板上面上の第２の金属酸化物上にも形成し、
さらに、前記半導体基板上面上の電極をパターニングして、前記溝内に形成された部分を含むキャパシタ電極と、該キャパシタ電極から分離されたゲート電極とを形成する工程と、
前記半導体基板の、前記キャパシタ電極と前記ゲート電極との間の第１の領域と、該ゲート電極を挟んで該第１の領域と反対側の第２の領域とに、不純物を注入してソース／ドレイン領域を形成することにより、該ソース／ドレイン領域と、該ゲート電極と、該ゲート電極及び該半導体基板との間に介在する前記第２の絶縁膜及び前記第２の金属酸化物膜との積層を含むゲート絶縁膜と、を含むトランジスタを形成する工程と
を有する請求項６に記載の半導体装置の製造方法。 - 前記金属酸化物膜を形成する工程は、金属酸化物膜を物理気相堆積で堆積させる請求項６〜９のいずれか１項に記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008181044A JP2010021388A (ja) | 2008-07-11 | 2008-07-11 | 半導体装置及びその製造方法 |
| US12/499,197 US20100006913A1 (en) | 2008-07-11 | 2009-07-08 | Semiconductor device and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008181044A JP2010021388A (ja) | 2008-07-11 | 2008-07-11 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010021388A true JP2010021388A (ja) | 2010-01-28 |
Family
ID=41504364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008181044A Withdrawn JP2010021388A (ja) | 2008-07-11 | 2008-07-11 | 半導体装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20100006913A1 (ja) |
| JP (1) | JP2010021388A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2014181462A1 (ja) * | 2013-05-10 | 2017-02-23 | 富士通株式会社 | 充電池及び充電システム |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101544509B1 (ko) * | 2009-02-03 | 2015-08-13 | 삼성전자주식회사 | 트랜지스터를 갖는 반도체소자의 제조방법 |
| US10134727B2 (en) * | 2012-09-28 | 2018-11-20 | Intel Corporation | High breakdown voltage III-N depletion mode MOS capacitors |
| US9064709B2 (en) * | 2012-09-28 | 2015-06-23 | Intel Corporation | High breakdown voltage III-N depletion mode MOS capacitors |
| US9006820B2 (en) * | 2012-12-19 | 2015-04-14 | Alpha And Omega Semiconductor Incorporated | Vertical DMOS transistor |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4338495B2 (ja) * | 2002-10-30 | 2009-10-07 | 富士通マイクロエレクトロニクス株式会社 | シリコンオキシカーバイド、半導体装置、および半導体装置の製造方法 |
| US20050009269A1 (en) * | 2003-05-21 | 2005-01-13 | Hiroki Shinkawata | Semiconductor device and method of manufacturing semiconductor device |
| US7416952B2 (en) * | 2006-05-23 | 2008-08-26 | Infineon Technologies Ag | Method for producing a dielectric interlayer and storage capacitor with such a dielectric interlayer |
-
2008
- 2008-07-11 JP JP2008181044A patent/JP2010021388A/ja not_active Withdrawn
-
2009
- 2009-07-08 US US12/499,197 patent/US20100006913A1/en not_active Abandoned
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2014181462A1 (ja) * | 2013-05-10 | 2017-02-23 | 富士通株式会社 | 充電池及び充電システム |
| US10276900B2 (en) | 2013-05-10 | 2019-04-30 | Fujitsu Limited | Rechargeable battery, charging system, and electronic device |
Also Published As
| Publication number | Publication date |
|---|---|
| US20100006913A1 (en) | 2010-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102378471B1 (ko) | 반도체 메모리 소자 및 그 제조 방법 | |
| KR100881825B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| US8835259B2 (en) | Transistor of semiconductor device and method for manufacturing the same | |
| US9041118B2 (en) | Replacement metal gate structure for CMOS device | |
| US10818672B2 (en) | Semiconductor memory device and method of manufacturing the same | |
| US20100210105A1 (en) | Method of fabricating semiconductor device having buried wiring | |
| US20070252198A1 (en) | Semiconductor device having a fin channel transistor | |
| TW201242012A (en) | FinFET | |
| KR20060109719A (ko) | 적층된 트랜지스터들을 구비하는 반도체 장치의 형성 방법 | |
| CN103050407B (zh) | 嵌入式晶体管 | |
| CN110957260A (zh) | 鳍状场效晶体管的制作方法 | |
| US8455343B2 (en) | Semiconductor device with buried gate and method for fabricating the same | |
| JP2005064459A (ja) | 半導体装置およびその製造方法 | |
| KR20180063946A (ko) | 반도체 메모리 소자 및 그 제조 방법 | |
| JP2012151435A (ja) | 半導体装置の製造方法 | |
| KR20140028944A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2011138883A (ja) | 半導体装置及びその製造方法 | |
| JP2010021388A (ja) | 半導体装置及びその製造方法 | |
| JP2004165197A (ja) | 半導体集積回路装置およびその製造方法 | |
| US10446559B2 (en) | Method of fabricating DRAM | |
| US20080224208A1 (en) | Semiconductor device and method for fabricating the same | |
| US10204914B2 (en) | Method for fabricating semiconductor device | |
| CN110875317A (zh) | 集成电路存储器及其形成方法 | |
| US20230017189A1 (en) | Semiconductor structure and method for manufacturing same | |
| KR101040150B1 (ko) | 반도체장치와 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20111004 |