KR20090011950A - 반도체 소자의 제조방법 - Google Patents
반도체 소자의 제조방법 Download PDFInfo
- Publication number
- KR20090011950A KR20090011950A KR1020070076017A KR20070076017A KR20090011950A KR 20090011950 A KR20090011950 A KR 20090011950A KR 1020070076017 A KR1020070076017 A KR 1020070076017A KR 20070076017 A KR20070076017 A KR 20070076017A KR 20090011950 A KR20090011950 A KR 20090011950A
- Authority
- KR
- South Korea
- Prior art keywords
- low dielectric
- insulating film
- semiconductor device
- manufacturing
- dielectric insulating
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 59
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 13
- 239000001301 oxygen Substances 0.000 claims abstract description 13
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 238000001723 curing Methods 0.000 claims description 28
- 239000002313 adhesive film Substances 0.000 claims description 11
- 239000007789 gas Substances 0.000 claims description 10
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 6
- 238000011065 in-situ storage Methods 0.000 claims description 6
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 6
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 6
- 239000003292 glue Substances 0.000 abstract description 3
- 239000012212 insulator Substances 0.000 abstract 7
- 230000001070 adhesive effect Effects 0.000 abstract 3
- 239000000853 adhesive Substances 0.000 abstract 2
- 239000002184 metal Substances 0.000 description 11
- 239000010410 layer Substances 0.000 description 8
- 230000003071 parasitic effect Effects 0.000 description 3
- 239000012790 adhesive layer Substances 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000003848 UV Light-Curing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005056 compaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
- H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02551—Group 12/16 materials
- H01L21/02554—Oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
본 발명에 따른 반도체 소자의 제조방법은, 반도체 기판 상부에 저유전 절연막을 형성하는 단계와, 상기 저유전 절연막이 치밀화 되도록 상기 저유전 절연막을 큐어링하는 단계와, 상기 큐어링된 저유전 절연막을 접착성을 향상시키기 위해 산소를 이용하여 플로우(Flow) 시키는 단계를 포함한다.
Description
도 1a 내지 도 1c는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
100 : 반도체 기판 102 : 도전성 패턴
104 : 선형 산화막 106 : 저유전 절연막
108 : 접착막 110 : 큐어링
112 : 캡핑막
본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 상세하게는, 저유전 절연막 상에 형성되는 캡핑 산화막과의 접착력을 향상시킴과 아울러 유전율 증가를 최소화할 수 있는 반도체 소자의 제조방법에 관한 것이다.
일반적으로, 반도체 소자의 제조시 소자와 소자간, 또는, 배선과 배선간을 전기적으로 연결시키기 위해 금속배선을 사용하고 있다. 한편, 최근 반도체 소자의 고집적화가 진행함에 따라 금속배선의 폭 및 콘택 면적이 감소하여 콘택저항을 비 롯한 금속배선의 저항이 점차 증가하게 되었다. 또한, 상기 금속배선 및 콘택플러그 간의 간격이 좁아짐에 따라 금속배선을 절연시키는 절연막으로 인해 유발되는 기생 캐패시턴스가 증가하게 되었으며, 아울러, 금속배선간 공간의 매립 공정이 어려워지게 되었다.
이에, 상기 금속배선의 저항을 낮추고 기생 캐패시턴스를 감소시키기 위한 다양한 공정 기술들이 연구되고 있으며, 그 일환으로서, 상기 금속배선간 공간을 매립하기 위한 절연막 물질로 매립특성이 우수하며 3.2 정도의 유전상수 값(K)을 갖는 실리콘산화막보다 낮은 2.9 이하의 유전상수 값(K)을 갖는 저유전막을 사용하려는 시도가 이루어지고 있다.
상기 금속배선의 매립을 위해 저유전 절연막을 형성하면, 기생 캐패시턴스(Parasitic Capacitance)의 형성이 방지되어 반도체 소자의 동작속도가 개선된다는 장점이 있다.
그러나, 상기 저유전 절연막은 일반적으로 기계적 특성 및 접착성이 취약할 뿐 아니라, 외부환경에 불안정하다는 단점이 있다.
이에, 상기 저유전 절연막의 기계적 특성 및 접착성을 향상시키기 위해 저유전 절연막의 표면을 플라즈마 처리하는 방법이 제안된 바 있으나, 이 경우, 상기 플라즈마 처리로 인해 플라즈마 데미지(Damage) 및 소자 특성의 저하가 야기되며, 자외선 처리 또는 플라즈마 처리의 공정 조건이 제한될 수 있다는 한계를 갖는다.
또한, 외부환경에 불안정한 저유전 절연막 상에 캡핑 산화막을 형성하는 방법이 제안된 바 있으나, 이 경우에는 상기 저유전 절연막이 기존의 절연막에 비해 캡핑 산화막과의 접착성이 매우 열악하기 때문에 후속 패키지 공정 시 상기 저유전 절연막의 리프팅(Lifting) 또는 상기 저유전 절연막이 소실되는 것과 같은 어려움이 야기된다.
따라서, 상기 캡핑 산화막으로서 기존의 일반적인 실리콘산화막(SiO2)에 비해 Si 성분이 다량으로 함유된 실리콘산화막을 형성하면 저유전 절연막과 접착성을 향상시킬 수 있다고 알려져 있으나, 상기 Si 성분의 함량이 증가함에 따라 유전율이 함께 증가하여 RC 딜레이(Delay)가 증가된다.
본 발명은 저유전 절연막의 기계적인 접착력을 향상시켜 상기 저유전 절연막 상에 형성되는 캡핑용 실리콘 산화막과의 접착력을 향상시킬 수 있는 반도체 소자의 제조방법을 제공한다.
본 발명에 따른 반도체 소자의 제조방법은, 반도체 기판 상부에 저유전 절연막을 형성하는 단계; 상기 저유전 절연막이 치밀화 되도록 상기 저유전 절연막을 큐어링하는 단계; 및 상기 큐어링된 저유전 절연막을 접착성을 향상시키기 위해 산소를 이용하여 플로우(Flow) 시키는 단계;를 포함한다.
상기 저유전 절연막은 PE-CVD 또는 SOG 방식으로 형성한다.
상기 PE-CVD 방식에 따른 저유전 절연막은 TEOS 또는 SiH4 가스를 사용하여 형성한다.
상기 큐어링은 자외선 처리 방식으로 수행한다.
상기 자외선 처리는 N2 분위기에서 수행한다.
상기 자외선 처리는 170∼300㎚ 범위의 파장으로 수행한다.
상기 자외선 처리는 270∼300초 동안 수행한다.
상기 큐어링된 저유전 절연막을 접착성을 향상시키기 위해 산소를 이용하여 플로우(Flow) 시키는 단계는, 상기 큐어링 전체 시간의 9∼10%의 시간 동안 수행한다.
상기 큐어링된 저유전 절연막을 접착성을 향상시키기 위해 산소를 이용하여 플로우(Flow) 시키는 단계는 O2 또는 O3를 사용하여 수행한다.
상기 O2는 N2 분위기에서 상기 N2 가스 대비 0.01∼0.50%를 사용한다.
상기 O2는 0.02∼0.05L의 유량을 사용한다.
상기 큐어링된 저유전 절연막을 접착성을 향상시키기 위해 산소를 이용하여 플로우(Flow) 시키는 단계는, 상기 저유전 절연막 상에 -O- 댕글링 본딩(Dangling Bonding) 구조를 갖는 접착막이 형성되도록 수행한다.
상기 접착막은 50∼100Å 두께로 형성한다.
상기 큐어링된 저유전 절연막을 접착성을 향상시키기 위해 산소를 이용하여 플로우(Flow) 시키는 단계 후, 상기 접착막 상에 캡핑 산화막을 형성하는 단계;를 더 포함한다.
상기 캡핑 산화막은 PE-CVD 방식으로 형성한다.
상기 PE-CVD 방식은 TEOS 또는 SiH4 가스를 이용하여 수행한다.
상기 저유전 절연막이 치밀화 되도록 상기 저유전 절연막을 큐어링하는 단계 및 상기 큐어링된 저유전 절연막을 접착성을 향상시키기 위해 산소를 이용하여 플로우(Flow) 시키는 단계는, 인-시튜(In-Situ)로 수행한다.
상기 인-시튜의 수행은 자외선 처리 장치에서 수행한다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
본 발명은, 금속배선을 형성하기 위한 절연막으로 저유전 절연막을 적용시, 상기 저유전 절연막 형성 후, 상기 저유전 절연막에 대해 자외선 처리로 큐어링 공정을 수행하며, 상기와 같은 자외선 처리를 이용한 큐어링 공정 수행 시, 상기 자외선 큐어링 공정의 마지막 10% 이내 정도의 시간 동안 02 또는 03를 이용하여 나머지 큐어링 공정을 수행한다.
이렇게 하면, 상기와 같이 저유전 절연막에 대해 자외선으로 큐어링 공정을 수행함으로써, 상기 저유전 절연막을 치밀화시켜 그의 기계적 특성을 향상시킬 수 있다.
또한, 상기와 같은 저유전 절연막의 기계적 특성을 향상시키기 위한 자외선 큐어링 공정 수행 중, 02 또는 03를 이용하여 큐어링 공정을 수행함으로써, 상기 저유전 절연막 상에 -O- 댕글링 본딩(Dangling Bonding)과 같은 결합 구조를 갖는 글 루(Glue)막을 형성시켜 그의 접착성을 향상시킬 수 있어, 후속의 캡핑 산화막 형성시, 상기 저유전 절연막의 리프팅(Lifting) 또는 상기 저유전 절연막이 소실되는 것과 같은 문제점을 방지할 수 있다.
자세하게, 도 1a 내지 도 1c는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도로서, 이를 설명하면 다음과 같다.
도 1a를 참조하면, 도전성 패턴(102)과 같은 하부 구조물이 형성된 반도체 기판(100) 상에 선형 산화막(104) 및 저유전 절연막(106)을 차례로 형성한다. 이때, 상기 선형 산화막(104)은 상기 도전성 패턴(102)과 저유전 절연막(106)간의 특성을 향상시키기 위해 형성한다.
이때, 상기 저유전 절연막(106)은 3.2 정도의 유전상수 값(K)을 갖는 실리콘산화막보다 낮은 2.9 이하의 유전상수 값(K)을 갖는다.
상기 저유전 절연막(106)은 PE-CVD 또는 SOG 방식으로 형성하며, 상기 PE-CVD 방식은 TEOS 또는 SiH4 가스를 사용하여 수행한다.
도 1b를 참조하면, 상기 저유전 절연막(106)이 형성된 반도체 기판(100)에 대해 자외선 처리를 이용한 큐어링 공정(110)을 수행하여 상기 저유전 절연막(106) 상에 접착막(108)을 형성한다.
여기서, 상기 자외선 처리를 이용한 큐어링 공정(108)은 상기 저유전 절연막(106)의 치밀화를 향상시키기 위한 큐어링 공정과, 상기 저유전 절연막(106) 상에 접착력을 향상시키기 위해 접착막(108)을 형성하는 플로우 공정을 순차적으로 수행한다.
또한, 상기 저유전 절연막(106)의 치밀화를 향상시키기 위한 큐어링 공정과, 상기 저유전 절연막(106) 상에 접착력을 향상시키기 위해 접착막(108)을 형성하는 플로우 공정은, 자외선 처리 장치에서 인-시튜(In-Situ)로 수행한다.
상기 자외선 처리는 170∼300㎚ 정도의 영역 범위에서 270∼310초 정도의 시간 동안 N2 분위기로 수행한다.
상기 플로우 공정은 전체 큐어링 시간의 9∼10% 정도의 시간 동안 수행한다.
또한, 상기 플로우 공정은 O2 또는 O3를 이용하여 수행하며, 이때, 상기 O2 또는 O3는 상기 N2 분위기에서의 상기 N2 가스 대비 0.01∼0.50% 정도의 함량 범위로 형성하고, 상기 O2 또는 O3는 전체 가스 함량의 0.02∼0.05L 정도의 유량 함량 범위로 형성하는 것이 바람직하다.
상기 접착막(108)은 -O- 댕글링 본딩(Dangling Bonding) 구조를 갖는 막으로 형성하며, 그 두께는 50∼100Å 정도의 두께 범위로 형성한다.
도 1c를 참조하면, 상기 자외선 처리를 이용한 큐어링(110) 공정이 수행되어 형성된 반도체 기판(100)의 접착막(108) 상에 캡핑막(112)을 형성한다.
상기 캡핑막(112)은 PE-CVD 방식으로 형성하며, 이때, 상기 PE-CVD 방식은 TEOS 또는 SiH4 가스를 이용하여 3000∼3600초 정도의 시간 동안 수행한다.
전술한 바와 같이, 본 발명은 저유전 절연막 형성 후, 상기 저유전 절연막에 대해 자외선 처리로 큐어링 공정을 수행함으로써, 상기 저유전 절연막을 치밀화시켜 그의 기계적 특성을 향상시킬 수 있다.
또한, 상기 자외선 처리를 이용한 큐어링 공정 수행 시, 상기 자외선 큐어링 공정의 마지막 10% 이내 정도의 시간 동안 02 또는 03를 이용하여 나머지 큐어링 공정을 수행함으로써, 상기와 같이 저유전 절연막의 기계적 특성을 향상시킴과 아울러, 상기 저유전 절연막 상에 -O- 댕글링 본딩(Dangling Bonding)과 같은 결합 구조를 갖는 글루(Glue)막을 형성시켜 그의 접착성을 향상시킬 수 있어, 후속의 캡핑 산화막 형성시, 상기 저유전 절연막의 리프팅(Lifting) 또는 상기 저유전 절연막이 소실되는 것과 같은 문제점을 방지할 수 있다.
이상, 전술한 본 발명의 실시예들에서는 특정 실시예에 관련하고 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당 업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
이상에서와 같이 본 발명은, 금속배선을 형성하기 위한 절연막으로 저유전 절연막을 적용시, 상기 저유전 절연막 형성 후, 상기 저유전 절연막에 대해 자외선 처리로 큐어링 공정을 수행하며, 상기 자외선 처리를 이용한 큐어링 공정 수행 시, 상기 자외선 큐어링 공정의 마지막 10% 이내 정도의 시간 동안 02 또는 03를 이용하 여 나머지 큐어링 공정을 수행함으로써, 상기 저유전 절연막을 치밀화시켜 그의 기계적 특성을 향상시킬 수 있음과 아울러, 상기 02 또는 03에 의해 상기 저유전 절연막 상에 -O- 댕글링 본딩(Dangling Bonding)과 같은 결합 구조를 갖는 접착막을 형성시켜 그의 접착성을 향상시킬 수 있으므로, 후속의 캡핑 산화막 형성시 상기 저유전 절연막의 리프팅(Lifting) 또는 상기 저유전 절연막이 소실되는 것을 방지할 수 있다.
Claims (18)
- 반도체 기판 상부에 저유전 절연막을 형성하는 단계;상기 저유전 절연막이 치밀화 되도록 상기 저유전 절연막을 큐어링하는 단계; 및상기 큐어링된 저유전 절연막을 접착성을 향상시키기 위해 산소를 이용하여 플로우(Flow) 시키는 단계;를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서,상기 저유전 절연막은 PE-CVD 또는 SOG 방식으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 2 항에 있어서,상기 PE-CVD 방식에 따른 저유전 절연막은 TEOS 또는 SiH4 가스를 사용하여 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서,상기 큐어링은 자외선 처리 방식으로 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 4 항에 있어서,상기 자외선 처리는 N2 분위기에서 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 4 항에 있어서,상기 자외선 처리는 170∼300㎚ 범위의 파장으로 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 4 항에 있어서,상기 자외선 처리는 270∼300초 동안 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서,상기 큐어링된 저유전 절연막을 접착성을 향상시키기 위해 산소를 이용하여 플로우(Flow) 시키는 단계는, 상기 큐어링 전체 시간의 9∼10%의 시간 동안 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서,상기 큐어링된 저유전 절연막을 접착성을 향상시키기 위해 산소를 이용하여 플로우(Flow) 시키는 단계는 O2 또는 O3를 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 9 항에 있어서,상기 O2는 N2 분위기에서 상기 N2 가스 대비 0.01∼0.50%를 사용하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 9 항에 있어서,상기 O2는 0.02∼0.05L의 유량을 사용하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서,상기 큐어링된 저유전 절연막을 접착성을 향상시키기 위해 산소를 이용하여 플로우(Flow) 시키는 단계는,상기 저유전 절연막 상에 -O- 댕글링 본딩(Dangling Bonding) 구조를 갖는 접착막이 형성되도록 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서,상기 접착막은 50∼100Å 두께로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서,상기 큐어링된 저유전 절연막을 접착성을 향상시키기 위해 산소를 이용하여 플로우(Flow) 시키는 단계 후,상기 접착막 상에 캡핑 산화막을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 14 항에 있어서,상기 캡핑 산화막은 PE-CVD 방식으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 15 항에 있어서,상기 PE-CVD 방식은 TEOS 또는 SiH4 가스를 이용하여 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서,상기 저유전 절연막이 치밀화 되도록 상기 저유전 절연막을 큐어링하는 단계 및 상기 큐어링된 저유전 절연막을 접착성을 향상시키기 위해 산소를 이용하여 플로우(Flow) 시키는 단계는,인-시튜(In-Situ)로 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 17 항에 있어서,상기 인-시튜는 자외선 처리 장치에서 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070076017A KR20090011950A (ko) | 2007-07-27 | 2007-07-27 | 반도체 소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070076017A KR20090011950A (ko) | 2007-07-27 | 2007-07-27 | 반도체 소자의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20090011950A true KR20090011950A (ko) | 2009-02-02 |
Family
ID=40683010
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070076017A KR20090011950A (ko) | 2007-07-27 | 2007-07-27 | 반도체 소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20090011950A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101334529B1 (ko) * | 2009-10-09 | 2013-11-28 | 이데미쓰 고산 가부시키가이샤 | 유기 전계 발광 소자 |
| CN109609031A (zh) * | 2018-12-18 | 2019-04-12 | 浙江大学自贡创新中心 | 一种有机无机复合粘接剂的制备方法 |
-
2007
- 2007-07-27 KR KR1020070076017A patent/KR20090011950A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101334529B1 (ko) * | 2009-10-09 | 2013-11-28 | 이데미쓰 고산 가부시키가이샤 | 유기 전계 발광 소자 |
| CN109609031A (zh) * | 2018-12-18 | 2019-04-12 | 浙江大学自贡创新中心 | 一种有机无机复合粘接剂的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102291889B1 (ko) | 유기아미노실란 어닐링을 이용한 SiOCH 막의 형성 방법 | |
| JP4090740B2 (ja) | 集積回路の作製方法および集積回路 | |
| US8889544B2 (en) | Dielectric protection layer as a chemical-mechanical polishing stop layer | |
| KR100881396B1 (ko) | 반도체 소자의 제조방법 | |
| KR960019581A (ko) | 집적회로용 절연체와 그 제조 공정 | |
| WO2007087406A3 (en) | Porous silicon dielectric | |
| KR20080017285A (ko) | 절연막, 다층 배선 장치의 제조 방법 및 다층 배선 장치 | |
| US8405192B2 (en) | Low dielectric constant material | |
| JPH1074755A (ja) | マイクロエレクトロニク構造および形成方法 | |
| KR20000074613A (ko) | 실리콘-메틸 결합을 함유하는 절연층을 포함하는 다층 구조의 절연막 및 그 형성방법 | |
| US7670961B2 (en) | Reduction of cracking in low-k spin-on dielectric films | |
| KR100771122B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR20090011950A (ko) | 반도체 소자의 제조방법 | |
| US7579286B2 (en) | Method of fabricating a semiconductor device using plasma to form an insulating film | |
| KR100945500B1 (ko) | 반도체 소자의 제조방법 | |
| KR101005669B1 (ko) | 반도체 소자의 에어갭 제조 방법 | |
| KR101204742B1 (ko) | 반도체 소자의 제조방법 | |
| JP2008053402A (ja) | 半導体装置の製造方法 | |
| JP5565314B2 (ja) | 半導体装置の製造方法及びその製造装置 | |
| US20160020090A1 (en) | Enhancement of modulus and hardness for uv-cured ultra low-k dielectric films | |
| JP4935111B2 (ja) | 絶縁膜形成用組成物、半導体装置用絶縁膜、その製造方法および半導体装置 | |
| JP2007088017A (ja) | 有機絶縁膜とその作製方法，及び有機絶縁膜を用いた半導体装置 | |
| KR20050009909A (ko) | 반도체 소자의 층간 절연막 구조 및 그 형성방법 | |
| TW440949B (en) | Method for forming low-k material | |
| KR100855277B1 (ko) | 저유전막 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |