KR960019581A - 집적회로용 절연체와 그 제조 공정 - Google Patents

집적회로용 절연체와 그 제조 공정 Download PDF

Info

Publication number
KR960019581A
KR960019581A KR1019950043859A KR19950043859A KR960019581A KR 960019581 A KR960019581 A KR 960019581A KR 1019950043859 A KR1019950043859 A KR 1019950043859A KR 19950043859 A KR19950043859 A KR 19950043859A KR 960019581 A KR960019581 A KR 960019581A
Authority
KR
South Korea
Prior art keywords
insulator
wiring level
flowable oxide
oxide layer
hydrogen
Prior art date
Application number
KR1019950043859A
Other languages
English (en)
Other versions
KR0160830B1 (ko
Inventor
알란 코헨 스테판
제인스 맥가헤이 빈센트
로버트 우체트 로날드
Original Assignee
윌리엄 티. 엘리스
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윌리엄 티. 엘리스, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 윌리엄 티. 엘리스
Publication of KR960019581A publication Critical patent/KR960019581A/ko
Application granted granted Critical
Publication of KR0160830B1 publication Critical patent/KR0160830B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

반도체 디바이스를 포함하는 반도체 기판 상의 표면 내의 상호 접속 와이어링 레벨을 피복하는 절연층은 유동성 산화물층의 경화 및 어닐리에 의해 형성된다.
이 어닐링은 산화물층의 유전 상수가 3.2 이하가 되도록 하기 위해 수소 및 알루미늄의 존재시에 실행된다.
또한, 경화되고 어닐링된 유동성 산화물을 사용하여 인접한 디바이스간을 전기적으로 절연한다. 이 경우에, 어닐링은 수소의 존재시 알루미늄의 존재 또는 부재시에 실행될 수 있다.

Description

집적회로용 절연체와 그 제조 공정
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1a도, 제1b, 제1c도는 본 발명의 절연층을 채용하는 다양한 구조들의 개략도.

Claims (27)

  1. 반도체 디바이스를 포함하는 반도체 기판 상의 표면에서의 상호 접속 와이어링 레벨을 피복하기 위한 절연체에 있어서, 상기 상호 접속 와이어링 레벨 상에 코팅된 제1유동성 산화물층을 포함하며, 상기 유동성 산화물을 경화시키고, 수소 및 알루미늄의 존재시에 가스로써 어닐링시켜서 수소가 상기 유동성 산화물층 내로 확산되어 상기 제1유동성 산화물층의 유전 상수가 3.2 이하 값으로 감소되도록 한 것을 특징으로 하는 와이어링 레벨 피복용 절연체.
  2. 제1항에 있어서, 상기 제1유동성 산화물층이 수소 실세스퀴옥산 중합체를 포함하는 것을 특징으로 하는 와이어링 레벨 피복용 절연체.
  3. 제1항에 있어서, 상기 제1유동성 산화물층이 무탄소 실세스퀴옥산 중합체를 포함하는 것을 특징으로 하는 와이어링 레벨 피복용 절연체.
  4. 제1항에 있어서, 상기 와이어링 레벨이 알루미늄을 포함하는 것을 특징으로 하는 와이어링 레벨 피복용 절연체.
  5. 제1항에 있어서, 상기 형성 가스가 어닐링 중에 사용되는 것을 특징으로 하는 와이어링 레벨 피복용 절연체.
  6. 제1항에 있어서, SiO2중합체 박막 및 다이아몬드형 탄소로 구성되는 그룹으로부터 선택된 제2층을 더 포함하는 것을 특징으로 하는 와이어링 레벨 피복용 절연체.
  7. 제1항에 있어서, 플라즈마 강화 화학 기상 증착에 의해 상기 제1유동성 산화물층 상에 형성된 SiO2의 제2층으로 더 포함하는 것을 특징으로 하는 와이어링 레벨 피복용 절연체.
  8. 제7항에 있어서, 상기 제2층이 화학적 기계적 연마에 의해 형성된 상부 평탄면을 가지는 것을 특징으로 하는 와이어링 레벨 피복용 절연체.
  9. 제1항에 있어서, 상기 제1유동성 산화물층의 두께가 약 500 옹스트롬 내지 1마이크론 범위인 것을 특징으로 하는 와이어링 레벨 피복용 절연체.
  10. 제1항에 있어서, 상기 산화물층의 유전 상수가 2.9 내지 3.0인 것을 특징으로 하는 와이어링 레벨 피복용 절연체.
  11. 반도체 디바이스를 포함하는 반도체 기판 상의 표면에서의 상호 접속 와이어링 레벨을 피복하기 위한 절연체에 있어서, 유전 상수가 3.2 이하이고 외부에서 주입된 수소에 의해 패시베이트되는 경화된 수소 실세퀴옥산 중합체층을 포함하는 것을 특징으로 하는 와이어링 레벨 피복용 절연체.
  12. 제11항에 있어서, 유전 상수가 2.9 내지 3.0인 것을 특징으로 하는 와이어링 레벨 피복용 절연체.
  13. 제11항에 있어서, 탄소를 함유하지 않은 것을 특징으로 하는 와이어링 레벨 피복용 절연체.
  14. 제11항에 있어서, 두께가 약 500 옹스트롬 내지 1마이크론 범위인 것을 특징으로 하는 와이어링 레벨 피복용 절연체.
  15. 제1항에 있어서, 상기 유동성 산화물이 약 360℃ 내지 500℃의 온도의 질소 분위기에서 경화되는 것을 특징으로 하는 와이어링 레벨 피복용 절연체.
  16. 반도체 기판 상의 표면에서의 상호 접속 와이어링 레벨을 피복하기 위한 공정에 있어서, 상기 상호 접속 와이어링 레벨을 제1유동성 산화물층으로 피복하는 단계, 상기 유동성 산화물층을 경화시키는 단계, 및 상기 유동성 산화물층 어닐링시키는 단계를 포함하는데, 상기 어닐링 단계는 수소 및 알루미늄의 존재시에 실행되어서, 상기 수소가 상기 유동성 산화물층 내로 확산하고 상기 유동성 산화물과 화학적으로 반응해서 상기 제1유동성 산화물층의 유전 상수가 3.2 이하의 값으로 감소되도록 한 것을 특징으로 하는 와이어링 레벨 피복 공정.
  17. 제16항에 있어서, 상기 어닐링 단계가 약 350℃ 내지 500℃의 온도에서 실행되는 것을 특징으로 하는 와이어링 레벨 피복 공정.
  18. 제17항에 있어서, 상기 어닐링 단계가 상기 경화 단계와 동시에 실행되는 것을 특징으로 하는 와이어링 레벨 피복 공정.
  19. 제17항에 있어서, 상기 어닐링 단계가 상기 경화 단계에 후속하여 실행되는 것을 특징으로 하는 와이어링 레벨 피복 공정.
  20. 제16항에 있어서, 상기 와이어링 레벨이 알루미늄을 포함하는 것을 특징으로 하는 와이어링 레벨 피복 공정.
  21. 제16항에 있어서, 상기 유동성 산화물이 약 250℃ 내지 350℃의 온도로 가열됨으로써 상기 기판 상에서 유동하는 것을 특징으로 하는 와이어링 레벨 피복 공정.
  22. 제16항에 있어서, 상기 유동층이 수소 실세스퀴옥산을 포함하는 것을 특징으로 하는 와이어링 레벨 피복 공정.
  23. 제22항에 있어서, 상기 수소 실세스퀴옥산이 1% 내지 20% 용액으로부터 코팅되는 것을 특징으로 하는 와이어링 레벨 피복 공정.
  24. 제16항에 있어서, 상기 어닐링 단계가 형성 가스의 존재시에 실행되는 것을 특징으로 하는 와이어링 레벨 피복 공정.
  25. 제16항에 있어서, 상기 경화 단계가 약 360℃ 내지 500℃의 온도의 질소 분위기에서 실행되는 것을 특징으로 하는 와이어링 레벨 피복 공정.
  26. 반도체 기판, 최소한 2개의 인접한 FET 또는 바이폴러 트랜지스터 디바이스, 상기 디바이스 사이에 위치한 기판 내의 트렌치를 포함하는 반도체 디바이스에 있어서, 상기 트렌치는 경화되고 수소의 존재시에 어닐링되는 유동성 산화물로 충전 되는 것을 특징으로 하는 반도체 디바이스.
  27. 반도체 기판 내의 인접한 디바이스들을 절연하기 위한 공정에 있어서, 가) 반도체 기판, 최소한 2개의 FET 또는 비이폴러 트랜지스터 디바이스 및 상기 디바이스들 사이에 위치한 기판 내의 트렌치를 포함하는 반도체 디바이스를 제공하는 단계, 나) 유동성 산화물을 상기 트렌치 내로 유동시키는 단계, 다) 상기 유동성 산화물을 경화시키는 단계, 및 라) 상기 유동성 산화물을 어닐링시키는 단계를 포함하고, 상기 어닐링 단계가 수소의 존재시에 실행되어서 수소가 유동성 산화물로 확산하도록 한 것을 특징으로 하는 디바이스 절연 공정.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950043859A 1994-11-28 1995-11-27 집적회로용 절연체와 그 제조 공정 KR0160830B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/345,099 1994-11-28
US08/345,099 US5530293A (en) 1994-11-28 1994-11-28 Carbon-free hydrogen silsesquioxane with dielectric constant less than 3.2 annealed in hydrogen for integrated circuits
US8/345,099 1994-11-28

Publications (2)

Publication Number Publication Date
KR960019581A true KR960019581A (ko) 1996-06-17
KR0160830B1 KR0160830B1 (ko) 1999-02-01

Family

ID=23353516

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950043859A KR0160830B1 (ko) 1994-11-28 1995-11-27 집적회로용 절연체와 그 제조 공정

Country Status (5)

Country Link
US (2) US5530293A (ko)
EP (1) EP0715354A3 (ko)
JP (1) JP3596790B2 (ko)
KR (1) KR0160830B1 (ko)
CA (1) CA2162189C (ko)

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3214186B2 (ja) * 1993-10-07 2001-10-02 三菱電機株式会社 半導体装置の製造方法
US6278174B1 (en) * 1994-04-28 2001-08-21 Texas Instruments Incorporated Integrated circuit insulator and structure using low dielectric insulator material including HSQ and fluorinated oxide
US5889330A (en) * 1995-03-10 1999-03-30 Mitsubishi Denki Kabushiki Kaisha Semiconductor device whose flattening resin film component has a controlled carbon atom content
US5691573A (en) * 1995-06-07 1997-11-25 Advanced Micro Devices, Inc. Composite insulation with a dielectric constant of less than 3 in a narrow space separating conductive lines
EP0764704B1 (en) * 1995-09-25 2000-03-08 Dow Corning Corporation Use of preceramic polymers as electronic adhesives
US5702976A (en) 1995-10-24 1997-12-30 Micron Technology, Inc. Shallow trench isolation using low dielectric constant insulator
US5609925A (en) * 1995-12-04 1997-03-11 Dow Corning Corporation Curing hydrogen silsesquioxane resin with an electron beam
US6114186A (en) * 1996-07-30 2000-09-05 Texas Instruments Incorporated Hydrogen silsesquioxane thin films for low capacitance structures in integrated circuits
US5902128A (en) 1996-10-17 1999-05-11 Micron Technology, Inc. Process to improve the flow of oxide during field oxidation by fluorine doping
US5744865A (en) * 1996-10-22 1998-04-28 Texas Instruments Incorporated Highly thermally conductive interconnect structure for intergrated circuits
US5855962A (en) * 1997-01-09 1999-01-05 International Business Machines Corporation Flowable spin-on insulator
US5981354A (en) * 1997-03-12 1999-11-09 Advanced Micro Devices, Inc. Semiconductor fabrication employing a flowable oxide to enhance planarization in a shallow trench isolation process
US6455394B1 (en) 1998-03-13 2002-09-24 Micron Technology, Inc. Method for trench isolation by selective deposition of low temperature oxide films
US6114219A (en) * 1997-09-15 2000-09-05 Advanced Micro Devices, Inc. Method of manufacturing an isolation region in a semiconductor device using a flowable oxide-generating material
US6046503A (en) * 1997-09-26 2000-04-04 Siemens Aktiengesellschaft Metalization system having an enhanced thermal conductivity
US5866945A (en) * 1997-10-16 1999-02-02 Advanced Micro Devices Borderless vias with HSQ gap filled patterned metal layers
TW354417B (en) * 1997-10-18 1999-03-11 United Microelectronics Corp A method for forming a planarized dielectric layer
US5888898A (en) * 1997-10-23 1999-03-30 Advanced Micro Devices, Inc. HSQ baking for reduced dielectric constant
JP3277990B2 (ja) * 1997-10-23 2002-04-22 日本電気株式会社 半導体装置の製造方法
US5883006A (en) * 1997-12-12 1999-03-16 Kabushiki Kaisha Toshiba Method for making a semiconductor device using a flowable oxide film
JP3211950B2 (ja) 1998-01-19 2001-09-25 日本電気株式会社 半導体装置およびその製造方法
JP3189781B2 (ja) * 1998-04-08 2001-07-16 日本電気株式会社 半導体装置の製造方法
TW441006B (en) * 1998-05-18 2001-06-16 United Microelectronics Corp Method of forming inter-metal dielectric layer
US6350673B1 (en) * 1998-08-13 2002-02-26 Texas Instruments Incorporated Method for decreasing CHC degradation
US6781212B1 (en) * 1998-08-31 2004-08-24 Micron Technology, Inc Selectively doped trench device isolation
US6331481B1 (en) 1999-01-04 2001-12-18 International Business Machines Corporation Damascene etchback for low ε dielectric
US6329280B1 (en) 1999-05-13 2001-12-11 International Business Machines Corporation Interim oxidation of silsesquioxane dielectric for dual damascene process
JP3245136B2 (ja) * 1999-09-01 2002-01-07 キヤノン販売株式会社 絶縁膜の膜質改善方法
US6221780B1 (en) * 1999-09-29 2001-04-24 International Business Machines Corporation Dual damascene flowable oxide insulation structure and metallic barrier
US6348736B1 (en) 1999-10-29 2002-02-19 International Business Machines Corporation In situ formation of protective layer on silsesquioxane dielectric for dual damascene process
US6603181B2 (en) 2001-01-16 2003-08-05 International Business Machines Corporation MOS device having a passivated semiconductor-dielectric interface
ATE456863T1 (de) * 2001-02-19 2010-02-15 Ibm Verfahren zur herstellung einer dünnfilmtransistorstruktur
KR100659394B1 (ko) * 2005-08-08 2006-12-19 삼성전자주식회사 절연막 형성 방법 및 이를 이용한 반도체 장치의 제조 방법
US8232176B2 (en) 2006-06-22 2012-07-31 Applied Materials, Inc. Dielectric deposition and etch back processes for bottom up gapfill
KR100896878B1 (ko) * 2006-12-27 2009-05-12 동부일렉트로닉스 주식회사 이미지 센서 및 그 제조방법
US7867923B2 (en) 2007-10-22 2011-01-11 Applied Materials, Inc. High quality silicon oxide films by remote plasma CVD from disilane precursors
US8357435B2 (en) 2008-05-09 2013-01-22 Applied Materials, Inc. Flowable dielectric equipment and processes
US8511281B2 (en) * 2009-07-10 2013-08-20 Tula Technology, Inc. Skip fire engine control
US8980382B2 (en) 2009-12-02 2015-03-17 Applied Materials, Inc. Oxygen-doping for non-carbon radical-component CVD films
US8741788B2 (en) 2009-08-06 2014-06-03 Applied Materials, Inc. Formation of silicon oxide using non-carbon flowable CVD processes
US8449942B2 (en) 2009-11-12 2013-05-28 Applied Materials, Inc. Methods of curing non-carbon flowable CVD films
SG181670A1 (en) * 2009-12-30 2012-07-30 Applied Materials Inc Dielectric film growth with radicals produced using flexible nitrogen/hydrogen ratio
US8329262B2 (en) 2010-01-05 2012-12-11 Applied Materials, Inc. Dielectric film formation using inert gas excitation
CN102754193A (zh) * 2010-01-06 2012-10-24 应用材料公司 使用氧化物衬垫的可流动电介质
KR101837648B1 (ko) 2010-01-07 2018-04-19 어플라이드 머티어리얼스, 인코포레이티드 라디칼-컴포넌트 ｃｖｄ를 위한 인­시츄 오존 경화
WO2011109148A2 (en) * 2010-03-05 2011-09-09 Applied Materials, Inc. Conformal layers by radical-component cvd
US9285168B2 (en) 2010-10-05 2016-03-15 Applied Materials, Inc. Module for ozone cure and post-cure moisture treatment
US8664127B2 (en) 2010-10-15 2014-03-04 Applied Materials, Inc. Two silicon-containing precursors for gapfill enhancing dielectric liner
US10283321B2 (en) 2011-01-18 2019-05-07 Applied Materials, Inc. Semiconductor processing system and methods using capacitively coupled plasma
US8450191B2 (en) 2011-01-24 2013-05-28 Applied Materials, Inc. Polysilicon films by HDP-CVD
US8716154B2 (en) 2011-03-04 2014-05-06 Applied Materials, Inc. Reduced pattern loading using silicon oxide multi-layers
US8445078B2 (en) 2011-04-20 2013-05-21 Applied Materials, Inc. Low temperature silicon oxide conversion
US8466073B2 (en) 2011-06-03 2013-06-18 Applied Materials, Inc. Capping layer for reduced outgassing
US9404178B2 (en) 2011-07-15 2016-08-02 Applied Materials, Inc. Surface treatment and deposition for reduced outgassing
US8617989B2 (en) 2011-09-26 2013-12-31 Applied Materials, Inc. Liner property improvement
US8551891B2 (en) 2011-10-04 2013-10-08 Applied Materials, Inc. Remote plasma burn-in
US8889566B2 (en) 2012-09-11 2014-11-18 Applied Materials, Inc. Low cost flowable dielectric films
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films
US9324841B2 (en) * 2013-10-09 2016-04-26 Globalfoundries Inc. Methods for preventing oxidation damage during FinFET fabrication
CN105244269B (zh) * 2014-07-09 2018-10-23 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
US9412581B2 (en) 2014-07-16 2016-08-09 Applied Materials, Inc. Low-K dielectric gapfill by flowable deposition
US11118147B2 (en) 2015-11-06 2021-09-14 Flavologic Gmbh Adsorption system and method for operating an adsorption system
KR20170110332A (ko) * 2016-03-23 2017-10-11 삼성전자주식회사 반도체 장치 및 그 제조 방법

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4239346A (en) * 1979-05-23 1980-12-16 Hughes Aircraft Company Compact liquid crystal display system
US4349609A (en) * 1979-06-21 1982-09-14 Fujitsu Limited Electronic device having multilayer wiring structure
US4576834A (en) * 1985-05-20 1986-03-18 Ncr Corporation Method for forming trench isolation structures
US4756977A (en) * 1986-12-03 1988-07-12 Dow Corning Corporation Multilayer ceramics from hydrogen silsesquioxane
US4849296A (en) 1987-12-28 1989-07-18 Dow Corning Corporation Multilayer ceramic coatings from metal oxides and hydrogen silsesquioxane resin ceramified in ammonia
US5336532A (en) * 1989-02-21 1994-08-09 Dow Corning Corporation Low temperature process for the formation of ceramic coatings
US5085893A (en) * 1989-07-28 1992-02-04 Dow Corning Corporation Process for forming a coating on a substrate using a silsesquioxane resin
CA2027031A1 (en) * 1989-10-18 1991-04-19 Loren A. Haluska Hermetic substrate coatings in an inert gas atmosphere
US5059448A (en) * 1990-06-18 1991-10-22 Dow Corning Corporation Rapid thermal process for obtaining silica coatings
CA2026605C (en) * 1990-10-01 2001-07-17 Luc Ouellet Multi-level interconnection cmos devices including sog
JP2640174B2 (ja) * 1990-10-30 1997-08-13 三菱電機株式会社 半導体装置およびその製造方法
US5118530A (en) * 1990-11-28 1992-06-02 Dow Corning Corporation Use of hydrogen silsesquioxane resin fractions as coating materials
US5194928A (en) * 1991-01-14 1993-03-16 International Business Machines Corporation Passivation of metal in metal/polyimide structure
US5231061A (en) * 1991-06-10 1993-07-27 The Dow Chemical Company Process for making coated ceramic reinforcement whiskers
JPH06196574A (ja) 1992-11-05 1994-07-15 Nippon Steel Corp 半導体装置の製造方法
JP3174416B2 (ja) 1992-12-10 2001-06-11 ダウ・コ−ニング・コ−ポレ−ション 酸化ケイ素膜の形成方法
JP3174417B2 (ja) 1992-12-11 2001-06-11 ダウ・コ−ニング・コ−ポレ−ション 酸化ケイ素膜の形成方法
US5258334A (en) 1993-01-15 1993-11-02 The U.S. Government As Represented By The Director, National Security Agency Process of preventing visual access to a semiconductor device by applying an opaque ceramic coating to integrated circuit devices
US5380555A (en) 1993-02-09 1995-01-10 Dow Corning Toray Silicone Co., Ltd. Methods for the formation of a silicon oxide film
US5387480A (en) 1993-03-08 1995-02-07 Dow Corning Corporation High dielectric constant coatings
US5320868A (en) * 1993-09-13 1994-06-14 Dow Corning Corporation Method of forming SI-O containing coatings
US5441765A (en) * 1993-09-22 1995-08-15 Dow Corning Corporation Method of forming Si-O containing coatings
CA2131668C (en) 1993-12-23 1999-03-02 Carol Galli Isolation structure using liquid phase oxide deposition
US5496776A (en) 1995-04-27 1996-03-05 United Microelectronics Corporation Spin-on-glass planarization process with ion implantation

Also Published As

Publication number Publication date
JPH08213461A (ja) 1996-08-20
EP0715354A3 (en) 1998-07-15
CA2162189C (en) 2003-08-12
EP0715354A2 (en) 1996-06-05
CA2162189A1 (en) 1996-05-29
KR0160830B1 (ko) 1999-02-01
JP3596790B2 (ja) 2004-12-02
US6559046B1 (en) 2003-05-06
US5530293A (en) 1996-06-25

Similar Documents

Publication Publication Date Title
KR960019581A (ko) 집적회로용 절연체와 그 제조 공정
KR100372216B1 (ko) O.5 및 0.5 미크론 이하의 ulsi 회로용 인터레벨 유전체소자로서의수소실세큐옥산계유동가능한산화물
JP4090740B2 (ja) 集積回路の作製方法および集積回路
KR100206630B1 (ko) 반도체장치의 제조방법
US5393702A (en) Via sidewall SOG nitridation for via filling
US6887780B2 (en) Concentration graded carbon doped oxide
US6187662B1 (en) Semiconductor device with low permittivity interlayer insulating film and method of manufacturing the same
JPH09275138A (ja) 半導体装置およびその製造方法
EP2308093A1 (en) Hybrid dielectric material for thin film transistors
JP2004253790A (ja) 半導体装置及びその製造方法
KR100715082B1 (ko) 플루오르화 ｂｐｓｇ 막의 증착 및 평탄화 방법
KR970053361A (ko) 반도체 소자 및 그 제조 방법
JP2008502165A (ja) ｌｏｗ−ｋスピンオン誘電体膜におけるクラッキングの減少
JP2001077192A (ja) 半導体装置およびその製造方法
KR20090011950A (ko) 반도체 소자의 제조방법
KR0119965B1 (ko) 반도체 소자의 산화막 형성방법
KR100448245B1 (ko) 반도체 소자의 금속배선간 절연막 형성방법
JP3368445B2 (ja) 半導体装置の製造方法
KR100256232B1 (ko) 반도체소자의층간절연막형성방법
KR970052781A (ko) 반도체 소자의 층간 절연막 형성 방법
JPH05198689A (ja) 半導体装置及びその製造方法
KR20020002525A (ko) 반도체 소자의 층간절연막 형성 방법
JPH1079385A (ja) 絶縁膜の形成方法
KR960039194A (ko) 평탄화 절연막 형성방법
KR19980055934A (ko) 반도체 소자의 층간 절연막

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060731

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee