JP3368445B2 - 半導体装置の製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体装置の製造方法に
関するものであり、特に、厚膜無機ＳＯＧ（スピンオン
グラス）膜を用いて配線層間を平坦化する際のクラック
の発生を防止するための半導体装置の製造方法に関する
ものである。

【０００２】

【従来の技術】従来、半導体集積回路装置の配線層間の
平坦化のためにクラック耐性の優れたアルキルシラノー
ル化合物を原料とした有機ＳＯＧが用いられていた。こ
のクラック耐性は、ＳＯＧ膜中にＳｉ−Ｏ結合に寄与し
ないメチル基やエチル基を含ませることにより収縮スト
レスを弱めることによるものであるが、レジストのアッ
シング工程において用いる酸素プラズマに晒された場合
には、このメチル基やエチル基が酸化されて膜が多孔質
になり吸湿性が増したり、さらにひどい場合にはクラッ
クが生ずることになり、酸素プラズマ耐性が低いという
問題があった。

【０００３】この問題を解決するためには、有機ＳＯＧ
膜を形成したのち、バイアホール部においてＳＯＧが露
出しないように配線層の頂部が露出するまでこの有機Ｓ
ＯＧ膜のエッチバックを行い、さらにその上にＣＶＤ膜
を堆積する必要があり、工程数が増加するという新たな
問題が派生していた。

【０００４】近年、酸素プラズマ耐性の良好なＳＯＧと
して、シラノール化合物を原料とした無機ＳＯＧや、分
子末端が水素で終端し、骨格中にシラザン結合或いはシ
ロキサン結合を有する厚膜無機ＳＯＧが実用化されてい
る（特開平５−１２１５７２号公報及び特開平５−２５
９２９９号公報参照）。

【０００５】しかし、これらの無機ＳＯＧは焼成後のス
トレスが＋２×１０⁹ ｄｙｎｅｓ／ｃｍ² 以上と従来の
ＳＯＧの２倍以上の強テンシルストレス（収縮ストレ
ス）を有しているので、高アスペクト比（段差の高さ／
段差間の距離）の基板に対してこの厚膜無機ＳＯＧを用
いた場合には、段差間に相当量のＳＯＧが溜まり、焼成
時の収縮ストレスが非常に大きくなる。

【０００６】一方、配線層／ＣＶＤ膜界面の密着性は、
ＣＶＤ膜／ＳＯＧ膜界面の密着性に比べて非常に弱いの
で、ＳＯＧの焼成の際に大きな収縮ストレスがかかる
と、配線層／ＣＶＤ膜界面で剥がれが生じ、クラックを
引き起こす欠点があった。

【０００７】この様子を図５を用いて説明する。 図５（ａ）参照 まず、シリコン半導体基板１上に、ＳｉＯ₂ 等の下地絶
縁膜２を介してＡｌ合金からなる配線層３を設けたの
ち、プラズマＳｉＯ₂ 膜或いはプラズマＴＥＯＳ−ＮＳ
Ｇ膜等のＣＶＤ膜４を堆積させる。

【０００８】図５（ｂ）参照 次いで、分子末端が水素で終端し、骨格中にシラザン結
合を有するＳｉ化合物、例えば、−（Ｈ₂ ＳｉＮＨ）_n
−構造を有するＳＯＧ形成用Ｓｉ化合物９を塗布する。

【０００９】図５（ｃ）参照 次いで、ドライ酸素雰囲気中、或いは、水蒸気雰囲気中
で、基板温度を３００乃至５５０℃とした状態で、焼成
することによりＳＯＧ形成用Ｓｉ化合物を酸化して厚膜
無機ＳＯＧ膜６に変換する。この焼成の際に、厚膜無機
ＳＯＧ膜６は収縮して矢印の方向に収縮ストレスが発生
し、この収縮ストレスがＣＶＤ膜４に作用して、一部の
配線層３において剥離が生じ、配線層３の側面において
空隙７が発生する。

【００１０】図５（ｄ）参照 さらに、焼成が進行すると、収縮ストレスは＋２×１０
⁹ ｄｙｎｅｓ／ｃｍ²以上となり、配線層３の側面にお
いて生じた空隙７の一部において、剥離が進行し、遂に
はその影響が厚膜無機ＳＯＧ膜６まで達してクラック８
が発生することとなる。

【００１１】

【発明が解決しようとする課題】このような、クラック
発生の問題を解決するためには、焼成を低温化、或い
は、短時間化して酸化の程度を低くすることにより収縮
ストレスを低減させてクラックの発生を防止することも
提案されている。しかし、焼成を低温化、或いは、短時
間化した場合には、焼成以降の熱処理工程においてスト
レス変動を起こすので、後工程の熱処理を全て抑制する
必要があった。

【００１２】したがって、本願発明は、配線層間の平坦
化のために厚膜無機ＳＯＧ形成用Ｓｉ化合物として分子
末端が水素で終端し、且つ、骨格中にシラザン結合又は
シロキサン結合を有するＳｉ化合物、或いは、シラノー
ル化合物を用いる際に、焼成条件を変更することなく、
クラックの発生を防止することを目的とする。

【００１３】

【課題を解決するための手段】本発明の半導体装置の製
造方法において、基板（図１の１）上に下地絶縁膜（図
１の２）を介して配線層（図１の３）を設ける工程、配
線層（図１の３）及び下地絶縁膜（図１の２）の露出表
面にＣＶＤ膜（図１の４）を堆積させる工程、このＣＶ
Ｄ膜（図１の４）表面を疏水化する工程、疏水化したＣ
ＶＤ膜（図１の４）を覆うように、焼成後の膜ストレス
が＋２×１０⁹ ｄｙｎｅｓ／ｃｍ² 以上になるＳＯＧ形
成用Ｓｉ化合物を塗布して表面を略平坦化する工程、及
び、酸化雰囲気中でＳＯＧ形成用Ｓｉ化合物を焼成して
厚膜無機ＳＯＧ膜（図１の６）に変換する工程を有する
ことを特徴とする。

【００１４】また、本願発明は、疏水化する工程におい
て、ＣＶＤ膜（図１の４）表面をＨＭＤＳ（ヘキサメチ
ルジシラザン）ガス（図１の５）に晒すことを特徴とす
る。また、本願発明は、ＨＭＤＳ（ヘキサメチルジシラ
ザン）ガス（図１の５）に晒す時間を１乃至２．５分間
とすることを特徴とする。

【００１５】また、本願発明は、厚膜無機ＳＯＧ膜（図
１の６）を形成するためのＳＯＧ形成用Ｓｉ化合物とし
て、分子末端が水素で終端し、且つ、骨格中にシラザン
結合又はシロキサン結合を有するＳＯＧ形成用Ｓｉ化合
物を用いたことを特徴とする。また、本願発明は、厚膜
無機ＳＯＧ膜（図１の６）を形成するためのＳＯＧ形成
用Ｓｉ化合物として、シラノール化合物を用いたことを
特徴とする。

【００１６】

【作用】本願発明においては、ＳＯＧ形成用Ｓｉ化合物
を塗布する前に、ＣＶＤ膜表面を疏水化するので、ＣＶ
Ｄ膜／ＳＯＧ膜界面の密着性が低下して、ＳＯＧ形成用
Ｓｉ化合物の焼成に伴う収縮ストレスによるクラックの
発生が防止される。

【００１７】また、疏水化工程として、ＨＭＤＳ（ヘキ
サメチルジシラザン）ガスに晒す工程を用いることによ
り、ＣＶＤ膜表面の−ＯＨ基のＨがＨＭＤＳ、即ち、
（ＣＨ ₃ ）₃ ＳｉＮＨＳｉ（ＣＨ₃ ）₃ のメチル基（−
ＣＨ₃ ）と置き換わり、疏水化される。また、ＨＭＤＳ
ガスに晒す時間が短いと密着性低下の効果が小さく、Ｈ
ＭＤＳガスに晒さない場合と同様に配線層／ＣＶＤ膜界
面で剥離が生じ、それに伴ってクラックが発生する。こ
れに対して、ＨＭＤＳガスに晒す時間が長すぎると、疏
水化が進行しすぎて、ＣＶＤ膜／ＳＯＧ膜界面の密着性
が低下しすぎるので、今度はＣＶＤ膜／ＳＯＧ膜界面で
剥離が生じ、この剥離に伴ってクラックが発生する。

【００１８】また、厚膜無機ＳＯＧを形成するためのＳ
ＯＧ形成用Ｓｉ化合物として、分子末端が水素で終端
し、且つ、骨格中にシラザン結合又はシロキサン結合を
有するＳＯＧ形成用Ｓｉ化合物、或いは、シラノール化
合物を用いることにより、酸素プラズマ耐性が向上す
る。

【００１９】

【実施例】図１は本発明の実施例の説明図である。 図１（ａ）参照 先ず、シリコン半導体基板１上に、ＳｉＯ₂ 等の下地絶
縁膜２を介してＡｌ合金からなる配線層３を設けたの
ち、ＳｉＨ₄ ／Ｏ₂ 系のプラズマＳｉＯ₂ 膜からなるＣ
ＶＤ膜４を堆積させる。

【００２０】図１（ｂ）参照 次いで、ＨＭＤＳガス５を４ｃｃ／分の流量で流した雰
囲気中において、ＣＶＤ膜４を形成したシリコン半導体
基板１を基板温度を１１０℃とした状態で、ＨＭＤＳガ
ス雰囲気中に２分間晒すことにより疏水化処理を行う。
なお、この場合の基板温度は、８０℃〜１４０℃であれ
ば良く、また、ＨＭＤＳガス５の流量は３〜５ｃｃ／分
であれば良い。

【００２１】この疏水化反応を図２により説明する。 図２参照 ＣＶＤ膜表面に存在する−ＯＨ基がＨＭＤＳ、即ち、
（ＣＨ₃ ）₃ ＳｉＮＨＳｉ（ＣＨ₃ ）₃ と反応すること
により、ＣＶＤ膜表面の−ＯＨ基のＨが（ＣＨ₃）₃ Ｓ
ｉＮＨＳｉ（ＣＨ₃ ）₃ のメチル基（−ＣＨ₃ ）と置き
換わり、疏水化されることになる。この場合、反応によ
ってアンモニア（ＮＨ₃ ）も発生する。

【００２２】図１（ｃ）参照 次いで、分子末端が水素で終端し、且つ、骨格中にシラ
ザン結合を有するＳｉ化合物である、−（Ｈ₂ ＳｉＮ
Ｈ）_n −構造を有するＳＯＧ形成用Ｓｉ化合物を塗布
し、水蒸気中雰囲気中で、基板温度を４５０℃とした状
態で、焼成することによりＳＯＧ形成用Ｓｉ化合物を酸
化して厚膜無機ＳＯＧ膜６に変換する。この焼成の際
に、厚膜無機ＳＯＧ膜６は収縮して矢印の方向に収縮ス
トレスが発生するが、ＣＶＤ膜４の表面が疏水化され、
ＣＶＤ膜４／厚膜無機ＳＯＧ膜６界面の密着性が弱めら
れているので、配線層３とＣＶＤ膜４との界面において
剥離や空隙は発生しない。

【００２３】図１（ｄ）参照 この焼成を約３０分間行うことにより酸素プラズマ耐性
が高く、且つ、クラックの生じない厚膜無機ＳＯＧ平坦
化膜６が得られる。

【００２４】次に、ＨＭＤＳ処理とクラック発生率の相
関を図３及び図４を用いて説明する。 図３及び図４（ａ）参照 図から明らかなように、シリコン半導体基板をＨＭＤＳ
ガスに晒す時間が１分以下の場合には、疏水化反応が十
分に進行しないため、ＣＶＤ膜４／厚膜無機ＳＯＧ膜６
界面の密着性が依然として強く、配線層３／ＣＶＤ膜４
界面において剥離や空隙７が生じやすく、ＨＭＤＳ処理
を行わない場合と同様にクラック８が発生する。

【００２５】図３及び図４（ｂ）参照 シリコン半導体基板をＨＭＤＳガスに晒す時間が１分乃
至２．５分の場合には、適度な疏水化反応が進行し、Ｃ
ＶＤ膜４／厚膜無機ＳＯＧ膜６界面の密着性が適度に弱
められるので、ＣＶＤ膜４／厚膜無機ＳＯＧ膜６界面及
び配線層３／ＣＶＤ膜４界面のどちらにもクラックが発
生しない。

【００２６】図３及び図４（ｃ）参照 シリコン半導体基板をＨＭＤＳガスに晒す時間が２．５
分以上〔図４（ｃ）の場合は、５分〕の場合には、過度
の疏水化反応が進行してＣＶＤ膜４／厚膜無機ＳＯＧ膜
６界面の密着性が弱くなりすぎ、ＣＶＤ膜４／厚膜無機
ＳＯＧ膜６界面において剥離が生じ、剥離に伴ってＣＶ
Ｄ膜４／厚膜無機ＳＯＧ膜６界面にクラック１０が発生
することになる。したがって、シリコン半導体基板をＨ
ＭＤＳガスに晒す時間は１分乃至２．５分にする必要が
ある。

【００２７】上記実施例においては、ＳＯＧ形成用Ｓｉ
化合物として、分子末端が水素で終端し、骨格中にシラ
ザン結合を有するＳｉ化合物である、−（Ｈ₂ ＳｉＮ
Ｈ）_n−構造を有するＳｉ化合物を用いているが、これ
に限られるものではなく、分子末端が水素で終端し、骨
格中にシロキサン結合を有するＳｉ化合物である、−
（ＨＳｉＯ_3/2 ）_n −構造を有するＳｉ化合物やＳｉ
（ＯＨ）₄ 等のシラノール化合物を用いても良いもので
ある。

【００２８】また、上記実施例においては、焼成条件と
して、基板温度を４５０℃とし、焼成時間を３０分とし
たが、基板温度は３００℃乃至５５０℃であれば良く、
また、焼成時間は２０分乃至１２０分であれば良い。ま
た、焼成雰囲気は水蒸気雰囲気であり、この水蒸気雰囲
気の方が酸化の進行が早く好適であるものの、ＡｒやＨ
ｅ等の不活性ガスをキャリアガスとしたドライＯ₂ 雰囲
気中で焼成を行っても良いものである。

【００２９】また、上記実施例においては、疏水化工程
においてＨＭＤＳを用いており、このＨＭＤＳは最適例
ではあるが、これに限られるものではなく、メチル基を
有する他のシラザン化合物でも良い。

【００３０】また、上記実施例においては、ＣＶＤ膜と
してＳｉＨ₄ ／Ｏ₂ 系のプラズマＳｉＯ₂ 膜を用いてい
るが、これに限られるものではなく、例えば、ＴＥＯＳ
／Ｏ ₃ 系のプラズマＴＥＯＳ−ＮＳＧ膜を用いても良い
ものである。さらに、上記実施例においてはシリコン半
導体基板を用いて説明しているが、この様な平坦化技術
及びそれに伴うクラック発生の問題はシリコン半導体に
特有なものではないので、本発明はＧａＡｓ等の化合物
半導体等を基板として用いた他の半導体装置も対象とす
るものである。

【００３１】

【発明の効果】本発明によれば、膜ストレスが＋２×１
０⁹ ｄｙｎｅｓ／ｃｍ² 以上になる酸素プラズマ耐性の
強いＳＯＧ膜を層間平坦化膜として使用する場合に、Ｓ
ＯＧ形成用Ｓｉ化合物を塗布する前に、ＣＶＤ膜表面を
ＨＭＤＳ処理して疏水化することにより、クラックの発
生を防止できるので、半導体装置の性能及び信頼性を向
上することができる。

【図面の簡単な説明】

【図１】本発明の実施例の説明図である。

【図２】疏水化反応の説明図である。

【図３】ＨＭＤＳ処理とクラック発生率との相関を示す
図である。

【図４】クラックの発生状況の説明図である。

【図５】従来のＳＯＧ膜形成工程の説明図である。

【符号の説明】

１ シリコン半導体基板 ２ 下地絶縁膜 ３ 配線層 ４ ＣＶＤ膜 ５ ＨＭＤＳガス ６ 厚膜無機ＳＯＧ膜 ７ 空隙 ８ クラック ９ ＳＯＧ形成用Ｓｉ化合物 １０ クラック

フロントページの続き (56)参考文献 特開 平３−152957（ＪＰ，Ａ) 特開 平５−121572（ＪＰ，Ａ) 特開 平５−259299（ＪＰ，Ａ) 特開 平６−196574（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/768 H01L 21/316

Claims (8)

(57)【特許請求の範囲】
1. 【請求項１】 基板上に下地絶縁膜を介して配線層を設
   ける工程、前記配線層及び前記下地絶縁膜の露出表面に
   ＣＶＤ膜を堆積させる工程、前記ＣＶＤ膜表面を疏水化
   する工程、前記疏水化したＣＶＤ膜を覆うように、焼成
   後の膜ストレスが＋２×１０⁹ ｄｙｎｅｓ／ｃｍ² 以上
   になるＳＯＧ形成用Ｓｉ化合物を塗布して表面を略平坦
   化する工程、及び、酸化雰囲気中で前記ＳＯＧ形成用Ｓ
   ｉ化合物を焼成して厚膜無機ＳＯＧ膜に変換する工程を
   有することを特徴とする半導体装置の製造方法。
2. 【請求項２】 上記疏水化する工程が、少なくとも上記
   ＣＶＤ膜表面をヘキサメチルジシラザンガスに晒す工程
   であることを特徴とする請求項１記載の半導体装置の製
   造方法。
3. 【請求項３】 上記ＣＶＤ膜表面をヘキサメチルジシラ
   ザンガスに晒す工程において、前記ＣＶＤ膜表面をヘキ
   サメチルジシラザンガスに晒す時間を１乃至２．５分間
   としたことを特徴とする請求項２記載の半導体装置の製
   造方法。
4. 【請求項４】 上記ＳＯＧ形成用Ｓｉ化合物が、分子末
   端が水素で終端し、且つ、骨格中にシラザン結合を有す
   るＳｉ化合物であることを特徴とする請求項１乃至３の
   いずれか１項に記載の半導体装置の製造方法。
5. 【請求項５】 上記ＳＯＧ形成用Ｓｉ化合物が、分子末
   端が水素で終端し、且つ、骨格中にシロキサン結合を有
   するＳｉ化合物であることを特徴とする請求項１乃至３
   のいずれか１項に記載の半導体装置の製造方法。
6. 【請求項６】 上記ＳＯＧ形成用Ｓｉ化合物が、シラノ
   ール化合物であることを特徴とする請求項１乃至３のい
   ずれか１項に記載の半導体装置の製造方法。
7. 【請求項７】 上記酸化雰囲気が水蒸気雰囲気であるこ
   とを特徴とした請求項１乃至６のいずれか１項に記載の
   半導体装置の製造方法。
8. 【請求項８】 上記ＣＶＤ膜がシリコン酸化膜であるこ
   とを特徴とする請求項１乃至７のいずれか１項に記載の
   半導体装置の製造方法。