JPH09116011A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH09116011A JPH09116011A JP7274010A JP27401095A JPH09116011A JP H09116011 A JPH09116011 A JP H09116011A JP 7274010 A JP7274010 A JP 7274010A JP 27401095 A JP27401095 A JP 27401095A JP H09116011 A JPH09116011 A JP H09116011A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- semiconductor device
- silicon oxide
- substrate
- atom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
- H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
- H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
- H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31604—Deposition from a gas or vapour
- H01L21/31608—Deposition of SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
(57)【要約】
【課題】 膜収縮が減少し、膜ストレスが低減されるよ
うに改良された層間絶縁膜を有する半導体装置を提供す
ること。 【解決手段】 基板1の上に金属配線2a,2bが形成
されている。金属配線2a,2bを覆うように、かつ金
属配線2aと金属配線2bとの間のすき間を埋めるよう
に、基板1の上にシリコン酸化膜4が設けられている。
シリコン酸化膜4の化学構造式は、Si−F結合を含ん
でいる。
うに改良された層間絶縁膜を有する半導体装置を提供す
ること。 【解決手段】 基板1の上に金属配線2a,2bが形成
されている。金属配線2a,2bを覆うように、かつ金
属配線2aと金属配線2bとの間のすき間を埋めるよう
に、基板1の上にシリコン酸化膜4が設けられている。
シリコン酸化膜4の化学構造式は、Si−F結合を含ん
でいる。
Description
【0001】
【発明の属する技術分野】この発明は一般に半導体装置
に関するものであり、より特定的には、層間絶縁膜の膜
収縮が減少し、膜ストレスが低減されるように改良され
た半導体装置に関する。この発明は、また、そのような
半導体装置の製造方法に関する。
に関するものであり、より特定的には、層間絶縁膜の膜
収縮が減少し、膜ストレスが低減されるように改良され
た半導体装置に関する。この発明は、また、そのような
半導体装置の製造方法に関する。
【0002】
【従来の技術】シランガス(SiH4 )と過酸化水素
(H2 O2 )を用いて、CVD(Chemical Vapor Depos
ition )法により形成したシリコン酸化膜は、0.25
μm以下の極微細な配線間を埋込むことが可能であり、
さらに、流動性に優れ、それにより自己平坦化作用を示
す。それゆえに、この方法は、従来から使用されていた
SOG(Spin-On Glesses )法等に代わる次世代層間絶
縁膜の平坦化手法として注目されている。この従来方法
は、文献1“Novel Self-planarizing CVD Oxidefor i
nterlayer dielectric applications ”(Technical dig
est of IEDM 1994)と文献2“Planarisation for sub-
micron divices utilizing a New Chemistry”(Procee
dings of DUMIC conference 1995)に詳述されている。
この従来方法によるシリコン酸化膜の形成反応は、以下
の化学式に示すとおりである。
(H2 O2 )を用いて、CVD(Chemical Vapor Depos
ition )法により形成したシリコン酸化膜は、0.25
μm以下の極微細な配線間を埋込むことが可能であり、
さらに、流動性に優れ、それにより自己平坦化作用を示
す。それゆえに、この方法は、従来から使用されていた
SOG(Spin-On Glesses )法等に代わる次世代層間絶
縁膜の平坦化手法として注目されている。この従来方法
は、文献1“Novel Self-planarizing CVD Oxidefor i
nterlayer dielectric applications ”(Technical dig
est of IEDM 1994)と文献2“Planarisation for sub-
micron divices utilizing a New Chemistry”(Procee
dings of DUMIC conference 1995)に詳述されている。
この従来方法によるシリコン酸化膜の形成反応は、以下
の化学式に示すとおりである。
【0003】 SiH4 +2H2 O2 → Si(OH)4 +2H2 …(1a) SiH4 +3H2 O2 → Si(OH)4 +2H2 O+H2 …(1b) SiH4 +4H2 O2 → Si(OH)4 +4H2 O…(1c) nSi(OH)4 → nSiO2 +2nH2 O…(2) まず、SiH4 がH2 O2 の酸化作用により、シラノー
ル(Si(OH)4 に変化する(反応式1a,1b,1
c)。生じたシラノールは、加水分解あるいは熱エネル
ギーにより、脱水重合反応を起こし、シリコン酸化物
(SiO2 )に変化する(反応式(2))。このような
反応を基板上で行なわせると、層間絶縁膜であるシリコ
ン酸化膜が形成される。
ル(Si(OH)4 に変化する(反応式1a,1b,1
c)。生じたシラノールは、加水分解あるいは熱エネル
ギーにより、脱水重合反応を起こし、シリコン酸化物
(SiO2 )に変化する(反応式(2))。このような
反応を基板上で行なわせると、層間絶縁膜であるシリコ
ン酸化膜が形成される。
【0004】次に、上述した従来の方法を用いて、層間
絶縁膜を形成するプロセスについて説明する。
絶縁膜を形成するプロセスについて説明する。
【0005】図6を参照して、基板11を準備する。基
板11は、シリコン基板と、その上に形成された素子
と、絶縁層を含む(図示せず)。基板11上に、第1の
アルミ配線12aと第2のアルミ配線12bを形成す
る。第1および第2のアルミ配線12a,12bを被覆
するように、第1のプラズマ酸化膜13を形成する。
板11は、シリコン基板と、その上に形成された素子
と、絶縁層を含む(図示せず)。基板11上に、第1の
アルミ配線12aと第2のアルミ配線12bを形成す
る。第1および第2のアルミ配線12a,12bを被覆
するように、第1のプラズマ酸化膜13を形成する。
【0006】図7を参照して、SiH4 およびH2 O2
を用いて、CVD法により、シリコン酸化膜14を形成
する。シリコン酸化膜14は、第1のアルミ配線12a
と第2のアルミ配線12bとの間のすき間を埋める。
を用いて、CVD法により、シリコン酸化膜14を形成
する。シリコン酸化膜14は、第1のアルミ配線12a
と第2のアルミ配線12bとの間のすき間を埋める。
【0007】図8を参照して、シリコン酸化膜14の上
に、第2のプラズマ酸化膜15を形成することによっ
て、平坦な層間絶縁膜16が完成する。
に、第2のプラズマ酸化膜15を形成することによっ
て、平坦な層間絶縁膜16が完成する。
【0008】図7を参照して、SiH4 およびH2 O2
を用いたCVD法により形成したシリコン酸化膜14
は、膜形成過程で生成されるシラノールが優れた流動性
を持つことにより、極微細な配線間の埋込みを可能に
し、さらには、優れた自己平坦化特性を実現する。
を用いたCVD法により形成したシリコン酸化膜14
は、膜形成過程で生成されるシラノールが優れた流動性
を持つことにより、極微細な配線間の埋込みを可能に
し、さらには、優れた自己平坦化特性を実現する。
【0009】
【発明が解決しようとする課題】しかしながら、上記反
応式(2)を参照して、シラノールは、シリコン酸化物
に変化する過程で、脱水縮合反応を引き起こすため、形
成されたシリコン酸化膜は、膜収縮による大きなストレ
スを持つ。このストレスが、あまりにも大きい場合、シ
リコン酸化膜自体にクラックを発生させたり、下層に設
けられたメタル配線の信頼性に悪影響を与える。
応式(2)を参照して、シラノールは、シリコン酸化物
に変化する過程で、脱水縮合反応を引き起こすため、形
成されたシリコン酸化膜は、膜収縮による大きなストレ
スを持つ。このストレスが、あまりにも大きい場合、シ
リコン酸化膜自体にクラックを発生させたり、下層に設
けられたメタル配線の信頼性に悪影響を与える。
【0010】この発明は上記のような問題点を解決する
ためになされたもので、シリコン酸化膜中の膜ストレス
を低減することができるように改良された、半導体装置
を提供することを目的とする。
ためになされたもので、シリコン酸化膜中の膜ストレス
を低減することができるように改良された、半導体装置
を提供することを目的とする。
【0011】この発明は、また、そのような半導体装置
の製造方法を提供することを目的とする。
の製造方法を提供することを目的とする。
【0012】
【課題を解決するための手段】この発明の第1の局面に
従う半導体装置は、基板を備える。上記基板の上に、第
1の金属配線と第2の金属配線が形成されている。上記
第1および第2の金属配線を覆うように、かつ、前記第
1の金属配線と前記第2の金属配線との間のすき間を埋
めるように、上記基板の上にシリコン酸化膜が設けられ
ている。上記シリコン酸化膜の化学構造式は、Si−F
結合を含んでいる。
従う半導体装置は、基板を備える。上記基板の上に、第
1の金属配線と第2の金属配線が形成されている。上記
第1および第2の金属配線を覆うように、かつ、前記第
1の金属配線と前記第2の金属配線との間のすき間を埋
めるように、上記基板の上にシリコン酸化膜が設けられ
ている。上記シリコン酸化膜の化学構造式は、Si−F
結合を含んでいる。
【0013】この発明の第1の局面に従う半導体装置に
よれば、層間絶縁膜中にSi−F結合が導入されるの
で、SiOH結合が、従来の層間絶縁膜に比べて少な
い。したがって、引続き起こる脱水縮合反応が緩和され
るため、膜収縮が減少し、ひいては膜ストレスが低減さ
れる。また、層間絶縁膜中にSi−F結合が導入される
ので、層間絶縁膜の誘電率が減少したり、残留するSi
−OH結合を低減させるという効果も奏する。
よれば、層間絶縁膜中にSi−F結合が導入されるの
で、SiOH結合が、従来の層間絶縁膜に比べて少な
い。したがって、引続き起こる脱水縮合反応が緩和され
るため、膜収縮が減少し、ひいては膜ストレスが低減さ
れる。また、層間絶縁膜中にSi−F結合が導入される
ので、層間絶縁膜の誘電率が減少したり、残留するSi
−OH結合を低減させるという効果も奏する。
【0014】この発明の第2の局面に従う半導体装置の
製造方法によれば、シリコン酸化膜を、フッ素原子が結
合したシリコン原子を有する原料ガスと過酸化水素との
混合ガスを用いて化学気相成長法により形成する。した
がって、生成した層間絶縁膜中に、Si−F結合が導入
される。その結果、シラノールに含まれるSi−OH結
合が、従来の方法に比べて少なくなる。その結果、引続
き起こる脱水縮合反応が緩和されるため、膜収縮が減少
する。その結果、膜ストレスが低減された、層間絶縁膜
を与える。
製造方法によれば、シリコン酸化膜を、フッ素原子が結
合したシリコン原子を有する原料ガスと過酸化水素との
混合ガスを用いて化学気相成長法により形成する。した
がって、生成した層間絶縁膜中に、Si−F結合が導入
される。その結果、シラノールに含まれるSi−OH結
合が、従来の方法に比べて少なくなる。その結果、引続
き起こる脱水縮合反応が緩和されるため、膜収縮が減少
する。その結果、膜ストレスが低減された、層間絶縁膜
を与える。
【0015】
【発明の実施の形態】以下、この発明の実施の形態を図
について説明する。
について説明する。
【0016】発明の実施の形態1 図1を参照して、基板1の上に第1のアルミ配線2aと
第2のアルミ配線2bを形成する。第1および第2のア
ルミ配線2a,2bを被覆するように、基板1の上に第
1のプラズマ酸化膜3を形成する。第1のプラズマ酸化
膜3は、プラズマCVD法により形成される。第1のプ
ラズマ酸化膜3の一般的な形成条件は、形成温度が30
0℃、圧力が750mTorr、高周波パワーが500
W、用いる原料ガスは、SiH4 と過酸化窒素(N
2 O)である。形成された第1のプラズマ酸化膜3の膜
厚は、1000Åであった。この場合、原料ガスとして
TEOS(Tetra ethoxy silane )と酸素を用い、プラ
ズマCVD法により形成してもよい(この場合、形成温
度は400℃、圧力は5Torr、高周波パワーは50
0Wが好ましい)。
第2のアルミ配線2bを形成する。第1および第2のア
ルミ配線2a,2bを被覆するように、基板1の上に第
1のプラズマ酸化膜3を形成する。第1のプラズマ酸化
膜3は、プラズマCVD法により形成される。第1のプ
ラズマ酸化膜3の一般的な形成条件は、形成温度が30
0℃、圧力が750mTorr、高周波パワーが500
W、用いる原料ガスは、SiH4 と過酸化窒素(N
2 O)である。形成された第1のプラズマ酸化膜3の膜
厚は、1000Åであった。この場合、原料ガスとして
TEOS(Tetra ethoxy silane )と酸素を用い、プラ
ズマCVD法により形成してもよい(この場合、形成温
度は400℃、圧力は5Torr、高周波パワーは50
0Wが好ましい)。
【0017】図2を参照して、第1のプラズマ酸化膜3
の上に、SiH4 およびH2 O2 を用いてCVD法によ
り、シリコン酸化膜(以下、HSO膜と略する。)4を
形成する。本発明の実施の形態における特徴は、このH
SO膜4の形成方法にある。具体的には、フロロシラン
(SiHX F4-X )をSiH4 に添加することを特徴と
する。なお、フロロシラン単独を、原料ガスとして用い
てもよい。本発明の実施の形態で用いたフロロシラン
は、ジフロロシラン(SiH2 F2 )である。代表的な
HSO膜の形成条件は、以下のとおりである。
の上に、SiH4 およびH2 O2 を用いてCVD法によ
り、シリコン酸化膜(以下、HSO膜と略する。)4を
形成する。本発明の実施の形態における特徴は、このH
SO膜4の形成方法にある。具体的には、フロロシラン
(SiHX F4-X )をSiH4 に添加することを特徴と
する。なお、フロロシラン単独を、原料ガスとして用い
てもよい。本発明の実施の形態で用いたフロロシラン
は、ジフロロシラン(SiH2 F2 )である。代表的な
HSO膜の形成条件は、以下のとおりである。
【0018】形成温度:1℃(−10℃〜100℃の範
囲が好ましい) 形成圧力:850(mTorr)(200mTorr〜
600Torrの範囲が好ましい) ガス流量:SiH4 40SCCM(standard cubic cen
timeter per minute) SiH2 F2 :40SCCM N2 :500SCCM H2 O2 :0.65g/分 形状温度が100℃以上であると、粒状のものが得ら
れ、膜は形成されない。形成圧力が600Torrを超
えると、粒状のものが得られ、膜は形成されない。
囲が好ましい) 形成圧力:850(mTorr)(200mTorr〜
600Torrの範囲が好ましい) ガス流量:SiH4 40SCCM(standard cubic cen
timeter per minute) SiH2 F2 :40SCCM N2 :500SCCM H2 O2 :0.65g/分 形状温度が100℃以上であると、粒状のものが得ら
れ、膜は形成されない。形成圧力が600Torrを超
えると、粒状のものが得られ、膜は形成されない。
【0019】上記条件により形成したシリコン酸化膜
は、模式的に、図4に示す化学構造式を有する。図2か
ら明らかなように、SiH4 とSiH2 F2 を用いた場
合には、シリコン酸化膜の化学構造式は、下記の単位、
すなわち、酸素原子で結ばれた第1のシリコン原子と第
2のシリコン原子を有し、第1のシリコン原子にはさら
に3個の酸素原子が結合されており、第2のシリコン原
子にはフッ素原子が2個結合している単位を有する。
は、模式的に、図4に示す化学構造式を有する。図2か
ら明らかなように、SiH4 とSiH2 F2 を用いた場
合には、シリコン酸化膜の化学構造式は、下記の単位、
すなわち、酸素原子で結ばれた第1のシリコン原子と第
2のシリコン原子を有し、第1のシリコン原子にはさら
に3個の酸素原子が結合されており、第2のシリコン原
子にはフッ素原子が2個結合している単位を有する。
【0020】
【化1】
【0021】なお、比較のために、図5に従来法(Si
H4 およびH2 O2 を用いたCVD法)によって形成さ
れたシリコン酸化膜の分子構造を示す。従来法によるシ
リコン酸化膜は、Si−O結合およびSi−OH結合に
より構成されている。一方、本発明の実施の形態による
シリコン酸化膜は、Si−O結合、Si−F結合および
Si−OH結合により構成されている。生成するシラノ
ールについて考えると、上記に示すガス系を使用した場
合、生成するシラノールの結合の内訳は、Si−OH結
合が75%、Si−F結合が25%である。Si−F結
合は、上記膜形成条件下では非常に安定であるため、こ
のままシリコン酸化膜中に取り込まれる。一方、原料ガ
スがSiH4 100%、つまりSiH4 が80SCCM
の場合、生成するシラノールは、Si−OH結合100
%で構成される。よって、本発明の実施の形態によるシ
リコン酸化膜は、膜形成過程で生成するシラノールに含
まれるSi−OH結合が、従来法により形成されたもの
より少ないため、引続き起こる脱水縮合反応が緩和され
る。そのため、膜収縮が減少し、ひいては膜ストレスが
低減される。
H4 およびH2 O2 を用いたCVD法)によって形成さ
れたシリコン酸化膜の分子構造を示す。従来法によるシ
リコン酸化膜は、Si−O結合およびSi−OH結合に
より構成されている。一方、本発明の実施の形態による
シリコン酸化膜は、Si−O結合、Si−F結合および
Si−OH結合により構成されている。生成するシラノ
ールについて考えると、上記に示すガス系を使用した場
合、生成するシラノールの結合の内訳は、Si−OH結
合が75%、Si−F結合が25%である。Si−F結
合は、上記膜形成条件下では非常に安定であるため、こ
のままシリコン酸化膜中に取り込まれる。一方、原料ガ
スがSiH4 100%、つまりSiH4 が80SCCM
の場合、生成するシラノールは、Si−OH結合100
%で構成される。よって、本発明の実施の形態によるシ
リコン酸化膜は、膜形成過程で生成するシラノールに含
まれるSi−OH結合が、従来法により形成されたもの
より少ないため、引続き起こる脱水縮合反応が緩和され
る。そのため、膜収縮が減少し、ひいては膜ストレスが
低減される。
【0022】また、膜中にSi−F結合が導入されるの
で、膜の比誘電率が減少したり、残留するSi−OH結
合を低減させるという効果も奏する。
で、膜の比誘電率が減少したり、残留するSi−OH結
合を低減させるという効果も奏する。
【0023】図3を参照して、HSO膜4の上に、第2
のプラズマ酸化膜5を形成する。第2のプラズマ酸化膜
5の形成条件は、第1のプラズマ酸化膜3の形成条件
と、同一条件であってもよいし、異なる条件であっても
よい。たとえ、異なる条件であったとしても、本発明の
実施の形態より生ずる効果に、影響を与えるものではな
い。
のプラズマ酸化膜5を形成する。第2のプラズマ酸化膜
5の形成条件は、第1のプラズマ酸化膜3の形成条件
と、同一条件であってもよいし、異なる条件であっても
よい。たとえ、異なる条件であったとしても、本発明の
実施の形態より生ずる効果に、影響を与えるものではな
い。
【0024】なお、図示しないが、第2のプラズマ酸化
膜5の上に、第2のアルミ配線を形成すると、半導体装
置が完成する。
膜5の上に、第2のアルミ配線を形成すると、半導体装
置が完成する。
【0025】本発明の実施の形態によれば、HSO膜4
の第1および第2のアルミ配線2a,2b上の厚みをa
とし、HSO膜4の、基板1上であって、かつ第1のア
ルミ配線2aと第2のアルミ配線2bの間の部分の厚み
をbとすると、a<bという不等式が成立する。
の第1および第2のアルミ配線2a,2b上の厚みをa
とし、HSO膜4の、基板1上であって、かつ第1のア
ルミ配線2aと第2のアルミ配線2bの間の部分の厚み
をbとすると、a<bという不等式が成立する。
【0026】なお、HSO膜4の形成時に、原料ガス中
にPH3 あるいはP2 H6 を注入すると、ボロン原子ま
たはリン原子がドープされたシリコン酸化膜が得られ
る。ボロン原子またはリン原子が注入されると、ゲッタ
ー効果が生じる。
にPH3 あるいはP2 H6 を注入すると、ボロン原子ま
たはリン原子がドープされたシリコン酸化膜が得られ
る。ボロン原子またはリン原子が注入されると、ゲッタ
ー効果が生じる。
【0027】ボロン原子またはリン原子の注入量は、5
モル%〜10モル%が好ましい。発明の実施の形態2 発明の実施の形態1では、フロロシランとしてSiH2
F2 を使用する場合を例示したが、この発明はこれに限
られるものでなく、トリフロロシラン(SiHF3 )お
よびモノフロロシラン(SiH3 F)を用いても同様の
効果を奏する。
モル%〜10モル%が好ましい。発明の実施の形態2 発明の実施の形態1では、フロロシランとしてSiH2
F2 を使用する場合を例示したが、この発明はこれに限
られるものでなく、トリフロロシラン(SiHF3 )お
よびモノフロロシラン(SiH3 F)を用いても同様の
効果を奏する。
【0028】フロロシランとして、トリフロロシランを
用いた場合には、得られたシリコン酸化膜の化学構造式
は、下記の単位を有する。
用いた場合には、得られたシリコン酸化膜の化学構造式
は、下記の単位を有する。
【0029】
【化2】
【0030】フロロシランとして、モノフロロシランを
用いた場合には、得られた層間絶縁膜の化学構造式は、
下記の単位を有する。
用いた場合には、得られた層間絶縁膜の化学構造式は、
下記の単位を有する。
【0031】
【化3】
【0032】発明の実施の形態3 上記発明の実施の形態でシリコン化合物として、フロロ
シランを使用する場合を例にしたが、TEFS(Trieth
oxy fluorosilane)を代表とする、有機基(アルキル
基)を含有する有機シリコン化合物を用いても、同様の
効果を実現する。
シランを使用する場合を例にしたが、TEFS(Trieth
oxy fluorosilane)を代表とする、有機基(アルキル
基)を含有する有機シリコン化合物を用いても、同様の
効果を実現する。
【0033】なお、この場合には、図3を参照して、層
間絶縁膜の厚みは、a=bを満足するようになる。
間絶縁膜の厚みは、a=bを満足するようになる。
【図1】 発明の実施の形態1に係る半導体装置の製造
方法の順序の第1の工程における半導体装置の断面図で
ある。
方法の順序の第1の工程における半導体装置の断面図で
ある。
【図2】 発明の実施の形態1における半導体装置の製
造方法の順序の第2の工程における半導体装置の断面図
である。
造方法の順序の第2の工程における半導体装置の断面図
である。
【図3】 発明の実施の形態1における半導体装置の製
造方法の順序の第3の工程における半導体装置の断面図
である。
造方法の順序の第3の工程における半導体装置の断面図
である。
【図4】 発明の実施の形態1において形成されるシリ
コン酸化膜の化学構造式を示す図である。
コン酸化膜の化学構造式を示す図である。
【図5】 従来方法を用いて形成した層間絶縁膜の化学
構造式を示す図である。
構造式を示す図である。
【図6】 従来の半導体装置の製造方法の順序の第1工
程における半導体装置の断面図である。
程における半導体装置の断面図である。
【図7】 従来の半導体装置の製造方法の順序の第2工
程における半導体装置の断面図である。
程における半導体装置の断面図である。
【図8】 従来の半導体装置の製造方法の順序の第3工
程における半導体装置の断面図である。
程における半導体装置の断面図である。
1 基板、2a,2b アルミ配線、4 シリコン酸化
膜
膜
Claims (12)
- 【請求項1】 基板と、 前記基板の上に形成された第1の金属配線と第2の金属
配線と、 前記第1および第2の金属配線を覆うように、かつ、前
記第1の金属配線と前記第2の金属配線とのすき間を埋
めるように、前記基板の上に設けられたシリコン酸化膜
とを備え、 前記シリコン酸化膜の化学構造式は、Si−F結合を含
んでいる、半導体装置。 - 【請求項2】 前記シリコン酸化膜の化学構造式は、酸
素原子で結ばれた第1のシリコン原子と第2のシリコン
原子を有し、 前記第1のシリコン原子には、さらに3個の酸素原子が
結合されており、前記第2のシリコン原子にはフッ素原
子が1〜3個結合している、単位を有する、請求項1に
記載の半導体装置。 - 【請求項3】 前記シリコン酸化膜の前記第1および第
2の金属配線上の厚みをaとし、前記シリコン酸化膜
の、前記基板上であって、かつ前記第1の金属配線と前
記第2の金属配線の間の部分の厚みをbとするとき、以
下の不等式が成立する、請求項1に記載の半導体装置。 a<b - 【請求項4】 前記シリコン酸化膜中には、ボロン原子
またはリン原子が含まれている、請求項1に記載の半導
体装置。 - 【請求項5】 前記ボロン原子またはリン原子は、5モ
ル%〜10モル%含まれている、請求項1に記載の半導
体装置。 - 【請求項6】 前記第1および第2の金属配線を被覆す
るプラズマ酸化膜をさらに備える、請求項1に記載の半
導体装置。 - 【請求項7】 金属配線がその上に形成された基板を準
備する工程と、 フッ素原子が結合したシリコン原子を有する原料ガスと
過酸化水素との混合ガスを用いて化学気相成長法によ
り、前記金属配線を覆うように前記基板の上にシリコン
酸化膜を形成する工程と、を備えた半導体装置の製造方
法。 - 【請求項8】 前記原料ガスとして、ジフロロシランを
用いる、請求項7に記載の半導体装置の製造方法。 - 【請求項9】 前記原料ガスとして、トリフロロシラン
またはモノシランを用いる、請求項7に記載の半導体装
置の製造方法。 - 【請求項10】 前記原料ガスとして、フロロアルコキ
シシランを用いる、請求項7に記載の半導体装置の製造
方法。 - 【請求項11】 前記シリコン酸化膜の形成を、−10
℃〜100℃の温度で行なう、請求項7に記載の半導体
装置の製造方法。 - 【請求項12】 前記シリコン酸化膜の形成を、200
mTorr〜600Torrの圧力下で行なう、請求項
7に記載の半導体装置の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7274010A JPH09116011A (ja) | 1995-10-23 | 1995-10-23 | 半導体装置およびその製造方法 |
TW084112003A TW316325B (ja) | 1995-10-23 | 1995-11-14 | |
DE19612450A DE19612450A1 (de) | 1995-10-23 | 1996-03-28 | Halbleitereinrichtung und Herstellungsverfahren derselben |
KR1019960030596A KR100259314B1 (ko) | 1995-10-23 | 1996-07-26 | 반도체장치의 제조방법 |
US08/772,953 US5703404A (en) | 1995-10-23 | 1996-12-24 | Semiconductor device comprising an SiOF insulative film |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7274010A JPH09116011A (ja) | 1995-10-23 | 1995-10-23 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH09116011A true JPH09116011A (ja) | 1997-05-02 |
Family
ID=17535705
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7274010A Withdrawn JPH09116011A (ja) | 1995-10-23 | 1995-10-23 | 半導体装置およびその製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5703404A (ja) |
JP (1) | JPH09116011A (ja) |
KR (1) | KR100259314B1 (ja) |
DE (1) | DE19612450A1 (ja) |
TW (1) | TW316325B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100531467B1 (ko) * | 1999-11-05 | 2005-11-28 | 주식회사 하이닉스반도체 | 반도체 소자의 층간절연막 형성 방법 |
Families Citing this family (54)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0951035A (ja) * | 1995-08-07 | 1997-02-18 | Mitsubishi Electric Corp | 層間絶縁膜の形成方法 |
JP3522917B2 (ja) * | 1995-10-03 | 2004-04-26 | 株式会社東芝 | 半導体装置の製造方法および半導体製造装置 |
JP2917897B2 (ja) * | 1996-03-29 | 1999-07-12 | 日本電気株式会社 | 半導体装置の製造方法 |
US6239579B1 (en) * | 1996-07-05 | 2001-05-29 | Estco Battery Management Inc. | Device for managing battery packs by selectively monitoring and assessing the operative capacity of the battery modules in the pack |
EP0820095A3 (en) | 1996-07-19 | 1999-01-27 | Sony Corporation | Method of forming an interlayer film |
JP2962272B2 (ja) * | 1997-04-18 | 1999-10-12 | 日本電気株式会社 | 半導体装置の製造方法 |
US5985770A (en) * | 1997-08-21 | 1999-11-16 | Micron Technology, Inc. | Method of depositing silicon oxides |
JPH1187340A (ja) * | 1997-09-05 | 1999-03-30 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
US5908672A (en) * | 1997-10-15 | 1999-06-01 | Applied Materials, Inc. | Method and apparatus for depositing a planarized passivation layer |
US6054379A (en) * | 1998-02-11 | 2000-04-25 | Applied Materials, Inc. | Method of depositing a low k dielectric with organo silane |
US6287990B1 (en) | 1998-02-11 | 2001-09-11 | Applied Materials, Inc. | CVD plasma assisted low dielectric constant films |
US6627532B1 (en) * | 1998-02-11 | 2003-09-30 | Applied Materials, Inc. | Method of decreasing the K value in SiOC layer deposited by chemical vapor deposition |
US6303523B2 (en) | 1998-02-11 | 2001-10-16 | Applied Materials, Inc. | Plasma processes for depositing low dielectric constant films |
US6413583B1 (en) | 1998-02-11 | 2002-07-02 | Applied Materials, Inc. | Formation of a liquid-like silica layer by reaction of an organosilicon compound and a hydroxyl forming compound |
US6593247B1 (en) | 1998-02-11 | 2003-07-15 | Applied Materials, Inc. | Method of depositing low k films using an oxidizing plasma |
US6660656B2 (en) | 1998-02-11 | 2003-12-09 | Applied Materials Inc. | Plasma processes for depositing low dielectric constant films |
US6340435B1 (en) | 1998-02-11 | 2002-01-22 | Applied Materials, Inc. | Integrated low K dielectrics and etch stops |
JP3132557B2 (ja) * | 1998-04-03 | 2001-02-05 | 日本電気株式会社 | 半導体装置の製造方法 |
US6159871A (en) | 1998-05-29 | 2000-12-12 | Dow Corning Corporation | Method for producing hydrogenated silicon oxycarbide films having low dielectric constant |
US6667553B2 (en) | 1998-05-29 | 2003-12-23 | Dow Corning Corporation | H:SiOC coated substrates |
JP2000077402A (ja) * | 1998-09-02 | 2000-03-14 | Tokyo Electron Ltd | プラズマ処理方法および半導体装置 |
US6727190B2 (en) | 1998-09-03 | 2004-04-27 | Micron Technology, Inc. | Method of forming fluorine doped boron-phosphorous silicate glass (F-BPSG) insulating materials |
US5994778A (en) | 1998-09-18 | 1999-11-30 | Advanced Micro Devices, Inc. | Surface treatment of low-k SiOF to prevent metal interaction |
US6800571B2 (en) | 1998-09-29 | 2004-10-05 | Applied Materials Inc. | CVD plasma assisted low dielectric constant films |
US6171945B1 (en) | 1998-10-22 | 2001-01-09 | Applied Materials, Inc. | CVD nanoporous silica low dielectric constant films |
US6444593B1 (en) | 1998-12-02 | 2002-09-03 | Advanced Micro Devices, Inc. | Surface treatment of low-K SiOF to prevent metal interaction |
US6166427A (en) * | 1999-01-15 | 2000-12-26 | Advanced Micro Devices, Inc. | Integration of low-K SiOF as inter-layer dielectric for AL-gapfill application |
KR100308213B1 (ko) * | 1999-02-12 | 2001-09-26 | 윤종용 | 반도체 장치를 위한 저유전 층간 절연막의 제조 방법 |
US6080683A (en) * | 1999-03-22 | 2000-06-27 | Special Materials Research And Technology, Inc. | Room temperature wet chemical growth process of SiO based oxides on silicon |
US6593077B2 (en) | 1999-03-22 | 2003-07-15 | Special Materials Research And Technology, Inc. | Method of making thin films dielectrics using a process for room temperature wet chemical growth of SiO based oxides on a substrate |
JP2000286262A (ja) * | 1999-03-30 | 2000-10-13 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
US6399489B1 (en) | 1999-11-01 | 2002-06-04 | Applied Materials, Inc. | Barrier layer deposition using HDP-CVD |
EP1123991A3 (en) * | 2000-02-08 | 2002-11-13 | Asm Japan K.K. | Low dielectric constant materials and processes |
US6458718B1 (en) | 2000-04-28 | 2002-10-01 | Asm Japan K.K. | Fluorine-containing materials and processes |
US6531398B1 (en) | 2000-10-30 | 2003-03-11 | Applied Materials, Inc. | Method of depositing organosillicate layers |
US6753258B1 (en) | 2000-11-03 | 2004-06-22 | Applied Materials Inc. | Integration scheme for dual damascene structure |
US6905981B1 (en) | 2000-11-24 | 2005-06-14 | Asm Japan K.K. | Low-k dielectric materials and processes |
US6709721B2 (en) | 2001-03-28 | 2004-03-23 | Applied Materials Inc. | Purge heater design and process development for the improvement of low k film properties |
US6716770B2 (en) | 2001-05-23 | 2004-04-06 | Air Products And Chemicals, Inc. | Low dielectric constant material and method of processing by CVD |
US7074489B2 (en) | 2001-05-23 | 2006-07-11 | Air Products And Chemicals, Inc. | Low dielectric constant material and method of processing by CVD |
US6486082B1 (en) * | 2001-06-18 | 2002-11-26 | Applied Materials, Inc. | CVD plasma assisted lower dielectric constant sicoh film |
US6613697B1 (en) | 2001-06-26 | 2003-09-02 | Special Materials Research And Technology, Inc. | Low metallic impurity SiO based thin film dielectrics on semiconductor substrates using a room temperature wet chemical growth process, method and applications thereof |
US6926926B2 (en) * | 2001-09-10 | 2005-08-09 | Applied Materials, Inc. | Silicon carbide deposited by high density plasma chemical-vapor deposition with bias |
US6936309B2 (en) * | 2002-04-02 | 2005-08-30 | Applied Materials, Inc. | Hardness improvement of silicon carboxy films |
US20030194495A1 (en) * | 2002-04-11 | 2003-10-16 | Applied Materials, Inc. | Crosslink cyclo-siloxane compound with linear bridging group to form ultra low k dielectric |
US20030211244A1 (en) * | 2002-04-11 | 2003-11-13 | Applied Materials, Inc. | Reacting an organosilicon compound with an oxidizing gas to form an ultra low k dielectric |
US6815373B2 (en) * | 2002-04-16 | 2004-11-09 | Applied Materials Inc. | Use of cyclic siloxanes for hardness improvement of low k dielectric films |
US7105460B2 (en) | 2002-07-11 | 2006-09-12 | Applied Materials | Nitrogen-free dielectric anti-reflective coating and hardmask |
US6927178B2 (en) | 2002-07-11 | 2005-08-09 | Applied Materials, Inc. | Nitrogen-free dielectric anti-reflective coating and hardmask |
US6897163B2 (en) * | 2003-01-31 | 2005-05-24 | Applied Materials, Inc. | Method for depositing a low dielectric constant film |
US7288205B2 (en) | 2004-07-09 | 2007-10-30 | Applied Materials, Inc. | Hermetic low dielectric constant layer for barrier applications |
JP2008244254A (ja) * | 2007-03-28 | 2008-10-09 | Fujitsu Microelectronics Ltd | 半導体装置とその製造方法、及び分割露光用マスク |
JP4413947B2 (ja) * | 2007-06-21 | 2010-02-10 | 株式会社東芝 | 半導体装置の製造方法 |
WO2014011251A2 (en) * | 2012-03-26 | 2014-01-16 | Silcotek Corp. | Coated article and chemical vapor deposition process |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03175635A (ja) * | 1989-12-04 | 1991-07-30 | Nec Corp | 半導体装置の多層配線構造体 |
JP2697315B2 (ja) * | 1991-01-23 | 1998-01-14 | 日本電気株式会社 | フッ素含有シリコン酸化膜の形成方法 |
JPH05226480A (ja) * | 1991-12-04 | 1993-09-03 | Nec Corp | 半導体装置の製造方法 |
JP3688726B2 (ja) * | 1992-07-17 | 2005-08-31 | 株式会社東芝 | 半導体装置の製造方法 |
KR0131439B1 (ko) * | 1992-11-24 | 1998-04-14 | 나카무라 타메아키 | 반도체장치 및 그 제조방법 |
JP2917783B2 (ja) * | 1993-12-24 | 1999-07-12 | 日本電気株式会社 | 半導体装置及びその製造方法 |
-
1995
- 1995-10-23 JP JP7274010A patent/JPH09116011A/ja not_active Withdrawn
- 1995-11-14 TW TW084112003A patent/TW316325B/zh active
-
1996
- 1996-03-28 DE DE19612450A patent/DE19612450A1/de not_active Ceased
- 1996-07-26 KR KR1019960030596A patent/KR100259314B1/ko not_active IP Right Cessation
- 1996-12-24 US US08/772,953 patent/US5703404A/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100531467B1 (ko) * | 1999-11-05 | 2005-11-28 | 주식회사 하이닉스반도체 | 반도체 소자의 층간절연막 형성 방법 |
Also Published As
Publication number | Publication date |
---|---|
KR100259314B1 (ko) | 2000-06-15 |
TW316325B (ja) | 1997-09-21 |
KR970023759A (ko) | 1997-05-30 |
DE19612450A1 (de) | 1997-04-24 |
US5703404A (en) | 1997-12-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH09116011A (ja) | 半導体装置およびその製造方法 | |
US5840631A (en) | Method of manufacturing semiconductor device | |
US6333278B1 (en) | Semiconductor device and manufacturing method thereof | |
US6727190B2 (en) | Method of forming fluorine doped boron-phosphorous silicate glass (F-BPSG) insulating materials | |
KR100397174B1 (ko) | 스핀온글래스 조성물 | |
JP3290339B2 (ja) | フルオロケイ酸塩ガラス層を形成する方法 | |
US5336640A (en) | Method of manufacturing a semiconductor device having an insulating layer composed of a BPSG film and a plasma-CVD silicon nitride film | |
JPH0729897A (ja) | 半導体装置の製造方法 | |
JP3178375B2 (ja) | 絶縁膜の形成方法 | |
JP3463416B2 (ja) | 絶縁膜の製造方法および半導体装置 | |
JPH10242143A (ja) | 半導体装置、半導体装置の製造方法及び半導体装置の絶縁膜形成方法 | |
Barron | CVD of SiO2 and related materials: An overview | |
JPH06333919A (ja) | 半導体装置及びその製造方法 | |
JP2001077105A (ja) | 絶縁膜の膜質改善方法 | |
JP3319014B2 (ja) | 成膜方法、成膜装置、及び半導体装置の製造方法 | |
JP3443978B2 (ja) | 低誘電体膜の形成方法 | |
JPH0547758A (ja) | 半導体装置の層間絶縁膜の形成方法 | |
JP3339150B2 (ja) | 半導体装置の製造方法 | |
JPH0950995A (ja) | シリコン系酸化物および半導体装置の層間絶縁膜 | |
JP2001035843A (ja) | 層間絶縁膜の形成方法 | |
TW518369B (en) | Method of silicon oxide and silicon glass films deposition | |
JP3368445B2 (ja) | 半導体装置の製造方法 | |
JPH08335579A (ja) | フッ素を含むシリコン系酸化膜およびその製造方法 | |
JPH09293716A (ja) | フッ素含有絶縁膜の形成方法 | |
JP3519477B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030107 |