JP2000077402A - プラズマ処理方法および半導体装置 - Google Patents
プラズマ処理方法および半導体装置Info
- Publication number
- JP2000077402A JP2000077402A JP10264021A JP26402198A JP2000077402A JP 2000077402 A JP2000077402 A JP 2000077402A JP 10264021 A JP10264021 A JP 10264021A JP 26402198 A JP26402198 A JP 26402198A JP 2000077402 A JP2000077402 A JP 2000077402A
- Authority
- JP
- Japan
- Prior art keywords
- atoms
- film
- insulating film
- atom
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
- H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
- C23C16/40—Oxides
- C23C16/401—Oxides containing silicon
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
- C23C8/02—Pretreatment of the material to be coated
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
- C23C8/06—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases
- C23C8/36—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases using ionised gases, e.g. ionitriding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31604—Deposition from a gas or vapour
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31604—Deposition from a gas or vapour
- H01L21/31625—Deposition of boron or phosphorus doped silicon oxide, e.g. BSG, PSG, BPSG
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31604—Deposition from a gas or vapour
- H01L21/31629—Deposition of halogen doped silicon oxide, e.g. fluorine doped silicon oxide
Abstract
(57)【要約】
【課題】 吸湿性のない低比誘電率の絶縁膜を形成する
ことが可能なプラズマ処理方法および半導体装置を提供
する。 【解決手段】 ＣＶＤ装置１００の処理室１０２内に配
された下部電極１０８上にウェハＷを載置し，３５０℃
以上４５０℃未満に加熱する。各々２０ｓｃｃｍのＳｉ
Ｈ4とＳｉＦ4と，７ｓｃｃｍのＢ2Ｈ6と，１００ｓｃｃ
ｍのＯ2と，４００ｓｃｃｍのＡｒを処理室１０２内に
導入し，０．０１Ｔｏｒｒ〜１０Ｔｏｒｒにする。上部
電極１１６と下部電極１０８に各々２７．１２ＭＨｚで
２０Ｗ／ｃｍ2と４００ｋＨｚで１０Ｗ／ｃｍ2の電力を
印加してプラズマを生成し，ウェハＷ上にＦ含有ＳｉＯ
Ｂ膜から成る層間絶縁膜２０４を形成する。Ｂ原子はＳ
ｉＯＢ膜のネットワーク構造の分子骨格中に導入され，
Ｆ原子はＳｉ−ＯＨ結合等の発生を防止して吸湿性を低
下させると共に，約３．０の比誘電率を得ることができ
る。
ことが可能なプラズマ処理方法および半導体装置を提供
する。 【解決手段】 ＣＶＤ装置１００の処理室１０２内に配
された下部電極１０８上にウェハＷを載置し，３５０℃
以上４５０℃未満に加熱する。各々２０ｓｃｃｍのＳｉ
Ｈ4とＳｉＦ4と，７ｓｃｃｍのＢ2Ｈ6と，１００ｓｃｃ
ｍのＯ2と，４００ｓｃｃｍのＡｒを処理室１０２内に
導入し，０．０１Ｔｏｒｒ〜１０Ｔｏｒｒにする。上部
電極１１６と下部電極１０８に各々２７．１２ＭＨｚで
２０Ｗ／ｃｍ2と４００ｋＨｚで１０Ｗ／ｃｍ2の電力を
印加してプラズマを生成し，ウェハＷ上にＦ含有ＳｉＯ
Ｂ膜から成る層間絶縁膜２０４を形成する。Ｂ原子はＳ
ｉＯＢ膜のネットワーク構造の分子骨格中に導入され，
Ｆ原子はＳｉ−ＯＨ結合等の発生を防止して吸湿性を低
下させると共に，約３．０の比誘電率を得ることができ
る。
Description
【０００１】
【発明の属する技術分野】本発明は，プラズマ処理方法
および半導体装置に関する。
および半導体装置に関する。
【０００２】
【従来の技術】従来，被処理体，例えば半導体ウェハ
（以下，「ウェハ」と称する。）に成膜処理を施すプラ
ズマ処理方法が提案されている。例えば，気密な処理室
内に配置された下部電極上にウェハを載置した後，ウェ
ハを所定温度に加熱する。次いで，処理室内にＳｉＨ4
（シラン）やＴＥＯＳ（テトラエトキシシラン）などの
処理ガスを導入すると共に，処理室内を所定の減圧雰囲
気に維持する。その後，下部電極に対向する上部電極に
プラズマ生成用高周波電力を印加すると共に，下部電極
に対してもバイアス用高周波電力を印加し，上記処理ガ
スを解離させてプラズマを生成する。そして，該プラズ
マにより，ウェハを構成するＳｉ（ケイ素）基板上にＳ
ｉＯ2（二酸化ケイ素）膜から成る層間絶縁膜を形成し
ている。
（以下，「ウェハ」と称する。）に成膜処理を施すプラ
ズマ処理方法が提案されている。例えば，気密な処理室
内に配置された下部電極上にウェハを載置した後，ウェ
ハを所定温度に加熱する。次いで，処理室内にＳｉＨ4
（シラン）やＴＥＯＳ（テトラエトキシシラン）などの
処理ガスを導入すると共に，処理室内を所定の減圧雰囲
気に維持する。その後，下部電極に対向する上部電極に
プラズマ生成用高周波電力を印加すると共に，下部電極
に対してもバイアス用高周波電力を印加し，上記処理ガ
スを解離させてプラズマを生成する。そして，該プラズ
マにより，ウェハを構成するＳｉ（ケイ素）基板上にＳ
ｉＯ2（二酸化ケイ素）膜から成る層間絶縁膜を形成し
ている。
【０００３】ところで，最近，ウェハに形成される各種
半導体素子の超微細化および超高集積化に伴い，Ｓｉ基
板上に層間絶縁膜を介して配線膜を幾層にも積層する多
層配線構造の採用が不可欠になっている。しかし，半導
体デバイスのデザインルールを縮小すると，配線膜同士
の近接に伴って層間絶縁膜が薄膜化するために，その層
間絶縁膜として比誘電率が実質的に３．９程度のＳｉＯ
2膜を採用したのでは，配線間容量（寄生容量）が大き
くなってしまう。その結果，電気信号の伝達が遅延して
高速動作性が低下したり，低電圧での駆動や消費電力の
低下や高クロック周波数での作動が困難となる。
半導体素子の超微細化および超高集積化に伴い，Ｓｉ基
板上に層間絶縁膜を介して配線膜を幾層にも積層する多
層配線構造の採用が不可欠になっている。しかし，半導
体デバイスのデザインルールを縮小すると，配線膜同士
の近接に伴って層間絶縁膜が薄膜化するために，その層
間絶縁膜として比誘電率が実質的に３．９程度のＳｉＯ
2膜を採用したのでは，配線間容量（寄生容量）が大き
くなってしまう。その結果，電気信号の伝達が遅延して
高速動作性が低下したり，低電圧での駆動や消費電力の
低下や高クロック周波数での作動が困難となる。
【０００４】そこで，比誘電率がＳｉＯ2よりも低い低
比誘電率膜を層間絶縁膜に採用し，上記配線間容量を低
下させることが要求されており，現在，かかる低比誘電
率膜として有機系材料膜と無機系材料膜が提案されてい
る。有機系材料膜，例えばポリイミド系樹脂膜やフッ素
系樹脂膜の比誘電率は，それぞれ実質的に３．０〜３．
５と１．９〜２．７であるので，上記ＳｉＯ2膜よりも
非常に小さい。しかし，有機系材料膜は，分子構造的に
弱いために耐熱性がなく，また加工性も良くない。さら
に，有機系材料膜は，既存の処理プロセスとの整合性に
も乏しく，各種素子の形成が困難となる。
比誘電率膜を層間絶縁膜に採用し，上記配線間容量を低
下させることが要求されており，現在，かかる低比誘電
率膜として有機系材料膜と無機系材料膜が提案されてい
る。有機系材料膜，例えばポリイミド系樹脂膜やフッ素
系樹脂膜の比誘電率は，それぞれ実質的に３．０〜３．
５と１．９〜２．７であるので，上記ＳｉＯ2膜よりも
非常に小さい。しかし，有機系材料膜は，分子構造的に
弱いために耐熱性がなく，また加工性も良くない。さら
に，有機系材料膜は，既存の処理プロセスとの整合性に
も乏しく，各種素子の形成が困難となる。
【０００５】これに対して，無機系材料膜，例えばＳｉ
ＯＦ（フッ素添加酸化ケイ素）膜の比誘電率は，実質的
に３．５程度であるが，分子構造が比較的安定している
ために，上記有機系材料膜とは異なり，耐熱性に優れ，
加工性も良く，また既存の処理プロセスとの整合性も良
いなどの利点がある。また，ＳｉＯＦ膜は，処理ガスと
して，例えばＳｉＨ4とＳｉＦ4との混合ガスなど用いれ
ば，上述した成膜装置でも形成することができ，既存の
成膜装置および成膜方法で処理を行うことができる。さ
らに，ＳｉＯＦ膜の比誘電率は，該膜中のＦ（フッ素）
原子の含有量に依存しているため，そのＦ原子の含有量
を増やすことにより，比誘電率を小さくすることができ
る。
ＯＦ（フッ素添加酸化ケイ素）膜の比誘電率は，実質的
に３．５程度であるが，分子構造が比較的安定している
ために，上記有機系材料膜とは異なり，耐熱性に優れ，
加工性も良く，また既存の処理プロセスとの整合性も良
いなどの利点がある。また，ＳｉＯＦ膜は，処理ガスと
して，例えばＳｉＨ4とＳｉＦ4との混合ガスなど用いれ
ば，上述した成膜装置でも形成することができ，既存の
成膜装置および成膜方法で処理を行うことができる。さ
らに，ＳｉＯＦ膜の比誘電率は，該膜中のＦ（フッ素）
原子の含有量に依存しているため，そのＦ原子の含有量
を増やすことにより，比誘電率を小さくすることができ
る。
【０００６】
【発明が解決しようとする課題】しかしながら，ＳｉＯ
Ｆ膜中のＦ原子の含有量を増加させると，その増加に比
例して膜自体が水分を吸収する吸湿性も高くなる。この
原因としては，発明者の知見によれば，以下のことが考
えられる。すなわち，ＳｉＯ2膜の分子構造は，
Ｆ膜中のＦ原子の含有量を増加させると，その増加に比
例して膜自体が水分を吸収する吸湿性も高くなる。この
原因としては，発明者の知見によれば，以下のことが考
えられる。すなわち，ＳｉＯ2膜の分子構造は，
【０００７】
【化１】
【０００８】であり，その終端部に−ＯＨ（水酸基）が
結合しているが，そのＳｉＯ2膜中にＦ原子を吸湿性が
現れない程度，例えば実質的に１０ｍｏｌ％〜２０ｍｏ
ｌ％添加し，比誘電率を実質的に３．５程度に設定する
と，上記−ＯＨが−Ｆに置換され，
結合しているが，そのＳｉＯ2膜中にＦ原子を吸湿性が
現れない程度，例えば実質的に１０ｍｏｌ％〜２０ｍｏ
ｌ％添加し，比誘電率を実質的に３．５程度に設定する
と，上記−ＯＨが−Ｆに置換され，
【０００９】
【化２】
【００１０】の分子構造を有するようになる。そして，
ＳｉＯＦ膜の比誘電率をさらに小さくするべく，ＳｉＯ
Ｆ膜中にＦ原子を２０ｍｏｌ％よりも多く添加すると，
その分子構造は，
ＳｉＯＦ膜の比誘電率をさらに小さくするべく，ＳｉＯ
Ｆ膜中にＦ原子を２０ｍｏｌ％よりも多く添加すると，
その分子構造は，
【００１１】
【化３】
【００１２】となり，２つのＳｉ原子と相互に結合して
いたＯ（酸素）原子がＦ原子に置換されてＳｉＯ2膜の
ネットワーク構造が破壊される。その結果，ＳｉＯＦ膜
中に形成されたＳｉ（−Ｆ）2結合と，大気中などに存
在するＨ2Ｏ（水）とが反応して加水分解が起こり，Ｓ
ｉ−ＯＨ結合が生成されるという一連の反応が起こるた
めに，ＳｉＯＦ膜が吸湿しやすくなると考えられる。
いたＯ（酸素）原子がＦ原子に置換されてＳｉＯ2膜の
ネットワーク構造が破壊される。その結果，ＳｉＯＦ膜
中に形成されたＳｉ（−Ｆ）2結合と，大気中などに存
在するＨ2Ｏ（水）とが反応して加水分解が起こり，Ｓ
ｉ−ＯＨ結合が生成されるという一連の反応が起こるた
めに，ＳｉＯＦ膜が吸湿しやすくなると考えられる。
【００１３】さらに，ＳｉＯＦ膜が吸湿すると，ＨＦ
（フッ化水素）が生じるため，このＨＦが層間絶縁膜と
接する配線膜などの金属を腐食させて，素子を損傷させ
る原因になる。さらに，ＨＦは，処理室内に拡散する
と，処理室内を汚染し，さらに処理室内に配されている
各種部材や排気系などを腐食させる原因にもなる。さら
にまた，ＨＦは，層間絶縁膜をＣＭＰ（化学機械研磨）
によって平坦化する場合には，研磨剤であるスラリーの
ｐＨ（約９〜１１）を低下させてしまい，研磨速度を低
下させる原因ともなる。
（フッ化水素）が生じるため，このＨＦが層間絶縁膜と
接する配線膜などの金属を腐食させて，素子を損傷させ
る原因になる。さらに，ＨＦは，処理室内に拡散する
と，処理室内を汚染し，さらに処理室内に配されている
各種部材や排気系などを腐食させる原因にもなる。さら
にまた，ＨＦは，層間絶縁膜をＣＭＰ（化学機械研磨）
によって平坦化する場合には，研磨剤であるスラリーの
ｐＨ（約９〜１１）を低下させてしまい，研磨速度を低
下させる原因ともなる。
【００１４】本発明は，従来の技術が有する上記のよう
な問題点に鑑みてなされたものであり，本発明の第１の
目的は，実質的に吸湿性のない低比誘電率のＳｉＯＦ系
膜を形成することが可能な，新規かつ改良されたプラズ
マ処理方法および半導体装置を提供することである。
な問題点に鑑みてなされたものであり，本発明の第１の
目的は，実質的に吸湿性のない低比誘電率のＳｉＯＦ系
膜を形成することが可能な，新規かつ改良されたプラズ
マ処理方法および半導体装置を提供することである。
【００１５】また，上記従来の技術では，Ｔｉ（チタ
ン）などの金属とＳｉＯ2膜とが接している場合には，
その界面は，ＴｉとＳｉＯ2中のＯとが結合して−Ｔｉ
−Ｏ−Ｓｉ−のような架橋構造が形成されるため，所定
の密着性が得られる。しかしながら，その際，ＳｉＯ2
膜中にＦが存在すると，−Ｔｉ−Ｏ−Ｓｉ−は，−Ｔｉ
−ＦやＯ−Ｓｉ−などに結合が切断されるので，ＳｉＯ
Ｆ膜と接する配線膜などの金属との密着性が悪いという
問題点がある。
ン）などの金属とＳｉＯ2膜とが接している場合には，
その界面は，ＴｉとＳｉＯ2中のＯとが結合して−Ｔｉ
−Ｏ−Ｓｉ−のような架橋構造が形成されるため，所定
の密着性が得られる。しかしながら，その際，ＳｉＯ2
膜中にＦが存在すると，−Ｔｉ−Ｏ−Ｓｉ−は，−Ｔｉ
−ＦやＯ−Ｓｉ−などに結合が切断されるので，ＳｉＯ
Ｆ膜と接する配線膜などの金属との密着性が悪いという
問題点がある。
【００１６】本発明は，従来の技術が有する上記のよう
な問題点に鑑みてなされたものであり，本発明の第２の
目的は，金属材料との密着性が良い低比誘電率のＳｉＯ
Ｂ（ホウ素添加酸化ケイ素）系膜を形成することが可能
な，新規かつ改良されたプラズマ処理方法および半導体
装置を提供することである。
な問題点に鑑みてなされたものであり，本発明の第２の
目的は，金属材料との密着性が良い低比誘電率のＳｉＯ
Ｂ（ホウ素添加酸化ケイ素）系膜を形成することが可能
な，新規かつ改良されたプラズマ処理方法および半導体
装置を提供することである。
【００１７】
【課題を解決するための手段】上記課題を解決するため
に，本発明の第１の観点によれば，請求項１に記載の発
明のように，処理室内に導入された処理ガスをプラズマ
化して，処理室内に配置された被処理体に対して成膜処
理を施すプラズマ処理方法において，処理ガスとして，
少なくともケイ素原子を含むガスと酸素原子を含むガス
とホウ素原子を含むガスとフッ素原子を含むガスとを含
むガスを処理室内に導入し，少なくともホウ素原子とフ
ッ素原子とを分子構造に取り込ませながら被処理体に酸
化ケイ素系材料膜を形成する工程を含むことを特徴とす
る，プラズマ処理方法が提供される。
に，本発明の第１の観点によれば，請求項１に記載の発
明のように，処理室内に導入された処理ガスをプラズマ
化して，処理室内に配置された被処理体に対して成膜処
理を施すプラズマ処理方法において，処理ガスとして，
少なくともケイ素原子を含むガスと酸素原子を含むガス
とホウ素原子を含むガスとフッ素原子を含むガスとを含
むガスを処理室内に導入し，少なくともホウ素原子とフ
ッ素原子とを分子構造に取り込ませながら被処理体に酸
化ケイ素系材料膜を形成する工程を含むことを特徴とす
る，プラズマ処理方法が提供される。
【００１８】かかる構成によれば，Ｂ原子を，例えばＳ
ｉＯ2膜のＳｉ−Ｏ結合のネットワーク構造中に導入す
ることにより，Ｂ−Ｏ結合ネットワークがＳｉ−Ｏ結合
のネットワーク中に形成される。酸化ケイ素系材料膜中
に形成されたＢ−Ｏ結合は，Ｂ原子がＳｉ原子やＯ原子
やＦ原子よりも相対的に小さいために電子分極を小さく
することができ，その結果，該膜の比誘電率を低下させ
ることができる。さらに，Ｆ原子を添加すると，上記膜
中のＢ−ＯＨ結合がＢ−Ｆ結合に置換され，吸湿性の原
因となる上記Ｂ−ＯＨ結合を減らすことができる。この
際，添加するＦ原子の量は，Ｆ原子の添加量が多すぎる
と吸湿性のＳｉ（−Ｆ）2結合が形成されるので，例え
ばＳｉ−Ｆ結合数／Ｓｉ−Ｏ結合数比で，実質的に２％
〜４％の範囲内で設定される。
ｉＯ2膜のＳｉ−Ｏ結合のネットワーク構造中に導入す
ることにより，Ｂ−Ｏ結合ネットワークがＳｉ−Ｏ結合
のネットワーク中に形成される。酸化ケイ素系材料膜中
に形成されたＢ−Ｏ結合は，Ｂ原子がＳｉ原子やＯ原子
やＦ原子よりも相対的に小さいために電子分極を小さく
することができ，その結果，該膜の比誘電率を低下させ
ることができる。さらに，Ｆ原子を添加すると，上記膜
中のＢ−ＯＨ結合がＢ−Ｆ結合に置換され，吸湿性の原
因となる上記Ｂ−ＯＨ結合を減らすことができる。この
際，添加するＦ原子の量は，Ｆ原子の添加量が多すぎる
と吸湿性のＳｉ（−Ｆ）2結合が形成されるので，例え
ばＳｉ−Ｆ結合数／Ｓｉ−Ｏ結合数比で，実質的に２％
〜４％の範囲内で設定される。
【００１９】また，Ｆ原子を添加したＳｉＯＢ膜は，Ｓ
ｉＯＦ膜のようにＦ原子の増加によって比誘電率が低下
するのではなく，Ｂ原子の増加によって比誘電率を低下
させることができる。従って，上記の如く，Ｓｉ−Ｏ結
合ネットワーク構造に損傷を与え，金属との密着性を劣
化させるＦ原子の添加量を増やすことなく，Ｂ原子の添
加量を増加させれば，上記有機系材料膜と実質的に同等
程度の比誘電率を得ることができる。さらに，成膜中に
少なくともＢ原子とＦ原子を分子構造に取り込ませなが
ら，例えばＳｉＯ2系材料膜を被処理体に形成するの
で，Ｆ含有ＳｉＯＢ膜中にそれらＢ原子とＦ原子とを均
一に分布させることができる。
ｉＯＦ膜のようにＦ原子の増加によって比誘電率が低下
するのではなく，Ｂ原子の増加によって比誘電率を低下
させることができる。従って，上記の如く，Ｓｉ−Ｏ結
合ネットワーク構造に損傷を与え，金属との密着性を劣
化させるＦ原子の添加量を増やすことなく，Ｂ原子の添
加量を増加させれば，上記有機系材料膜と実質的に同等
程度の比誘電率を得ることができる。さらに，成膜中に
少なくともＢ原子とＦ原子を分子構造に取り込ませなが
ら，例えばＳｉＯ2系材料膜を被処理体に形成するの
で，Ｆ含有ＳｉＯＢ膜中にそれらＢ原子とＦ原子とを均
一に分布させることができる。
【００２０】また，処理ガス中のホウ素原子の数を，例
えば請求項２に記載の発明のように，処理ガス中のケイ
素原子の数の実質的に５０％以下にすれば，信頼性が高
く，安定した上記ＳｉＯ2系材料膜を形成することがで
きる。
えば請求項２に記載の発明のように，処理ガス中のケイ
素原子の数の実質的に５０％以下にすれば，信頼性が高
く，安定した上記ＳｉＯ2系材料膜を形成することがで
きる。
【００２１】さらに，例えば請求項３に記載の発明のよ
うに，酸化ケイ素系材料膜を形成する工程の後に，酸化
ケイ素系材料膜の表面を構成するホウ素原子とフッ素原
子とのぞれぞれに対して，少なくとも炭素原子を含むガ
スを反応させる工程を含めれば，上記表面にＨ2Ｏと反
応し難いＳｉＣ（炭化ケイ素）やＢＣ（炭化ホウ素）を
形成することができる。その結果，特に大気に曝され，
吸湿し易いＦ含有ＳｉＯＢ膜の露出面の吸湿性を低下さ
せることができる。また，上記ＳｉＣやＢＣは，配線膜
などを構成する金属との密着性が良いため，超高密度の
素子を形成することができる。
うに，酸化ケイ素系材料膜を形成する工程の後に，酸化
ケイ素系材料膜の表面を構成するホウ素原子とフッ素原
子とのぞれぞれに対して，少なくとも炭素原子を含むガ
スを反応させる工程を含めれば，上記表面にＨ2Ｏと反
応し難いＳｉＣ（炭化ケイ素）やＢＣ（炭化ホウ素）を
形成することができる。その結果，特に大気に曝され，
吸湿し易いＦ含有ＳｉＯＢ膜の露出面の吸湿性を低下さ
せることができる。また，上記ＳｉＣやＢＣは，配線膜
などを構成する金属との密着性が良いため，超高密度の
素子を形成することができる。
【００２２】また，例えば請求項４に記載の発明のよう
に，酸化ケイ素系材料膜を形成する工程の後に，酸化ケ
イ素系材料膜の表面を構成するホウ素原子とフッ素原子
とのぞれぞれに対して，少なくとも窒素原子を含むガス
を反応させる工程を含めても良い。かかる構成によって
も，吸湿し難く，かつ金属との密着性の良い，ＳｉＮ
（窒化ケイ素）やＢＮ（窒化ホウ素）を形成することが
できる。
に，酸化ケイ素系材料膜を形成する工程の後に，酸化ケ
イ素系材料膜の表面を構成するホウ素原子とフッ素原子
とのぞれぞれに対して，少なくとも窒素原子を含むガス
を反応させる工程を含めても良い。かかる構成によって
も，吸湿し難く，かつ金属との密着性の良い，ＳｉＮ
（窒化ケイ素）やＢＮ（窒化ホウ素）を形成することが
できる。
【００２３】また，例えば請求項５に記載の発明のよう
に，酸化ケイ素系材料膜を形成する工程の後に，酸化ケ
イ素系材料膜の表面を構成するホウ素原子とフッ素原子
とのそれぞれに対して，少なくとも水素原子を含むガス
を反応させる工程を含めても良い。かかる構成によれ
ば，上記膜表面をＢ−Ｈ結合やＳｉ−Ｈ結合で終端させ
ることができるため，上記請求項３〜請求項４に記載の
発明と同様に，吸湿し難く，かつ金属との密着性が良い
低比誘電率膜を形成することができる。
に，酸化ケイ素系材料膜を形成する工程の後に，酸化ケ
イ素系材料膜の表面を構成するホウ素原子とフッ素原子
とのそれぞれに対して，少なくとも水素原子を含むガス
を反応させる工程を含めても良い。かかる構成によれ
ば，上記膜表面をＢ−Ｈ結合やＳｉ−Ｈ結合で終端させ
ることができるため，上記請求項３〜請求項４に記載の
発明と同様に，吸湿し難く，かつ金属との密着性が良い
低比誘電率膜を形成することができる。
【００２４】さらに，例えば請求項６に記載の発明のよ
うに，水素を含むガスを反応させる工程の後に，酸化ケ
イ素系材料膜の表面を構成するホウ素原子とフッ素原子
とのぞれぞれに対して，少なくとも炭素原子を含むガス
を反応させる工程を含めれば，より容易に上記ＢＣ結合
やＢＮ結合を形成することができるため，上記請求項３
に記載の発明と同様に，吸湿し難く，かつ金属との密着
性が良い低比誘電率膜を形成することができる。
うに，水素を含むガスを反応させる工程の後に，酸化ケ
イ素系材料膜の表面を構成するホウ素原子とフッ素原子
とのぞれぞれに対して，少なくとも炭素原子を含むガス
を反応させる工程を含めれば，より容易に上記ＢＣ結合
やＢＮ結合を形成することができるため，上記請求項３
に記載の発明と同様に，吸湿し難く，かつ金属との密着
性が良い低比誘電率膜を形成することができる。
【００２５】さらにまた，例えば請求項７に記載の発明
のように，水素を含むガスを反応させる工程の後に，酸
化ケイ素系材料膜の表面を構成するホウ素原子とフッ素
原子とのぞれぞれに対して，少なくとも窒素原子を含む
ガスを反応させる工程を含めれば，より容易に上記Ｓｉ
Ｃ結合やＳｉＮ結合を形成することができるため，上記
請求項４に記載の発明と同様に，吸湿性を低下させるこ
とができると共に，金属との密着性を向上させることが
できる。
のように，水素を含むガスを反応させる工程の後に，酸
化ケイ素系材料膜の表面を構成するホウ素原子とフッ素
原子とのぞれぞれに対して，少なくとも窒素原子を含む
ガスを反応させる工程を含めれば，より容易に上記Ｓｉ
Ｃ結合やＳｉＮ結合を形成することができるため，上記
請求項４に記載の発明と同様に，吸湿性を低下させるこ
とができると共に，金属との密着性を向上させることが
できる。
【００２６】また，本発明の第２の観点によれば，請求
項８に記載の発明のように，絶縁膜を含む半導体装置に
おいて，絶縁膜は，少なくともホウ素原子とフッ素原子
とを分子構造に取り込んだ酸化ケイ素系材料から成るこ
とを特徴とする，半導体装置が提供される。
項８に記載の発明のように，絶縁膜を含む半導体装置に
おいて，絶縁膜は，少なくともホウ素原子とフッ素原子
とを分子構造に取り込んだ酸化ケイ素系材料から成るこ
とを特徴とする，半導体装置が提供される。
【００２７】かかる構成によれば，分子骨格中にＦ原子
を導入したＳｉＯＢ膜を絶縁膜として採用するので，上
記請求項１に記載の発明と同様に，Ｓｉ−Ｏ結合のネッ
トワーク構造を維持することができ，かつＦ原子の添加
により耐吸湿性を向上させることができると共に，比誘
電率を低下させることができる。
を導入したＳｉＯＢ膜を絶縁膜として採用するので，上
記請求項１に記載の発明と同様に，Ｓｉ−Ｏ結合のネッ
トワーク構造を維持することができ，かつＦ原子の添加
により耐吸湿性を向上させることができると共に，比誘
電率を低下させることができる。
【００２８】また，絶縁膜中のホウ素原子の数を，例え
ば請求項９に記載の発明のように，絶縁膜中のケイ素原
子の数の実質的に５０％以下にすれば，上記請求項２に
記載の発明と同様に，信頼性が高く安定した絶縁膜を形
成することができる。
ば請求項９に記載の発明のように，絶縁膜中のケイ素原
子の数の実質的に５０％以下にすれば，上記請求項２に
記載の発明と同様に，信頼性が高く安定した絶縁膜を形
成することができる。
【００２９】さらに，ケイ素原子とフッ素原子との結合
（Ｓｉ−Ｆ）数と，ケイ素原子と酸素原子との結合（Ｓ
ｉ−Ｏ）数の比（Ｓｉ−Ｆ／Ｓｉ−Ｏ）を，例えば請求
項１０に記載の発明のように，実質的に２％〜４％にす
れば，絶縁膜にＳｉ−ＯＨ結合や，Ｈ−ＯＨ結合が形成
されなくなり，該膜を大気中に曝しても，吸湿すること
防止できる。
（Ｓｉ−Ｆ）数と，ケイ素原子と酸素原子との結合（Ｓ
ｉ−Ｏ）数の比（Ｓｉ−Ｆ／Ｓｉ−Ｏ）を，例えば請求
項１０に記載の発明のように，実質的に２％〜４％にす
れば，絶縁膜にＳｉ−ＯＨ結合や，Ｈ−ＯＨ結合が形成
されなくなり，該膜を大気中に曝しても，吸湿すること
防止できる。
【００３０】
【発明の実施の形態】以下に，添付図面を参照しなが
ら，本発明にかかるプラズマ処理方法および半導体装置
を，成膜方法，露出面処理方法および層間絶縁膜に適用
した実施の一形態について説明する。
ら，本発明にかかるプラズマ処理方法および半導体装置
を，成膜方法，露出面処理方法および層間絶縁膜に適用
した実施の一形態について説明する。
【００３１】（１）成膜装置の全体構成 まず，図１を参照しながら，本発明を適用可能なプラズ
マＣＶＤ装置１００について説明する。同図に示すＣＶ
Ｄ装置１００の処理室１０２は，接地された導電性の処
理容器１０４内に形成されており，この処理容器１０４
には，ヒータ１０６が内装されている。また，処理室１
０２内には，ウェハＷを載置する載置台を兼ねた導電性
の下部電極１０８が配置されており，この下部電極１０
８にもヒータ１１０が内装されている。さらに，下部電
極１０８には，整合器１１２を介して第１高周波電源１
１４が接続されている。また，処理室１０２内には，下
部電極１０８の載置面と対向して導電性の上部電極１１
６が配置されている。さらに，上部電極１１６と処理容
器１０４との間には，絶縁部材１１８が介装されてい
る。
マＣＶＤ装置１００について説明する。同図に示すＣＶ
Ｄ装置１００の処理室１０２は，接地された導電性の処
理容器１０４内に形成されており，この処理容器１０４
には，ヒータ１０６が内装されている。また，処理室１
０２内には，ウェハＷを載置する載置台を兼ねた導電性
の下部電極１０８が配置されており，この下部電極１０
８にもヒータ１１０が内装されている。さらに，下部電
極１０８には，整合器１１２を介して第１高周波電源１
１４が接続されている。また，処理室１０２内には，下
部電極１０８の載置面と対向して導電性の上部電極１１
６が配置されている。さらに，上部電極１１６と処理容
器１０４との間には，絶縁部材１１８が介装されてい
る。
【００３２】また，上部電極１１６には，多数のガス吐
出孔１２０が形成されており，これらガス吐出孔１２０
を介して，上部電極１１４内に形成されたガス拡散室１
２２と，処理室１０２とが連通している。さらに，ガス
拡散室１２２には，ガス供給管１２４が接続されてお
り，図示の例では，このガス供給管１２４に第１〜第５
分岐管１２６，１２８，１３０，１３２，１７２が接続
されている。また，第１〜第５分岐管１２６，１２８，
１３０，１３２，１７２には，それぞれ開閉バルブ１３
４，１４０，１４６，１５２，１７４と流量調整バルブ
１３６，１４２，１４８，１５４，１７６とを介して，
第１〜第５ガス供給源１３８，１４４，１５０，１５
６，１７８が接続されている。
出孔１２０が形成されており，これらガス吐出孔１２０
を介して，上部電極１１４内に形成されたガス拡散室１
２２と，処理室１０２とが連通している。さらに，ガス
拡散室１２２には，ガス供給管１２４が接続されてお
り，図示の例では，このガス供給管１２４に第１〜第５
分岐管１２６，１２８，１３０，１３２，１７２が接続
されている。また，第１〜第５分岐管１２６，１２８，
１３０，１３２，１７２には，それぞれ開閉バルブ１３
４，１４０，１４６，１５２，１７４と流量調整バルブ
１３６，１４２，１４８，１５４，１７６とを介して，
第１〜第５ガス供給源１３８，１４４，１５０，１５
６，１７８が接続されている。
【００３３】また，上部電極１１６には，整合器１５８
を介して第２高周波電源１６０が接続されている。さら
に，上部電極１１６には，ヒータ１６２が内装されてい
る。さらにまた，上部電極１１６の上方には，処理室１
０２内に形成されるプラズマ生成領域に磁界強度が，例
えば約９．７ガウスの磁界を生成可能な磁石１８０が配
置されている。また，処理容器１０４内下方には，排気
管１６４が接続されており，この排気管１６４には，排
気量調整バルブ１６６と開閉バルブ１６８とを介して真
空ポンプ１７０が接続されている。
を介して第２高周波電源１６０が接続されている。さら
に，上部電極１１６には，ヒータ１６２が内装されてい
る。さらにまた，上部電極１１６の上方には，処理室１
０２内に形成されるプラズマ生成領域に磁界強度が，例
えば約９．７ガウスの磁界を生成可能な磁石１８０が配
置されている。また，処理容器１０４内下方には，排気
管１６４が接続されており，この排気管１６４には，排
気量調整バルブ１６６と開閉バルブ１６８とを介して真
空ポンプ１７０が接続されている。
【００３４】（２）成膜工程 次に，図１および図２を参照しながら，本実施の形態に
かかるＦ含有ＳｉＯＢ膜から成る層間絶縁膜をウェハＷ
の被処理面に形成する成膜工程について説明する。ま
ず，例えば図２（ａ）に示すＳｉ基板２００上にＡｌ
（アルミニウム）合金から成る配線膜２０２が形成され
たウェハＷを，図１に示す下部電極１０８上に載置す
る。この際，ウェハＷは，ヒータ１１０により下部電極
１０８を介して，例えば３５０℃以上，４５０℃未満の
温度まで加熱され，該温度に維持される。さらに，処理
容器１０４は，ヒータ１０６により，例えば８０℃〜２
００℃に加熱され，また上部電極１１６は，ヒータ１６
２により，例えば８０℃〜２００℃に加熱されている。
かかるＦ含有ＳｉＯＢ膜から成る層間絶縁膜をウェハＷ
の被処理面に形成する成膜工程について説明する。ま
ず，例えば図２（ａ）に示すＳｉ基板２００上にＡｌ
（アルミニウム）合金から成る配線膜２０２が形成され
たウェハＷを，図１に示す下部電極１０８上に載置す
る。この際，ウェハＷは，ヒータ１１０により下部電極
１０８を介して，例えば３５０℃以上，４５０℃未満の
温度まで加熱され，該温度に維持される。さらに，処理
容器１０４は，ヒータ１０６により，例えば８０℃〜２
００℃に加熱され，また上部電極１１６は，ヒータ１６
２により，例えば８０℃〜２００℃に加熱されている。
【００３５】次いで，処理室１０２内に処理ガスを導入
すると共に，その処理室１０２内を真空引きして，所定
の減圧雰囲気に維持する。図示の例では，第１ガス供給
源１３８からＳｉソース（源）としてのＳｉＨ4を供給
し，第２ガス供給源１４４からＦソースとしてのＳｉＦ
4を供給し，第３ガス供給源１５０からＢソースとして
のＢ2Ｈ6を供給する。さらに，第４ガス供給源１５６か
らＯ2を供給し，第５ガス供給源１７８からＡｒを供給
する。また，ＳｉＨ4の流量は，流量調整バルブ１３６
により実質的に２０ｓｃｃｍに調整され，ＳｉＦ4の流
量は，流量調整バルブ１４２により実質的に２０ｓｃｃ
ｍに調整され，Ｂ2Ｈ6の流量は，流量調整バルブ１４８
により実質的に７ｓｃｃｍに調整されている。さらに，
Ｏ2の流量は，流量調整バルブ１５４により実質的に１
００ｓｃｃｍに調整され，Ａｒの流量は，流量調整バル
ブ１７６により実質的に４００ｓｃｃｍに調整されてい
る。従って，処理ガス中のＢ原子の数は，その処理ガス
中のＳｉ原子の数の実質的に３５％に設定されている。
また，処理室１０２の圧力は，排気量調整バルブ１１６
により，例えば０．０１Ｔｏｒｒ〜１０Ｔｏｒｒに設定
されている。
すると共に，その処理室１０２内を真空引きして，所定
の減圧雰囲気に維持する。図示の例では，第１ガス供給
源１３８からＳｉソース（源）としてのＳｉＨ4を供給
し，第２ガス供給源１４４からＦソースとしてのＳｉＦ
4を供給し，第３ガス供給源１５０からＢソースとして
のＢ2Ｈ6を供給する。さらに，第４ガス供給源１５６か
らＯ2を供給し，第５ガス供給源１７８からＡｒを供給
する。また，ＳｉＨ4の流量は，流量調整バルブ１３６
により実質的に２０ｓｃｃｍに調整され，ＳｉＦ4の流
量は，流量調整バルブ１４２により実質的に２０ｓｃｃ
ｍに調整され，Ｂ2Ｈ6の流量は，流量調整バルブ１４８
により実質的に７ｓｃｃｍに調整されている。さらに，
Ｏ2の流量は，流量調整バルブ１５４により実質的に１
００ｓｃｃｍに調整され，Ａｒの流量は，流量調整バル
ブ１７６により実質的に４００ｓｃｃｍに調整されてい
る。従って，処理ガス中のＢ原子の数は，その処理ガス
中のＳｉ原子の数の実質的に３５％に設定されている。
また，処理室１０２の圧力は，排気量調整バルブ１１６
により，例えば０．０１Ｔｏｒｒ〜１０Ｔｏｒｒに設定
されている。
【００３６】そして，第２高周波電源１６０から，例え
ば２７．１２ＭＨｚで２０Ｗ／ｃｍ2のプラズマ生成用
高周波電力を上部電極１１６に印加すると共に，第１高
周波電源１１４から，例えば４００ｋＨｚで１０Ｗ／ｃ
ｍ2のバイアス用高周波電力を下部電極１０８に印加す
る。これにより，処理室１０２内に導入された処理ガス
が解離してプラズマが生成され，該プラズマ中のラジカ
ルやイオンがウェハＷの被処理面に引き込まれて，図２
（ｂ）に示すＦ含有ＳｉＯＢ膜から成る層間絶縁膜２０
４がその被処理面に形成される。
ば２７．１２ＭＨｚで２０Ｗ／ｃｍ2のプラズマ生成用
高周波電力を上部電極１１６に印加すると共に，第１高
周波電源１１４から，例えば４００ｋＨｚで１０Ｗ／ｃ
ｍ2のバイアス用高周波電力を下部電極１０８に印加す
る。これにより，処理室１０２内に導入された処理ガス
が解離してプラズマが生成され，該プラズマ中のラジカ
ルやイオンがウェハＷの被処理面に引き込まれて，図２
（ｂ）に示すＦ含有ＳｉＯＢ膜から成る層間絶縁膜２０
４がその被処理面に形成される。
【００３７】ここで，層間絶縁膜２０４が形成されるま
での分子構造の変化について説明する。まず，成膜初期
の段階では，上記処理ガスが解離して生成されたプラズ
マ中のＳｉイオンとＯイオンとＨイオンが結合し，
での分子構造の変化について説明する。まず，成膜初期
の段階では，上記処理ガスが解離して生成されたプラズ
マ中のＳｉイオンとＯイオンとＨイオンが結合し，
【００３８】
【化４】
【００３９】の分子構造を有する表面に−ＯＨが配され
たＳｉＯ2膜が形成される。その後，上記ＳｉＯ2膜のＳ
ｉ−Ｏ−Ｓｉ骨格中にＢが導入され，すなわちＢ原子を
介して複数のＳｉＯ2分子が結合すると，
たＳｉＯ2膜が形成される。その後，上記ＳｉＯ2膜のＳ
ｉ−Ｏ−Ｓｉ骨格中にＢが導入され，すなわちＢ原子を
介して複数のＳｉＯ2分子が結合すると，
【００４０】
【化５】
【００４１】の分子構造を有するＢ含有ＳｉＯ2膜が形
成される。さらに，そのＢ含有ＳｉＯ2膜の表面を構成
する−ＯＨがプラズマ中のＦイオンで置換され，
成される。さらに，そのＢ含有ＳｉＯ2膜の表面を構成
する−ＯＨがプラズマ中のＦイオンで置換され，
【００４２】
【化６】
【００４３】の−Ｆが配されたＦ含有ＳｉＯＢ膜が形成
される。また，このＦ含有ＳｉＯＢ膜中のＢ原子の含有
量は，該膜中のＳｉ原子の含有量の実質的に５０％以
下，好ましくは１０％〜４５％となる。なお，実際の成
膜時には，上記各反応は実質的に同時に進行する。
される。また，このＦ含有ＳｉＯＢ膜中のＢ原子の含有
量は，該膜中のＳｉ原子の含有量の実質的に５０％以
下，好ましくは１０％〜４５％となる。なお，実際の成
膜時には，上記各反応は実質的に同時に進行する。
【００４４】上記の如く，ＳｉＯ2膜にＢ原子を導入す
れば，そのＢ原子は，Ｆ原子とは異なりＳｉＯ2分子と
のネットワーク構造を形成し，そのＳｉＯ2のネットワ
ーク構造が損傷されない。さらに，本実施の形態では，
Ｆ含有ＳｉＯＢ膜を構成するＳｉ−Ｆ結合数とＳｉ−Ｏ
結合数の比（Ｓｉ−Ｆ／Ｓｉ−Ｏ）が実質的に２％〜４
％となるように該膜が形成される。その結果，Ｓｉ（−
Ｆ）2結合が実質的に形成されず，さらに主骨格構造で
ある−Ｓｉ−Ｏ−が切断されて−Ｓｉ−ＯＨが形成され
ることも実質的にないために，層間絶縁膜２０４が吸湿
することがない。
れば，そのＢ原子は，Ｆ原子とは異なりＳｉＯ2分子と
のネットワーク構造を形成し，そのＳｉＯ2のネットワ
ーク構造が損傷されない。さらに，本実施の形態では，
Ｆ含有ＳｉＯＢ膜を構成するＳｉ−Ｆ結合数とＳｉ−Ｏ
結合数の比（Ｓｉ−Ｆ／Ｓｉ−Ｏ）が実質的に２％〜４
％となるように該膜が形成される。その結果，Ｓｉ（−
Ｆ）2結合が実質的に形成されず，さらに主骨格構造で
ある−Ｓｉ−Ｏ−が切断されて−Ｓｉ−ＯＨが形成され
ることも実質的にないために，層間絶縁膜２０４が吸湿
することがない。
【００４５】また，ＳｉＯ2膜にＢ原子を導入すると，
上記従来のＳｉＯ2膜と比較して，比誘電率が小さくな
る。その理由としては，電子分極率が小さいほど比誘電
率も低下することが知られており，Ｂ3+の電子分極率
は，０．００３×１０-24ｃｍ3であるのに対して，Ｓｉ
4+の電子分極率は，０．０１７×１０-24ｃｍ3であり，
またＯ2-の電子分極率は，３．８８×１０-24ｃｍ3であ
る。従って，ＳｉＯ2膜に対するＢ原子の添加量が増加
するほど，該膜の比誘電率が低下する。
上記従来のＳｉＯ2膜と比較して，比誘電率が小さくな
る。その理由としては，電子分極率が小さいほど比誘電
率も低下することが知られており，Ｂ3+の電子分極率
は，０．００３×１０-24ｃｍ3であるのに対して，Ｓｉ
4+の電子分極率は，０．０１７×１０-24ｃｍ3であり，
またＯ2-の電子分極率は，３．８８×１０-24ｃｍ3であ
る。従って，ＳｉＯ2膜に対するＢ原子の添加量が増加
するほど，該膜の比誘電率が低下する。
【００４６】また，比誘電率は，イオン半径が小さくな
るほど相対的に低下することも知られており，上記Ｂ3+
とＳｉ4+とＯ2-のイオン半径は， Ｂ3+ ＜ Ｏ2- ＜ Ｓｉ4+ となる。従って，ＳｉＯ2膜にＢ原子を添加すれば，層
間絶縁膜２０４の比誘電率を低下させることができる。
るほど相対的に低下することも知られており，上記Ｂ3+
とＳｉ4+とＯ2-のイオン半径は， Ｂ3+ ＜ Ｏ2- ＜ Ｓｉ4+ となる。従って，ＳｉＯ2膜にＢ原子を添加すれば，層
間絶縁膜２０４の比誘電率を低下させることができる。
【００４７】以上の各理由により，Ｂ原子をＳｉＯ2膜
中に添加すれば，Ｆ原子を添加しなくても，比誘電率を
小さくすることができる。
中に添加すれば，Ｆ原子を添加しなくても，比誘電率を
小さくすることができる。
【００４８】（３）Ｆ含有ＳｉＯＢ膜の露出面処理工程 次に，再び図１を参照しながら，上記層間絶縁膜２０４
の露出面処理工程について説明する。なお，本工程のプ
ロセス条件や，本工程が適用される処理装置などは，基
本的には上述した成膜工程と実質的に同一なので，略同
一の機能および構成を有する構成要素については，同一
の符号を付することにより，重複説明を省略する。
の露出面処理工程について説明する。なお，本工程のプ
ロセス条件や，本工程が適用される処理装置などは，基
本的には上述した成膜工程と実質的に同一なので，略同
一の機能および構成を有する構成要素については，同一
の符号を付することにより，重複説明を省略する。
【００４９】まず，上記成膜処理後，例えば図２（ｂ）
に示す層間絶縁膜２０４にエッチング処理を施し，配線
膜２０２間に所定のコンタクトホールが形成されたウェ
ハＷを，再び図１に示す下部電極１０８上に載置する。
次いで，流量調整バルブ１３６，１４２，１４８，１５
４，１７６と略同一に構成された不図示の流量調整バル
ブで調整された，例えば５０ｓｃｃｍのＣＨ4（メタ
ン）と５０ｓｃｃｍのＮ2と，流量調整バルブ１７６で
調整された１００ｓｃｃｍのＡｒとの混合ガスを処理室
１０２内に導入する。この際，ウェハＷの温度は，例え
ば４００℃に設定されていると共に，処理容器１０４の
温度と上部電極１１６の温度も，例えばそれぞれ２００
℃に設定されている。さらに，処理室１０２内の圧力
は，例えば０．０５Ｔｏｒｒに維持されている。そし
て，上部電極１１６に対して，例えば２７．１２ＭＨｚ
で２０００Ｗの高周波電力を印加すると共に，下部電極
１０８に対して，例えば４００ｋＨｚで２５０Ｗの高周
波電力を印加すると，上記処理ガスが解離して生成され
たＣイオンとＮイオンがウェハＷ上の層間絶縁膜２０４
に引き込まれる。
に示す層間絶縁膜２０４にエッチング処理を施し，配線
膜２０２間に所定のコンタクトホールが形成されたウェ
ハＷを，再び図１に示す下部電極１０８上に載置する。
次いで，流量調整バルブ１３６，１４２，１４８，１５
４，１７６と略同一に構成された不図示の流量調整バル
ブで調整された，例えば５０ｓｃｃｍのＣＨ4（メタ
ン）と５０ｓｃｃｍのＮ2と，流量調整バルブ１７６で
調整された１００ｓｃｃｍのＡｒとの混合ガスを処理室
１０２内に導入する。この際，ウェハＷの温度は，例え
ば４００℃に設定されていると共に，処理容器１０４の
温度と上部電極１１６の温度も，例えばそれぞれ２００
℃に設定されている。さらに，処理室１０２内の圧力
は，例えば０．０５Ｔｏｒｒに維持されている。そし
て，上部電極１１６に対して，例えば２７．１２ＭＨｚ
で２０００Ｗの高周波電力を印加すると共に，下部電極
１０８に対して，例えば４００ｋＨｚで２５０Ｗの高周
波電力を印加すると，上記処理ガスが解離して生成され
たＣイオンとＮイオンがウェハＷ上の層間絶縁膜２０４
に引き込まれる。
【００５０】これにより，Ｆ含有ＳｉＯＢ膜の露出面に
配されているＢ原子やＦ原子が，上記Ｃ原子またはＮ原
子と反応し，ＳｉＣ結合や，ＳｉＮ結合や，ＢＣ結合
や，ＢＮ結合が形成される。その結果，コンタクトホー
ル内に，例えばＡｌ合金から成る配線膜を形成しても，
その配線膜と層間絶縁膜２０４とを確実に密着させるこ
とができる。また，Ｆ含有ＳｉＯＢ膜の露出面にＳｉ−
Ｆ結合が配されないので，上記配線膜や，処理室１０２
内などが腐食することを防止できる。
配されているＢ原子やＦ原子が，上記Ｃ原子またはＮ原
子と反応し，ＳｉＣ結合や，ＳｉＮ結合や，ＢＣ結合
や，ＢＮ結合が形成される。その結果，コンタクトホー
ル内に，例えばＡｌ合金から成る配線膜を形成しても，
その配線膜と層間絶縁膜２０４とを確実に密着させるこ
とができる。また，Ｆ含有ＳｉＯＢ膜の露出面にＳｉ−
Ｆ結合が配されないので，上記配線膜や，処理室１０２
内などが腐食することを防止できる。
【００５１】本実施の形態は，以上のように構成されて
おり，ＳｉＯＢ膜の分子骨格中にＦ原子を添加したの
で，比誘電率を有機系材料膜と略同一にまで低下させて
も，ＳｉＯ2膜のネットワーク構造の損傷により吸湿し
易くなることを防止でき，所定の膜質を維持しながら比
誘電率を低下させることができる。さらに，Ｆ原子の添
加量を膜質に影響を与えるまで増加させなくても，分子
骨格を確実に維持するＢ原子の添加量を増加させること
により，比誘電率を低下させることができる。その結
果，層間絶縁膜２０４を介して電極膜２０２間に生じる
寄生容量を低下させることができるため，半導体素子の
高速動作性などを向上させることができる。また，層間
絶縁膜２０４と配線膜２０２との密着性が向上するの
で，信頼性の高い半導体装置を形成することができる。
おり，ＳｉＯＢ膜の分子骨格中にＦ原子を添加したの
で，比誘電率を有機系材料膜と略同一にまで低下させて
も，ＳｉＯ2膜のネットワーク構造の損傷により吸湿し
易くなることを防止でき，所定の膜質を維持しながら比
誘電率を低下させることができる。さらに，Ｆ原子の添
加量を膜質に影響を与えるまで増加させなくても，分子
骨格を確実に維持するＢ原子の添加量を増加させること
により，比誘電率を低下させることができる。その結
果，層間絶縁膜２０４を介して電極膜２０２間に生じる
寄生容量を低下させることができるため，半導体素子の
高速動作性などを向上させることができる。また，層間
絶縁膜２０４と配線膜２０２との密着性が向上するの
で，信頼性の高い半導体装置を形成することができる。
【００５２】以上，本発明の好適な実施の一形態につい
て，添付図面を参照しながら説明したが，本発明はかか
る構成に限定されるものではない。特許請求の範囲に記
載された技術的思想の範疇において，当業者であれば，
各種の変更例および修正例に想到し得るものであり，そ
れら変更例および修正例についても本発明の技術的範囲
に属するものと了解される。
て，添付図面を参照しながら説明したが，本発明はかか
る構成に限定されるものではない。特許請求の範囲に記
載された技術的思想の範疇において，当業者であれば，
各種の変更例および修正例に想到し得るものであり，そ
れら変更例および修正例についても本発明の技術的範囲
に属するものと了解される。
【００５３】例えば，上記実施の形態において，成膜ガ
スの構成ガスとしてＳｉＨ4やＳｉＦ4やＢ2Ｈ6を用いる
構成を例に挙げて説明したが，本発明はかかる構成に限
定されるものではなく，例えばＳｉソースとしてＳｉ2
Ｈ6やＴＥＯＳなどを採用し，ＦソースとしてＦ2やＨＦ
やＣxＦy（フルオロカーボン）＋ＳＦ6などを採用し，
ＢソースとしてＢＦ3やＢ（ＣＨ3）3やＢ（Ｃ2Ｈ5）3な
どを採用しても本発明を実施することができる。
スの構成ガスとしてＳｉＨ4やＳｉＦ4やＢ2Ｈ6を用いる
構成を例に挙げて説明したが，本発明はかかる構成に限
定されるものではなく，例えばＳｉソースとしてＳｉ2
Ｈ6やＴＥＯＳなどを採用し，ＦソースとしてＦ2やＨＦ
やＣxＦy（フルオロカーボン）＋ＳＦ6などを採用し，
ＢソースとしてＢＦ3やＢ（ＣＨ3）3やＢ（Ｃ2Ｈ5）3な
どを採用しても本発明を実施することができる。
【００５４】また，上記実施の形態において，層間絶縁
膜の露出面の処理ガスとしてＣＨ4とＮ2とＡｒとを用い
る構成を例に挙げて説明したが，本発明はかかる構成に
限定されるものではなく，例えばＣＯやＣＯ2などのＣ
原子を含むガスや，ＮＨ3やＮＦ3やＮＯxなどのＮ原子
を含むガスを採用し，Ｆ含有ＳｉＯＢ膜の露出面を構成
するＢ原子とＦ原子のそれぞれに対して，上記Ｃ原子ま
たはＮ原子を反応させても，本発明を実施することがで
きる。さらに，上記処理ガスとして，例えばＣＨ4やＮ
Ｈ3やＨ2ＯなどのＨ原子を含むガスを採用し，上記終端
部を構成するＢ原子とＦ原子をＨ原子と反応させても本
発明を実施することができ，かかる場合には，例えば２
００ｓｃｃｍの流量に調整されたＨ2Ｏを上述した処理
室１０２内に導入すればよい。その結果，上記終端部に
は，実質的にＨ原子のみが配されるので，金属（Ｍ）と
反応しやすいＳｉ−Ｈ結合やＢ−Ｈ結合が形成され，こ
れらの結合が金属と反応してＳｉ−Ｍ結合やＢ−Ｍ結合
が形成されるために，金属との密着力を増加させること
ができる。
膜の露出面の処理ガスとしてＣＨ4とＮ2とＡｒとを用い
る構成を例に挙げて説明したが，本発明はかかる構成に
限定されるものではなく，例えばＣＯやＣＯ2などのＣ
原子を含むガスや，ＮＨ3やＮＦ3やＮＯxなどのＮ原子
を含むガスを採用し，Ｆ含有ＳｉＯＢ膜の露出面を構成
するＢ原子とＦ原子のそれぞれに対して，上記Ｃ原子ま
たはＮ原子を反応させても，本発明を実施することがで
きる。さらに，上記処理ガスとして，例えばＣＨ4やＮ
Ｈ3やＨ2ＯなどのＨ原子を含むガスを採用し，上記終端
部を構成するＢ原子とＦ原子をＨ原子と反応させても本
発明を実施することができ，かかる場合には，例えば２
００ｓｃｃｍの流量に調整されたＨ2Ｏを上述した処理
室１０２内に導入すればよい。その結果，上記終端部に
は，実質的にＨ原子のみが配されるので，金属（Ｍ）と
反応しやすいＳｉ−Ｈ結合やＢ−Ｈ結合が形成され，こ
れらの結合が金属と反応してＳｉ−Ｍ結合やＢ−Ｍ結合
が形成されるために，金属との密着力を増加させること
ができる。
【００５５】さらに，上記実施の形態において，層間絶
縁膜の露出面処理を，層間絶縁膜にコンタクトホールを
形成した後に行う構成を例に挙げて説明したが，本発明
はかかる構成に限定されるものではなく，例えば層間絶
縁膜形成後に同一の処理装置で連続して上記露出面処理
工程を行う構成としても，本発明を実施することができ
る。かかる場合には，例えば上記処理室１０２内から成
膜用処理ガスを排気した後，露出面処理用ガスを処理室
１０２内に供給することが好ましい。さらに，例えば層
間絶縁膜の露出面処理を，層間絶縁膜の形成中に同一の
処理装置で，層間絶縁膜の形成後に異なる処理装置で行
う構成としても，本発明を実施することができる。
縁膜の露出面処理を，層間絶縁膜にコンタクトホールを
形成した後に行う構成を例に挙げて説明したが，本発明
はかかる構成に限定されるものではなく，例えば層間絶
縁膜形成後に同一の処理装置で連続して上記露出面処理
工程を行う構成としても，本発明を実施することができ
る。かかる場合には，例えば上記処理室１０２内から成
膜用処理ガスを排気した後，露出面処理用ガスを処理室
１０２内に供給することが好ましい。さらに，例えば層
間絶縁膜の露出面処理を，層間絶縁膜の形成中に同一の
処理装置で，層間絶縁膜の形成後に異なる処理装置で行
う構成としても，本発明を実施することができる。
【００５６】また，上記実施の形態において，層間絶縁
膜の成膜処理とその層間絶縁膜の露出面処理とを同一の
ＣＶＤ装置で行う構成を例に挙げて説明したが，本発明
はかかる構成に限定されるものではなく，それら成膜処
理と露出面処理とを独立したプラズマ処理装置で行う構
成としても本発明を実施することができる。さらに，上
記実施の形態において，成膜処理と露出面処理とを平行
平板型のプラズマＣＶＤ装置で行う構成を例に挙げて説
明したが，本発明はかかる構成に限定されるものではな
く，例えばＥＣＲ型プラズマ処理装置などの各種プラズ
マ処理装置にも本発明を適用することができる。
膜の成膜処理とその層間絶縁膜の露出面処理とを同一の
ＣＶＤ装置で行う構成を例に挙げて説明したが，本発明
はかかる構成に限定されるものではなく，それら成膜処
理と露出面処理とを独立したプラズマ処理装置で行う構
成としても本発明を実施することができる。さらに，上
記実施の形態において，成膜処理と露出面処理とを平行
平板型のプラズマＣＶＤ装置で行う構成を例に挙げて説
明したが，本発明はかかる構成に限定されるものではな
く，例えばＥＣＲ型プラズマ処理装置などの各種プラズ
マ処理装置にも本発明を適用することができる。
【００５７】
【発明の効果】本発明によれば，有機系材料膜と同等の
比誘電率を有する絶縁膜を形成できるので，該膜を例え
ば層間絶縁膜に採用すれば，配線間容量を小さくするこ
とできる。その結果，半導体素子の高速動作性が向上
し，消費電力の低下や低電圧での駆動を実現することが
できると共に，高クロック周波数での作動が可能とな
る。また，上記絶縁膜は，実質的に吸湿性がないので，
該膜が大気に曝されても，例えばＨＦが発生することが
なく，配線膜などを構成する金属や，絶縁膜を形成する
成膜装置の処理室内などが腐食し，汚染されることがな
い。さらに，絶縁膜と金属膜とを確実に密着させること
ができるため，信頼性の高い半導体素子を形成すること
ができる。
比誘電率を有する絶縁膜を形成できるので，該膜を例え
ば層間絶縁膜に採用すれば，配線間容量を小さくするこ
とできる。その結果，半導体素子の高速動作性が向上
し，消費電力の低下や低電圧での駆動を実現することが
できると共に，高クロック周波数での作動が可能とな
る。また，上記絶縁膜は，実質的に吸湿性がないので，
該膜が大気に曝されても，例えばＨＦが発生することが
なく，配線膜などを構成する金属や，絶縁膜を形成する
成膜装置の処理室内などが腐食し，汚染されることがな
い。さらに，絶縁膜と金属膜とを確実に密着させること
ができるため，信頼性の高い半導体素子を形成すること
ができる。
【図１】本発明を適用可能なプラズマＣＶＤ装置を表す
概略的な断面図である。
概略的な断面図である。
【図２】図１に示すプラズマＣＶＤ装置で処理を施すウ
ェハを表す概略的な断面図である。
ェハを表す概略的な断面図である。
１００ ＣＶＤ装置 １０２ 処理室 １０４ 処理容器 １０６，１１０，１６２ ヒータ １０８ 下部電極 １１４ 第１高周波電源 １１６ 上部電極 １２０ ガス吐出孔 １３８ 第１ガス供給源 １４４ 第２ガス供給源 １５０ 第３ガス供給源 １５６ 第４ガス供給源 １６０ 第２高周波電源 １７０ 真空ポンプ １７８ 第５ガス供給源 ２００ Ｓｉ基板 ２０２ 配線膜 ２０４ 層間絶縁膜 Ｗ ウェハ
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F045 AA08 AB06 AB31 AB33 AC01 AC02 AC07 AC11 AC15 AC16 AC19 AD04 AD05 AD06 AD07 AD08 AE15 AE17 AE19 AE21 AE23 BB14 BB16 BB17 CB05 DP03 EH05 EH14 5F058 BF07 BF21 BF22 BF23 BF24 BF25 BF26 BF29 BF30 BF32 BF33 BJ02
Claims (10)
- 【請求項１】 処理室内に導入された処理ガスをプラズ
マ化して，前記処理室内に配置された被処理体に対して
成膜処理を施すプラズマ処理方法において，前記処理ガ
スとして，少なくともケイ素原子を含むガスと酸素原子
を含むガスとホウ素原子を含むガスとフッ素原子を含む
ガスとを含むガスを前記処理室内に導入し，少なくとも
前記ホウ素原子と前記フッ素原子とを分子構造に取り込
ませながら前記被処理体に酸化ケイ素系材料膜を形成す
る工程を含むことを特徴とする，プラズマ処理方法。 - 【請求項２】 前記処理ガス中の前記ホウ素原子の数
は，前記処理ガス中の前記ケイ素原子の数の実質的に５
０％以下であることを特徴とする，請求項１に記載のプ
ラズマ処理方法。 - 【請求項３】 さらに，前記酸化ケイ素系材料膜を形成
する工程の後に，前記酸化ケイ素系材料膜の表面を構成
する前記ホウ素原子と前記フッ素原子とのぞれぞれに対
して，少なくとも炭素原子を含むガスを反応させる工程
を含むことを特徴とする，請求項１または２のいずれか
に記載のプラズマ処理方法。 - 【請求項４】 さらに，前記酸化ケイ素系材料膜を形成
する工程の後に，前記酸化ケイ素系材料膜の表面を構成
する前記ホウ素原子と前記フッ素原子とのぞれぞれに対
して，少なくとも窒素原子を含むガスを反応させる工程
を含むことを特徴とする，請求項１または２のいずれか
に記載のプラズマ処理方法。 - 【請求項５】 さらに，前記酸化ケイ素系材料膜を形成
する工程の後に，前記酸化ケイ素系材料膜の表面を構成
する前記ホウ素原子と前記フッ素原子とのそれぞれに対
して，少なくとも水素原子を含むガスを反応させる工程
を含むことを特徴とする，請求項１または２のいずれか
に記載のプラズマ処理方法。 - 【請求項６】 さらに，前記水素を含むガスを反応させ
る工程の後に，前記酸化ケイ素系材料膜の表面を構成す
る前記ホウ素原子と前記フッ素原子とのぞれぞれに対し
て，少なくとも炭素原子を含むガスを反応させる工程を
含むことを特徴とする，請求項５に記載のプラズマ処理
方法。 - 【請求項７】 さらに，前記水素を含むガスを反応させ
る工程の後に，前記酸化ケイ素系材料膜の表面を構成す
る前記ホウ素原子と前記フッ素原子とのぞれぞれに対し
て，少なくとも窒素原子を含むガスを反応させる工程を
含むことを特徴とする，請求項５に記載のプラズマ処理
方法。 - 【請求項８】 絶縁膜を含む半導体装置において，前記
絶縁膜は，少なくともホウ素原子とフッ素原子とを分子
構造に取り込んだ酸化ケイ素系材料から成ることを特徴
とする，半導体装置。 - 【請求項９】 前記絶縁膜中の前記ホウ素原子の数は，
前記絶縁膜中の前記ケイ素原子の数の実質的に５０％以
下であることを特徴とする，請求項８に記載の半導体装
置。 - 【請求項１０】 前記ケイ素原子と前記フッ素原子との
結合（Ｓｉ−Ｆ）数と，前記ケイ素原子と酸素原子との
結合（Ｓｉ−Ｏ）数の比（Ｓｉ−Ｆ／Ｓｉ−Ｏ）は，実
質的に２％〜４％であることを特徴とする，請求項８ま
たは９のいずれかに記載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10264021A JP2000077402A (ja) | 1998-09-02 | 1998-09-02 | プラズマ処理方法および半導体装置 |
| US09/387,771 US6716725B1 (en) | 1998-09-02 | 1999-09-01 | Plasma processing method and semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10264021A JP2000077402A (ja) | 1998-09-02 | 1998-09-02 | プラズマ処理方法および半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000077402A true JP2000077402A (ja) | 2000-03-14 |
Family
ID=17397461
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10264021A Pending JP2000077402A (ja) | 1998-09-02 | 1998-09-02 | プラズマ処理方法および半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6716725B1 (ja) |
| JP (1) | JP2000077402A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012069904A (ja) * | 2010-08-27 | 2012-04-05 | Nuflare Technology Inc | 成膜装置および成膜方法 |
| JP2013004907A (ja) * | 2011-06-21 | 2013-01-07 | Tokyo Electron Ltd | 半導体製造装置 |
| KR20140107932A (ko) * | 2013-02-28 | 2014-09-05 | 주성엔지니어링(주) | 플라즈마 처리 장치 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6274292B1 (en) * | 1998-02-25 | 2001-08-14 | Micron Technology, Inc. | Semiconductor processing methods |
| US7804115B2 (en) * | 1998-02-25 | 2010-09-28 | Micron Technology, Inc. | Semiconductor constructions having antireflective portions |
| US7067414B1 (en) * | 1999-09-01 | 2006-06-27 | Micron Technology, Inc. | Low k interlevel dielectric layer fabrication methods |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5767020A (en) * | 1980-10-15 | 1982-04-23 | Agency Of Ind Science & Technol | Thin silicon film and its manufacture |
| US4485125A (en) * | 1982-03-19 | 1984-11-27 | Energy Conversion Devices, Inc. | Method for continuously producing tandem amorphous photovoltaic cells |
| US4521447A (en) * | 1982-10-18 | 1985-06-04 | Sovonics Solar Systems | Method and apparatus for making layered amorphous semiconductor alloys using microwave energy |
| US6230650B1 (en) * | 1985-10-14 | 2001-05-15 | Semiconductor Energy Laboratory Co., Ltd. | Microwave enhanced CVD system under magnetic field |
| JPH04341568A (ja) * | 1991-05-16 | 1992-11-27 | Toshiba Corp | 薄膜形成方法及び薄膜形成装置 |
| DE69311184T2 (de) * | 1992-03-27 | 1997-09-18 | Matsushita Electric Ind Co Ltd | Halbleitervorrichtung samt Herstellungsverfahren |
| JP3563789B2 (ja) * | 1993-12-22 | 2004-09-08 | キヤノン株式会社 | 電子写真感光体の製造方法及び該製造方法に用いられる治具 |
| JPH08153784A (ja) * | 1994-11-28 | 1996-06-11 | Nec Corp | 半導体装置の製造方法 |
| JPH09116011A (ja) * | 1995-10-23 | 1997-05-02 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JPH09199431A (ja) * | 1996-01-17 | 1997-07-31 | Canon Inc | 薄膜形成方法および薄膜形成装置 |
| US5660895A (en) * | 1996-04-24 | 1997-08-26 | Board Of Supervisors Of Louisiana State University And Agricultural And Mechanical College | Low-temperature plasma-enhanced chemical vapor deposition of silicon oxide films and fluorinated silicon oxide films using disilane as a silicon precursor |
| JP3696983B2 (ja) * | 1996-06-17 | 2005-09-21 | キヤノン株式会社 | プラズマ処理方法およびプラズマ処理装置 |
| US6135053A (en) * | 1997-07-16 | 2000-10-24 | Canon Kabushiki Kaisha | Apparatus for forming a deposited film by plasma chemical vapor deposition |
-
1998
- 1998-09-02 JP JP10264021A patent/JP2000077402A/ja active Pending
-
1999
- 1999-09-01 US US09/387,771 patent/US6716725B1/en not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012069904A (ja) * | 2010-08-27 | 2012-04-05 | Nuflare Technology Inc | 成膜装置および成膜方法 |
| JP2013004907A (ja) * | 2011-06-21 | 2013-01-07 | Tokyo Electron Ltd | 半導体製造装置 |
| US9734993B2 (en) | 2011-06-21 | 2017-08-15 | Tokyo Electron Limited | Semiconductor manufacturing apparatus |
| TWI603413B (zh) * | 2011-06-21 | 2017-10-21 | Tokyo Electron Ltd | Semiconductor manufacturing equipment |
| KR20140107932A (ko) * | 2013-02-28 | 2014-09-05 | 주성엔지니어링(주) | 플라즈마 처리 장치 |
| KR102067037B1 (ko) * | 2013-02-28 | 2020-01-15 | 주성엔지니어링(주) | 플라즈마 처리 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6716725B1 (en) | 2004-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6340843B1 (en) | Plasma CVD dielectric film and process for forming the same | |
| KR970002437B1 (ko) | 반도체장치의 제조방법 | |
| JP3178375B2 (ja) | 絶縁膜の形成方法 | |
| JP3857730B2 (ja) | フッ素添加二酸化ケイ素膜の成膜法 | |
| EP1264329B1 (en) | Plasma deposition method and system | |
| JP4924245B2 (ja) | 半導体製造装置、半導体装置の製造方法及び記憶媒体 | |
| US5998303A (en) | Semiconductor device making method | |
| US6034418A (en) | Semiconductor device having improved insulation film and manufacturing method thereof | |
| JP2000277515A (ja) | 層間絶縁膜の形成方法、化学的気相成長装置、及び半導体装置 | |
| JPH10340899A (ja) | シリカ絶縁膜及び半導体装置とその製造方法 | |
| JP2000077402A (ja) | プラズマ処理方法および半導体装置 | |
| JPH09237783A (ja) | 半導体装置の製造方法 | |
| TW200425251A (en) | Method for producing semiconductor device and method for cleaning plasma etching device | |
| EP1321975A2 (en) | Method for plasma depositing an insulating film with low dielectric constant for a semiconductor device | |
| JP2003142580A (ja) | 半導体装置の製造方法 | |
| KR0138853B1 (ko) | 플라즈마에 의한 SOG(Spin-On Glass) 경화(Curing) 방법 | |
| JP2702430B2 (ja) | 半導体装置の製造方法 | |
| WO2000054328A1 (fr) | Systeme de fabrication de dispositif semi-conducteur | |
| JP4764559B2 (ja) | 成膜方法及び成膜装置 | |
| JP3440714B2 (ja) | シリコン化合物系絶縁膜の成膜方法 | |
| JP3409006B2 (ja) | 成膜方法及び半導体装置の製造方法 | |
| JPH0969518A (ja) | シリコン化合物系絶縁膜の成膜方法 | |
| JPH08227888A (ja) | 誘電体膜の形成方法 | |
| JPH09148323A (ja) | 絶縁膜の成膜方法 | |
| JPH11233500A (ja) | 絶縁膜の形成方法及びそれを用いた半導体装置と半導体装置製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031209 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040209 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040302 |