DE69311184T2 - Halbleitervorrichtung samt Herstellungsverfahren - Google Patents

Halbleitervorrichtung samt Herstellungsverfahren

Info

Publication number
DE69311184T2
DE69311184T2 DE69311184T DE69311184T DE69311184T2 DE 69311184 T2 DE69311184 T2 DE 69311184T2 DE 69311184 T DE69311184 T DE 69311184T DE 69311184 T DE69311184 T DE 69311184T DE 69311184 T2 DE69311184 T2 DE 69311184T2
Authority
DE
Germany
Prior art keywords
semiconductor device
dielectric film
component
matrix
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69311184T
Other languages
English (en)
Other versions
DE69311184D1 (de
Inventor
Masanori Fukumoto
Shinichi Imai
Yasuo Mizuno
Shinji Odanaka
Yuka Terai
Hiroyuki Umimoto
Kousaku Yano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of DE69311184D1 publication Critical patent/DE69311184D1/de
Application granted granted Critical
Publication of DE69311184T2 publication Critical patent/DE69311184T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02148—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing hafnium, e.g. HfSiOx or HfSiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/0215—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing tantalum, e.g. TaSiOx
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31625—Deposition of boron or phosphorus doped silicon oxide, e.g. BSG, PSG, BPSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31629—Deposition of halogen doped silicon oxide, e.g. fluorine doped silicon oxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

    Bereich der Erfindung
  • Die vorliegende Erfindung betrifft eine Halbleiter-Vorrichtung, die einen dielektrischen Film oder eine dielektrische Schicht auf einem Halbleiter-Substrat aufweist. Die Erfindung betrifft außerdem ein Verfahren zur Herstellung der Halbleiter-Vorrichtung. Insbesondere bezieht sich die Erfindung auf ein Verfahren, um zu bewirken, daß ein dielektrischer Film bei einer niedrigeren Temperatur fließt.
    • Hintergrund der Erfindung
  • Die mit der Herstellung von Halbleiter-Vorrichtungen befaßte Industrie versucht kontinuierlich, die Dichte der Vorrichtungen mittels Verfahrensweisen zur Behandlung von Halbleiter-Vorrichtungen nach dem jüngsten Stand der Technik zu erhöhen. Von allen angewendeten Verfahrensweisen haben solche der Abscheidung und des Planarmachens von dielektrischen Filmen einschließlich dielektrischen Zwischenschicht-Filmen in jüngerer Zeit erhebliche Aufmerksamkeit auf sich gezogen. Es wird erwartet, daß derartige Prozesse in naher Zukunft eine wichtige Rolle in der Halbleiterindustrie spielen werden.
  • Die Qualität von Halbleiter-Vorrichtungen hängt sehr stark von den Verfahren zum Planarmachen ab. Allgemein weisen Halbleitervorrichtungen viele Schichten auf. Da die Dimensionen von Halbleitervorrichtungen auf den Submikrometer-Bereich reduziert werden, wird die Bildung einer oberen Schicht in starkem Maße durch die Wellenbildung einer unteren Schicht beeinträchtigt. Der Grad des Planarmachens wird zunehmend wichtig, und die thermische Belastung, die in diesem technischen Bereich als "thermisches Budget" bekannt ist, um einen dielektrischen Film planar zu machen, steigt. Thermische Verfahrensweisen beeinflussen jedoch den Transistor und verschlechtern die charakteristischen Eigenschaften der Vorrichtung. Andererseits muß im Verfahren ein derartiges thermisches Budget verringert werden, um Kurz-Kanaleffekte im Transistor zu unterdrücken.
  • Im Hinblick auf die obenerwähnte Verringerung des Budgets wird allgemein ein Verfahren zur chemischen Abscheidung aus der Dampfphase (chemical vapor deposition; CVD) zur Abscheidung eines Films aus mit Phosphor dotiertem Siliciumdioxid (d.h. Phosphosilicat- Glas, PSG) oder eines Films aus mit Bor und Phosphor dotiertem Siliciumdioxid (d.h. Borphosphosilicat-Glas; BPSG) angewendet. Ein Film aus PSG fließt bei etwa 950 ºC. ein BPSG-Film als dielektrischer Zwischenschicht-Film fließt dann, wenn er einer thermischen Bearbeitung bei einer niedrigen Temperatur von beispielsweise etwa 900 ºC unterworfen wird, um ihn planar zu machen.
  • Wenn die Abscheidung dielektrischer Filme, die aus einem mit einer Verunreinigung dotierten Silicat-Glas, wie beispielsweise PSG, BPG, BPSG und AsSG gebildet sind, im Rahmen eines herkömmlichen CVD-Verfahrens durchgeführt wird, werden die Hydride, Chloride und organischen Verbindungen wie beispielsweise Alkoxide der jeweiligen Elemente eingeführt (siehe Tabelle). Silicatglas findet in jüngerer Zeit Anwendung in Halbleitervorrichtungen. Tabelle
  • Nachfolgend wird ein Beispiel angegeben, um eine herkömmliche Halbleiter-Vorrichtung und das Verfahren zu ihrer Herstellung zu beschreiben. Dies geschieht mit Hilfe der beigefügten Figuren. Figur 8 veranschaulicht örtlich im Querschnitt eine herkömmliche Halbleiter-Vorrichtung. Das Halbleiter-Substrat ist mit der Bezugsziffer 1 bezeichnet; ein Schalttransistor ist mit der Bezugsziffer 2 bezeichnet; ein Siliciumdioxid-Film ist mit der Bezugsziffer 3 bezeichnet; ein BPSG-Film, der auf dem Siliciumdioxid-Film 3 abgeschieden wurde, ist mit der Bezugsziffer 6 bezeichnet; und eine Aluminium-Verdrahtung ist mit der Bezugsziffer 8 bezeichnet.
  • Der BPSG-Film 6 wird mittels eines CVD-Verfahrens auf dem Silicium-Substrat 1 abgeschieden, indem man Gebrauch von einem Quellengas macht, das gebildet wurde durch Dotieren von TEOS (Tetraethylorthosilicat; Si(OC&sub2;H&sub5;)&sub4;), Monosilangas (SiH&sub4;) und dgl. zur Bildung eines Siliciumdioxid-Films (d.h. einer Matrix) mit Phosphor-Quellen und Bor- Quellen. Wenn der BPSG-Film 6 einer thermischen Behandlung bei einer Temperatur von etwa 900 ºC unterworfen wird, wird er unter Ausbildung einer glatten Form beim Fließen planar gemacht.
  • Figur 9 ist ein Diagramm, das eine herkömmliche Abscheidung eines Films aus BPSG darstellt. Wie in der Figur gezeigt ist, werden SiH&sub4;, B&sub2;H&sub6;, PH&sub3; und O&sub2; als Quellengas verwendet, während N&sub2; als Trägergas verwendet wird. Diese Gase werden in eine Reaktionskammer 10 zum Abscheiden des BPSG-Films 6 auf dem Silicium-Substrat 1 eingeleitet: Im vorliegenden Fall wird ein System zur chemischen Abscheidung aus der Dampfphase (CVD-System) bei Atmosphärendruck verwendet. Anschließend wird das Silicium-Substrat 1 auf eine Temperatur irgendwo im Bereich zwischen 350 und 450 ºC erhitzt. Der abgeschiedene BPSG-Film 6 wird in einen elektrischen Ofen gestellt, wo er einer thermischen Bearbeitung bei etwa 900 ºC für die Zeit von etwa 30 min in einer Stickstoff-Atmosphäre unterworfen wird. Der BPSG-Film 6 fließt bei Erhitzen. Zu diesem Zeitpunkt muß der Fließwinkel θ des BPSG-Films 6 etwa 30 Grad oder weniger sein, damit das Planarmachen des Films erreicht wird.
  • Figur 10 veranschaulicht die innere Struktur des BPSG-Films 6 nach dem Fließen, der durch die oben beschriebene Verfahrensweise gebildet wurde. Der BPSG-Film 6 wird hier aus Gründen der Vereinfachung in der Ebene gezeigt, weist jedoch tatsächlich eine dreidimensionale Netzwerk-Struktur auf, die durch die B&sub2;O&sub3;-P&sub2;O&sub5;-SiO&sub2;-Bindung gebildet wird. Genauer gesagt, dient das Silicium-Atom als Hauptbestandteil, während das Sauerstoff-Atom als Unterbestandteil dient, der eine Bindung an den Tetraeder-Positionen des Silicium-Atoms ausbildet. Der Hauptbestandteil und die Unterbestandteile sind aneinander nach Art eines Netzwerks unter Bildung einer Matrix aus Silicat-Glas gebunden. Eine derartige Netzwerk- Matrix hat eine Struktur, bei der Phosphor- und Bor-Atome ein Silicium-Atom ersetzen.
  • Die erhöhte Dichte von Halbleiter-Vorrichtungen schließt die Gefahr von Kurzkanal-Effekten ein. Um die unerwünschten Kurzkanal-Effekte zu unterdrücken, muß ein Film aus BPSG einer thermischen Behandlung bei einer Temperatur unterhalb von 900 ºC unterzogen werden. Wenn jedoch die thermische Behandlung bei einer Temperatur unterhalb von 900 ºC durchgeführt wird, wird der Grad des Planarmachens schlecht, da der BPSG-Film nicht in ausreichender Weise fließt. Dies wird durch die Tatsache erklärt, daß der Fließwinkel θ des BPSG-Films mit der Temperatur der thermischen Behandlung schwankt. Mit anderen Worten: Der Fließwinkel erhöht sich, wenn die Temperatur der thermischen Behandlung sinkt.
  • Es sind im Stand der Technik zwei Verfahren bekannt, um eine thermische Behandlung dielektrischer Filme, wie beispielsweise BPSG-Filme, bei niedriger Temperatur zu erreichen und trotzdem den Fließwinkel noch bei einem kleinen Wert von etwa 30º zu halten.
    • Verfahrensweise I
  • In Übereinstimmung mit dieser Verfahrensweise wird die thermische Behandlung in einer Atmosphäre von bei hohem Druck befindlicher heißer Luft oder in einer Wasserdampf- Atmosphäre durchgeführt, um den Fließwinkel θ zu reduzieren.
    • Verfahrensweise II:
  • In dieser Verfahrensweise wird die Dosis der Verunreinigungen, wie beispielsweise Phosphor, Bor und Arsen, die dem dielektrischen Film zugesetzt werden, erhöht, um den Fließwinkel θ zu reduzieren.
  • Die Verfahrensweise I erfordert jedoch die Schaffung eines gegen eine Oxidation gerichteten dielektrischen Films, der beispielsweise aus Siliciumnitrid gebildet ist, unterhalb eines Films aus BPSG, um den Transistor zu schützen. Diejenigen Bauteile, deren Herstellung viele Fabrikationsschritte erfordert, wie beispielsweise DRAM, können aus dieser Verfahrensweise keinen Vorteil ziehen, da es unmöglich ist, einen Film aus Siliciumnitrid zu bilden. Diese Verfahrensweise ist zu beschränkt, um praktisch anwendbar zu sein.
  • Die Verfahrensweise II kann andererseits nachteiligerweise die Gefahr mit sich bringen, daß gefällte Substanzen hergestellt werden, obwohl der Grad des Planarmachens dadurch verbessert werden kann, daß man die Konzentration an Verunreinigungen erhöht. Dies bedeutet, daß eine geringere Dosis an Verunreinigungen (Phosphor, Bor und ähnliche Elemente) bevorzugt ist. Im Fall eines BPSG-Films ist es wahrscheinlich, daß die Bor- Atome unter Bildung eines Kerns kondensieren, wobei der Kern mit einem Phosphoroxid- Gas, das von dem Film abgegeben wird, reagiert, was zum Kristallwachstum von BPO&sub4; führt. Dies führt zur Bildung einer Oberflächenerhebung (bump). Je dichter die Konzentration an Verunreinigungen wird, desto mehr Fremdsubstanzen werden erzeugt. Dies erzeugt das Problem ein einem DRAM, daß eine hohe Wahrscheinlichkeit dafür besteht, daß seine Bit-Leitung oder Aluminiumverdrahtung auf der oberen Schicht unterbrochen wird, was zu Halbleiter-Vorrichtungen mit schlechter Qualität führt. Es wurde allgemein angenommen, daß die Absenkung der Temperatur der thermischen Verarbeitung im Konflikt mit dem Erfordernis des Planarmachens steht und daß der Grenzbereich des Materials erreicht ist.
    • Zusammenfassung der Erfindung
  • Die vorliegende Erfindung wurde unter Berücksichtigung der vorstehend aufgezeigten Probleme gemacht. In Übereinstimmung mit der Erfindung ist eine Matrix in einem dielektrischen Film aufgebaut aus einer Hauptkomponente (diese ist in dem vorstehend aufgezeigten Beispiel des Standes der Technik ein Silicium-Atom) und einer Unterkomponente (in dem Beispiel: ein Sauerstoff-Atom), das eine Bindung zu der Hauptkomponente ausbildet, und eine nicht-verbrückende Komponente ersetzt eine derartige Unterkomponente, wodurch die Temperatur der thermischen Verarbeitung zum Planarmachen erniedrigt werden kann, ohne daß irgendeine Verschlechterung einer elektrischen Eigenschaft eingeschlossen ist.
  • Um die vorstehend aufgezeigte Aufgabe zu lösen, schafft die vorliegende Erfindung jeweils die folgenden Mittel:
  • (1) Ein erstes Mittel der Erfindung zur Lösung der Aufgabe schafft eine Halbleiter- Vorrichtung, die ein Halbleiter-Substrat und einen dielektrischen Film umfaßt, der auf dem Halbleiter-Substrat angeordnet ist. Dieser dielektrische Film umfaßt (a) eine Matrix, die gebildet wird aus einer Hauptkomponente, die aus wenigstens einem Typ eines chemischen Elements besteht, und einer Unterkomponente, die aus wenigstens einem Typ eines chemischen Elements besteht, wobei diese Bestandteile miteinander eine Bindung nach Art eines Netzes eingehen; und (b) einen nicht-verbrückenden Bestandteil, der aus wenigstens einem Typ eines nicht-verbrückenden chemischen Elements besteht, welches einen Teil der Unterkomponente unter Bildung einer Bindung zu der Hauptkomponente ersetzt, wodurch ein Teil des Matrix-Netzes unterbrochen wird.
  • In Übereinstimmung mit diesem Mittel zur Lösung der Aufgabe wird ein Teil der Unterkomponente ersetzt durch den nicht-verbrückenden Bestandteil, wodurch das Matrix- Netz partiell unterbrochen wird. Infolgedessen fällt die Temperatur zur thermischen Bearbeitung, die erforderlich ist, um die dielektrische Schicht zu Fließen zu bringen. Mögliche nachteilige Wirkungen auf die Halbleiter-Vorrichtungen werden verringert, und so wird ihre Zuverlässigkeit erheblich verbessert.
  • (2) Ein zweites Mittel gemaß der Erfindung zur Lösung der Aufgabe schafft eine Halbleiter- Vorrichtung, die abhängig von dem ersten Mittel zur Lösung der Aufgabe ist und dadurch gekennzeichnet ist, daß die nicht-verbrückende Komponente ein Halogen ist.
  • In Übereinstimmung mit diesem Mittel zur Lösung der Aufgabe wird ein Teil des Netzes positiv unterbrochen, da sich dann, wenn einmal ein chemisches Element in Form eines Halogens eine Unterkomponete in einer Matrix ersetzt, diese nicht mit einer anderen verbindet, da sie nur eine Valenz von 1 aufweist.
  • (3) Ein drittes Mittel gemäß der Erfindung zur Lösung der Aufgabe schafft eine Halbleiter- Vorrichtung, die von dem obigen zweiten Mittel zur Lösung der Aufgabe abhängig ist und dadurch gekennzeichnet ist, daß der nicht-verbrückende Bestandteil Fluor ist.
  • In Übereinstimmung mit diesem Mittel zur Lösung der Aufgabe wird Fluor verwendet, da dieses dann, wenn es in die Matrix eines dielektrischen Films eintritt, dazu neigt, die Viskosität des Films während der thermischen Bearbeitung sehr stark zu senken, und da dieses die Funktion erfüllt,die Fließtemperatur zu senken. Außerdem zeigt Fluor wenig nachteilige Wirkung auf eine Halbleiter-Vorrichtung, und so können die charakteristischen Eigenschaften der Vorrichtung merklich verbessert werden.
  • (4) Ein viertes Mittel gemäß der Erfindung zur Lösung der Aufgabe schafft eine Halbleiter- Vorrichtung, die von einem der ersten bis dritten Mittel zur Lösung der Aufgabe abhängig ist und dadurch gekennzeichnet ist, daß der Hauptbestandteil aus einem Silicium-Atom besteht, der Unterbestandteil aus einem Sauerstoff-Atom besteht und die Matrix des dielektrischen Films aus einem Film aus Siliciumdioxid besteht, das durch Bindungen zwischen den Silicium-Atomen und den Sauerstoff-Atomen nach Art eines Netzes gebildet wurde.
  • In Übereinstimmung mit diesem Mittel zur Lösung der Aufgabe ist die Matrix aus einem Film aus Siliciumdioxid gebildet, da Siliciumdioxid kaum eine Verzerrung in Vorrichtungen in einem Halbleiter-Substrat hervorruft, wenn es in Kontakt mit der Oberfläche einer Vorrichtung gebracht wird. Außerdem ruft Siliciumdioxid kaum eine Diffusion von Verunreinigungen in der Vorrichtung hervor. So werden die charakteristischen Eigenschaften der Vorrichtung in vorteilhafter Weise in einem Halbleitersubstrat erhalten.
  • (5) Ein fünftes Mittel gemäß der Erfindung zur Lösung der Aufgabe schafft eine Halbleiter- Vorrichtung, die von dem vierten Mittel zur Lösung der Aufgabe abhängig ist und dadurch gekennzeichnet ist, daß die Silicium-Atome in dem Netz teilweise durch eines der Atome aus der Gruppe Phosphor-Atome, Bor-Atome und Arsen-Atome ersetzt werden.
  • In Übereinstimmung mit diesem Mittel zur Lösung der Aufgabe ersetzt ein Phophor-Atom, ein Bor-Atom oder ein Arsen-Atom ein Silicium-Atom in der Matrix, wodurch ein Teil des Netzes, in dem ein Sauerstoff-Atom die Rolle eines Brückenatoms spielt, an einer Position unterbrochen wird, an der ein solches Ersetzen erfolgt. Daher weist ein derartiger Siliciumdioxid-Film bei Erhitzen eine niedrigere Viskosität auf, und die Fließtemperatur fällt sehr stark ab.
  • (6) Ein sechstes Mittel gemaß der Erfindung zur Lösung der Aufgabe schafft eine Halbleiter- Vorrichtung, die von einem der ersten bis fünften Mittel zur Lösung der Aufgabe abhängig ist und dadurch gekennzeichnet ist, daß der dielektrische Film ein dielektrischer Zwischenschicht-Film ist.
  • In Übereinstimmung mit diesem Mittel zur Lösung der Aufgabe werden die charakteristischen Eigenschaften von Haltleiter-Vorrichtungen sehr stark dadurch verbessert, daß die Fließtemperatur des dielektrischen Zwischenschicht-Films gesenkt wird, da der dielektrische Zwischenschicht-Film, der zur Isolation zwischen den Schichten mit elektrischer Verdrahtung verwendet wird, besonders ein Planarmachen der Oberflächen auf hohem Niveau erfordert.
  • (7) Ein siebtes Mittel gemaß der Erfindung zur Lösung der Aufgabe offenbart ein Verfahren zur Herstellung einer Halbleiter-Vorrichtung, die ein Halbleiter-Substrat und einen dielektrischen Film, der eine Matrix nach Art eines Netzes aufweist, auf dem Halbleiter- Substrat angeordnet umfaßt. Dieses Verfahren umfaßt die Schritte, daß man (a) mittels eines Verfahrens der chemischen Abscheidung aus der Dampfphase (CVD), bei dem Gebrauch von einem Ausgangs-Gas bzw. Quellen-Gas gemacht wird, das als Hauptkomponente ein gasförmiges Molekül enthält, das in seiner Molekülstruktur (1) einen Hauptbestandteil, der aus wenigstens einem Typ eines chemischen Elements besteht, (2) einen Unterbestandteil, der aus wenigstens einem Typ eines chemischen Elements besteht, und (3) einen nichtverbrückenden Bestandteil, der aus wenigstens einem Typ eines nicht-verbrückenden chemischen Elements besteht, das einen Teil des Unterbestandteils unter Bildung einer direkten Bindung zu dem Hauptbestandteil ersetzt, einschließt, eine verfestigte Substanz, die aus dem Ausgangs-Gas bzw. Quellen-Gas hergestellt wurde, auf dem Halbleiter-Substrat abscheidet; (b) die verfestigte Substanz einer thermischen Bearbeitung unterwirft; und (c) auf dem Halbleiter-Substrat den dielektrischen Film abscheidet, dessen Matrix-Netz partiell aufgrund des nicht-verbrückenden Bestandteils, der den Unterbestandteil ersetzt, unterbrochen ist.
  • In Übereinstimmung mit diesem Mittel zur Lösung der Aufgabe enthält das Ausgangs-Gas bzw. Quellen-Gas selbst ein gasförmiges Molekül, wie es oben beschrieben wurde. So kann ein nicht-verbrückender Bestandteil positiv in eine Matrix eingearbeitet werden, ohne freie Atome oder Moleküle eines nicht-verbrückenden Bestandteils zwischen den Matrices zu schaffen. Dementsprechend werden nachteilige Wirkungen auf die Halbleiter-Vorrichtung aufgrund derartiger freier, nicht-verbrückender Bestandteile sehr gut kontrolliert, wobei man noch eine niedrigere Fließtemperatur erreicht.
  • (8) Ein achtes Mittel gemäß der Erfindung zur Lösung der Aufgabe offenbart ein Verfahren, das von dem siebten Mittel zur Lösung der Aufgabe abhängig ist und dadurch gekennzeichnet ist, daß der Schritt der Abscheidung der verfestigten Substanz aus dem Ausgangs- Gas bzw. Quellen-Gas auf dem Haltleiter-Substrat und der Schritt, daß man das so abgeschiedene verfestigte Material einer thermischen Bearbeitung unterwirft, gleichzeitig durchgeflihrt werden. In Übereinstimmung mit diesem Mittel zur Lösung der Aufgabe kann die Bearbeitungszeit verkürzt werden, da eine verfestigte Substanz abgeschieden wird, während sie erhitzt wird.
  • (9) Ein neuntes Mittel gemäß der Erfindung zur Lösung der Aufgabe offenbart ein Verfahren, das von einem der siebten bis achten Mittel zur Lösung der Aufgabe abhängig ist und dadurch gekennzeichnet ist, daß der nicht-verbrückende Bestandteil ein Halogen ist.
  • In Übereinstimmung mit diesem Mittel zur Lösung der Aufgabe wird ein Teil des Netzes positiv unterbrochen, da dann, wenn einmal ein Halogen-Element einen Unterbestandteil ersetzt, dieses keine Bindung zu einem anderen Element mehr ausbildet, da es eine Valenz von 1 aufweist.
  • (10) Ein zehntes Mittel gemäß der Erfindung zur Lösung der Aufgabe offenbart ein Verfahren, das von dem neunten Mittel zur Lösung der Aufgabe abhängig ist und dadurch gekennzeichnet ist, daß der Hauptbestandteil des Ausgangs-Gases bzw. Quellen-Gases gewählt ist aus SiH&sub2;F&sub2;, SiH&sub2;Cl&sub2;, SiH&sub3;F und SiH&sub3;Cl.
  • In Übereinstimmung mit diesem Mittel zur Lösung der Aufgabe wird der dielektrische Film aus einem Ausgangs-Gas bzw. Quellen-Gas gebildet, das eine solche Molekülstruktur aufweist, daß einige der vier Wasserstoff-Atome, aus denen ein Monosilan-Molekül besteht, durch Halogen ersetzt werden. Wenn ein dielektrischer Film mit einem solchen Monosilan- Gas gebildet wird, führt dies zu einer guten Anpassung im Schritt der Ausbildung des Überzugs (Einheitlichkeit der Filmdicke) auf beispielsweise einem Elektrodensubstrat und mit einem Überzug zu versehener Verdrahtung wie beispielsweise einem tiefen Kontakt- Lech, dessen Boden und Seitenwandungen mit einem einheitlichen Film überzogen sind.
  • (11) Ein elftes Mittel gemäß der Erfindung zur Lösung der Aufgabe offenbart ein Verfahren, das von dem neunten Mittel zur Lösung der Aufgabe abhängig ist und dadurch gekennzeichnet ist, daß die Hauptkomponente des Ausgangs-Gases bzw. Quellengases ein Molekül einer Verbindung ist, die durch die Formel F-Si-(OC&sub2;H&sub5;)&sub3; wiedergegeben wird, d.h. Fluortriethoxysilan (FTES).
  • (12) Ein zwölftes Mittel gemäß der Erfmdung zur Lösung der Aufgabe offenbart ein Verfahren, das abhängig ist von dem neunten Mittel zur Lösung der Aufgabe und dadurch gekennzeichnet ist, daß das Ausgangs-Gas bzw. Quellen-Gas ein Molekül einer Verbindung ist, die durch die Formel F&sub2;-Si(OC&sub2;H&sub5;)&sub2; wiedergegeben wird.
  • In Übereinstimmung mit diesem Mittel zur Lösung der Aufgabe wird der dielektrische Film durch ein Ausgangs-Gas bzw. Quellen-Gas gebildet, das eine Molekülstruktur aufweist, in der ein Teil der vier Ethoxy-Gruppen, aus denen ein TEOS-Molekül besteht, durch Fluor- Atome ersetzt ist. Ein aus TEOS bestehendes Gas führt zu einer besseren Anpassung im Schritt der Ausbildung eines Überzugs auf einem Substrat, als dies bei Monosilan-Gas der Fall ist.
  • (13) Ein dreizehntes Mittel gemäß der Erfindung zur Lösung der Aufgabe offenbart ein Verfahren, das von einem der neunten bis zwölften Mittel zur Lösung der Aufgabe abhängig ist und dadurch gekennzeichnet ist, daß das Ausgangs-Gas bzw. Quellen-Gas entweder mit SiH&sub4; oder mit TEOS als Unterbestandteil dotiert ist.
  • In Übereinstimmung mit diesem Mittel zur Lösung der Aufgabe enthält das Ausgangs-Gas bzw. Quellen-Gas entweder SiH&sub4; oder TEOS. Dementsprechend wird ein Siliciumdioxid- Film (Matrix) schnell gebildet, was zur schnellen Ausbildung eines dielektrischen Films führt.
  • (14) Ein vierzehntes Mittel gemäß der Erfindung zur Lösung der Aufgabe offenbart ein Verfahren, das von einem der neunten bis dreizehnten Mittel zur Lösung der Aufgabe abhängig ist und dadurch gekennzeichnet ist, daß das Ausgangs-Gas bzw. Quellen-Gas mit einem Phosphor enthaltenden Ausgangs-Gas bzw. Quellen-Gas als Unterbestandteil dotiert ist.
  • In Übereinstimmung mit diesem Mittel zur Lösung der Aufgabe fließt der dielektrische Film bei einer viel niedrigeren Temperatur. Dies ist darauf zurückzuführen, daß ein Phosphor umfassendes Ausgangs-Gas bzw. Quellen-Gas, ein Bor umfassendes Ausgangs-Gas bzw. Quellen-Gas oder ein Arsen umfassendes Ausgangs-Gas bzw. Quellen-Gas einem Ausgangs- Gas bzw. Quellen-Gas unter Ersetzen eines Silicium-Atoms (d.h. eines Hauptbestandteils) durch ein Phosphor-Atom, Bor-Atom oder Arsen-Atom in einer Matrix zugesetzt wird, wodurch ein Teil des Netzes unterbrochen wird.
  • (15) Ein fünfzehntes Mittel gemäß der Erfindung zur Lösung der Aufgabe offenbart ein Verfahren zur Herstellung einer Halbleiter-Vorrichtung, die ein Halbleiter-Substrat und einen aus dem Halbleiter-Substrat angeordneten dielektrischen Film umfaßt, worin der dielektrische Film eine Matrix nach Art eines Netzwerks aus einem Hauptbestandteil, der aus wenigstens einem Typ eines chemischen Elements besteht, und einem Unterbestandteil, der aus wenigstens einem Typ eines chemischen Elements besteht, gebildet aufweist. Dieses Verfahren umfaßt die Schritte, daß man (a) den dielektrischen Film auf dem Substrat abscheidet; (b) den dielektrischen Film mit Ionen eines nicht-verbrückenden Bestandteils dotiert, der an den Hauptbestandteil bindbar ist und aus wenigstens einem Typ eines nichtverbrückenden chemischen Elements besteht; und (c) den dotierten dielektrischen Film einer thermischen Bearbeitung unterwirft, wodurch der dielektrische Film abgeschieden wird, wobei sein Matrix-Netz partiell aufgrund des Ersetzens durch den nicht-verbrückenden Bestandteil unterbrochen wird.
  • Dieses Mittel zur Lösung der Aufgabe ermöglicht ein selektives Dotieren, so daß nur ein gewünschter Bereich einer Matrix in einem vorher gebildeten dielektrischen Film mit Ionen eines nicht-verbrückenden Bestandteils dotiert wird, wobei man Gebrauch von einer Maske macht.
  • (16) Ein sechzehntes Mittel gemaß der Erfindung zur Lösung der Aufgabe offenbart ein Verfahren, das von dem fünfzehnten Mittel zur Lösung der Aufgabe abhängig ist und dadurch gekennzeichnet ist, daß der nicht-verbrückende Bestandteil ein Halogen ist. In Übereinstimmung mit diesem Mittel zur Lösung der Aufgabe wird sichergestellt, daß ein Teil des Netzes der Matrix dadurch unterbrochen wird, daß man einen Unterbestandteil in der Matrix durch ein Halogen ersetzt, das eine Valenz von 1 aufweist.
  • (17) Ein siebzehntes Mittel gemaß der Erfindung offenbart ein Verfahren, das abhängig von dem sechzehnten Mittel zur Lösung der Aufgabe ist und dadurch gekennzeichnet ist, daß der nicht-verbrückende Bestandteil Fluor ist.
  • In Übereinstimmung mit diesem Mittel zur Lösung der Aufgabe wird Fluor verwendet, da dieses bei Eintritt in die Matrix eines dielektrischen Films dazu neigt, die Viskosität des Films während der thermischen Bearbeitung erheblich zu reduzieren, und die Funktion ausführt, die Fließtemperatur zu erniedrigen. Außerdem zeigt Fluor nur wenig nachteilige Wirkung auf Vorrichtungen in einem Halbleiter-Substrat, und so können die charakteristischen Eigenschaften der Vorrichtung merklich verbessert werden.
  • (18) Ein achtzehntes Mittel gemaß der Erfindung zur Lösung der Aufgabe offenbart ein Verfahren, das von einem der fünfzehnten bis siebzehnten Mittel zur Lösung der Aufgabe abhängig ist und dadurch gekennzeichnet ist, daß der Hauptbestandteil aus einem Silicium-Atom besteht, der Unterbestandteil aus einem Sauerstoff-Atom besteht und die Matrix des dielektrischen Films aus einem Film aus Siliciumdioxid besteht, der durch Bindungen zwischen den Silicium-Atomen und den Sauerstoff-Atomen nach Art eines Netzes ausgebildet ist.
  • In Übereinstimmung mit diesem Mittel zur Lösung der Aufgabe wird die Matrix aus einem Film aus Siliciumdioxid gebildet. Siliciumdioxid ruft kaum Verzerrungen bei Vorrichtungen in einem Halbleiter-Substrat hervor, wenn es in Kontakt mit der Oberfläche einer Vorrichtung gebracht wird. Außerdem ruft Siliciumdioxid kaum eine Diffüsion von Verunreinigungen im Bereich der Vorrichtung hervor. So werden die charakteristischen Eigenschaften der Vorrichtung in einem Halbleiter-Substrat in vorteilhafter Weise aufrechterhalten.
  • (19) Ein neunzehntes Mittel gemaß der Erfindung zur Lösung der Aufgabe offenbart ein Verfahren, das abhängig von dem achtzehnten Mittel zur Lösung der Aufgabe ist und dadurch gekennzeichnet ist, daß der Schritt des Ersetzens eines Teils der Hauptkomponente der Matrix des dielektrischen Films durch irgendein Atom aus der Gruppe Phosphor-Atome, Bor-Atome und Arsen-Atome weiter eingeschlossen ist.
  • In Übereinstimmung mit diesem Mittel zur Lösung der Aufgabe ersetzt ein Phosphor-Atom, Bor-Atom oder Arsen-Atom ein Silicium-Atom in der Matrix, wodurch ein Teil des Netzes, in dem Sauerstoff-Atome die Rolle von Brückenatomen spielen, an einer Position unterbrochen wird, wo ein solcher Ersatz stattfindet. Daher weist ein derartiger Siliciumdioxid-Fiim bei Erhitzen eine niedrigere Viskosität auf. So fällt die Fließtemperatur sehr stark ab.
  • (20) Ein zwanzigstes Mittel gemaß der Erfindung zur Lösung der Aufgabe offenbart ein Verfahren, das von einem der achten bis neunzehnten Mittel zur Lösung der Aufgabe abhängig ist und dadurch gekennzeichnet ist, daß der dielektrische Film ein dielektrischer Zwischenschicht-Film ist.
  • In Übereinstimmung mit diesem Mittel zur Lösung der Aufgabe werden die charakteristischen Eigenschaften von Halbleiter-Vorrichtungen stark verbessert durch Senken der Fließtemperatur eines dielektrischen Films, da ein dielektrischer Zwischenschicht-Film, der zur Isolation zwischen Schichten mit elektrischer Verdrahtung verwendet wird, ganz besonders ein Planarmachen der Oberfläche auf hohem Niveau erfordert.
    • Kurze Beschreibung der Figuren
  • Andere Aufgaben, Merkmale und Vorteile werden Fachleuten, die mit diesem technischen Bereich vertraut sind, aus der folgenden Beschreibung, bei Betrachtung im Zusammenhang mit den nachfolgenden Patentansprüche und Figuren offenbar. Darin zeigen:
  • - Figur 1 die Organisation einer Halbleiter-Vorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung;
  • - Figur 2 die Organisation eines Systems zur chemischen Abscheidung aus der Dampfphase (CVD), das zum Abscheiden eines Films aus FBPSG gemaß der ersten Ausführungsform verwendet wird;
  • - Figur 3 die Molekülstruktur des FTES-Ausgangs-Gases der ersten Ausführungsform;
  • - Figur 4 die Struktur eines FBPSG-Films gemäß der ersten Ausführungsform in der Ebene;
  • - Figur 5 die charakteristischen Fließtemperatur-Eigenschaften eines Films aus FBPSG gemaß der ersten Ausführungsform;
  • - Figur 6 das Herstellungsverfahren einer Halbleiter-Vorrichtung gemaß der zweiten Ausfhhrungsform der Erfindung;
  • - Figur 7 die Struktur der Matrix, in der ein Sauerstoff-Atom des BPSG-Films durch ein Tantal-Atom ersetzt ist;
  • - Figur 8 die Organisation einer herkömmlichen Halbleiter-Vorrichtung im Querschnitt;
  • - Figur 9 die Organisation eines Systems zur chemischen Abscheidung aus der Dampfphase (CVD), wie es zur Abscheidung eines herkömmlichen FBPSG-Films verwendet wurde; und
  • - Figur 10 die Struktur eines herkömmlichen BPSG-Films in der Ebene.
    • Bevorzugte Ausführungsformen der Erfindung Erste Ausführungsform
  • Eine erste Ausführungsform der vorliegenden Erfindung wird nun unter Bezugnahme auf Figur 1 beschrieben, die eine Halbleiter-Vorrichtung gemäß dieser Ausführungsform im Querschnitt veranschaulicht.
  • Ein Halbleiter-Substrat wird durch die Bezugsziffer 1 bezeichnet. Ein Schalttransistor wird durch die Bezugsziffer 2 bezeichnet; dieser ist nahe der Oberfläche des Halbleiter-Substrats 1 angeordnet. Ein Film aus Siliciumdioxid wird mit der Bezugsziffer 3 bezeichnet. Ein Film aus FBPSG wird durch die Bezugsziffer 7 bezeichnet; dieser Film ist ein dielektrischer Zwischenschicht-Film, der auf dem Siliciumdioxid-Film 3 ausgebildet ist. Aluminium- Verdrahtungen in einer oberen Schicht werden durch die Bezugsziffer 8 bezeichnet. Der FBPSG-Film 7 wird zum elektrischen Isolieren des Schalttransistors 2 gegenüber der Aluminium-Verdrahtung 8 der oberen Schicht verwendet.
  • Es wird nun ein Verfahren zur chemischen Abscheidung aus der Dampfphase (CVD- Verfahren) zur Bildung des FBPSG-Films 7 erläutert.
  • Figur 2 zeigt, wie der FBPSG-Film 7 gemäß dieser Ausführungsforrn abgeschieden wird. Das Halbleiter-Substrat 1, in dem ein Schalttransistor ausgebildet ist, wird innerhalb einer Reaktionskammer 10 angeordnet, deren Temperatur bei etwa 370 ºC gehalten wird. Anschließend werden Ausgangs- bzw. Quellen-Gase aus TEB (Triethylborat) und TMOP (Trimethylphosphat) zusammen mit FTES anstelle von TEOS, das in einem herkömmlichen CVD-Verfahren verwendet wird, in die Reaktionskammer 10 geleitet. Stickstoff als Gas zur Verdünnung und Blasenbildung wird auch in die Reaktionskammer 10 eingeleitet.
  • Figur 3 zeigt die Formel des FTES-Gases, um dessen Molekülstruktur aufzuzeigen. Ein Silicium-Atom nimmt eine vierbindige Position im Tetraeder dieses Gases ein, und zu drei dieser Bindungen bildet OC&sub2;H&sub5; eine Bindung aus, während ein Fluor-Atom eine direkte Bindung zu der verbleibenden Bindung ausbildet. Mit anderen Worten: FTES weist eine solche Molekülstruktur auf, daß eines der Sauerstoff-Atome, das mit dem Silicium-Atom verbunden ist, d.h. dem Hauptbestandteil der Matrix des dielektrischen Films, durch ein Fluor-Atom ersetzt ist.
  • Der FBPSG-Film 7 wächst auf dem Halbleiter-Substrat 1. Die jeweiligen Strömungsgeschwindigkeiten der Gase von TMOP zu FTES, TEB zu FTES und O&sub3; zu FTES betragen 4,5 %, 12 % bzw. 5 %.
  • Der abgeschiedene FBPSG-Film 7 wird 30 min lang auf 850 ºC erhitzt, um ilm zum Fließen zu bringen, um seine Oberfläche planar zu machen.
  • Die chemischen Reaktionen von FTES-Gas und Wasserdampf sind:
  • FSi(OC&sub2;H&sub5;)&sub3; + 3 H&sub2;O T FSi(OH)&sub3; + 3 C&sub2;H&sub5;OH,
  • n [FSi(OH)&sub3;] T [FSiO3/2]n + (3/2)nH&sub2;O.
  • Als Ergebnis der obigen Reaktionen wird der FBPSG-Film 7 erhalten, der eine Struktur aufweist, wie sie in Figur 4 gezeigt ist. Genauer gesagt, wird eine Matrix aus einem Siliciumdioxid-Film gebildet, und Silicium-Atome (d.h. der Hauptbestandteil) und Sauerstoff-Atome (d.h. der Unterbestandteil), der eine Bindung mit dem Silicium-Atom an dessen Tetraeder-Position eingeht, bilden zusammen eine Netzstruktur. Ein Teil der Sauerstoff-Atome in der Matrix wird durch Fluor-Atome ersetzt, die ein nicht-verbrückender Bestandteil sind. So sind Fluor-Atome direkt an die Silicium-Atome gebunden. Fluor weist die Valenz 1 auf, so daß es keine Bindung zu einem anderen Atom eingeht, außer zu dem entsprechenden Silicium-Atom. Als Folge dessen wird die Netzstruktur partiell durch das Fluor-Atom unterbrochen.
  • Es ist anzumerken, daß in dieser Ausführungsform ein Teil der Silicium-Atome, die der Hauptbestandteil der Matrix sind, durch Phosphor- und Bor-Atome ersetzt ist. Dies bedeutet, daß die Matrix selbst eine Struktur eines BPSG-Films aufweist. Das Phosphor-Atom fungiert als Atom mit einer Valenz von 5 in Form eines negativen lons, so daß es Doppelbindungen zu den Sauerstoff-Atomen eingeht. Folglich wird ein Teil der Netzstruktur der Matrix durch ein derartiges Phosphor-Atom unterbrochen. Obwohl Bor eine Wertigkeit von 3 aufweist, so daß seine Atome Bindungen mit drei Sauerstoff-Atomen eingehen, wird ein Teil der Netzstruktur der Matrix durch ein derartiges Bor-Atom unterbrochen, da die Matrix aus den als Hauptbestandteil dienenden Silicium-Atomen aufgebaut ist, die eine Wertigkeit (Valenz) von 4 aufweisen.
  • Figur 5 zeigt, wie sich der Strömungswinkel mit der Konzentration an Verunreinigungen in der vorliegenden Ausführungsform ändert (Differenz der Oberflächenhöhe: 500 nm).
  • Im Fall eines herkömmlichen BPSG-Films wird ein Fließen bei einem Fließwinkel von 30 º dadurch bewirkt, daß man die thermische Bearbeitung über die Zeit von 30 min bei 900 ºC durchführt, während gemäß der vorliegenden Ausführungsform dasselbe Ergebnis durch eine thermische Bearbeitung erreicht werden kann, die für die Zeit von 30 min bei einer niedrigeren Temperatur von 850 ºC durchgeführt wird.
  • Wie in Figur 4 gezeigt, ersetzt ein Fluoratom, das ein nicht-verbrückender Bestandteil ist, ein Sauerstoff-Atom unter Ausbildung einer direkten Bindung zu einem Silicium-Atom, das der Hauptbestandteil ist. Dies verhindert, daß ein Silicium-Atom eine Vernetzungsstelle mit einem anderen Silicium-Atom über ein Sauerstoff-Atom ausbildet. Die Unterbrechung der Netz-Struktur aufgrund eines Fluor-Atoms führt zu einem Rückgang der Zahl von Bindungen im Netz. Die Viskosität des FBPSG-Films 7 eines dielektrischen Films sinkt. Dies macht es möglich, daß der FBPSG-Film 7 bei einer niedrigeren Temperatur der thermischen Bearbeitung fließt. Zusammengefaßt bedeutet dies, daß das Planarmachen des dielektrischen Films bewirkt werden kann, während man mögliche nachteilige Wirkungen auf den Schalttransistor 2 aufgrund der bei hoher Temperatur stattfindenden thermischen Behandlung kontrolliert, wie beispielsweise Kurzkanal-Effekte.
  • In dem Fall, daß ein Halogen einschließlich Fluor, Chlor, Brom und Jod, die eine Wertigkeit von 1 aufweisen, als nicht-verbrückender Bestandteil verwendet wird, bildet dieses dann, wenn eine direkte Bindung des Halogen-Atoms zu einem Silicium-Atom fertig ausgebildet ist, keine weiteren Bindungen zu einem anderen Atom. So wird die Zahl von Bindungen in der Netzstruktur verringert. Fluor weist einige Vorteile auf, von denen einige darin bestehen, daß es in der Weise arbeitet, daß es positiv die Viskosität eines Siliciumdioxid-Films senkt, und daß es nur geringe nachteilige Wirkungen auf Halbleiter-Vorrichtungen bewirkt. Dadurch, daß man Gebrauch von Fluor-Atomen als nicht-verbrückenden Bestandteil macht, kann man viele Vorteile erhalten.
  • Im Fall einer Matrix eines dielektrischen Films, der durch einen Siliciumdioxid-Film gebildet wird, ist es möglich, eine viel niedrigere Fließtemperatur dadurch zu erhalten, daß man einen nicht-verbrückenden Bestandteil wie beispielsweise ein Fluor-Atom in irgendeinen Film aus der Gruppe PSG-Film (Phospor-dotiertes Siliciumdioxid), BSG-Film (Bor-dotiertes Siliciumdioxid), AsSG-Film (Arsen-dotiertes Siliciumdioxid) und BPSG-Film (mit Bor und Phospor dotiertes Siliciumdioxid) einbaut. Im Fall eines BPSG-Films wird ein Silicium- Atom, das als Hauptbestandteil der Matrix dient, ersetzt durch beispielsweise Phosphor, wodurch ein Teil der Netzstruktur der Matrix unterbrochen wird. Im Ergebnis kann eine niedrigere Fließtemperatur erhalten werden, verglichen mit dem Fall, in dem die Matrix aus einem Siliciumdioxid-Film allein aufgebaut ist. Es wird jedoch angemerkt, daß es einen oberen Grenzwert für die Dosis an Phosphor und Bor gibt, um die Gefahr zu vermeiden, daß gefällte Substanzen, die nachteilige Wirkungen auf die charakteristischen Eigenschaften von Halbleiter-Vorrichtungen aufweisen, hergestellt werden. Im Fall eines herkömmlichen BPSG-Films muß dann, wenn es erforderlich ist, daß nahezu dieselbe Form des Flusses, wie sie bei einer thermischen Bearbeitung bei einer Temperatur von 900 ºC erhalten wird, durch eine thermische Bearbeitung bei einer niedrigeren Temperatur von 850 ºC erhalten werden muß, die Konzentration an B&sub2;O&sub3; über 12 Mol-% liegen. Wenn jedoch die Konzentration an B&sub2;O&sub3; über diesen Wert hinausgeht, scheiden sich einige Tausend Fremdsubstanz-Teilchen mit einem Durchmesser über 0,5 µm ab. Dies ist jedoch nicht brauchbar für die Herstellung von Halbleiter-Vorrichtungen.
  • In Übereinstimmung mit der vorliegenden Ausführungsform wird Fluor in einen BPSG-Film eingebaut. Deswegen führt eine thermische Bearbeitung bei einer Temperatur von 850 ºC nahezu zum selben Fließen wie eine thermische Bearbeitung bei 900 ºC, selbst wenn die Konzentration an B&sub2;O&sub3; 9 Mol- % beträgt. Außerdem erzeugt eine Erhöhung der Dosis an Fluor keine unerwünschten gefällten Substanzen, und dadurch kann die Fließtemperatur des BPSG-Films von etwa 900 ºC (unterer Grenzwert bei herkömmlicher Verfahrensweise) herunter bis auf einen Wert etwa im Bereich von 850 ºC abgesenkt werden.
  • In der vorliegenden Ausführungsform wird ein FTES-Gas verwendet, dessen Molekül sowohl den Hauptbestandteil als auch den Unterbestandteil der Matrix des dielektrischen Films enthält, wobei jedoch ein Teil des letzgenannten durch einen nicht-verbrückenden Bestandteil ersetzt ist. Daher wird die SiF-Bindung in den dielektrischen Film eingebaut. Freie Atome und Moleküle des nicht-verbrückenden Bestandteus, die nicht in die Matrix eingebaut wurden, sind dementsprechend in dem dielektrischen Film nahezu nicht existent. Halbleiter-Vorrichtungen gemäß dieser Ausführungsform sind frei von nachteiligen Auswirkungen, wie sie auf derartige freie Atome und Moleküle zurückzuführen sind.
  • Das Ausgangs- bzw. Quellen-Gas ist nicht nur auf das vorstehend genannte FTES-Gas der TEOS-Familie beschränkt, das dadurch gebildet wird, daß man eine der vier Ethoxy- Gruppen, die in TEOS enthalten sind, durch ein Fluor-Atom ersetzt. Ein Gas, dessen Moleküle die Struktur F&sub2;-Si-(OC&sub2;H&sub5;)&sub2; aufweisen (d.h. ein Gas, das dadurch gebildet wird, daß man zwei der vier Ethoxy-Gruppen von TEOS durch ein Fluor-Atom ersetzt), kann ebenfalls verwendet werden. Andere brauchbare Ausgangs- bzw. Quellen-Gase sind Monosilan-Gase wie beispielsweise SiH&sub2;F&sub2;, SiH&sub2;Cl&sub2;, SiH&sub3;F, SiH&sub3;Cl usw., die gebildet werden durch Substituieren eines Wasserstoff-Atoms durch ein Halogen-Atom. Die Gase Monosilan und TEOS führen zu einem guten Abdeckverhalten mit einem scharfen Abfall. Es wurde bestätigt, daß insbesondere das Gas TEOS zu einem besseren Abdeckverhalten führt.
    • Zweite Ausführungsform
  • Eine zweite Auführungsform der Erfmdung wird unter Bezugnahme auf Figur 6 erklärt, die aus den Figuren 6 (a), (b) und (c) besteht.
  • Wie in Figur 6 (a) gezeigt ist, wird ein Film aus BPSG 6 eines dielektrischen Zwischenschicht-Films für einen Schalttransistor 2, der auf einem Siliciumsubstrat 1 gebildet werden soll, mittels eines Verfahrens der chemischen Abscheidung aus der Dampfphase (CVD) gebildet. Dieser BPSG-Film 6 wird mittels eines herkömmlichen Verfahrens gebildet (siehe Figur 9). Anschließend wird - wie in Figur 6 (b) gezeigt - das Fluor-Ion (bezeichnet mit der Bezugsziffer 8) in den BPSG-Film 6 mittels eines Ionenimplantations-Verfahrens eindotiert. Ein gewünschter Bereich kann mit Fluor-Ionen 8 dotiert werden, wofür ein Photoresist 9 verwendet wird, das eine entsprechende Öffnung in dem gewünschten Bereich aufweist, obwohl auch eine Dotierung des gesamten Bereichs möglich ist. In diesem Fall kann eine bekannte Photolitographie-Technik oder einen Ionenimplantations-Technik angewendet werden.
  • Im Anschluß an den obigen Schritt läßt man das implantierte Fluor-Ion 8 in die Matrix des BPSG-Films 6 mittels eines Verfahrens der Bearbeitung bei niedriger Temperatur eindiffündieren, so daß ein Teil der Sauerstoff-Atome der Matrix des dielektrischen Films durch Fluor-Atome ersetzt werden (Figur 6 (c)). Der BPSG-Film 6 ändert sich nun zu einem Film aus FBPSG 7, das die in Figur 4 gezeigte Struktur aufweist und bei einer niedrigeren Temperatur fließt.
  • Wie in der ersten Ausführungsform wird ein Teil der Sauerstoff-Atome durch Fluor-Atome ersetzt, so daß das Netz von Bindungen in der Matrix lokal unterbrochen wird und die Fließtemperatur des dielektrischen Films sinkt. Außerdem ist es bei Verwendung einer Maske möglich, den BPSG-Film 6 selektiv mit Fluor-Ionen zu dotieren und so den FBPSG- Film 7 in verschiedenen gewünschten Bereichen auszubilden.
  • Der nicht-verbrückende Bestandteil ist nicht nur auf Halogene wie beispielsweise Fluor beschränkt. Andere brauchbare nicht-verbrückende Bestandteile sind Ta, Hf und V. In dem Fall, in dem Ta-, Hf- oder V-Atome Bindungen zu einem Si-Atom in der Matrix ausbilden, bilden sie Doppelbindungen zu dem Silicium-Atom aus, wodurch die Zahl der Bindungspositionen des Si-Atoms um 1 verringert wird. Dadurch wird ein Teil der Struktur des Matrix-Netzes unterbrochen. Figur 7 zeigt ein Struktur-Beispiel, in dem ein Ta-Atom ein Sauerstoff-Atom ersetzt. Aus dieser Figur ist ersichtlich, daß ein Teil der Netzstruktur der Matrix an der Position unterbrochen ist, an der die Zahl der Bindungen des Si-Atoms reduziert ist. In etwa dieselbe Wirkung kann im Fall der Verwendung von V oder HF erhalten werden.
  • Außerdem ist die Matrix des dielektrischen Films nicht nur auf einen Film aus Siliciumdioxid (SiO&sub2;) beschränkt. In gleicher Weise brauchbar sind auch ein Film aus Germaniumdioxid (GeO&sub2;), ein Film aus Siliciumnitrid (Si&sub3;N&sub4;), in dem ein Silicium-Atom als Hauptbestandteil dient, während ein Stickstoff-Atom als Unterbestandteil dient, ein Film aus R&sub2;O8&sub2;O&sub3;, in dem Bor oder Natrium, die eine Wertigkeit von 1 aufweisen, der Hauptbestandteil sind, während Sauerstoff ein Unterbestandteil ist, sowie Bleiglas. Durch Substituieren der Unterbestandteile durch nicht-verbrückende Bestandteile wie beispielsweise ein Halogen- Atom kann dieselbe Wirkung erwartet werden.
  • Die Anwendung eines dielektrischen Films gemaß der vorliegenden Erfindung ist nicht nur auf die Anwendung als dielektrischer Zwischenschicht-Film beschränkt. Das Prinzip der Erfindung kann auch Anwendung finden in obersten dielektrischen Filmen, die zur endgültigen Abdeckung über dem gesamten Substrat verwendet werden. Wenn es Anwendung auf einen dielektrischen Film findet, der speziell ein Planarmachen erfordert, fällt die Fließtemperatur, und der Grad des Planarmachens kann verbessert werden.

Claims (26)

1. Halbleiter-Vorrichtung, umfassend
- ein Halbleiter-Substrat; und
- einen dielektrischen Film, der auf dem Halbleiter-Substrat angeordnet ist; wobei der dielektrische Film umfaßt:
- eine Matrix, die gebildet ist aus einem Hauptbestandteil, der aus wenigstens einem Typ eines chemischen Elements besteht, und einem Unterbestandteil, der aus wenigstens einem Typ eines chemischen Elements besteht, wobei diese Bestandteile miteinander nach Art eines Netzes verbunden sind; und
- einen nicht-verbrückenden Bestandteil, der aus wenigstens einem Typ eines nicht-verbrückenden chemischen Elements besteht und der einen Teil des Unterbestandteils unter Bildung einer Bindung zu dem Hauptbestandteil ersetzt und dadurch einen Teil des Matrix-Netzes unterbricht.
2. Halbleiter-Vorrichtung nach Anspruch 1, worin der nicht-verbrückende Bestandteil ein Halogen ist.
3. Halbleiter-Vorrichtung nach Anspruch 2, worin der nicht-verbrückende Bestandteil Fluor ist.
4. Halbleiter-Vorrichtung nach einem der Ansprüche 1 bis 3, worin
- der Hauptbestandteil aus einem Silicium-Atom besteht;
- der Unterbestandteil aus einem Sauerstoff-Atom besteht; und
- die Matrix des dielektrischen Films aus einem Film aus Siliciumdioxid besteht, das durch Bindungen zwischen den Silicium-Atomen und den Sauerstoff-Atomen nach Art eines Netzes gebildet ist.
5. Halbleiter-Vorrichtung nach Anspruch 4, worin ein Teil der Silicium-Atome in dem Netz durch Phosphor-Atome ersetzt ist.
6. Halbleiter-Vorrichtung nach Anspruch 4, worin ein Teil der Silicium-Atome in dem Netz durch Bor-Atome ersetzt ist.
7. Halbleiter-Vorrichtung nach Anspruch 4, worin ein Teil der Silicium-Atome in dem Netz durch Arsen-Atome ersetzt ist.
8. Halbleiter-Vorrichtung nach einem der Ansprüche 1 bis 7, worin der dielektrische Film ein dielektrischer Zwischenschicht-Film ist.
9. Verfahren zur Herstellung einer Halbleiter-Vorrichtung, die ein Halbleiter-Substrat und einen dielektrischen Film umfaßt, der eine Matrix nach Art eines Netzes aufweist und auf dem Halbleiter-Substrat angeordnet ist, wobei das Verfahren die Schritte umfaßt, daß man
- mittels eines Verfahrens zur chemischen Abscheidung aus der Dampfphase (CVD- Verfahrens), das Gebrauch von einem Quellen-Gas macht, das als seinen Hauptbestandteil ein gasförmiges Molekül enthält, das in seiner Molekülstruktur einen Hauptbestandteil, der aus wenigstens einem Typ eines chemischen Elements besteht, einen Unterbestandteil, der aus wenigstens einem Typ eines chemischen Elements besteht, und einen nicht-verbrückenden Bestandteil, der aus wenigstens einem Typ eines nicht-verbrückenden chemischen Elements besteht, das einen Teil des Unterbestandteils unter Bildung einer direkten Bindung zu dem Hauptbestandteil ersetzt, einschließt, eine verfestigte Substanz des Quellen-Gases auf dem Halbleiter- Substrat abscheidet;
- die verfestigte Substanz einer thermischen Bearbeitung unterwirft; und
- auf dem Halbleiter-Substrat den dielektrischen Film abscheidet, dessen Matrix-Netz partiell aufgrund des nicht-verbrückenden Bestandteils, der den Unterbestandteil ersetzt, unterbrochen ist.
10. Verfahren zur Herstellung einer Halbleiter-Vorrichtung nach Anspruch 9, worin der Schritt des Abscheidens der verfestigten Substanz des Quellen-Gases auf dem Halbleiter- Substrat und der Schritt, daß man die so abgeschiedene verfestigte Substanz einer thermischen Bearbeitung unterzieht, gleichzeitig durchgeführt werden.
11. Verfahren zur Herstellung einer Halbleiter-Vorrichtung nach Anspruch 9, worin der nicht-verbrückende Bestandteil ein Halogen ist.
12. Verfahren zur Herstellung einer Halbleiter-Vorrichtung nach Anspruch 11, worin die Hauptkomponente des Quellen-Gases gewählt ist aus SiH&sub2;F&sub2;, SiH&sub2;Cl&sub2;, SiH&sub3;F und SiH&sub3;Cl.
13. Verfahren zur Herstellung einer Halbleiter-Vorrichtung nach Anspruch 11, worin die Hauptkomponente des Quellen-Gases ein Molekül einer Verbindung ist, die durch die folgende Formel wiedergegeben wird:
F-Si-(OC&sub2;H&sub5;)&sub3;.
14. Verfahren zur Herstellung einer Halbleiter-Vorrichtung nach Anspruch 11, worin das Quellen-Gas ein Molekül einer Verbindung ist, die durch die folgende Formel wiedergegeben wird:
F&sub2;-Si-(OC&sub2;H&sub5;)&sub2;.
15. Verfahren zur Herstellung einer Halbleiter-Vorrichtung nach Anspruch 9, worin das Quellen-Gas dotiert ist entweder mit SiH4 oder mit TEOS (Si(OC&sub2;H&sub5;)&sub4;) als Unterkomponente dieses Gases.
16. Verfahren zur Herstellung einer Halbleiter-Vorrichtung nach Anspruch 9, worin das Quellen-Gas dotiert ist mit einem Gas einer Quelle für Phosphor als dessen Unterkomponente.
17. Verfahren zur Herstellung einer Halbleiter-Vorrichtung nach Anspruch 9, worin das Quellen-Gas dotiert ist mit einem Gas einer Quelle für Bor als dessen Unterkomponente.
18. Verfahren zur Herstellung einer Halbleiter-Vorrichtung nach Anspruch 9, worin das Quellen-Gas dotiert ist mit einem Gas einer Quelle für Arsen als dessen Unterkomponente.
19. Verfahren zur Herstellung einer Halbleiter-Vorrichtung, welche ein Halbleiter-Substrat und einen dielektrischen Film umfaßt, der auf dem Halbleiter-Substrat angeordnet ist, worin der dielektrische Film eine Matrix nach Art eines Netzwerks aufweist, die aus einem Hauptbestandteil, der aus wenigstens einem Typ eines chemischen Elements besteht, und einem Unterbestandteil, der aus wenigstens einem Typ eines chemischen Elements besteht, gebildet ist, wobei das Verfahren die Schritte umfaßt, daß man
- den dielektrischen Film auf dem Substrat abscheidet;
- den dielektrischen Film mit Ionen eines nicht-verbrückenden Bestandteils dotiert, der an den Hauptbestandteil bindbar ist und aus wenigstens einem Typ eines nichtverbrückenden chemischen Elements besteht; und
- den dotierten dielektrischen Film einer thermischen Bearbeitung unterwirft, worin der dielektrische Film in der Weise abgeschieden wird, daß sein Matrix-Netz aufgrund des Ersetzens durch den nicht-verbrückenden Bestandteil partiell unterbrochen ist.
20. Verfahren zur Herstellung einer Halbleiter-Vorrichtung nach Anspruch 19, worin der nicht-verbi uckende Bestandteil ein Halogen ist.
21. Verfahren zur Herstellung einer Halbleiter-Vorrichtung nach Anspruch 20, worin der nicht-verbrückende Bestandteil Fluor ist.
22. Verfahren zur Herstellung einer Halbleiter-Vorrichtung nach einem der Ansprüche 19 bis 21, worin
- der Hauptbestandteil aus einem Silicium-Atom besteht;
- der Unterbestandteil aus einem Sauerstoff-Atom besteht; und
- die Matrix des dielektrischen Films aus einem Film aus Siliciumdioxid besteht, das durch Bindungen zwischen den Silicium-Atomen und den Sauerstoff-Atomen nach Art eines Netzes gebildet ist.
23. Verfallren zur Herstellung einer Halbleiter-Vorrichtung nach Anspruch 22, welches weiter den Schritt einschließt, daß man einen Teil des Hauptbestandteils der Matrix des dielektrischen Films durch Phosphor-Atome ersetzt.
24. Verfahren zur Herstellung einer Halbleiter-Vorrichtung nach Anspruch 22 oder Anspruch 23, welches weiter den Schritt einschließt, daß man einen Teil des Hauptbestandteils der Matrix des dielektrischen Films durch Bor-Atome ersetzt.
25. Verfahren zur Herstellung einer Halbleiter-Vorrichtung nach einem der Ansprüche 22 bis 24, welches weiter den Schritt einschließt, daß man einen Teil des Hauptbestandteils der Matrix des dielektrischen Films durch Arsen-Atome ersetzt.
26. Verfahren zur Herstellung einer Halbleiter-Vorrichtung nach einem der Ansprüche 10 bis 25, worin der dielektrische Film ein dielektrischer Zwischenschicht-Film ist.
DE69311184T 1992-03-27 1993-03-26 Halbleitervorrichtung samt Herstellungsverfahren Expired - Fee Related DE69311184T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP7075392 1992-03-27
JP9504092 1992-04-15

Publications (2)

Publication Number Publication Date
DE69311184D1 DE69311184D1 (de) 1997-07-10
DE69311184T2 true DE69311184T2 (de) 1997-09-18

Family

ID=26411887

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69311184T Expired - Fee Related DE69311184T2 (de) 1992-03-27 1993-03-26 Halbleitervorrichtung samt Herstellungsverfahren

Country Status (4)

Country Link
US (1) US5633211A (de)
EP (1) EP0562625B1 (de)
KR (1) KR970003724B1 (de)
DE (1) DE69311184T2 (de)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07169833A (ja) * 1993-12-14 1995-07-04 Nec Corp 半導体装置及びその製造方法
TW302525B (de) * 1995-02-28 1997-04-11 Hitachi Ltd
KR0179292B1 (ko) * 1996-04-12 1999-04-15 문정환 반도체소자의 다층배선 형성방법
US7763327B2 (en) 1996-04-22 2010-07-27 Micron Technology, Inc. Methods using ozone for CVD deposited films
JP2983476B2 (ja) * 1996-10-30 1999-11-29 キヤノン販売株式会社 成膜方法及び半導体装置の製造方法
US5763021A (en) * 1996-12-13 1998-06-09 Cypress Semiconductor Corporation Method of forming a dielectric film
US6077786A (en) * 1997-05-08 2000-06-20 International Business Machines Corporation Methods and apparatus for filling high aspect ratio structures with silicate glass
US6057250A (en) * 1998-01-27 2000-05-02 International Business Machines Corporation Low temperature reflow dielectric-fluorinated BPSG
JPH11288893A (ja) 1998-04-03 1999-10-19 Nec Corp 半導体製造装置及び半導体装置の製造方法
US6451714B2 (en) * 1998-08-26 2002-09-17 Micron Technology, Inc. System and method for selectively increasing surface temperature of an object
JP2000077402A (ja) * 1998-09-02 2000-03-14 Tokyo Electron Ltd プラズマ処理方法および半導体装置
US6727190B2 (en) * 1998-09-03 2004-04-27 Micron Technology, Inc. Method of forming fluorine doped boron-phosphorous silicate glass (F-BPSG) insulating materials
US6159870A (en) * 1998-12-11 2000-12-12 International Business Machines Corporation Borophosphosilicate glass incorporated with fluorine for low thermal budget gap fill
US6261975B1 (en) 1999-03-04 2001-07-17 Applied Materials, Inc. Method for depositing and planarizing fluorinated BPSG films
CN1301537C (zh) * 1999-04-16 2007-02-21 国际商业机器公司 制作掺氟的硼磷硅玻璃的方法
US6054397A (en) * 1999-07-28 2000-04-25 Promos Technologies Inc. BPSG planarization method having improved planarity and reduced chatter mark defects
US6514876B1 (en) * 1999-09-07 2003-02-04 Steag Rtp Systems, Inc. Pre-metal dielectric rapid thermal processing for sub-micron technology
US6348706B1 (en) * 2000-03-20 2002-02-19 Micron Technology, Inc. Method to form etch and/or CMP stop layers
JP2001284347A (ja) 2000-03-31 2001-10-12 Canon Sales Co Inc 成膜方法及び半導体装置の製造方法
KR100503951B1 (ko) * 2003-04-30 2005-07-26 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US20110175184A1 (en) * 2010-01-21 2011-07-21 Fujifilm Corporation Solid-state imaging device and method of manufacturing solid-state imaging device
US20150048477A1 (en) * 2013-08-16 2015-02-19 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US10199388B2 (en) 2015-08-27 2019-02-05 Applied Mateerials, Inc. VNAND tensile thick TEOS oxide

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USB476837I5 (de) * 1974-06-06 1976-01-20
US4349584A (en) * 1981-04-28 1982-09-14 Rca Corporation Process for tapering openings in ternary glass coatings
GB8401250D0 (en) * 1984-01-18 1984-02-22 British Telecomm Semiconductor fabrication
US4810673A (en) * 1986-09-18 1989-03-07 Texas Instruments Incorporated Oxide deposition method
JP2557898B2 (ja) * 1987-07-31 1996-11-27 株式会社東芝 半導体装置
US5180692A (en) * 1988-03-30 1993-01-19 Tokyo Electron Limited Method for the manufacture of boron-containing films by CVD or epitaxial techniques using boron trifluoride
US4962063A (en) * 1988-11-10 1990-10-09 Applied Materials, Inc. Multistep planarized chemical vapor deposition process with the use of low melting inorganic material for flowing while depositing
EP0642168B1 (de) * 1989-07-18 1998-09-23 Sony Corporation Nichtflüchtige Halbleiterspeicheranordnung
US5314845A (en) * 1989-09-28 1994-05-24 Applied Materials, Inc. Two step process for forming void-free oxide layer over stepped surface of semiconductor wafer
NL9001770A (nl) * 1990-08-06 1992-03-02 Philips Nv Werkwijze voor het aanbrengen van een siliciumdioxide-laag op een substraat door middel van chemische reactie uit de dampfase bij verlaagde druk (lpcvd).
JPH053258A (ja) * 1990-09-25 1993-01-08 Kawasaki Steel Corp 層間絶縁膜の形成方法
JP2864806B2 (ja) * 1990-09-25 1999-03-08 松下電器産業株式会社 半導体装置の製造方法
KR960010334B1 (en) * 1990-09-25 1996-07-30 Matsushita Electric Ind Co Ltd Fabricating method of semiconductor device
JP2697315B2 (ja) * 1991-01-23 1998-01-14 日本電気株式会社 フッ素含有シリコン酸化膜の形成方法
JPH04341568A (ja) * 1991-05-16 1992-11-27 Toshiba Corp 薄膜形成方法及び薄膜形成装置
JPH05226480A (ja) * 1991-12-04 1993-09-03 Nec Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
DE69311184D1 (de) 1997-07-10
EP0562625B1 (de) 1997-06-04
KR970003724B1 (ko) 1997-03-21
EP0562625A3 (de) 1995-01-18
EP0562625A2 (de) 1993-09-29
US5633211A (en) 1997-05-27
KR930020589A (ko) 1993-10-20

Similar Documents

Publication Publication Date Title
DE69311184T2 (de) Halbleitervorrichtung samt Herstellungsverfahren
DE69022667T2 (de) Anisotropische Ablagerung von Siliziumdioxyd.
DE69323396T2 (de) Herstellungsverfahren einer planarisierten, isolierenden Zwischenschicht bestehend aus gestapelter BPSG- und Ozon-TEOS-NSO-Schicht in einer Halbleiter Vorrichtung
DE69026059T2 (de) Verfahren zur Herstellung eines SiO2 Films mit einer Polysiloxan/Ozonreaktion
DE69705915T2 (de) Herstellungsmethode eines Phosphor-gedopten Silica-Glasfilms
DE69424728T2 (de) Halbleiteranordnung und zugehörige Herstellungsmethode
EP0000897B1 (de) Verfahren zum Herstellen von lateral isolierten Siliciumbereichen
DE10016340C1 (de) Verfahren zur Herstellung von flaschenförmigen Tiefgräben zur Verwendung in Halbleitervorrichtungen
DE69333722T2 (de) Verfahren zur Verbesserung der Haftung zwischen Dielektrikschichten, an ihrer Grenzfläche, in der Herstellung von Halbleiterbauelementen
EP0491976B1 (de) Verfahren zur Herstellung einer mit Arsen dotierten glatten polykristallinen Siliziumschicht für höchstintegrierte Schaltungen
DE4430120B4 (de) Verfahren zur Erzeugung eines Dielektrikums
DE19612450A1 (de) Halbleitereinrichtung und Herstellungsverfahren derselben
DE102004013928A1 (de) Grabenisolation mit dotierter Oxid-Grabenfüllung
DE19607351A1 (de) Verfahren zur Herstellung von Kondensatoren einer Halbleitervorrichtung
DE102005030065A1 (de) Festphasenepitaxie verwendendes Halbleiterbauelement und Verfahren zur Herstellung desselben
DE102016100938B4 (de) Verfahren zum abscheiden einer isolierenden schicht, insbesondere eines borphosphorsilikatglas-films
DE60005875T2 (de) Herstellungsverfahren für einen porösen Siliziumdioxid-Film
DE3515135A1 (de) Verfahren zur abscheidung von borphosphorsilicatglas auf silicium-wafern
DE3588127T2 (de) Halbleiteranordnung mit einer dielektrischen Schicht
DE3613215C2 (de)
DE60218924T2 (de) Gasphasenabscheidung von Siliziumoxidfilmen
DE68926017T2 (de) Integrierte Schaltungherstellung, unter Anwendung eines Niedrig-Temperatur-Verfahrens zur Herstellung von Silicid-Strukturen
DE69026756T2 (de) Methode und Anordnung zur Ablagerung einer Siliciumdioxydschicht
DE2439535A1 (de) Verfahren zum eindiffundieren aktiver stoerelemente in halbleitermaterialien
DE2148120C3 (de) Verfahren zum Niederschlagen von Glasfilmen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee