DE102016100938B4 - Verfahren zum abscheiden einer isolierenden schicht, insbesondere eines borphosphorsilikatglas-films - Google Patents

Verfahren zum abscheiden einer isolierenden schicht, insbesondere eines borphosphorsilikatglas-films Download PDF

Info

Publication number
DE102016100938B4
DE102016100938B4 DE102016100938.5A DE102016100938A DE102016100938B4 DE 102016100938 B4 DE102016100938 B4 DE 102016100938B4 DE 102016100938 A DE102016100938 A DE 102016100938A DE 102016100938 B4 DE102016100938 B4 DE 102016100938B4
Authority
DE
Germany
Prior art keywords
flux
deposition
flow
source
dopant source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102016100938.5A
Other languages
English (en)
Other versions
DE102016100938A1 (de
Inventor
Jürgen Steinbrenner
Markus Kahn
Helmut Schönherr
Ravi Keshav Joshi
Heimo Hofer
Martin Pölzl
Harald Hütter
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of DE102016100938A1 publication Critical patent/DE102016100938A1/de
Application granted granted Critical
Publication of DE102016100938B4 publication Critical patent/DE102016100938B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Geometry (AREA)

Abstract

Verfahren zum Abscheiden einer isolierenden Schicht, das aufweist:Ausführen einer primären Abscheidung (102) über einer Seitenwand einer Struktur durch Abscheiden einer Schicht aus Silikatglas unter Verwendung einer Siliziumquelle bei einer ersten Flussrate und einer Dotierstoffquelle bei einer zweiten Flussrate, wobei ein Verhältnis des Flusses der Dotierstoffquelle zum Fluss der Siliziumquelle ein erstes Verhältnis ist;Ausführen einer sekundären Abscheidung (103) über der Seitenwand einer Struktur durch Erhöhen des Flusses der Siliziumquelle relativ zum Fluss der Dotierstoffquelle, wobei das Verhältnis des Flusses der Dotierstoffquelle zum Fluss der Siliziumquelle ein zweites Verhältnis ist, das kleiner ist als das erste Verhältnis;Beenden des Flusses der Siliziumquelle nach Ausführen der sekundären Abscheidung;Ausführen eines Reflow-Prozesses (104) nach Beenden des Flusses, wobei eine Dickenschwankung der Schicht aus Silikatglas über der Seitenwand einer Struktur nach dem Reflow-Prozess zwischen 1 % bis 20 % liegt, undwobei die isolierende Schicht auf einer texturierten Oberfläche, welche sich unter einem Winkel zwischen 30° bis 60° schneidende Erhöhungen aufweist, abgeschieden wird.

Description

  • TECHNISCHES GEBIET
  • Die Erfindung betrifft Verfahren zum Abscheiden einer isolierenden Schicht, insbesondere eines Borphosphorsilikatglas-Films.
  • HINTERGRUND
  • Halbleiterskalierung hat zu Vorrichtungen mit sehr geringen Strukturen und erhöhter Komplexität geführt. Viele integrierte Schaltungen weisen nun Strukturen auf, wie etwa Zeilen oder Gräben, die erheblich kleiner als ein Mikrometer breit sind. Während die Verkleinerung der Strukturgröße eine höhere Bauelementdichte, komplexere Schaltungen, einen niedrigeren Leistungsverbrauch und geringere Kosten ermöglichte, haben die kleineren Geometrien aber ebenso zu neuen Problemen geführt oder haben Probleme, die bereits für größere Geometrien gelöst wurden, wieder aufbelebt.
  • Siliziumoxid wird als isolierende Schicht in vielen Anwendungen eingesetzt. Beispielsweise wird Siliziumoxid häufig als Pre-Metall-Dielektrikum (pre-metal dielectric, PMD) unterhalb der Metallisierungsschicht und oberhalb der aktiven Bauelementgebiete verwendet. Eine solche PMD-Schicht wird über einer Gateleitung unterhalb der Metallleitungen abgeschieden.
  • Siliziumoxid wird typischerweise durch thermische Oxidation oder durch einen chemischen Gasphasenabscheidungs-(chemical vapor deposition, CVD-)Prozess oder einen Plasma-unterstützten CVD-Prozess abgeschieden. In einem CVD-Prozess wird ein Silizium-enthaltendes Gas zur Reaktion mit einem Sauerstoffenthaltenden Gas gebracht, was zur Ausbildung des Siliziumoxids führt. Reaktionsraten und damit die Abscheidungsrate eines CVD-Prozesses lassen sich durch eine Kombination aus Temperatur, Druck, Reaktionsgasflussraten und Plasmaleistung steuern. Die CVD-Prozesse führen zur Ausbildung von Siliziumoxid, das zur Ausbildung einer Silikatglasschicht erhitzt wird. Das Verfließen des abgeschiedenen Siliziumoxids führt zu einer Glättung des abgeschiedenen Oxids.
  • Aus den Druckschriften US 2003 / 0 019 427 A1 , US 7 431 967 B2 , US 6 218 268 B1 und US 6 599 574 B1 sind beispielhafte Verfahren zur Herstellung von Silikatglasschichten bekannt.
  • Bor und Phosphor werden in die Silikatglasschichten eingebracht, um ein dotiertes Silikatglas (BPSG) zur Verbesserung des Reflow-Verhaltens und Getterverhaltens der BPSG-Filme auszubilden. Jedoch wirft die Herstellung von BPSG weiterhin viele Fragen auf, abhängig von der gewünschten Anwendung. Ein Beispiel einer Herstellungsherausforderung ist etwa übermäßiges Verfließen der BPSG-Filme, was zu einer Schwierigkeit beim Ausbilden geeigneter Kontakte zwischen dicht benachbarten Gateleitungen führt. Ein weiteres Beispiel stellt die Möglichkeit des vollständigen Füllens eines engen Grabens ohne Hohlräume bei minimiertem thermischem Budget des Grabenfüllprozesses dar.
  • ZUSAMMENFASSUNG
  • Die Aufgabe wird gelöst durch die Lehre der unabhängigen Patentansprüche. Weitere Ausführungsformen sind in den abhängigen Ansprüchen definiert.
  • Beispielsweise umfasst ein Verfahren zum Abscheiden einer isolierenden Schicht ein Ausführen einer primären bzw. ersten Abscheidung über einer Seitenwand einer Struktur durch Abscheidung einer Schicht aus Silikatglas unter Verwendung einer Siliziumquelle bei einer ersten Flussrate und einer Dotierstoffquelle bei einer zweiten Flussrate. Ein Verhältnis des Flusses der Dotierstoffquelle zum Fluss der Siliziumquelle ist ein erstes Verhältnis. Das Verfahren weist zudem ein Ausführen einer sekundären bzw. zweiten Abscheidung über der Seitenwand einer Struktur durch Erhöhen des Flusses der Siliziumquelle relativ zum Fluss der Dotierstoffquelle auf. Das Verhältnis des Flusses der Dotierstoffquelle zum Fluss der Siliziumquelle ist ein zweites Verhältnis, das kleiner ist als das erste Verhältnis, und der Fluss der Siliziumquelle wird nach dem Ausführen der sekundären Abscheidung abgeschaltet. Ein Reflow-Prozess erfolgt nach dem Abschalten des Flusses. Eine Dickenschwankung der Schicht aus Silikatglas über der Seitenwand einer Struktur nach dem Reflow-Prozess liegt zwischen 1 % bis 20 %.
  • Beispielsweise umfasst ein Verfahren zum Abscheiden einer isolierenden Schicht ein Ausführen einer primären Abscheidung durch Abscheiden einer Schicht aus Silikatglas unter Verwendung einer Siliziumquelle bei einer ersten Flussrate und einer Dotierstoffquelle bei einer zweiten Flussrate. Ein Verhältnis des Flusses der Dotierstoffquelle zum Fluss der Siliziumquelle ist ein erstes Verhältnis. Das Verfahren weist zudem ein Ausführen einer sekundären Abscheidung durch Erhöhen des Flusses der Siliziumquelle relativ zum Fluss der Dotierstoffquelle auf. Das Verhältnis des Flusses der Dotierstoffquelle zum Fluss der Siliziumquelle ist ein zweites Verhältnis, das kleiner ist als das erste Verhältnis. Die primäre Abscheidung wird für eine erste Zeitdauer ausgeführt und die sekundäre Abscheidung wird für eine zweite Zeitdauer ausgeführt. Die zweite Zeitdauer ist kleiner ist die erste Zeitdauer, wobei die erste Zeitdauer zwischen 8 s bis 300 s liegt, und die zweite Zeitdauer größer als 3 s ist. Das Verfahren weist zudem ein Abschalten des Flusses der Siliziumquelle nach dem Ausführen der sekundären Abscheidung auf.
  • Beispielsweise umfasst ein Verfahren zum Ausbilden einer Vorrichtung, die eine erste isolierende Schicht aufweist, ein Bereitstellen eines ersten Wafers mit einer ersten Struktur, und Abscheiden einer Schicht einer Isolation über der ersten Struktur unter Verwendung einer ersten Prozessabfolge aus einem Abscheidungsprozess, der einen Abscheidungsschritt, gefolgt von einem Beendigungsschritt umfasst. Der Abscheidungsschritt umfasst die Verwendung einer Siliziumquelle, einer Sauerstoffquelle, und einer Dotierstoffquelle, wobei die Dotierstoffquelle während des Beendigungsschritts abgeschaltet wird. Das Verfahren weist zudem ein Ausheilen des ersten Wafers zum Verfließen der Schicht aus einer Isolation auf. Während der Ausheilung verfließt ein Material der Schicht aus der Isolation bei einer ersten Reflow-Rate bei der ersten Struktur. Das Verfahren umfasst zudem ein Ändern der Prozessabfolge für den Abscheidungsprozess in eine zweite Prozessabfolge, und ein Bereitstellen eines zweiten Wafers, der eine zweite Struktur aufweist. Das Verfahren umfasst zudem ein Abscheiden einer isolierenden Schicht über der zweiten Struktur unter Verwendung der zweiten Prozessabfolge des Abscheidungsprozesses, der den Abscheidungsschritt gefolgt von dem Beendigungsschritt aufweist. Eine Dauer des Beendigungsschrittes in der zweiten Prozessabfolge ist größer als eine Dauer des Beendigungsschrittes in der ersten Prozessabfolge. Das Verfahren umfasst zudem ein Ausheilen des zweiten Wafers zum Verfließen der isolierenden Schicht. Während der Ausheilung verfließt ein Material der isolierenden Schicht bei einer zweiten Reflow-Rate, und die zweite Reflow-Rate ist kleiner als die erste Reflow-Rate.
  • Beispielsweise weist eine Halbleitervorrichtung eine Struktur mit Seitenwänden auf, und eine verflossene isolierende Schicht, die über den Seitenwänden der Struktur angeordnet ist. Eine Dicke der verflossenen isolierenden Schicht variiert entlang der Seitenwand um 1 % bis 10 %.
  • Beispielsweise umfasst ein Verfahren zum Ausbilden eines Borphosphorsilikat-(BPSG-)Films ein Abscheiden einer Schicht aus BPSG unter Verwendung von Tetraethylorthosilan (TEOS) und einer ersten Dotierstoffquelle unter Verwendung eines ersten Prozessparametersatzes für eine erste Prozessdauer. Ein Verhältnis aus einem Fluss der ersten Dotierstoffquelle zu einem Fluss des TEOS ist ein erstes Verhältnis. Das Verfahren umfasst zudem ein Erhöhen des Flusses des TEOS relativ zum Fluss der ersten Dotierstoffquelle unter Verwendung eines zweiten Parametersatzes für eine zweite Prozessdauer durch Reduzieren des Flusses der ersten Dotierstoffquelle um wenigstens 50 % und Erhöhen des Flusses des TEOS um wenigstens 10 %. Das Verhältnis aus dem Fluss der ersten Dotierstoffquelle zum Fluss des TEOS ist ein zweites Verhältnis, das kleiner ist als das erste Verhältnis. Die Abscheidung erfolgt für eine erste Zeitdauer und das Erhöhen erfolgt für eine zweite Zeitdauer. Die zweite Zeitdauer ist kleiner als die erste Zeitdauer. Die erste Zeitdauer liegt zwischen 8 s bis 300 s, und die zweite Zeitdauer ist größer als 3 s. Das Verfahren umfasst zudem ein Beenden der Abscheidung des BPSG-Films nach Erhöhen des Flusses.
  • Figurenliste
  • Für ein tieferes Verständnis der Erfindung und ihrer Vorteile wird nun Bezug genommen auf die folgende Beschreibung im Zusammenhang mit den begleitenden Abbildungen, wobei:
    • 1A zeigt einen herkömmlichen Borphosphorsilikatglas-(BPSG-)Film, der über einem Substrat mit einem herkömmlichen Prozess abgeschieden ist;
    • 1B zeigt den verflossenen BPSG-Film nach einem Reflow-Prozess herkömmlicher Art;
    • 2A zeigt eine Skizze einer Prozesskammer, wobei 2B einen schematischen Prozessablauf gemäß einem Beispiel darstellt;
    • 3A und 3B zeigen eine Querschnittsansicht eines BSPG-Films nach Abscheidung und Verfließen bei Verwendung von Beispielen, wobei 3B eine vergrößerte Darstellung eines Bereichs der 3A ist;
    • 4 zeigt einen schematischen Querschnitt einer strukturierten Struktur mit einem unter Verwendung des Beispiels von 2 ausgebildeten konformen BPSG-Film mit dem dotierten Film und dem undotierten Film;
    • 5A und 5B zeigen eine schematische Querschnittsansicht einer strukturierten Struktur mit einem unter Verwendung des Beispiels von 2 hergestellten konformen BPSG-Film-Spacer, wobei 5A den konformen BPSG-Film zeigt und 5B den Spacer darstellt;
    • 6 zeigt eine Querschnittsansicht einer Halbleitervorrichtung mit einem konformen BPSG-Film gemäß einem Beispiel; und
    • 7A zeigt eine Querschnittsansicht eines vertikalen Transistorfeldes gemäß Beispielen und 7B zeigt ein Beispiel eines vertikalen Transistors.
  • DETAILLIERTE BESCHREIBUNG VON DER VERANSCHAULICHUNG DIENENDEN BEISPIELEN
  • 1A zeigt einen herkömmlichen Borphosphorsilikatglas-(BPSG-)Film 20, der über einem Substrat 10 mit einem herkömmlichen Prozess abgeschieden ist. BPSG wird in der Halbleiterindustrie als Trennschicht verwendet, beispielsweise zwischen dem Polysilizium-Gate/Zwischenverbindungsschicht und der ersten Metallschicht von Transistoren. Eine solche Trennschicht wird häufig als Pre-Metall-Dielektrikum-(pre-metal dielectric, PMD-)Schicht bezeichnet, da sie vor jeglicher Metallschicht der Back-End-Metallisierung abgeschieden wird. Die PMD-Schicht wird zur elektrischen Isolation von Bereichen der zuerst abgeschiedenen Metallschicht vom Halbeitersubstrat verwendet. Herkömmliche Prozesse streben eine gute Planarisierung und Lückenfülleigenschaften für den abgeschiedenen BPSG-Film 20 an.
  • Folglich wurden Abscheideverfahren entwickelt, um diesen Eigenschaften gerecht zu werden und diese schließen häufig eine Planarisierung der Schicht durch Erhitzen oberhalb der Reflow-Temperatur ein, so dass der abgeschiedene BPSG-Film 20 als Flüssigkeit fließt. Der Reflow-Prozess ermöglicht es dem BPSG-Film 20 Gräben kleiner Breite mit hohem Aspektverhältnis zu füllen.
  • Das Erhitzen zum Verfließen des BPSG-Films 20 lässt sich sowohl durch eine schnelle thermische Prozessierung (rapid thermal processing, RTP) oder einen herkömmlichen Ofenprozess in trockener (z.B. N2 oder O2) oder nasser (z.B. H2/O2-Dampf) Umgebung erzielen.
  • Ein herkömmlicher BPSG-Film 20 kann durch Einbringen einer Phosphor-enthaltenden Quelle sowie einer Bor-enthaltenden Quelle in eine Prozessierungskammer zusammen mit Silizium- und Sauerstoff- enthaltenden Quellen ausgebildet werden. Triethylphosphat (TEPO), Triethylphosphit (TEPi), Trimethylphosphat (TMOP), Trimethylphosphit (TMPi), sowie ähnliche Verbindungen lassen sich als Quelle für Phosphor verwenden. Ebenso lassen sich Triethylborat (TEB), Trimethylborat (TMB) und ähnliche Verbindungen als Quelle für Bor verwenden.
  • Im Allgemeinen weisen dotierte Oxide, die Reflow-Eigenschaften aufweisen, eine gemeinsame gesamte Dotierung von Phosphor und Bor im Bereich von 4 bis 9 % auf. Typischerweise ist Bor, anders als Phosphor, der treibende Stoff für die Reflow-Eigenschaften. Siliziumdioxid mit höherer Phosphorkonzentration wird zur Förderung der Glättung verwendet, ist jedoch schädlich für die Metallisierung wegen Aluminiumkorrosion. Nachdem das dotierte Siliziumoxid abgeschieden ist, ist eine weitere Erhitzung erforderlich, bis das Oxid aufweicht und fließt.
  • Zusätzlich zur Borkonzentration lässt sich die Reflow-Morphologie von dotiertem Siliziumdioxid auch durch Erwärmungstemperatur, Erwärmungsdauer, Erwärmungsrate und Erwärmungsumgebung festlegen. Zudem ist der Gehalt oder die Menge von Bor (1 bis 5 %) ein entscheidender Faktor für die Reflow-Eigenschaften, da hierdurch die Erweichungstemperatur durch Erniedrigung der Glasviskosität reduziert wird.
  • 1B zeigt den verflossenen BPSG-Film 20 nach einem Reflow-Prozess. Wie in 1B dargestellt ist, glättet der Reflow-Prozess die Oberseite des abgeschiedenen BPSG-Films 20. Falls die Abscheidung auf eine texturierte Oberfläche (eine Oberfläche mit unebenen oder strukturierten Oberflächenausrichtungen) erfolgt, moduliert der Glättungsprozess die Dicke des BPSG-Films 20. Beispielsweise kann der verflossene BPSG-Film 20 an der Unterseite der Öffnungen dicker sein als an der Oberseite. In einem herkömmlichen Prozess ist die Dicke des verflossenen BPSG-Films 20 im unteren Bereich der Seitenwand wenigstens 20 % dicker als in einem oberen Bereich der Seitenwand, d.h. a1 > 1,2 x a2.
  • Der Reflow-Prozess stellt ebenso andere wichtige Funktionen bereit. Während des Verfließens werden Metallionen im unterliegenden Substrat durch den BPSG-Film 20 gegettert bzw. eingefangen. Zudem kann eine Anpassung der Ätzrate des BPSG-Films 20 erforderlich sein, falls der Reflow-Prozess geändert wird.
  • Herkömmliche Prozesse verwenden Konzentrationen von Bor und Phosphor, um das Verfließen und das Einfangen mobiler Ionen zu verbessern. Beispielsweise werden der Bor- und Phosphoranteil abgestimmt, um das Verfließen, die Getterrate und die Ätzrate zu ändern.
  • Jedoch ist ein zu starkes Verfließen für einige Anwendungen nicht geeignet, die einen konformen Film erfordern. Eine Reduktion des Verfließens mit herkömmlichen Methoden kann ebenso zu einer Reduktion der Effektivität der Dotierstoffgetterung durch den BPSG-Film führen, während die Ätzrate in der falschen Richtung geändert wird. Beispielsweise ist die Erniedrigung des thermischen Budgets des Reflow-Prozesses eine Möglichkeit das Verfließen zu reduzieren. Jedoch würde eine Reduktion des thermischen Budgets auch das Gettern mobiler Ionen reduzieren. Deshalb ist eine unabhängige Möglichkeit zur Änderung des Verfließens eine attraktive Lösung.
  • Eine weitere herkömmliche Möglichkeit zur Änderung des Reflow-Verhaltens schließt das Abscheiden einer weiteren undotierten Deckschicht ein. Jedoch ändert ein solcher Prozess die Dicke des BPSG-Films, der geätzt werden soll. Der Ätzprozess wird komplizierter, insbesondere weil die Ätzraten in der undotierten Deckschicht und dem darunterliegenden dotierten Film unterschiedlich sind. Ein Erhöhen der Dicke des BPSG-Films kann ebenso zu weiteren Problemen während der Herstellung führen.
  • Deshalb können herkömmliche Techniken keinen Film mit geeignetem Verfließen, Gettern und Ätzprozesskomplexität sowie ohne erhebliche Änderung der Filmdicke bereitstellen.
  • Beispiele überwinden diese Beschränkungen, indem sie einen Beendigungsschritt für den Abscheideprozess bereitstellen, der der Reduktion des Verfließverhaltens ohne Beeinflussung des Ätzprozesses und der Gettereigenschaften des Films dient. Somit wird in verschiedenen Beispielen der Beendigungsschritt während der eigentlichen BPSG-Abscheidung modifiziert, so dass der Dotierstofffluss vor Abschalten der Siliziumquelle reduziert oder abgeschaltet wird. Die Dauer des Beendigungsschrittes wird gegenüber herkömmlichen Techniken modifiziert, um diese Abwandlung zu ermöglichen. In alternativen Beispielen kann der Beendigungsschritt auch ex-situ durchgeführt werden, obwohl dies möglicherweise nicht kosteneffektiv ist. Ebenso kann in einer weiteren Alternative ein dünnes Plasmaoxid auf dem BPSG unter Verwendung eines Plasmaprozesses in derselben Kammer abgeschieden werden. Auch kann die Plasmaqualität verwendet werden, um das Reflow-Verhalten zu ändern.
  • In bekannten Prozessen folgt auf den Abscheidungsprozess ein kurzer Beendigungsprozess. Der Beendigungsschritt ist so gestaltet, dass der Dotierstofffluss zunächst beendet wird, bevor die Siliziumquelle abgeschaltet wird. Somit weisen die wenigen Monolagen des BPSG-Films an der freigelegten Oberfläche eine reduzierte Dotierstoffkonzentration auf, die hilfreich ist zur Vermeidung von Feuchtigkeitsabsorption.
  • In verschiedenen Beispielen wird der Beendigungsschritt modifiziert zu einem sekundären Abscheidungsprozess, in dem eine dünne Schicht aus isolierendem Material während des Beendigungsschrittes abgeschieden wird. Die dünne Schicht aus dem isolierenden Material ist ausreichend, um den Reflow-Prozess zu modifizieren, jedoch den Getterprozess und die Änderung der Ätzrate des abgeschiedenen Films nicht zu modifizieren bzw. zu ändern.
  • Ein Verfahren zum Ausbilden eines BPSG-Films gemäß Beispielen wird mit Bezug auf 2 beschrieben. Strukturelle Vorrichtungen, die mit dem Verfahren hergestellt werden, werden mit Bezug auf 3 - 7 beschrieben.
  • 2A zeigt eine schematische Darstellung einer Prozesskammer. 2B zeigt einen schematischen Prozessfluss gemäß einem weiteren Beispiel.
  • 2A ist ein vereinfachtes Diagramm eines chemischen Gasphasenabscheidungs-(chemical vapor deposition, CVD-)Systems, das gemäß einem Beispiel verwendet wird. In einem oder mehreren Beispielen kann das CVD-System ein sub-atmosphärisches CVD-(SA-CVD-)System sein und zur Prozessierung der Wafer 131 verwendet werden.
  • In verschiedenen Beispielen werden sämtliche mit der 2A dargestellten Vorgänge innerhalb der Prozesskammer 121 des SA-CVD-Systems durchgeführt. In einem oder mehreren Beispielen können sämtliche Vorgänge der 2A vor Entfernen des Wafers 131 von der Aufspannvorrichtung 129 erfolgen.
  • Das SA-CVD-System weist eine Vakuumkammer innerhalb der Prozesskammer 121 zur Aufnahme des auf dem Wafer 131 abzuscheidenden Prozessgases auf. Das SA-CVD-System weist zudem eine Flusssteuerung 122 auf, um den Fluss von Gasen in die Prozesskammer 121 zu steuern, sowie einen Mischer 123, um die Gase vor dem Einführen in die Prozesskammer 121 zu mischen. In einigen Beispielen kann der Mischer 123 weggelassen werden und die Gase können direkt in die Prozesskammer 121 eingeführt werden.
  • Die Prozesskammer 121 kann erhitzt werden, um sicherzustellen, dass die Reaktion lediglich innerhalb der Prozesskammer 121 und nicht innerhalb des Mixers 123 ausgelöst wird. Somit kann der Wafer 131 in einigen Beispielen über die Aufspannvorrichtung 129 erhitzt werden, wenn die ein erhitzendes Element aufweisen kann. Alternativ hierzu kann ein getrenntes Erhitzungselement bereitgestellt werden.
  • Die Prozesskammer 121 kann eine Mehrzahl von Einlässen aufweisen, um Gase vom Mischer 123 zu empfangen. Die Prozesskammer 121 kann eine Mehrzahl von Sensoren aufweisen, um Information im Hinblick auf die Position des Wafers 131, die Ausrichtung des Wafers 131 (falls erforderlich), die Temperatur des Wafers 131 und weitere Information zur Steuerung des Abscheidungsprozesses zu erhalten.
  • Die Prozesskammer 121 kann ebenso in einigen Beispielen an eine Plasma-erzeugende Kammer gekoppelt sein. In einigen Beispielen können eine oder mehrere Quellen ionisiert werden, bevor sie in die Prozesskammer 121 eingeleitet werden. In derartigen Fällen kann der ionisierte Precursor von der Plasma-erzeugenden Kammer eingeführt werden.
  • Die Prozesskammer 121 kann Einlassventile 121-IN und Auslassventile 121-0 zur Bereitstellung von Reinigungsgasen und nach Bedarf weiteren Gasen zur Reinigung der Prozesskammer 121 aufweisen. Somit kann das SA-CVD-System jegliche Merkmale wie in herkömmlichen Systemen umfassen.
  • Das SA-CVD-System kann eine Mehrzahl von Gasquellen aufweisen. Ein Trägergas wie etwa Helium 124 kann in verschiedenen Beispielen zum Einsatz kommen. Eine oxidierende Quelle wie Ozon 125 kann als oxidierende Spezies verwendet werden. In einigen Beispielen können weitere oxidierende Quellen verwendet werden, die Sauerstoff, N2O und NO umfassen. In einem Beispiel wird eine Quelle aus TEOS 126 als Siliziumquelle verwendet. Alternativ hierzu kann in einigen Beispielen eine Silanbasierte Chemie zum Einsatz kommen. Dotierstoffquellen können beispielsweise TEB 127 und TEPO 128 umfassen.
  • Versorgungsleitungen von den Quellen stellen reaktive Gase und Trägergase zur Flusssteuerung 122 bereit. Die Flusssteuerung 122 ist geeignet, um den Fluss jeder einzelnen Quelle zu regulieren. Die Flusssteuerung 122 kann in verschiedenen Beispielen Sensoren, Absperrventile, Massenflusssteuerungen aufweisen. In verschiedenen Beispielen kann die Flusssteuerung 122 jegliche Art von Steuerung zur Messung und Regulierung des Flusses von Gas oder Flüssigkeit durch die Versorgungsleitungen umfassen.
  • In einigen Beispielen kann der Mischer 123 ein Flüssigkeitsinjektionssystem zur Verdampfung reaktiver Flüssigkeiten wie TEOS 126, TEB 127 und TEPO 128 umfassen. Die verdampften Quellen können mit dem Trägergas (Helium 124) kombiniert werden. Der Fluss von Ozon 125 kann direkt in die Prozesskammer 121 eingeleitet werden ohne in einigen Beispielen gemischt zu werden, um jegliche Reaktion vor Erreichen der Prozesskammer 121 zu vermeiden. Alternativ hierzu kann das Ozon 125 mit dem reaktiven Gemisch vor Eintreten in die Prozesskammer 121 kombiniert werden.
  • In einer Darstellung kann im Mischer 123 eine Mischung umfassend TEOS 126 als Siliziumquelle, TEB 127 als Borquelle und TEPO 128 als Phosphorquelle gemischt werden. Da TEOS 126 und TEPO 128 flüssige Quellen sind, können diese zunächst verdampft werden vor Vermischung mit TEB 127. Die Verdampfung kann unter Verwendung eines Kessels oder weiterer erhitzender Verfahren erfolgen. Als weitere Alternative können die Flüssigkeiten direkt als feines Spray oder Dunst in das Helium-Trägergas injiziert und erhitzt werden.
  • Mit Bezug auf 2B wird in dem Kasten 101 die Abscheidung gestartet. Nach beliebigen erforderlichen Reinigungsschritten wird der Wafer 131 in die Prozesskammer 121 eingeführt und die Prozesskammer 121 wird unter Druck gesetzt und erhitzt. Beispielsweise kann die Prozesskammer auf 133,332 Pa (100 Torr) bis 66661,2 Pa (500 Torr) z.B. gemäß einem Beispiel auf 26664,5 Pa (200 Torr) unter Druck gesetzt werden. Der Wafer 131 kann auf ungefähr 400°C, beispielsweise zwischen 400°C bis 500°C erhitzt werden. Eine Kammerreinigung kann, falls erforderlich, erfolgen.
  • Dann werden mit Bezug auf 2A die reaktiven Gase von dem Mischer 123 zusammen mit dem oxidierenden Gas (Ozon 125) in die Prozesskammer 121 eingeführt, nachdem die Prozesskammer 121 auf einen geeigneten Druckwert unter Druck gesetzt wurde und der Wafer 131 wird auf Abscheidungstemperatur gebracht.
  • Mit Bezug auf den Kasten 102 führt der primäre Abscheidungsschritt zur Abscheidung einer Schicht aus einem BPSG-Film über der freigelegten Oberfläche des Wafers 131. Der primäre Abscheidungsschritt kann so erfolgen, dass ein hochdotierter BPSG-Film mit guter Konformität abgeschieden wird. In verschiedenen Beispielen kann der primäre Abscheidungsschritt eine Heliumflussrate zwischen 10.000 bis 20.000 sccm, eine Ozonflussrate zwischen 5000 bis 10.000 sccm, eine TEOS-Flussrate zwischen 1000 bis 2000 mgm, eine TEB-Flussrate zwischen 200 bis 800 mgm, eine TEPO-Flussrate zwischen 100 bis 200 mgm aufweisen.
  • Die primäre Abscheidung kann für 10 s bis 500 s erfolgen, abhängig von der abgeschiedenen Dicke und den ausgewählten Prozessbedingungen. Zudem kann die primäre Abscheidung in der Abscheidung eines BPSG-Films mit einer Dicke von ungefähr 20 nm bis 400 nm, in einem Beispiel beispielsweise 40 nm bis 100 nm führen.
  • Mit Bezug auf den Kasten 103 wird eine zweite Abscheidung durchgeführt sobald die primäre Abscheidung abgeschlossen ist. Die sekundäre Abscheidung kann in einem oder mehreren Beispielen ein Beendigungsschritt sein. Während dieses Schrittes werden die Dotierstoffquellen abgesperrt oder erheblich reduziert.
  • Der sekundäre Abscheidungsschritt kann so erfolgen, dass ein undotierter Film mit einer guten Konformität abgeschieden wird. In verschiedenen Beispielen kann der sekundäre Abscheidungsschritt die Verwendung einer Heliumflussrate zwischen 10.000 bis 20.000 sccm, einer Ozonflussrate zwischen 5000 bis 10.000 sscm, einer TEOS-Flussrate zwischen 1050 bis 2050 mgm und ohne Fluss von TEB und TEPO umfassen.
  • In verschiedenen Beispielen ist die TEOS-Flussrate während des sekundären Abscheidungsschrittes höher als die TEOS-Flussrate während des primären Abscheidungsschrittes. In einem oder mehreren Beispielen ist die TEOS-Flussrate während des sekundären Abscheidungsschrittes um wenigstens 5 % höher als die TEOS-Flussrate während des primären Abscheidungsschrittes. In einem oder mehreren Beispielen ist die TEOS-Flussrate während des zweiten Abscheidungsschrittes wenigstens 5 % bis 20 % höher als die TEOS-Flussrate während des primären Abscheidungsschrittes.
  • In verschiedenen Beispielen sind die TEB- und TEPO-Flussraten während des zweiten Abscheidungsschrittes wenigstens 50 % geringer als die entsprechenden TEB- und TEPO-Flussraten während des primären Abscheidungsschrittes. In einem Beispiel liegen die TEB- und TEPO-Flussraten während des zweiten Abscheidungsschrittes zwischen 0 % bis 1 %, d.h. sind vernachlässigbar.
  • Jedoch ist das Verhältnis von TEOS zu TEB und TEPO ein wichtigerer Parameter. Entsprechend ist das Verhältnis aus TEOS zu TEB und aus TEOS und TEPO während des primären Abscheidungsschrittes höher als das entsprechende Verhältnis aus TEOS zu TEB und aus TEOS und TEPO während des sekundären Abscheidungsschrittes. Folglich kann die TEOS-Flussrate in einem Beispiel im zweiten Abscheidungsschritt erhöht werden ohne die Bor- und Phosphorquellen abzuschalten. In einem Beispiel werden TEPO und TEB während des zweiten Abscheidungsschrittes abgeschaltet.
  • Die sekundäre Abscheidung kann, abhängig von der abgeschiedenen Dicke und der ausgewählten Prozessbedingungen, für 3 s bis 20 s ausgeführt werden. In einem oder mehreren Beispielen kann die sekundäre Abscheidung für 4 s bis 8 s und in einem Beispiel für etwa 6 s ausgeführt werden. In verschiedenen Beispielen kann die Dicke des während der sekundären Abscheidung abgeschiedenen Films, d.h. der Beendigungsschicht nicht von der BPSG-Dicke abhängen, um das Verfließen von BPSG zu unterdrücken.
  • In verschiedenen Beispielen wird während der sekundären Abscheidung ein undotierter isolierender Film mit einer Dicke von ungefähr 3 nm bis 6 nm über dem dotierten BPSG-Film, der während des primären Abscheidungsschrittes abgeschieden wird, abgeschieden. In einem oder mehreren Beispielen wird der undotierte isolierende Film mit einer Dicke von ungefähr 5 nm bis 6 nm über dem während des primären Abscheidungsschrittes abgeschiedenen BPSG-Film abgeschieden. In einem oder mehreren Beispielen beträgt der undotierte isolierende Film mehr als einige Monolagen.
  • Nach dem sekundären Abscheidungsprozess wird der Fluss von TEOS abgeschaltet, so dass keine weitere Abscheidung mehr erfolgt. Zusätzlich kann ein Reinigungsprozess, falls erforderlich, ausgeführt werden. Der Wafer 131 kann aus der Prozesskammer 121 in Vorbereitung für den nachfolgenden Reflow-Prozess (Reflow-Ausheilung) entfernt werden. In einigen Beispielen kann die Reflow-Ausheilung auch in derselben Prozesskammer 121 erfolgen.
  • Mit Bezug auf den Kasten 104 wird eine Reflow-Ausheilung ausgeführt. Der Reflow-Ausheilung erfolgt in verschiedenen Beispielen bei einer Temperatur zwischen 600°C bis 1000°C. Falls das thermische Budget der oben beschriebenen Abscheidungsschritte zur Verfließung und Getterung mobiler Ionen ausreicht, kann die Reflow-Ausheilung in einigen Beispielen weggelassen werden.
  • 3A und 3B zeigen eine Querschnittsansicht eines BPSG-Films 220 nach Abscheidung und Verfließen bei Einsatz von Beispielen. 3B zeigt eine vergrößerte Ansicht eines Teils der 3A.
  • Mit Bezug auf 3A wird ein BPSG-Film 220 über einem Substrat 10 abgeschieden und wie in 2 beschrieben verflossen. 3B zeigt eine vergrößerte Ansicht und stellt den dotierten Film 221 dar mit einer ersten Dickte t221 gefolgt von dem undotierten Film 222 mit einer zweiten Dicke t222. In verschiedenen Beispielen beträgt die erste Dicke wenigstens das 10-fache der zweiten Dicke t222. In einer oder mehreren Beispielen beträgt die erste Dicke t221 ungefähr 50 nm bis ungefähr 60 nm, während die zweite Dicke t222 zwischen ungefähr 5 nm bis 6 nm liegt.
  • Wegen des Einsatzes des sekundären Abscheidungsschrittes verfließt der BPSG-Film 220 während der Reflow-Ausheilung nicht erheblich, beispielsweise im Gegensatz zur 1B, die einen herkömmlichen Film nach dem Reflow-Prozess darstellt.
  • Die texturierte Oberfläche weist eine Oberseite mit Erhöhungen auf, die sich in einem Beispiel unter einem Winkel von weniger als 60° schneiden. Eine Dicke des BPSG-Films nach einem Reflow-Prozess variiert über der Oberseite um nicht mehr als 10 % der Dicke des BPSG-Films an einem beliebigen anderen Punkt. In einem Beispiel schwankt eine Dicke des BPSG-Films auf Seitenwänden nach dem Reflow-Prozess zwischen 1 % bis 20 %.
  • Folglich liegt die erste Tiefe d1 an dem spitzen Scheitel innerhalb 5 % der zweiten Tiefe d2 in anderen Gebieten des BPSG-Films 220, obgleich die Oberfläche des Substrats 10 Ebenen umfassen kann, die unter einem Winkel α von weniger als 60°, beispielsweise in einem Beispiel zwischen 30° bis 45° geneigt sein können. In verschiedenen Beispielen beträgt eine Dickenschwankung der ersten Tiefe d1 von der zweiten Tiefe d2 weniger als 20 %. In einem oder mehreren Beispielen beträgt eine Dickenschwankung der ersten Tiefe d1 von der zweiten Tiefe d2 zwischen 1 % und 20 %. In einem oder mehreren Beispielen beträgt eine Dickenschwankung der ersten Dicke d1 von der zweiten Dicke d2 zwischen 0,1 % und 10 %. In einem oder mehreren Beispielen beträgt eine Dickenschwankung der ersten Dicke d1 von der zweiten Dicke d2 zwischen 5 % und 10 %. Folglich wird aufgrund des beschränkten Verfließens eine verflossene isolierende Schicht mit einer minimalen Schwankung ausgebildet.
  • 4 zeigt einen schematischen Querschnitt einer strukturierten Struktur mit einem konformen BPSG-Film 220, der den dotierten Film 221 und den undotierten Film 222 aufweist und unter Verwendung des Beispiels von 2 ausgebildet ist.
  • Mit Bezug auf 4 wird eine strukturierte Struktur 30 über dem Substrat 41 gebildet. In einer Darstellung kann die strukturierte Struktur 30 eine Gateleitung eines Transistors sein. Der Abstand zwischen benachbarten strukturierten Strukturen 30 entspricht dem Pitch p30. Die Möglichkeit der Ausbildung konformer Strukturen über der strukturierten Struktur 30 ist kritisch im Hinblick auf die Ausbildung einer Mehrzahl von strukturierten Strukturen 30 bei geringem Pitch.
  • 5A und 5B zeigen einen schematischen Querschnitt einer strukturierten Struktur mit einem konformen BPSG-Film-Spacer, der unter Verwendung des Beispiels von 2 ausgebildet wird. 5A zeigt den konformen BPSG-Film, während 5B den Spacer darstellt.
  • Mit Bezug auf 5A wird eine Gateleitung 52 über dem Substrat 51 ausgebildet. Ein konformer BPSG-Film wird über der Gateleitung 52 unter Verwendung der in 2 beschriebenen Beispiele ausgebildet. Die 4 zeigt ein solches Beispiel. Der BPSG-Film lässt sich unter Verwendung eines anisotropen Ätzprozesses ätzen. Da der BPSG-Film vorhergehend konform ausgebildet wurde, ist ein anisotroper Ätzprozess ausreichend zur Ausbildung der Spacer. Falls jedoch die Dicke an der Unterseite des Grabens f2 erheblich größer ist als die Dicke über der Gateleitung 52, wird eine anisotrope Ätzung die Gateleitung 52 öffnen und kann wenigstens einen Bereich des Materials der Gateleitung 52 ätzen. In vorteilhafter Weise werden derartige Probleme bei der Verwendung des wie in 5B gezeigten konformen BPSG-Films 220 vermieden.
  • 6 zeigt eine Querschnittsansicht einer Halbleitervorrichtung mit einem konformen BPSG-Film 220 gemäß einem Beispiel.
  • Mit Bezug auf 6 werden eine Mehrzahl von Grabengates 63 in einem Substrat 61 angeordnet. Der Transistor weist eine Mehrzahl von Sourcegebieten 64 auf, die mit einer Mehrzahl von Kontaktpads 65 gekoppelt sind, sowie ein gemeinsames Draingebiet, das in dem Substrat 61 ausgebildet ist. Ein Kanalgebiet 62 trennt die Sourcegebiete 64 von den Draingebieten (Substrat 61). Die Möglichkeit des Ausbildens konformer BPSG-Filme 220 mit geringerem Verfließen bei guter Getterung und minimaler Änderung in der Ätzprozesskomplexität ermöglicht die Vereinfachung der Herstellung derartiger Strukturen.
  • 7A zeigt einen schematischen Querschnitt eines vertikalen Transistorfeldes gemäß Beispielen und 7B zeigt ein Beispiel eines vertikalen Transistors.
  • In einem oder mehreren Beispielen kann der Transistor eine große Anzahl von Gräben 132 aufweisen, in welchen Gateleitungen 160 ausgebildet sind. In verschiedenen Beispielen kann eine größere Anzahl von Gateleitungen 160 vorliegen als dargestellt. Beispielsweise können einige Beispiele 1000 - 10.000 Gateleitungen aufweisen. Alternativ hierzu kann in einem Beispiel die Mehrzahl von Gateleitungen 160 über dem Substrat 71 ausgebildet sein. Die Mehrzahl von Gateleitungen 160 ist mit oberen Metallleitungen durch Kontakte (nicht dargestellt) gekoppelt.
  • Gateleitungen 160 sind von der Source 164 durch ein isolierendes Material 172 getrennt, wobei das isolierende Material 172 als konformer Borphosphorsilikatglas-(BPSG-)Film ausgebildet sein kann, wie oben in verschiedenen Ausführungsformen unter Verwendung primärer und sekundärer Abscheidungsprozesse beschrieben ist. Während des sekundären Abscheidungsprozesses wird die Beendigung der Abscheidung eingestellt zur Minimierung des Verfließens der BPSG-Schicht.
  • Dotierte Gebiete mit Sourcegebieten 110 werden unterhalb der Source 164 ausgebildet. In verschiedenen Beispielen können die dotierten Gebiete p-Typ oder n-Typ dotierte Gebiete sein und ebenso sowohl p- oder n-Wannen und höher dotierte n+- oder p+-Gebiete innerhalb der Wannen umfassen, abhängig von der Wanne und Halbleiterdotierstoffen. Mit Bezug auf 7A ist eine Mehrzahl von Sourcegebieten 110 innerhalb des Substrats 71 eingebettet. Im Falle von n-Kanal Feldeffekttransistoren entspricht die Mehrzahl von Sourcegebieten 110 n-Typ-Gebieten. Im Falle von p-Kanal Feldeffekttransistoren entspricht die Mehrzahl von Sourcegebieten 110 p-Typ-Gebieten.
  • Das Drain 150 wird an einer Rückseite des Halbeitersubstrats 71 gebildet. Eine dicke Rückseitenmetallschicht 182 wird auf der Rückseite des Halbeitersubstrats 71 als Drainkontakt gebildet.
  • Die Source 164 wird mit den entsprechenden Sourcegebieten durch eine Metallschicht 135 im Substrat 71 gekoppelt. In einem oder mehreren Beispielen kann die Metallschicht 135 einen Titan/Titannitrid-Metallbarrierenlinerstapel gefolgt von einer Wolframfüllschicht umfassen. Die Metallschicht 135 kann so ausgewählt werden, dass sie einen guten Kontakt zu den Sourcegebieten 110 sowie einen minimalen Schottky-Kontaktwiderstand bereitstellt. Die Source 164 kann in einem oder mehreren Beispielen Aluminium umfassen. Jedoch kann die Source auch in einigen Beispielen Kupfer umfassen.
  • Eine isolierende dielektrische Zwischenschicht 168 wird über der Source 164 ausgebildet. In verschiedenen Beispielen kann die isolierende dielektrische Zwischenschicht 168 Siliziumoxid, Siliziumnitrid und weitere geeignete dielektrische Zwischenschichtmaterialien aufweisen.
  • Eine Metalllagenschicht 176 wird über der isolierenden dielektrischen Zwischenschicht 168 ausgebildet. In verschiedenen Beispielen weist die Metalllagenschicht 176 Kupfermetallleitungen auf. Ein Passivierungsschicht 178 wird über der Metalllagenschicht 176 ausgebildet. In verschiedenen Beispielen kann die Passivierungsschicht 178 eine Siliziumoxidschicht aufweisen und dient dem Schutz der unterliegenden Metallisierung und von Vorrichtungen.
  • Das dargestellte Beispiel ist eine Art eines vertikalen Transistors mit Grabengate. In weiteren alternativen Beispielen kann jegliche Art von Leistungstransistor mit jeglicher Art von Struktur verwendet werden. In einigen Beispielen kann der Transistor ebenso eine zusätzliche Elektrode unterhalb der Gateleitung 160 aufweisen. Jedoch kann die zusätzliche Elektrode elektrisch mit der Gateleitung selbst oder mit der Source 164 verbunden sein, so dass der Lasttransistor eine Vorrichtung mit drei Anschlüssen darstellt.
  • Mit Bezug auf 7B ist die Mehrzahl von Gateleitungen 160 kapazitiv mit Bodygebieten 120 durch eine Gatedielektrikumsschicht 95 gekoppelt. Die Bodygebiete 120, welche die Kanalgebiete ausbilden, sind niedriger dotierte Gebiete, die in ihrer Nettodotierung entgegengesetzt sind zur Mehrzahl der Sourcegebiete 110. Zudem kann die Gatedielektrikumsschicht 95 eine Oxid- oder Nitridschicht wie Siliziumoxid oder Siliziumnitrid aufweisen. In einem Beispiel weist die Gatedielektrikumsschicht 95 eine thermische Siliziumoxidschicht auf. Alternativ hierzu kann die Gatedielektrikumsschicht 95 eine hoch-k Dielektrikumsschicht aufweisen.
  • Die Gatedielektrikumsschicht 95 kann in verschiedenen Beispielen ein geeignetes Material aufweisen, das basierend auf dem Substratmaterial des Substrats 15 ausgewählt ist. Falls beispielsweise das Halbeitersubstratmaterial des Substrats Galliumnitrid (GaN) aufweist, kann die Gatedielektrikumsschicht 95 Aluminumoxid, Skanadiumoxid, Magnesiumoxid, Titanoxid, Hafniumoxid, Gadoliniumoxid, Lanthanoxid, Zirkoniumoxid, Galliumoxid, Galliumoxynitrid, Siliziumnitrid, Siliziumoxid und weitere Materialien umfassen.
  • In einem oder mehreren Beispielen kann das Bodygebiet 120 mit dem Sourcemetall gekoppelt sein. Die Mehrzahl von Gateleitungen 160 kann mit einem isolierenden Material 172 bedeckt sein. Ein Driftgebiet 130 ist unterhalb des Bodygebiets 120 angeordnet. Das Driftgebiet 130 weist in einigen Beispielen denselben Nettodotiertyp wie die Sourcegebiete 110 auf. Das Driftgebiet 130 ist jedoch ein geringer dotiertes Gebiet als die Sourcegebiete 110, um einen Spannungsabfall hierüber zu verursachen. Der Spannungsabfall über dem Driftgebiet 130 verhindert den Durchbruch oder die Schädigung der Gatedielektrikumsschicht 95.
  • Wie oben beschrieben ist, wird das Verfließen des BPSG-Films in vorteilhafter Weise geändert durch Ändern des Beendigungsprozesses des SA-CVD-Prozesses. Eine solche Änderung ist kosteneffizient, da sie keine wesentliche Veränderung anderer Prozesse mit sich bringt oder erfordert.
  • Obwohl Beispiele auf die Abscheidung eines BPSG-Films übertragen wurden, können andere Beispiele andere Arten von Gläsern wie Phosphorsilikatglas (PSG), Borsilikatglas (BSG), Arsensilikatglas (AsSG) oder ähnliche Filme betreffen. Beispielsweise kann ein PSG-Film unter Verwendung eines primären Abscheidungsprozesses abgeschieden werden, gefolgt von einem sekundären Abscheidungsprozess, in dem die Phosphorquelle abgeschaltet oder reduziert wird, wie in verschiedenen Beispielen oben beschrieben ist.

Claims (22)

  1. Verfahren zum Abscheiden einer isolierenden Schicht, das aufweist: Ausführen einer primären Abscheidung (102) über einer Seitenwand einer Struktur durch Abscheiden einer Schicht aus Silikatglas unter Verwendung einer Siliziumquelle bei einer ersten Flussrate und einer Dotierstoffquelle bei einer zweiten Flussrate, wobei ein Verhältnis des Flusses der Dotierstoffquelle zum Fluss der Siliziumquelle ein erstes Verhältnis ist; Ausführen einer sekundären Abscheidung (103) über der Seitenwand einer Struktur durch Erhöhen des Flusses der Siliziumquelle relativ zum Fluss der Dotierstoffquelle, wobei das Verhältnis des Flusses der Dotierstoffquelle zum Fluss der Siliziumquelle ein zweites Verhältnis ist, das kleiner ist als das erste Verhältnis; Beenden des Flusses der Siliziumquelle nach Ausführen der sekundären Abscheidung; Ausführen eines Reflow-Prozesses (104) nach Beenden des Flusses, wobei eine Dickenschwankung der Schicht aus Silikatglas über der Seitenwand einer Struktur nach dem Reflow-Prozess zwischen 1 % bis 20 % liegt, und wobei die isolierende Schicht auf einer texturierten Oberfläche, welche sich unter einem Winkel zwischen 30° bis 60° schneidende Erhöhungen aufweist, abgeschieden wird.
  2. Verfahren nach Anspruch 1, wobei die primäre Abscheidung über eine erste Zeitdauer ausgeführt wird und die sekundäre Abscheidung über eine zweite Zeitdauer ausgeführt wird, wobei die zweite Zeitdauer kleiner ist als die erste Zeitdauer und die erste Zeitdauer zwischen 8 s bis 300 s liegt und die zweite Zeitdauer größer als 3 s ist.
  3. Verfahren nach Anspruch 1 oder 2, wobei die Schicht aus Silikatglas nach der primären Abscheidung wenigstens 10 nm dick ist, und wobei eine zusätzliche Glasschicht während der sekundären Abscheidung abgeschieden wird, und die zusätzliche Glasschicht eine Dicke zwischen 1 nm bis 10 nm aufweist.
  4. Verfahren nach einem der vorangehenden Ansprüche, wobei ein Erhöhen des Flusses während der sekundären Abscheidung ein Reduzieren des Flusses der Dotierstoffquelle aufweist.
  5. Verfahren nach einem der Ansprüche 1 bis 3, wobei ein Erhöhen des Flusses während der sekundären Abscheidung ein Abschalten der Dotierstoffquelle aufweist.
  6. Verfahren zum Abscheiden einer isolierenden Schicht, das aufweist: Ausführen einer primären Abscheidung (102) durch Abscheiden einer Silikatglasschicht unter Verwendung einer Siliziumquelle bei einer ersten Flussrate und einer Dotierstoffquelle bei einer zweiten Flussrate, wobei ein Verhältnis des Flusses der Dotierstoffquelle zum Fluss der Siliziumquelle ein erstes Verhältnis ist; Ausführen einer sekundären Abscheidung (103) durch Erhöhen des Flusses der Siliziumquelle relativ zum Fluss der Dotierstoffquelle, wobei das Verhältnis des Flusses der Dotierstoffquelle zum Fluss der Siliziumquelle ein zweites Verhältnis ist, das kleiner als das erste Verhältnis ist, wobei die primäre Abscheidung über eine erste Zeitdauer ausgeführt wird und die sekundäre Abscheidung über eine zweite Zeitdauer ausgeführt wird, die zweite Zeitdauer kleiner ist als die erste Zeitdauer, und die erste Zeitdauer zwischen 8 s bis 300 s liegt, und die zweite Zeitdauer größer als 3 s ist; Beenden des Flusses der Siliziumquelle nach Ausführen der sekundären Abscheidung, und wobei die isolierende Schicht auf einer texturierten Oberfläche, welche sich unter einem Winkel zwischen 30° bis 60° schneidende Erhöhungen aufweist, abgeschieden wird, und eine Dicke der isolierenden Schicht über der texturierten Oberfläche nach einem Reflow-Prozess um weniger als 10 % schwankt.
  7. Verfahren nach Anspruch 6, wobei das Silikatglas Borphosphorsilikatglas, BPSG, aufweist.
  8. Verfahren nach Anspruch 6 oder 7, wobei die primäre Abscheidung über die erste Zeitdauer zwischen 40 s bis 100 s ausgeführt wird, und die zweite Abscheidung über die zweite Zeitdauer zwischen 4 s bis 10 s ausgeführt wird.
  9. Verfahren nach Anspruch 6 oder 7, wobei die primäre Abscheidung über 50 s ausgeführt wird, und die zweite Abscheidung für wenigstens 3 s ausgeführt wird.
  10. Verfahren nach einem der Ansprüche 6 bis 9, wobei die Schicht aus Silikatglas nach der primären Abscheidung wenigstens 10 nm dick ist, und wobei eine zusätzliche Glasschicht während der sekundären Abscheidung abgeschieden wird, und die zusätzliche Glasschicht eine Dicke zwischen 1 nm bis 10 nm aufweist.
  11. Verfahren nach einem der Ansprüche 6 bis 10, wobei ein Erhöhen des Flusses während der sekundären Abscheidung ein Reduzieren des Flusses der Dotierstoffquelle aufweist.
  12. Verfahren nach einem der Ansprüche 6 bis 10, wobei ein Erhöhen des Flusses während der sekundären Abscheidung ein Abschalten der Dotierstoffquelle aufweist.
  13. Verfahren nach einem der Ansprüche 6 bis 10, wobei ein Erhöhen des Flusses während der sekundären Abscheidung ein Erhöhen des Flusses der Siliziumquelle aufweist.
  14. Verfahren nach einem der vorangehenden Ansprüche, wobei die Dotierstoffquelle Triethylborat, TEB, oder Trimethylborat, TMB, aufweist.
  15. Verfahren nach einem der Ansprüche 1 bis 13, wobei die Dotierstoffquelle ein Element oder mehrere Elemente aus Triethylphosphat, TEPO, Triethylphosphit, TEPi, Trimethylphosphat, TMOP, Trimethylphosphit, TMPi, aufweist.
  16. Verfahren nach einem der vorangehenden Ansprüche, wobei die Siliziumquelle Tetraethylorthosilan, TEOS, aufweist.
  17. Verfahren nach einem der Ansprüche 1 bis 15, wobei die Siliziumquelle Silan aufweist.
  18. Verfahren nach einem der vorangehenden Ansprüche, wobei das Abscheiden der Silikatglasschicht zudem einen Fluss eines oxidierenden Gases und eines Trägergases aufweist.
  19. Verfahren zum Herstellen eines Borphosphorsilikatglas, im Folgenden BPSG genannt, -Films, das aufweist: Abscheiden einer Schicht aus BPSG (220) unter Verwendung von Tetraethylorthosilan, im Folgenden TEOS genannt, und einer ersten Dotierstoffquelle sowie eines ersten Prozessparametersatzes für eine erste Prozessdauer, wobei ein Verhältnis eines Flusses der ersten Dotierstoffquelle zu einem Fluss des TEOS ein erstes Verhältnis ist; Erhöhen des Flusses des TEOS relativ zum Fluss der ersten Dotierstoffquelle unter Verwendung eines zweiten Parametersatzes für eine zweite Prozessdauer durch Reduzieren des Flusses der ersten Dotierstoffquelle um wenigstens 50 % und Erhöhen des Flusses des TEOS um wenigstens 10 %, wobei das Verhältnis des Flusses der ersten Dotierstoffquelle zum Fluss des TEOS ein zweites Verhältnis ist, das kleiner ist als das erste Verhältnis, die zweite Prozessdauer kleiner ist als die erste Prozessdauer, die erste Prozessdauer zwischen 8s bis 300s liegt, und die zweite Prozessdauer größer als 3s ist; Beenden der Abscheidung des BPSG-Films (220) nach dem Erhöhen des Flusses, und wobei der BPSG-Film (220) auf einer texturierten Oberfläche abgeschieden wird, die sich unter einem Winkel von weniger als 60° schneidende Erhöhungen aufweist, wobei eine Dicke des BPSG-Films (220) über der Oberfläche nach einem Reflow-Prozess um weniger als 10 % schwankt.
  20. Verfahren nach Anspruch 19, wobei die erste Prozessdauer zwischen 40 s bis 100 s liegt, und die zweite Prozessdauer zwischen 4 s bis 10 s liegt.
  21. Verfahren nach Anspruch 19 oder 20, zudem aufweisend Verwenden einer zweiten Dotierstoffquelle während der Abscheidung der Schicht aus BPSG (220), wobei die zweite Dotierstoffquelle während der Erhöhung des Flusses abgeschaltet wird.
  22. Verfahren nach Anspruch 21, wobei die erste Dotierstoffquelle Triethylborat, TEB, oder Trimethylborat, TMB, aufweist, und die zweite Dotierstoffquelle ein Element oder mehrere Elemente aus Triethylphosphat, TEPO, Triethylphosphit, TEPi, Trimethylphosphat, TMOP, Trimethylphosphit, TMPi, aufweist.
DE102016100938.5A 2015-01-23 2016-01-20 Verfahren zum abscheiden einer isolierenden schicht, insbesondere eines borphosphorsilikatglas-films Active DE102016100938B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/603,943 US9455136B2 (en) 2015-01-23 2015-01-23 Controlling the reflow behaviour of BPSG films and devices made thereof
US14/603,943 2015-01-23

Publications (2)

Publication Number Publication Date
DE102016100938A1 DE102016100938A1 (de) 2016-07-28
DE102016100938B4 true DE102016100938B4 (de) 2023-05-04

Family

ID=56364620

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016100938.5A Active DE102016100938B4 (de) 2015-01-23 2016-01-20 Verfahren zum abscheiden einer isolierenden schicht, insbesondere eines borphosphorsilikatglas-films

Country Status (3)

Country Link
US (3) US9455136B2 (de)
CN (1) CN105826185B (de)
DE (1) DE102016100938B4 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11374124B2 (en) * 2018-06-28 2022-06-28 Texas Instruments Incorporated Protection of drain extended transistor field oxide
KR20210057664A (ko) * 2019-11-11 2021-05-21 에이에스엠 아이피 홀딩 비.브이. 실리콘 옥사이드를 포함한 구조물을 형성하는 방법
CN115552569A (zh) * 2020-05-08 2022-12-30 朗姆研究公司 用于先进半导体应用的可膨胀掺杂氧化物膜

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6218268B1 (en) 1998-05-05 2001-04-17 Applied Materials, Inc. Two-step borophosphosilicate glass deposition process and related devices and apparatus
US20030019427A1 (en) 2001-07-24 2003-01-30 Applied Materials, Inc. In situ stabilized high concentration BPSG films for PMD application
US6599574B1 (en) 1996-04-04 2003-07-29 Applied Materials Inc. Method and apparatus for forming a dielectric film using helium as a carrier gas
US7431967B2 (en) 2002-09-19 2008-10-07 Applied Materials, Inc. Limited thermal budget formation of PMD layers

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63173344A (ja) * 1987-01-13 1988-07-16 Fujitsu Ltd 半導体装置の製造方法
KR960010334B1 (en) 1990-09-25 1996-07-30 Matsushita Electric Ind Co Ltd Fabricating method of semiconductor device
US5404040A (en) * 1990-12-21 1995-04-04 Siliconix Incorporated Structure and fabrication of power MOSFETs, including termination structures
JPH05243223A (ja) * 1992-02-28 1993-09-21 Fujitsu Ltd 集積回路装置の製造方法
JPH07122742A (ja) * 1993-10-22 1995-05-12 Sanyo Electric Co Ltd 半導体装置および半導体装置の製造方法
JPH08172090A (ja) * 1994-12-19 1996-07-02 Kawasaki Steel Corp 半導体装置の製造方法
US6069058A (en) * 1997-05-14 2000-05-30 United Semiconductor Corp. Shallow trench isolation for semiconductor devices
US6136685A (en) * 1997-06-03 2000-10-24 Applied Materials, Inc. High deposition rate recipe for low dielectric constant films
JP3220066B2 (ja) * 1997-09-22 2001-10-22 九州日本電気株式会社 半導体装置およびその製造方法
US6054379A (en) * 1998-02-11 2000-04-25 Applied Materials, Inc. Method of depositing a low k dielectric with organo silane
US6177344B1 (en) * 1998-11-25 2001-01-23 Applied Materials, Inc. BPSG reflow method to reduce thermal budget for next generation device including heating in a steam ambient
US7638161B2 (en) * 2001-07-20 2009-12-29 Applied Materials, Inc. Method and apparatus for controlling dopant concentration during BPSG film deposition to reduce nitride consumption
US6635535B2 (en) * 2001-11-20 2003-10-21 Fairchild Semiconductor Corporation Dense trench MOSFET with decreased etch sensitivity to deposition and etch processing
US6890833B2 (en) * 2003-03-26 2005-05-10 Infineon Technologies Ag Trench isolation employing a doped oxide trench fill
KR100520222B1 (ko) * 2003-06-23 2005-10-11 삼성전자주식회사 반도체 소자에서의 듀얼 게이트 산화막 구조 및 그에 따른형성방법
DE112006001516T5 (de) * 2005-06-10 2008-04-17 Fairchild Semiconductor Corp. Feldeffekttransistor mit Ladungsgleichgewicht
KR100695487B1 (ko) * 2006-03-20 2007-03-16 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
JP2009164510A (ja) * 2008-01-10 2009-07-23 Renesas Technology Corp 半導体装置および半導体装置の製造方法
KR101162480B1 (ko) * 2008-12-16 2012-07-03 에스케이하이닉스 주식회사 절연막 형성방법 및 이를 이용한 반도체 장치 제조방법
US7955993B2 (en) * 2009-06-04 2011-06-07 Taiwan Semiconductor Manufacturing Co., Ltd. Oxygen plasma reduction to eliminate precursor overflow in BPTEOS film deposition
US8049276B2 (en) * 2009-06-12 2011-11-01 Fairchild Semiconductor Corporation Reduced process sensitivity of electrode-semiconductor rectifiers
KR101751482B1 (ko) * 2011-03-08 2017-06-29 삼성전자주식회사 리세스 채널을 포함하는 반도체 소자의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6599574B1 (en) 1996-04-04 2003-07-29 Applied Materials Inc. Method and apparatus for forming a dielectric film using helium as a carrier gas
US6218268B1 (en) 1998-05-05 2001-04-17 Applied Materials, Inc. Two-step borophosphosilicate glass deposition process and related devices and apparatus
US20030019427A1 (en) 2001-07-24 2003-01-30 Applied Materials, Inc. In situ stabilized high concentration BPSG films for PMD application
US7431967B2 (en) 2002-09-19 2008-10-07 Applied Materials, Inc. Limited thermal budget formation of PMD layers

Also Published As

Publication number Publication date
US9455136B2 (en) 2016-09-27
US20160218002A1 (en) 2016-07-28
CN105826185A (zh) 2016-08-03
US20180247820A1 (en) 2018-08-30
DE102016100938A1 (de) 2016-07-28
US20170011927A1 (en) 2017-01-12
CN105826185B (zh) 2019-05-03

Similar Documents

Publication Publication Date Title
DE102015213529B4 (de) Vorrichtung mit einer Floating-Gate-Elektrode und einer Schicht aus ferroelektrischem Material und Verfahren zu ihrer Herstellung
DE102017117984B4 (de) Herstellung von dotierten bereichen in halbleiter-streifen und mit diesem verfahren hergestellte vorrichtung
DE60312467T2 (de) Vorrichtung zum verhindern der seitlichen oxidation in einem transistor unter verwendung einer ultradünnen sauerstoffdiffusionsbarriere
DE69133316T2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE102012222385B4 (de) Ätzzusammensetzung und Verfahren zum Herstellen einer Halbleitereinrichtung, in welcher die Ätzzusammensetzung eingesetzt wird
DE10339989B4 (de) Verfahren zur Herstellung eines konformen Abstandselements benachbart zu einer Gateelektrodenstruktur
DE102004013928A1 (de) Grabenisolation mit dotierter Oxid-Grabenfüllung
DE19837395C2 (de) Verfahren zur Herstellung eines eine strukturierte Isolationsschicht enthaltenden Halbleiterbauelements
DE2845460A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE102012102783A1 (de) Rippenfeldeffekttransistoren und Verfahren zur Herstellung derselben
DE102005030065A1 (de) Festphasenepitaxie verwendendes Halbleiterbauelement und Verfahren zur Herstellung desselben
DE102017118345B4 (de) Kontaktöffnungen und verfahren zu deren herstellung
DE102016100938B4 (de) Verfahren zum abscheiden einer isolierenden schicht, insbesondere eines borphosphorsilikatglas-films
DE102019117322A1 (de) Silizium-mischschicht zur blockierung von diffusion
DE102019129773B4 (de) Transistoren mit reduzierten defekten und verfahren zu deren herstellung
DE102004052577B4 (de) Verfahren zur Herstellung einer dielektrischen Ätzstoppschicht über einer Struktur, die Leitungen mit kleinem Abstand enthält
DE102004060669A1 (de) Verfahren zum Bilden einer Wandoxidschicht und einer Isolationsschicht in einem Flashspeicherbauelement
DE102005022574A1 (de) Halbleiterspeicherbauelement mit Isolationsgrabenstruktur und zugehöriges Herstellungsverfahren
DE102020112763B4 (de) Verfahren zur gateprofilsteuerung durch seitenwandschutz während der ätzung
DE3525550A1 (de) Verfahren zur herstellung von feldeffekttransistoren mit isoliertem gate und hoher ansprechgeschwindigkeit in integrierten schaltungen hoher dichte
DE60218924T2 (de) Gasphasenabscheidung von Siliziumoxidfilmen
DE10361635B4 (de) Verfahren zur Herstellung eines Abstandselements für ein Leitungselement durch anwenden einer Ätzstoppschicht, die durch eine stark richtungsgebundene Abscheidetechnik aufgebracht wird und Transistor mit Abstandselement
DE10303413B3 (de) Verfahren zur Herstellung eines Oxidkragens für einen Grabenkondensator
DE102004013926A1 (de) Verfahren zum Ausbilden eines selbstjustierenden Buried-Strap-Kontakts unter Verwendung von dotiertem HDP-Oxid
DE102004022602A1 (de) Verfahren zur Herstellung eines Grabenkondensators, Verfahren zur Herstellung einer Speicherzelle, Grabenkondensator und Speicherzelle

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative