DE102019117322A1 - Silizium-mischschicht zur blockierung von diffusion - Google Patents

Silizium-mischschicht zur blockierung von diffusion Download PDF

Info

Publication number
DE102019117322A1
DE102019117322A1 DE102019117322.1A DE102019117322A DE102019117322A1 DE 102019117322 A1 DE102019117322 A1 DE 102019117322A1 DE 102019117322 A DE102019117322 A DE 102019117322A DE 102019117322 A1 DE102019117322 A1 DE 102019117322A1
Authority
DE
Germany
Prior art keywords
layer
silicon
work function
forming
procedure according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102019117322.1A
Other languages
English (en)
Inventor
Chun-Chieh Wang
Kuo-Jung Huang
Yueh-Ching Pai
Huai-Tei Yang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102019117322A1 publication Critical patent/DE102019117322A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7855—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with at least two independent gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Ein Verfahren zur Herstellung einer integrierten Schaltungsstruktur umfasst Ausbilden eines Gate-Dielektrikums auf einem Wafer, Ausbilden einer Austrittsarbeit-Schicht über dem Gate-Dielektrikum, Abscheiden einer Deckschicht über der Austrittsarbeit-Schicht, Tränken der Deckschicht in einem siliziumhaltigen Gas zum Ausbilden einer siliziumhaltigen Schicht, Ausbilden einer Sperrschicht nach dem Ausbilden der siliziumhaltigen Schicht und Ausbilden eines Metall-Füllbereichs über der Sperrschicht.

Description

  • PRIORITÄTSANSPRUCH UND QUERVERWEIS
  • Diese Anmeldung beansprucht die Priorität der vorläufigen US-Patentanmeldung mit der Anmeldenummer 62/749,195, eingereicht am 23. Oktober 2018, mit dem Titel „Silicon Intermixing Layer for Blocking Diffusion“, die durch Bezugnahme hierin aufgenommen wird.
  • TECHNISCHER HINTERGRUND
  • Metall-Oxid-Halbleiter (MOS-) Vorrichtungen sind Basis-Bauelemente in integrierten Schaltungen. Eine herkömmliche MOS-Vorrichtung weist typischerweise eine Gate-Elektrode auf, die aus Polysilizium gebildet ist, das unter Verwendung von Dotierungsprozessen wie Ionenimplantation oder thermische Diffusion mit Verunreinigungen von p-Typ oder von n-Typ dotiert ist. Die Austrittsarbeit der Gate-Elektrode kann an die Bandkante von Silizium angepasst werden. Bei einer n-Typ Metall-Oxid-Halbleiter- (NMOS-) Vorrichtung kann die Austrittsarbeit so eingestellt werden, dass sie dem Leitungsband von Silizium nahe kommt. Bei einer P-Typ Metall-Oxid-Halbleiter- (PMOS-) Vorrichtung kann die Austrittsarbeit so eingestellt werden, dass sie dem Valenzband von Silizium nahe kommt. Die Einstellung der Austrittsarbeit der Polysilizium-Gate-Elektrode kann durch die Auswahl geeigneter Verunreinigungen erreicht werden.
  • MOS-Vorrichtungen mit Polysilizium-Gate-Elektroden zeigen einen Ladungsträger-Verarmungseffekt, der auch als Poly-Depletion-Effekt bezeichnet wird. Der Poly-Depletion-Effekt tritt auf, wenn die angelegten elektrischen Felder Ladungsträger aus Gate-Bereichen in der Nähe von Gate-Dielektrika verdrängen und Verarmungsschichten bilden. In einer n-dotierten Polysiliziumschicht umfasst die Verarmungsschicht ionisierte nicht-bewegliche Donatorstellen, wobei in einer p-dotierten Polysiliziumschicht die Verarmungsschicht ionisierte nicht-bewegliche Akzeptorstellen umfasst. Der Verarmungseffekt führt zu einer Erhöhung der effektiven Dicke des Gate-Dielektrikums, wodurch es schwieriger wird, eine Inversionsschicht an der Oberfläche des Halbleiters zu erzeugen.
  • Das Problem der Poly-Depletion kann durch die Bildung von Metall-Gate-Elektroden gelöst werden, wobei die in NMOS-Vorrichtungen und PMOS-Vorrichtungen verwendeten metallischen Gates auch Bandkanten-Austrittsarbeiten aufweisen können. Dementsprechend umfassen die resultierenden Metall-Gates eine Mehrzahl von Schichten, um die Anforderungen der NMOS-Vorrichtungen und PMOS-Vorrichtungen zu erfüllen.
  • Die Bildung von Metall-Gates umfasst typischerweise das Abscheiden von Metallschichten und ein anschließendes Durchführen von chemisch-mechanischen Polierens (chemical mechanical polish, CMP), um überschüssige Abschnitte der Metallschichten zu entfernen. Die restlichen Abschnitte der Metallschichten bilden Metall-Gates.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung lassen sich am besten anhand der folgenden detaillierten Beschreibung verstehen, wenn sie mit den dazugehörigen Zeichnungen gelesen werden. Es ist zu beachten, dass gemäß der in der Branche üblichen Praxis verschiedene Merkmale nicht maßstabgetreu dargestellt sind. Tatsächlich können die Abmessungen der verschiedenen Merkmale zur Klarheit der Diskussion willkürlich vergrößert oder verkleinert sein.
    • 1-9, 16 und 17 veranschaulichen die perspektivischen Ansichten und Querschnittsansichten von Zwischenstadien bei der Herstellung eines Finnen-Feldeffekttransistors (FinFET) gemäß einigen Ausführungsformen.
    • 10 bis 15 veranschaulichen die perspektivischen Ansichten und Querschnittsansichten von Zwischenstadien bei der Herstellung eines Gate-Stapels eines Transistors gemäß einigen Ausführungsformen.
    • 18 veranschaulicht schematisch die Bindung von SiH4-Molekülen an eine TiN-Schicht, deren Bildung gemäß einigen Ausführungsformen mit einem NH3-Zyklus beendet wird.
    • 19 veranschaulicht schematisch die Bindung von SiH4-Molekülen an eine TiN-Schicht, deren Bildung gemäß einigen Ausführungsformen mit einem TiCl4-Zyklus beendet wird.
    • 20 veranschaulicht schematisch die Diffusionswege in einer polykristallinen TiN-Schicht gemäß einigen Ausführungsformen.
    • 21 veranschaulicht die Verteilung verschiedener Elemente in einem Gate-Stapel eines Transistors gemäß einigen Ausführungsformen.
    • 22 veranschaulicht schematisch ein Produktionswerkzeug, in welchem gemäß einigen Ausführungsformen eine Mehrzahl von Schichten in einem Gatestapel in-situ gebildet wird.
    • 23 veranschaulicht die normierte Siliziummenge, die an Oberflächen von TiN-Schichten gebunden ist, deren Bildung gemäß einigen Ausführungsformen mit NH3-Zyklen oder TiCl4-Zyklen beendet wird.
    • 24 veranschaulicht einen Prozessablauf zur Herstellung eines FinFET gemäß einigen Ausführungsformen.
    • 25 veranschaulicht einen Prozessablauf zur Herstellung eines Gate-Stapels in einem FinFET gemäß einigen Ausführungsformen.
  • DETAILLIERTE BESCHREIBUNG
  • Die folgende Offenbarung enthält viele verschiedene Ausführungsformen oder Beispiele für die Umsetzung verschiedener Merkmale der Erfindung. Im Folgenden werden konkrete Beispiele für Komponenten und Anordnungen beschrieben, um die vorliegende Offenlegung zu vereinfachen. Dies sind natürlich nur Beispiele und sollen keine Einschränkung darstellen. Beispielsweise kann die Bildung eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung Ausführungsformen umfassen, in denen das erste und zweite Merkmal in direktem Kontakt gebildet werden, und auch Ausführungsformen, in denen zusätzliche Merkmale zwischen dem ersten und zweiten Merkmal gebildet sein können, so dass das erste und zweite Merkmal nicht in direktem Kontakt stehen können. Ferner kann die vorliegende Offenbarung in den verschiedenen Beispielen Referenznummern und/oder Buchstaben wiederholen. Diese Wiederholung dient der Einfachheit und Klarheit und schreibt an sich nicht eine Beziehung zwischen den verschiedenen Ausführungsformen und/oder Ausgestaltungen vor.
  • Ferner können hierin räumlich relative Begriffe wie „unterhalb“, „unten“, „unter“, „darunterliegend“, „darüberliegend“, „oben“, „oberhalb“, „über“ und dergleichen zur besseren Beschreibung verwendet werden, um die Beziehung eines Elements oder Merkmals zu einem anderen Element oder einer anderen Eigenschaft wie in den Zeichnungen dargestellt zu beschreiben. Die räumlich relativen Begriffe sollen neben der in den Zeichnungen dargestellten Ausrichtung auch unterschiedliche Ausrichtungen der verwendeten oder betriebenen Vorrichtungen umfassen. Die Vorrichtung kann anders ausgerichtet sein (um 90 Grad gedreht oder in anderen Ausrichtungen) und die hierin verwendeten räumlich relativen Deskriptoren können ebenso entsprechend interpretiert werden.
  • Es werden Transistoren mit Ersatz-Gates und die Verfahren zu deren Herstellung nach verschiedenen Ausführungsformen bereitgestellt. Die Zwischenstadien der Herstellung der Transistoren sind gemäß einigen Ausführungsformen dargestellt. Einige Variationen einiger Ausführungsformen werden diskutiert. In den verschiedenen Ansichten und veranschaulichenden Ausführungsformen werden gleiche Referenznummern verwendet, um gleiche Elemente zu bezeichnen. In den veranschaulichten Ausführungsformen wird die Herstellung von Finnen-Feldeffekttransistoren (FinFETs) als Beispiel für das Konzept der vorliegenden Offenbarung verwendet. Planare Transistoren können auch das Konzept der vorliegenden Offenbarung anwenden. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung wird ein siliziumhaltiger Tränk- (Behandlungs-) Prozess nach der Bildung einer Austrittsarbeit-Schicht und einer Metall-Deckschicht, und vor der Abscheidung des Füllmetalls des Metall-Gates durchgeführt. Ferner kann der siliziumhaltige Tränk-Prozess nach einem TiCl4-Puls- und Spülprozess durchgeführt werden, um die Effizienz des Tränk-Prozesses zu verbessern. Die siliziumhaltigen Mischschichten (intermixing layers), die aus dem siliziumhaltigen Tränk-Prozess resultieren, haben die Funktion, zu verhindern, dass das Metall in der Austrittsarbeit-Schicht nach oben diffundiert, wodurch die Austrittsarbeit beeinträchtigt wird, und zu verhindern, dass Sauerstoff nach unten in die Austrittsarbeit-Schicht diffundiert.
  • 1-9, 16 und 17 veranschaulichen die Querschnittsansichten und perspektivischen Ansichten von Zwischenstadien bei der Herstellung eines Finnen-Feldeffekttransistors (FinFET) gemäß einigen Ausführungsformen der vorliegenden Offenbarung. Die in diesen Zeichnungen dargestellten Prozesse sind auch in dem Prozessablauf 200 der 24 schematisch repräsentiert.
  • In 1 wird ein Substrat 20 bereitgestellt. Das Substrat 20 kann ein Halbleitersubstrat wie beispielsweise ein Bulk-Halbleitersubstrat, ein Semiconductor-On-Insulator- (SOI-) Substrat oder dergleichen sein, das dotiert (beispielsweise mit einem Dotand von p-Typ oder n-Typ) oder undotiert sein kann. Das Halbleitersubstrat 20 kann ein Teil des Wafers 10, beispielsweise eines Siliziumwafers, sein. Im Allgemeinen ist ein SOI-Substrat eine Schicht aus einem Halbleitermaterial, die auf einer Isolatorschicht gebildet wird. Die Isolatorschicht kann beispielsweise eine Buried-Oxide- (BOX-) Schicht, eine Siliziumoxid-Schicht oder dergleichen sein. Die Isolatorschicht ist auf einem Substrat, typischerweise einem Silizium- oder Glassubstrat, angeordnet. Es können auch andere Substrate wie ein mehrschichtiges Substrat oder ein graduelles Substrat verwendet werden. In einigen Ausführungsformen kann das Halbleitermaterial des Halbleitersubstrats 20 Silizium; Germanium; eine Halbleiterzusammensetzung einschließlich Siliziumcarbid, Galliumarsen, Galliumphosphid, Indiumphosphid, Indiumarsenid und/oder Indiumantimonid; einen Legierungshalbleiter einschließlich SiGe, GaAsP, AlInAs, AlGaAs, GalnAs, GalnAs, GaInP und/oder GaInAsP; oder Kombinationen hiervon umfassen.
  • Weiter mit Bezug auf 1 ist der Well-Bereich 22 in dem Substrat 20 ausgebildet. Der zugehörige Prozess ist als Prozess 202 in dem Prozessablauf 200 der 24 dargestellt. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung ist der Well-Bereich 22 ein p-Typ Well-Bereich, der durch Implantieren einer p-Typ-Verunreinigung, die Bor, Indium oder dergleichen sein kann, in das Substrat 20 gebildet wird. Gemäß anderen Ausführungsformen der vorliegenden Offenbarung ist der Well-Bereich 22 ein n-Typ Well-Bereich, der durch Implantieren einer n-Typ-Verunreinigung, die Phosphor, Arsen, Antimon oder dergleichen sein kann, in das Substrat 20 gebildet wird. Der resultierende Wellbereich 22 kann sich bis zur Oberseite des Substrats 20 erstrecken. Die Konzentration der n- oder p-Verunreinigung kann gleich oder kleiner als 1018 cm-3 sein, beispielsweise zwischen etwa 1017 cm-3 und etwa 1018 cm-3.
  • Mit Bezug auf 2 werden Isolationsbereiche 24 gebildet, die sich von einer Oberseite des Substrats 20 in das Substrat 20 erstrecken. Im Folgenden werden die Isolationsbereiche 24 alternativ als STI- (shallow trench isolation-) Bereiche bezeichnet. Der zugehörige Prozess ist als Prozess 204 in dem Prozessablauf 200 der 24 dargestellt. Die Abschnitte des Substrats 20 zwischen benachbarten STI-Bereichen 24 werden als Halbleiterstreifen 26 bezeichnet. Um STI-Bereiche 24 auszubilden werden eine Pad-Oxidschicht 28 und Hartmaskenschicht 30 auf dem Halbleitersubstrat 20 ausgebildet und anschließend strukturiert. Die Pad-Oxidschicht 28 kann eine dünne Schicht aus Siliziumoxid sein. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung wird die Pad-Oxidschicht 28 in einem thermischen Oxidationsverfahren ausgebildet, wobei eine obere Oberflächenschicht des Halbleitersubstrats 20 oxidiert wird. Die Pad-Oxidschicht 28 dient als Haftschicht zwischen dem Halbleitersubstrat 20 und der Hartmaskenschicht 30. Die Pad-Oxidschicht 28 kann auch als Ätzstoppschicht beim Ätzen der Hartmaskenschicht 30 dienen. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung wird die Hartmaskenschicht 30 aus Siliziumnitrid gebildet, beispielsweise unter Verwendung der chemischen Dampfabscheidung bei Niederdruck (low-pressure chemical vapor deposition, LPCVD). Gemäß anderen Ausführungsformen der vorliegenden Offenbarung wird die Hartmaskenschicht 30 durch thermische Nitridierung von Silizium oder plasmagestützte chemische Dampfabscheidung (plasma enhanced chemical vapor deposition, PECVD) gebildet. Auf der Hartmaskenschicht 30 wird ein Photoresist (nicht dargestellt) gebildet und anschließend strukturiert. Die Hartmaskenschicht 30 wird dann mit dem strukturierten Photoresist als Ätzmaske strukturiert, um Hartmasken 30 zu bilden, wie in 2 dargestellt.
  • Anschließend wird die strukturierte Hartmaskenschicht 30 als Ätzmaske zum Ätzen der Pad-Oxidschicht 28 und des Substrats 20 verwendet, und danach erfolgt das Füllen der resultierenden Gräben in dem Substrat 20 mit einem oder mehreren dielektrischen Materialien. Ein Planarisierungsprozess wie ein chemisch-mechanischer Polierprozess (CMP) oder ein mechanischer Schleifprozess wird durchgeführt, um überschüssige Abschnitte der dielektrischen Materialien zu entfernen, und die restlichen Abschnitte der dielektrischen Materialien sind STI-Bereiche 24. STI-Bereiche 24 können ein Liner-Dielektrikum (nicht dargestellt) umfassen, das ein thermisches Oxid sein kann, das durch eine thermische Oxidation einer Oberflächenschicht des Substrats 20 gebildet wird. Das Liner-Dielektrikum kann auch eine abgeschiedene Siliziumoxid-Schicht, Siliziumnitrid-Schicht oder dergleichen sein, die beispielsweise durch Atomic Layer Deposition (ALD), High-Density Plasma Chemical Vapor Deposition (HDPCVD) oder Chemical Vapor Deposition (CVD) gebildet wird. STI-Bereiche 24 können auch ein dielektrisches Material über dem Liner-Oxid umfassen, wobei das dielektrische Material unter Verwendung von Flowable Chemical Vapor Deposition (FCVD), Spin-on-Beschichtung oder dergleichen gebildet werden kann. Das dielektrische Material über dem Liner-Dielektrikum kann gemäß einigen Ausführungsformen Siliziumoxid umfassen.
  • Die oberen Oberflächen der Hartmasken 30 und die oberen Oberflächen der STI-Bereiche 24 können im Wesentlichen eben sein. Halbleiterstreifen 26 befinden sich zwischen benachbarten STI-Bereichen 24. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung sind Halbleiterstreifen 26 Teile des ursprünglichen Substrats 20, und somit ist das Material der Halbleiterstreifen 26 das selbige wie das des Substrats 20. Gemäß alternativen Ausführungsformen der vorliegenden Offenbarung sind Halbleiterstreifen 26 Ersatzstreifen, die durch Ätzen der Abschnitte des Substrats 20 zwischen den STI-Bereichen 24 zur Bildung von Aussparungen und durch Ausführen einer Epitaxie zum Wiederaufwachsen eines weiteren Halbleitermaterials in den Aussparungen gebildet werden. Dementsprechend werden Halbleiterstreifen 26 aus einem Halbleitermaterial gebildet, das sich von dem des Substrats 20 unterscheidet. Gemäß einigen Ausführungsformen werden Halbleiterstreifen 26 aus Siliziumgermanium, Siliziumkohlenstoff oder einem III-V-Verbindungshalbleitermaterial gebildet.
  • Mit Bezug auf 3 werden die STI-Bereiche 24 ausgespart, so dass die oberen Abschnitte der Halbleiterstreifen 26 höher ragen als die oberen Oberflächen 24A der übrigen Abschnitte der STI-Bereiche 24, um hinausragende Finnen 36 zu bilden. Der zugehörige Prozess ist als Prozess 206 in dem Prozessablauf 200 der 24 dargestellt. Das Ätzen kann mittels eines Trockenätzverfahrens durchgeführt werden, wobei beispielsweise HF3 und NH3 als Ätzgase verwendet werden. Während des Ätzprozesses kann Plasma erzeugt werden. Argon kann dabei enthalten sein. Gemäß alternativen Ausführungsformen der vorliegenden Offenbarung wird die Aussparung der STI-Bereiche 24 mittels eines Nassätzverfahrens durchgeführt. Die Ätzchemikalie kann beispielsweise HF umfassen.
  • In den oben dargestellten Ausführungsformen können die Finnen mit jedem geeigneten Verfahren strukturiert werden. Beispielsweise können die Finnen mit einem oder mehreren photolithografischen Verfahren, einschließlich Doppel- oder Multi-Strukturierverfahren, strukturiert werden. Im Allgemeinen kombinieren Doppelmuster- oder Multi-Strukturierverfahren Photolithographie und selbstausrichtende Prozesse, so dass Strukturen erzeugt werden können, die beispielsweise kleinere Zwischenabstände aufweisen als das, was sonst mit einem einzigen, direkten Photolithographie-Prozess möglich ist. In einer Ausführungsform wird beispielsweise eine Opferschicht über einem Substrat gebildet und mittels eines photolithografischen Verfahrens strukturiert. Abstandshalter werden entlang der strukturierten Opferschicht nach einem selbstausrichtenden Verfahren gebildet. Die Opferschicht wird dann entfernt, und die verbleibenden Abstandshalter, oder Dorne, können dann zur Strukturierung der Finnen verwendet werden.
  • Mit Bezug auf 4 werden Dummy-Gate-Stapel 38 gebildet, die sich auf den oberen Oberflächen und den Seitenwänden der (hinausragenden) Finnen 36 erstrecken. Der zugehörige Prozess ist als Prozess 208 in dem Prozessablauf 200 der 24 dargestellt. Dummy-Gate-Stapel 38 können Dummy-Gate-Dielektrika 40 und Dummy-Gate-Elektroden 42 über Dummy-Gate-Dielektrika 40 umfassen. Dummy-Gate-Elektroden 42 können beispielsweise unter Verwendung von Polysilizium gebildet werden, und es können auch andere Materialien verwendet werden. Jeder der Dummy-Gate-Stapel 38 kann auch eine (oder eine Mehrzahl von) Hard-Maskenschicht 44 über Dummy-Gate-Elektroden 42 umfassen. Hartmaskenschichten 44 können aus Siliziumnitrid, Siliziumoxid, Siliziumkarbonnitrid oder mehreren Schichten hiervon gebildet werden. Dummy-Gate-Stapel 38 können über eine einzelne oder eine Mehrzahl von hinausragenden Finnen 36 und/oder STI-Bereichen 24 laufen. Dummy-Gate-Stapel 38 haben auch Längsrichtungen senkrecht zu den Längsrichtungen der hinausragenden Finnen 36.
  • Anschließend werden Gate-Abstandshalter 46 an den Seitenwänden von Dummy-Gate-Stapel 38 gebildet. Der zugehörige Prozess ist auch als Prozess 208 in dem Prozessablauf 200 der 24 dargestellt. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung sind die Gate-Abstandshalter 46 aus einem oder mehreren dielektrischen Materialien wie Siliziumnitrid, Siliciumcarbonnitrid oder dergleichen gebildet und können eine einschichtige Struktur oder eine mehrschichtige Struktur mit einer Mehrzahl von dielektrischen Schichten aufweisen.
  • Anschließend wird ein Ätzprozess durchgeführt, um die Abschnitte der hinausragenden Finnen 36 zu ätzen, die nicht von Dummy-Gate-Stapel 38 und Gate-Abstandshaltern 46 abgedeckt sind, was die Struktur der 5 ergibt. Der zugehörige Prozess ist als Prozess 210 in dem Prozessablauf 200 der 24 dargestellt. Die Aussparung kann anisotrop sein, so dass die Abschnitte der Finnen 36, die direkt unter den Dummy-Gate-Stapeln 38 und den Gate-Abstandshaltern 46 liegen, geschützt und nicht geätzt werden. Die oberen Oberflächen der ausgesparten Halbleiterstreifen 26 können gemäß einigen Ausführungsformen niedriger sein als die oberen Oberflächen 24A der STI-Bereiche 24. Aussparungen 50 sind dementsprechend gebildet. Die Aussparungen 50 umfassen Abschnitte, die sich auf den gegenüberliegenden Seiten von Dummy-Gate-Stapeln 38 befinden, und Abschnitte zwischen den verbleibenden Abschnitten von hinausragenden Finnen 36.
  • Als nächstes werden Epitaxie-Bereiche (Source/Drain-Bereiche) 54 ausgebildet, indem selektiv (durch Epitaxie) ein Halbleitermaterial in den Aussparrungen 50 aufgewachsen wird, was zu der Struktur in 6 führt. Der zugehörige Prozess ist als Prozess 212 in dem Prozessablauf 200 der 24 dargestellt. Abhängig hiervon, ob es sich bei dem resultierenden FinFET um einen p-Typ FinFET oder einen n-Typ FinFET handelt, kann eine p-Typ- oder n-Typ-Verunreinigung in-situ mit dem Verfahren der Epitaxie dotiert sein. Wenn der resultierende FinFET beispielsweise ein p-Typ FinFET ist, kann Silizium-Germanium-Bor (SiGeB) oder Silizium-Bor (SiB) aufgewachsen werden. Umgekehrt, wenn der resultierende FinFET ein n-Typ FinFET ist, kann Siliziumphosphor (SiP) oder Siliziumkohlenstoffphosphor (SiCP) aufgewachsen werden. Gemäß alternativen Ausführungsformen der vorliegenden Offenbarung umfassen die Epitaxie-Bereiche 54 III-V-Verbindungshalbleiter wie GaAs, InP, GaN, InGaAs, InAlAs, InAlAs, GaSb, AlSb, AlAs, AlP, GaP, Kombinationen hiervon oder mehrere Schichten hiervon. Nachdem die Aussparrungen 50 mit den Epitaxie-Bereichen 54 gefüllt sind, bewirkt das weitere epitaktische Wachstum der Epitaxie-Bereiche 54 eine horizontale Ausdehnung der Epitaxie-Bereiche 54 und es können Facetten gebildet werden. Das weitere Wachstum der Epitaxie-Bereiche 54 kann auch dazu führen, dass benachbarte Epitaxie-Bereiche 54 zusammenwachsen. Es können Hohlräume (Voids) 56 entstehen. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung kann die Bildung von Epitaxie-Bereichen 54 abgeschlossen werden, wenn die obere Oberfläche der Epitaxie-Bereiche 54 noch wellig ist oder wenn die obere Oberfläche der zusammengewachsenen Epitaxie-Bereiche 54 planar geworden ist, was durch weiteres Wachstum auf den Epitaxie-Bereichen 54 erreicht wird, wie in 6 dargestellt.
  • Nach dem Epitaxie-Schritt können die Epitaxie-Bereiche 54 weiter mit einer Verunreinigung von p-Typ oder n-Typ implantiert werden, um Source- und Drain-Bereiche zu bilden, die ebenfalls mit dem Bezugszeichen 54 gekennzeichnet sind. Gemäß alternativen Ausführungsformen der vorliegenden Offenbarung wird der Implantationsschritt übersprungen, wenn Epitaxie-Bereiche 54 in-situ mit der Verunreinigung von p- oder n-Typ während der Epitaxie dotiert werden.
  • 7A veranschaulicht eine perspektivische Ansicht der Struktur nach der Bildung von Kontakt-Ätzstopp-Schicht (contact etch stop layer, CESL) 58 und Zwischenschicht-Dielektrikums (inter-layer dielectric, ILD) 60. Der zugehörige Prozess ist als Prozess 214 in dem Prozessablauf 200 der 24 dargestellt. CESL 58 kann aus Siliziumoxid, Siliziumnitrid, Siliziumcarbonnitrid oder dergleichen gebildet sein und kann unter Verwendung von CVD, ALD oder dergleichen gebildet werden. ILD 60 kann ein dielektrisches Material umfassen, das beispielsweise unter Verwendung von FCVD, Spin-on-Beschichtung, CVD oder einem anderen Abscheideverfahren hergestellt wird. ILD 60 kann aus einem sauerstoffhaltigen dielektrischen Material gebildet werden, das ein Material auf Siliziumoxidbasis sein kann, wie beispielsweise Tetraethylorthosilicat- (TEOS-) Oxid, Phosphorsilicat-Glas (PSG), Borosilicat-Glas (BSG), bordotiertes Phosphorsilicat-Glas (BPSG) oder dergleichen. Ein Planarisierungsprozess, wie beispielsweise ein CMP-Prozess oder ein mechanischer Schleifprozess, kann durchgeführt werden, um die Oberflächen der ILD 60, Dummy-Gate-Stapel 38 und Gate-Abstandshalter 46 aufeinander auszurichten.
  • 7B veranschaulicht den Bezugsquerschnitt 7B-7B in 7A, in der Dummy-Gate-Stapel 38 dargestellt sind. Anschließend werden die Dummy-Gate-Stapel 38 einschließlich der Hartmaskenschichten 44, der Dummy-Gate-Elektroden 42 und der Dummy-Gate-Dielektrika 40 geätzt, wodurch Gräben 62 zwischen den Gate-Abstandshaltern 46 gebildet werden, wie in 8 dargestellt. Der zugehörige Prozess ist als Prozess 216 in dem Prozessablauf 200 der 24 dargestellt. Die oberen Oberflächen und die Seitenwände der hinausragenden Finnen 36 sind zu den Gräben 62 freigelegt. Wie in den 9A und 9B dargestellt, werden anschließend Ersatz-Gate-Stapel 72 in den Gräben 62 gebildet (8). Der zugehörige Prozess ist als Prozess 218 in dem Prozessablauf 200 der 24 dargestellt. 9B veranschaulicht den Bezugsquerschnitt 9B-9B in 9A. Ersatz-Gate-Stapel 72 umfassen Gate-Dielektrika 68 und die entsprechenden Gate-Elektroden 70.
  • Gemäß einigen Ausführungsformen der vorliegenden Offenbarung umfasst ein Gate-Dielektrikum 68 die Grenzflächenschicht (interfacial layer, IL) 64 als unteren Teil, wie in 9B dargestellt. IL 64 wird auf den freiliegenden Oberflächen der hinausragenden Finnen 36 gebildet. IL 64 kann eine Oxidschicht, wie beispielsweise eine Siliziumoxid-Schicht, umfassen, die durch die thermische Oxidation von hinausragenden Finnen 36, einen chemischen Oxidationsprozess oder einen Abscheidungsprozess gebildet wird. Das Gate-Dielektrikum 68 kann auch eine High-K-Dielektrikumsschicht 66 umfassen, die über IL 64 gebildet wird. High-K-Dielektrikumsschicht 66 umfasst ein High-K-dielektrisches Material wie Hafniumoxid, Lanthanoxid, Aluminiumoxid, Zirkoniumoxid oder dergleichen. Die Dielektrizitätskonstante (k-Wert) des High-K-dielektrischen Materials ist höher als 3,9 und kann höher als etwa 7,0 und mitunter sogar 21,0 oder höher sein. High-K-Dielektrikumsschicht 66 liegt auf IL 64 und kann in Kontakt mit IL 64 stehen. High-K-Dielektrikumsschicht 66 ist als konforme Schicht ausgebildet und erstreckt sich auf den Seitenwänden der hinausragenden Finnen 36 sowie auf der Oberseite und den Seitenwänden der Gate-Abstandshalter 46. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung wird die High-K-Dielektrikumsschicht 66 unter Verwendung von ALD, CVD, PECVD, Molecular-Beam Deposition (MBD) oder dergleichen gebildet.
  • Weitergehend auf 9B bezogen, ist die Gate-Elektrode 70 auf dem Gate-Dielektrikum 68 ausgebildet. Die Gate-Elektrode 70 kann eine Mehrzahl von gestapelten Schichten 74, die als konforme Schichten ausgebildet sein können, und Füllmetall-Bereiche 76 umfassen, die den Rest der Gräben ausfüllen, der von der Mehrzahl der gestapelten Schichten 74 nicht ausgefüllt ist. Gestapelte Schichten 74 können eine Sperrschicht, eine Austrittsarbeit-Schicht über der Sperrschicht und eine oder mehrere Metalldeckschichten über der Austrittsarbeit-Schicht umfassen. Die detaillierte Struktur und das Herstellungsverfahren der gestapelten Schichten 74 werden mit Bezug auf 10 bis 15 diskutiert.
  • 9B veranschaulicht schematisch den Bereich 78, in dem ein Abschnitt der Finne 36, ein Abschnitt des Gate-Dielektrikums 68, ein Abschnitt der gestapelten Schichten 74 und ein Abschnitt des Füllmetall-Bereichs 76 enthalten sind. 10 bis 15 veranschaulichen die Bildung der Merkmale, die sich gemäß einigen Ausführungsformen in den Bereich 78 erstrecken. Der zugehörige Prozess ist als Prozessablauf 300 in 25 dargestellt. Der in 24 dargestellte Prozess 218 wird durch den Prozessablauf 300 erreicht.
  • Mit Bezug auf 10 wird das Gate-Dielektrikum 68 gebildet, das IL 64 und eine High-k-Dielektrikumsschicht umfasst. Der zugehörige Prozess ist als Prozess 302 in dem Prozessablauf 300 der 25 dargestellt. IL 64 ist an der hinausragenden Finne 36 ausgebildet. High-K-Dielektrikumsschicht 66 wird über IL 64 gebildet. Gemäß einigen Ausführungsformen wird die Haftschicht (die auch eine Diffusionssperrschicht ist) 118 über der High-K-Dielektrikumsschicht 66 gebildet. Der zugehörige Prozess ist als Prozess 304 in dem Prozessablauf 300 der 25 dargestellt. Die Haftschicht 118 kann aus TiN oder Titansiliziumnitrid (TSN) gebildet werden. Die TiN-Schicht kann mit ALD oder CVD gebildet werden, und die TSN-Schicht kann abwechselnd abgeschiedene TiN-Schichten und SiN-Schichten umfassen, die beispielsweise mittels ALD gebildet werden. Da die TiN- und SiN-Schichten sehr dünn sind, können diese Schichten möglicherweise nicht voneinander unterschieden werden und werden daher als TSN-Schicht bezeichnet.
  • Die Austrittsarbeit-Schicht 120 wird über der Haftschicht 118 gebildet. Der zugehörige Prozess ist als Prozess 306 in dem Prozessablauf 300 der 25 dargestellt. Die Austrittsarbeit-Schicht 120 bestimmt die Austrittsarbeit des Gates und umfasst mindestens eine Schicht oder eine Mehrzahl von Schichten, die aus verschiedenen Materialien gebildet sind. Das Material der Austrittsarbeit-Schicht wird in Abhängigkeit davon ausgewählt, ob es sich bei dem jeweiligen FinFET um einen n-Typ FinFET oder einen p-Typ FinFET handelt. Wenn der FinFET beispielsweise ein n-Typ FinFET ist, kann die Austrittsarbeit-Schicht 120 eine Titan-Aluminium- (TiAl-) Schicht über der TaN-Schicht umfassen. Wenn der FinFET ein p-Typ FinFET ist, kann die Austrittsarbeit-Schicht 120 eine TaN-Schicht, eine TiN-Schicht über der TaN-Schicht und eine TiAl-Schicht über der TiN-Schicht umfassen. Es ist zu beachten, dass die Austrittsarbeit-Schichten verschiedene Materialien umfassen können, die ebenfalls in Betracht kommen.
  • Gemäß einigen Ausführungsformen der vorliegenden Offenbarung wird eine Deckschicht 122 über der Austrittsarbeit-Schicht 120 gebildet, wie in 11 dargestellt. Der zugehörige Prozess ist als Prozess 308 in dem Prozessablauf 300 der 25 dargestellt. Die Deckschicht 122 kann gemäß einigen Ausführungsformen aus TiN gebildet werden, und es können andere Materialien wie TaN verwendet werden. Gemäß einigen Ausführungsformen wird die Deckschicht 122 mittels ALD gebildet. Die Dicke der Deckschicht 122 kann im Bereich zwischen etwa 10 nm und etwa 50 nm liegen.
  • Gemäß einigen Ausführungsformen umfasst die Bildung der Deckschicht 122 das Pulsen von TiCl4-Gas in die jeweilige Prozess-ALD-Kammer (beispielsweise Kammer 404 in 22) und das Entfernen von TiCl4. Die jeweiligen Prozesse sind als Prozesse 310 bzw. 312 in dem Prozessablauf 300 der 25 dargestellt. Die Pulsdauer (die Zeit, in der TiCl4 mit dem Wafer 10 in Kontakt kommt) kann im Bereich von etwa 0,1 Sekunden bis etwa 10 Sekunden liegen. Die Durchflussmenge von TiCl4 kann im Bereich zwischen etwa 50 sccm und etwa 150 sccm liegen. In der gesamten Beschreibung werden das Pulsen und Entfernen von TiCl4 gemeinsam als TiCl4-Zyklus bezeichnet.
  • Anschließend wird Ammoniak (NH3) in die ALD-Kammer gepulst und anschließend entfernt. Die zugehörigen Prozesse sind als Prozess 314 und 316 in dem Prozessablauf 300 in 25 dargestellt. Die Pulsdauer (die Zeit, in der NH3 mit dem Wafer 10 in Kontakt steht) kann im Bereich von etwa 0,1 Sekunden bis etwa 10 Sekunden liegen. In der Beschreibung werden das Pulsen und Entfernen von NH3 gemeinsam als NH3-Zyklus bezeichnet. Die Durchflussmenge von NH3 kann im Bereich zwischen etwa 50 sccm und etwa 100 sccm liegen. Während der Bildung der Deckschicht 122 liegt die Temperatur des Wafers 10 im Bereich zwischen etwa 400°C und etwa 600°C. Der Druck jedes der TiCl4 und NH3 kann im Bereich zwischen etwa 4 Torr und etwa 20 Torr liegen.
  • Ein TiCl4-Zyklus und ein NH3-Zyklus in Kombination führen zu einer (atomaren) Schicht aus TiN, die gebildet werden soll, und daher werden ein TiCl4-Zyklus und ein NH3-Zyklus in Kombination als ALD-Schleife bezeichnet. Die Bildung der Deckschicht 122 kann eine Mehrzahl von ALD-Schleifen umfassen, und der Prozessablauf 300 umfasst die Schleife zurück zum Prozess 310. Die resultierende Dicke der Deckschicht 122 kann im Bereich zwischen etwa 10 nm und etwa 50 nm liegen.
  • Gemäß einigen Ausführungsformen wird die Bildung der Deckschicht 122 mit einem NH3-Zyklus beendet, was durch die Beendigung des Prozesses 316 angezeigt ist, um mit dem Prozess 322 in 25 fortzufahren. Gemäß anderen Ausführungsformen der vorliegenden Offenbarung wird die Bildung der Deckschicht 122 mit einem TiCl4-Zyklus beendet, der das Pulsen und Entfernen von TiCl4 gemäß den Prozessen 318 und 320 in dem Prozessablauf 300 in 25 umfasst. Wie in den folgenden Abschnitten diskutiert führt das Beenden der Bildung der Deckschicht 122 mit einem TiCl4-Zyklus zu verbesserten Ergebnissen. Wenn die Bildung der Deckschicht 122 mit einem TiCl4-Zyklus beendet wird, kann eine zweite Pulsdauer des beendenden TiCl4-Pulsens (Prozess 318 in 25) verlängert werden, sodass sie länger als die erste Dauer des TiCl4-Pulses (Prozess 310 in 25) in den vorangegangenen ALD-Schleifen ist. Beispielsweise kann die Pulsdauer des beendenden TiCl4-Pulsens im Bereich zwischen etwa 0,1 Sekunden und etwa 10 Sekunden liegen. Das Verhältnis der zweiten Dauer zur ersten Dauer ist größer als 1,0 und kann im Bereich zwischen etwa 2,0 und etwa 5,0 liegen.
  • Während des beendenden TiCl4-Pulsens 318 wird der Wafer 10 ebenfalls erwärmt, beispielsweise auf eine Temperatur im Bereich zwischen etwa 400°C und etwa 600°C. Gemäß einigen Ausführungsformen wird kein Plasma erzeugt. Das beendende TiCl4-Pulsen führt dazu, dass die resultierenden Moleküle (beispielsweise TixCly-Moleküle, wobei x und y ganze Zahlen sind) freigelegt und mit der darunter liegenden Deckschicht 122 verbunden werden. Der beendende TiCl4-Pulsprozess wird verwendet, um die Bindung der Deckschicht 122 an später bereitgestelltes Silizium zu verbessern, wie in den folgenden Abschnitten diskutiert.
  • 12 veranschaulicht einen Tränk-Prozess (dargestellt durch Pfeile 123) unter Verwendung eines siliziumhaltigen Gases, das SiH4, Si2H6, Dichlorsilan (DCS) oder dergleichen oder Kombinationen hiervon sein kann. Der zugehörige Prozess ist als Prozess 322 in dem Prozessablauf 300 der 25 dargestellt. Während des Tränkens mit dem siliziumhaltigen Gas wird der Wafer 10 beispielsweise auf eine Temperatur im Bereich zwischen etwa 400°C und etwa 600 °C erhitzt. Die Durchflussmenge des siliziumhaltigen Gases kann im Bereich zwischen etwa 300 sccm und etwa 500 sccm liegen. Der Druck des siliziumhaltigen Gases kann im Bereich zwischen etwa 4 Torr und etwa 20 Torr liegen. Gemäß einigen Ausführungsformen wird kein Plasma erzeugt. Die Tränk-Dauer kann im Bereich zwischen etwa 180 Sekunden und etwa 600 Sekunden liegen.
  • 12 veranschaulicht schematisch die Bildung der Siliziumschicht 124 als Ergebnis des Tränkens mit dem siliziumhaltigen Gas. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung liegt die Dicke der Siliziumschicht 124 im Bereich zwischen etwa 1 Å und etwa 15 Å, während die Dicke größer oder kleiner sein kann.
  • Die Bildung der Austrittsarbeit-Schicht 120, die Bildung der Deckschicht 122, der End-TiCl4-Pulsprozess und der Tränk-Prozess mit dem siliziumhaltigen Gas können in-situ in einer gleichen Vakuumumgebung durchgeführt werden, so dass keine Vakuumunterbrechung zwischen diesen Prozessen auftritt. Diese Prozesse werden nacheinander ausgeführt und können in verschiedenen Prozesskammern durchgeführt werden, die sich auf derselben Plattform befinden, die eine gleiche Vakuumumgebung aufweist. 22 veranschaulicht beispielsweise ein Produktionswerkzeug 400, das die Ladeschleusen 402 und eine Mehrzahl von Prozesskammern einschließlich der Vakuumkammern 404 und 406 mit derselben Vakuumumgebung umfasst. Gemäß einigen Ausführungsformen wird die Austrittsarbeit-Schicht 120 in der Prozesskammer 404 abgeschieden, während die Bildung der Deckschicht 122, der beendende TiCl4-Pulsprozess und der Tränk-Prozess mit dem siliziumhaltigen Gas in der Prozesskammer 406 durchgeführt werden, die für ALD-Prozesse ausgestaltet ist.
  • 18 veranschaulicht schematisch eine obere Oberfläche der Deckschicht 122, die mit einem NH3-Zyklus beendet ist. Es gibt einige TiClx-Moleküle auf der Oberfläche der Deckschicht 122. TiClx-Moleküle haben ungesättigte Bindungen, die für die Bindung von Siliziumatomen zur Verfügung stehen. Da der Prozess jedoch mit einem NH3-Zyklus beendet wird, kann ein Großteil der TiClx-Moleküle durch NH3-Moleküle (dargestellt als Leerräume ohne TiClx) beendet werden, so dass eine begrenzte Anzahl von ungesättigten Bindungen verbleibt. Die Menge der Siliziumatome, die gebunden werden können, ist daher begrenzt.
  • 19 veranschaulicht schematisch eine Oberseite der Deckschicht 122, die mit einem TiCl4-Zyklus beendet ist. Als Ergebnis befinden sich mehr TiClx-Moleküle auf der Oberfläche der Deckschicht 122. Die Menge der anhaftbaren Siliziumatome erhöht sich damit gegenüber der Bildung der Deckschicht, die mit einem NH3-Zyklus beendet ist.
  • 23 veranschaulicht den Vergleich der Ergebnisse, wobei die normierte Menge an Silizium, die an der Oberfläche von Deckschichten haftet, als Funktion der Tränkdauer dargestellt ist. Die ausgefüllten Kreise sind die Ergebnisse des Anbindens von Silizium an eine Deckschicht unter Verwendung von NH3-Endzyklen. Die hohlen Kreise und Quadrate sind die Ergebnisse des Anbindens von Silizium an eine Deckschicht unter Verwendung von TiCl4-Endzyklen. Die Daten zeigen, dass durch die Verwendung der TiCl4-Endzyklen mehr Silizium gebunden werden kann.
  • Mit Bezug auf 13 kann nach dem Tränken des siliziumhaltigen Gases eine Vakuumunterbrechung durchgeführt werden, und die Siliziumschicht 124 wird der Umgebungsluft ausgesetzt. Der zugehörige Prozess ist als Prozess 324 in dem Prozessablauf 300 der 25 dargestellt. Als Ergebnis des Aussetzens der Siliziumschicht 124 an die Umgebungsluft (saubere Luft bei Raumtemperatur beispielsweise im Bereich zwischen etwa 20 °C und etwa 25 °C) wird die Siliziumschicht 124 (12) zu einer siliziumhaltigen Schicht 126 oxidiert, wie in 13 dargestellt.
  • Beim Tränken der Siliziumschicht 124 reagiert der Sauerstoff in der Luft mit der Siliziumschicht 124 und bildet die Siliziumoxid-Schicht 126C. Die Siliziumoxid-Schicht 126C ist reich an Sauerstoff und Silizium und kann auch andere Elemente wie Stickstoff und Titan umfassen. Dementsprechend ist die Siliziumoxid-Schicht 126C eigentlich eine Mischschicht dieser Elemente und wird im Folgenden auch als Siliziumoxid-Mischschicht 126C bezeichnet. Die Dicke der Siliziumoxid-Mischschicht 126C kann im Bereich zwischen etwa 0,1 nm und etwa 10 nm liegen. Auf der anderen Seite, da die Siliziumschicht 124 in Kontakt mit der Deckschicht 122 steht, die TiN umfasst, kann eine Siliziumnitrid-Mischschicht 126A gebildet werden, was teilweise auf die erhöhte Temperatur in dem siliziumhaltigen Gas zurückzuführen ist. Die Siliziumnitrid-Mischschicht 126A ist reich an Silizium und Stickstoff und kann auch andere Elemente wie Sauerstoff und Titan umfassen. Ein Teil des Aluminiums, das aus der Austrittsarbeit-Schicht 120 stammt, kann auch in die Siliziumnitrid-Mischschicht 126A diffundiert werden. Die Dicke der Siliziumnitrid-Mischschicht 126A kann im Bereich zwischen etwa 0,1 nm und etwa 10 nm liegen.
  • Abhängig von der Dicke der Siliziumschicht 124 (12) kann es, muss es aber nicht, eine siliziumreiche Silizium-Mischschicht 126B geben, die andere Elemente wie Stickstoff, Sauerstoff, Titan oder dergleichen enthalten kann und eine geringe Menge von Aluminium enthalten kann. Die Siliziumnitrid-Mischschicht 126A, die Silizium-Mischschicht 126B und die Siliziumoxid-Mischschicht 126C werden in Kombination als siliziumhaltige Schicht 126 bezeichnet. Die siliziumhaltige Schicht 126 kann eine Dicke im Bereich zwischen etwa 0,1 nm und etwa 1,5 nm aufweisen.
  • Obwohl sie sehr dünn ist, hat die siliziumhaltige Schicht 126 die Funktion, zu verhindern, dass der Sauerstoff nach unten diffundiert, um die Austrittsarbeit-Schicht 120 zu oxidieren, und dass das Metall (wie Aluminium) aus der Austrittsarbeit-Schicht 120 diffundiert, was zu einer Drift der Schwellspannung des jeweiligen FinFET führen würde. 20 veranschaulicht schematisch eine Mehrkorn- (multi-grain-) Struktur der Deckschicht 122, die eine Mehrzahl von Körnern (grains) umfasst. Sauerstoffatome und Metallatome können über die Pfade zwischen den Körnern der Deckschicht 122 diffundieren. Die siliziumhaltige Schicht 126, die über der Deckschicht 122 (nicht in 20 dargestellt) angeordnet ist, wirkt als Sperrbarriere, um die Diffusion zu blockieren.
  • Mit Bezug zurück auf 13 erkennt man, dass aufgrund der Diffusion von Elementen möglicherweise keine klare Grenze zwischen den untergeordneten Schichten existiert, wie beispielsweise der Siliziumnitrid-Mischschicht 126A, der Silizium-Mischschicht 126B und der Siliziumoxid-Mischschicht 126C. 21 veranschaulicht die Menge vonn einigen Elementen in Abhängigkeit von dem Abstand Z (13), der von der oberen Oberfläche der hinausragenden Finne 36 in 13 gemessen wird. Die X-Achse (21) stellt den Abstand Z dar, und die Y-Achse stellt die normierte Menge an elementrarem Sauerstoff (O), Stickstoff (N), Aluminium (Al), Titan (Ti) und Hafnium (Hf) dar. Der Bereich der hinausragenden Finne 36 (einschließlich Si), der High-K-Dielektrikumsschicht 66 (einschließlich Hf), der Austrittsarbeit-Schicht 120 (einschließlich TiAl), der Deckschicht 122 (einschließlich TiN), der siliziumhaltigen Schicht 126 und der Sperrschicht TiN (gebildet in einem nachfolgenden Schritt) sind gekennzeichnet. Vergleicht man das in 21 dargestellte Ergebnis mit den Ergebnissen der Proben (nicht dargestellt), deren Herstellungsprozesse keine Tränk-Prozesse mit einem siliziumhaltigen Gas umfassen, stellt man fest, dass die Diffusion von Sauerstoff in die Deckschicht 122 und die Diffusion von Aluminium durch die siliziumhaltige Schicht 126 reduziert sind.
  • 14 veranschaulicht die Bildung der Sperrschicht 128. Der zugehörige Prozess ist als Prozess 326 in dem Prozessablauf 300 der 25 dargestellt. Das Herstellungsverfahren, das Material, die Dicke, etc. der Sperrschicht 128 kann aus den vorgeschlagenen Verfahren, Materialien, Dicken und dergleichen zur Bildung der Deckschicht 122 ausgewählt werden. Daher werden die Einzelheiten nicht wiederholt. Beispielsweise kann die Sperrschicht 128 aus TiN gebildet werden, die mit ALD gebildet werden kann. Diffusionssperrschicht 118, Austrittsarbeit-Schicht 120, siliziumhaltige Schicht 126 und Sperrschicht 128 in Kombination entsprechen den gestapelten Schichten 74 in 9B.
  • 15 veranschaulicht die Abscheidung des Füllmetallbereichs 76. Der zugehörige Prozess ist als Prozess 328 in dem Prozessablauf 300 der 25 dargestellt. Gemäß einigen Ausführungsformen wird der Füllmetallbereich 76 aus Wolfram oder Kobalt gebildet, der durch chemische Dampfabscheidung gebildet werden kann. Gemäß einigen Ausführungsformen werden WF6 und SiH4 als Prozessgase zur Abscheidung von Wolfram eingesetzt. Nach der Bildung des Füllmetallbereichs 76 kann ein Planarisierungsprozess durchgeführt werden, um überschüssige Abschnitte der abgeschiedenen Schichten, wie in 15 dargestellt, zu entfernen, was zu den Gate-Stapeln 72 wie in 9A und 9B führt. Der jeweilige Planarisierungsprozess ist als Prozess 330 in dem Prozessablauf 300 der 25 dargestellt.
  • 16 veranschaulicht die Bildung von Hartmasken 80 gemäß einigen Ausführungsformen. Der zugehörige Prozess ist als Prozess 220 in dem Prozessablauf 200 der 24 dargestellt. Das Ausbilden von Hartmasken 80 kann das Durchführen eines Ätzprozesses zum Aussparen von Gate-Stapeln 72 umfassen, so dass Aussparungen zwischen den Gatestapeln 46 gebildet werden, das Füllen der Aussparungen mit einem dielektrischen Material und dann das Durchführen eines Planarisierungsprozesses, wie beispielsweise eines CMP-Prozesses oder eines mechanischen Schleifprozesses zum Entfernen überschüssiger Abschnitte des dielektrischen Materials. Hartmasken 80 können aus Siliziumnitrid, Siliziumoxynitrid, Siliziumoxycarbonnitrid oder dergleichen gebildet werden.
  • 17 veranschaulicht die Bildung von Source/Drain-Kontaktplugs 82. Der zugehörige Prozess ist als Prozess 222 in dem Prozessablauf 200 der 24 dargestellt. Die Bildung von Source/Drain- Kontaktplugs 82 umfasst das Ätzen von ILD 60, um die darunter liegenden Abschnitte von CESL 58 freizulegen, und anschließend das Ätzen der freiliegenden Abschnitte von CESL 58, um Source/Drain-Bereiche 54 freizulegen. In einem nachfolgenden Prozess wird eine Metallschicht (beispielsweise eine Ti-Schicht) abgeschieden, die sich in die Kontaktöffnungen erstreckt. Es kann eine Metallnitrid-Deckschicht gebildet werden. Anschließend wird ein Aushärtungsprozess durchgeführt, damit die Metallschicht mit dem oberen Abschnitt der Source-/Drain-Bereiche 54 reagiert, um Silizid-Bereiche 84 auszubilden, wie in 17 dargestellt. Anschließend verbleibt die zuvor gebildete Metallnitrid-Schicht, ohne entfernt zu werden, oder sie wird entfernt, und anschließend erfolgt die Abscheidung einer neuen Metallnitrid-Schicht (beispielsweise einer Titannitrid-Schicht). Ein metallisches Füllmaterial wie Wolfram, Kobalt oder dergleichen wird dann in die Kontaktöffnungen gefüllt, und anschließend erfolgt eine Planarisierung zum Entfernen überschüssiger Materialien, was Source/Drain-Kontaktplugs 82 ergibt. Gate-Kontaktplugs (nicht dargestellt) werden ebenfalls ausgebildet, so dass sie durch einen Abschnitt jeder der Hartmasken 80 zu den Kontakt-Gate-Elektroden 70 durchdringen. So werden die FinFETs 86 ausgebildet, die parallel zu einem FinFET geschaltet werden können.
  • Die Ausführungsformen der vorliegenden Offenbarung weisen einige vorteilhafte Merkmale auf. Durch den Tränk-Prozess mit dem siliziumhaltigen Gas wird eine siliziumhaltige Schicht über der Austrittsarbeit-Schicht gebildet. Die siliziumhaltige Schicht ist dünn und ist eine Mischschicht mit einem siliziumoxidreichem Abschnitt und einem siliziumnitridreichen Abschnitt. Die siliziumhaltige Schicht verhindert effektiv, dass Sauerstoff nach unten durchdringt und die Austrittsarbeit-Schicht erreicht, und kann somit die Oxidation der Austrittsarbeit-Schicht verhindern. Ferner kann die siliziumhaltige Schicht verhindern, dass das Metall in der Austrittsarbeit-Schicht nach oben diffundiert, und dadurch dazu beitragen, dass die Zusammensetzung der Austrittsarbeit-Schicht stabil bleibt und die Drift der Schwellspannung des so hergestellten FinFET verhindert wird. Dadurch wird das Schwellwert-Rollup-Problem reduziert, welches die Vergrößerung der Schwellspannungsdifferenz zwischen den Transistoren in verschiedenen Bereichen (beispielsweise transistordichte Bereichen und transistorarme Bereichen) ist.
  • Gemäß einigen Ausführungsformen der vorliegenden Offenbarung umfasst ein Verfahren zur Herstellung einer integrierte Schaltung- (IC-) Struktur das Bilden eines Gate-Dielektrikums auf einem Wafer; das Bilden einer Austrittsarbeit-Schicht über dem Gate-Dielektrikum; das Abscheiden einer Deckschicht über der Austrittsarbeit-Schicht; das Tränken der Deckschicht in einem siliziumhaltigen Gas zum Bilden einer siliziumhaltigen Schicht; das Bilden einer Sperrschicht nach dem Bilden der siliziumhaltigen Schicht; und das Bilden eines Metall-Füllbereichs über der Sperrschicht. In einer Ausführungsform umfasst das Abscheiden der Deckschicht eine Mehrzahl von Zyklen, von denen jeder umfasst: einen TiCl4-Zyklus, der das Pulsen und Entfernen von TiCl4 umfasst; und einen NH3-Zyklus, der das Pulsen und Entfernen von NH3 umfasst, und das Abscheiden der Deckschicht wird mit einem zusätzlichen TiCl4-Zyklus beendet. In einer Ausführungsform umfasst das Abscheiden der Deckschicht eine Mehrzahl von Zyklen, von denen jeder umfasst: einen TiCl4-Zyklus, der das Pulsen und Entfernen von TiCl4 umfasst; und einen NH3-Zyklus, der das Pulsen und Entfernen von NH3 umfasst, und das Abscheiden der Deckschicht wird mit einem zusätzlichen NH3-Zyklus beendet. In einer Ausführungsform wird die Deckschicht beim Tränken der Deckschicht in dem siliziumhaltigen Gas getränkt, das ein Gas umfasst, das aus der folgenden Gruppe ausgewählt ist: SiH4, Si2H6, DCS und Kombinationen hiervon. In einer Ausführungsform wird der Wafer in dem Tränk-Prozess auf eine Temperatur in einem Bereich zwischen etwa 400°C und etwa 600°C erwärmt. In einer Ausführungsform umfasst das Verfahren ferner eine Vakuumunterbrechung, um die siliziumhaltige Schicht der Luft auszusetzen. In einer Ausführungsform werden das Bilden der Austrittsarbeit-Schicht, das Abscheiden der Deckschicht und das Tränken der Deckschicht in-situ in einer gleichen Vakuumumgebung durchgeführt. In einer Ausführungsform werden das Abscheiden der Deckschicht und das Tränken der Deckschicht in derselben Prozesskammer durchgeführt. In einer Ausführungsform umfasst das Verfahren ferner das Bilden eines Dummy-Gate-Stapels auf einer Seitenwand und einer oberen Oberfläche einer Halbleiterfinne; das Bilden von Gate-Abstandshaltern auf gegenüberliegenden Seiten des Dummy-Gate-Stapels; das Bilden eines Zwischenschicht-Dielektrikums, wobei der Dummy-Gate-Stapel und die Gate-Abstandshalter in dem Zwischenschicht-Dielektrikum angeordnet sind; und das Entfernen des Dummy-Gate-Stapels, um einen Graben zwischen den Stapel-Abstandshaltern zu bilden, wobei der Gate-Stapel so gebildet ist, dass er sich in den Graben erstreckt.
  • Gemäß einigen Ausführungsformen der vorliegenden Offenbarung umfasst ein Verfahren zur Herstellung einer integrierte Schaltung- (IC-) Struktur das Bilden eines Gate-Dielektrikums auf einem Halbleiterbereich; das Bilden einer Austrittsarbeit-Schicht über dem Gate-Dielektrikum in einer ersten Prozesskammer eines Produktionswerkzeugs; das Abscheiden einer ersten Titannitrid-Schicht über der Austrittsarbeit-Schicht in einer zweiten Prozesskammer des Produktionswerkzeugs; das Tränken der ersten Titannitrid-Schicht in einem siliziumhaltigen Gas in der zweiten Prozesskammer des Produktionswerkzeugs, um eine siliziumhaltige Schicht zu bilden, wobei das siliziumhaltige Gas aus einer Gruppe aus SiH4, Si2H6, DCS und Kombinationen hiervon ausgewählt ist; das Aussetzen der siliziumhaltigen Schicht an Sauerstoff, um einen Teil der siliziumhaltigen Schicht in eine siliziumoxidhaltige Schicht umzuwandeln; das Bilden einer zweiten Titannitrid-Schicht über der siliziumoxidhaltigen Schicht; und das Bilden eines Metall-Füllbereichs über der zweiten Titannitrid-Schicht. In einer Ausführungsform teilen sich die erste Prozesskammer und die zweite Prozesskammer eine gleiche Vakuumumgebung. In einer Ausführungsform dauert das Tränken der ersten Titannitrid-Schicht für eine Zeitspanne zwischen etwa 180 Sekunden und etwa 600 Sekunden an. In einer Ausführungsform umfasst das Aussetzen der siliziumhaltigen Schicht an Sauerstoff das Aussetzen der siliziumhaltigen Schicht an Luft. In einer Ausführungsform wird das Aussetzen der siliziumhaltigen Schicht an Sauerstoff bei Raumtemperatur durchgeführt.
  • Gemäß einigen Ausführungsformen der vorliegenden Offenbarung umfasst eine integrierte Schaltung einen Halbleiterbereich und einen Gate-Stapel auf dem Halbleiterbereich. Der Gatestapel umfasst ein Gate-Dielektrikum; eine Austrittsarbeit-Schicht über dem Gate-Dielektrikum; eine erste Titanschicht über der Austrittsarbeit-Schicht; eine siliziumhaltige Schicht über der ersten Titanschicht; eine zweite Titanschicht über der siliziumhaltigen Schicht; und einen Metall-Füllbereich über der zweiten Titanschicht. In einer Ausführungsform umfasst die siliziumhaltige Schicht Silizium, Sauerstoff, Stickstoff und Titan. In einer Ausführungsform umfasst die siliziumhaltige Schicht Siliziumoxid. In einer Ausführungsform umfasst die siliziumhaltige Schicht Siliziumnitrid. In einer Ausführungsform umfasst sowohl die Austrittsarbeit-Schicht als auch TiAl.
  • Im Folgenden werden die Merkmale mehrerer Ausführungsformen beschrieben, damit der Fachmann die Aspekte der vorliegenden Offenbarung besser verstehen kann. Der Fachmann sollte verstehen, dass die vorliegende Offenbarung ohne weiteres als Grundlage für die Gestaltung oder Änderung anderer Prozesse und Strukturen zur Erfüllung der gleichen Zwecke und/oder zur Erzielung der gleichen Vorteile der hierin vorgestellten Ausführungsformen verwendet werden können. Der Fachmann sollte auch erkennen, dass solche gleichwertigen Ausgestaltungen nicht von dem Geist und Umfang der vorliegenden Offenbarung abweichen und dass sie verschiedene Änderungen, Substitutionen und Änderungen hierin vornehmen können, ohne von dem Geist und Umfang der vorliegenden Offenbarung abzuweichen.

Claims (20)

  1. Verfahren zur Herstellung einer integrierte-Schaltung-Struktur, wobei das Verfahren umfasst: Ausbilden eines Gate-Dielektrikums auf einem Substrat; Ausbilden einer Austrittsarbeit-Schicht über dem Gate-Dielektrikum; Abscheiden einer Deckschicht über der Austrittsarbeit-Schicht; Tränken der Deckschicht in einem siliziumhaltigen Gas, um eine siliziumhaltige Schicht auszubilden; nach der Bildung der siliziumhaltigen Schicht, Ausbilden einer Sperrschicht; und Ausbilden eines Metall-Füllbereichs über der Sperrschicht.
  2. Verfahren nach Anspruch 1, wobei das Abscheiden der Deckschicht eine Mehrzahl von Zyklen umfasst, die jeweils Folgendes umfassen: einen TiCl4-Zyklus umfassend Pulsen und Entfernen von TiCl4; und einen NH3-Zyklus umfassend Pulsen und Entfernen von NH3, wobei das Abscheiden der Deckschicht mit einem zusätzlichen TiCl4-Zyklus beendet wird.
  3. Verfahren nach Anspruch 1, wobei das Abscheiden der Deckschicht eine Mehrzahl von Zyklen umfasst, die jeweils Folgendes umfassen: einen TiCl4-Zyklus umfassend Pulsen und Entfernen von TiCl4; und einen NH3-Zyklus, umfassend Pulsen und Entfernen von NH3, wobei das Abscheiden der Deckschicht mit einem zusätzlichen NH3-Zyklus zusätzlich zu den NH3-Zyklen in der Mehrzahl von Zyklen beendet wird.
  4. Verfahren nach Anspruch 1, wobei beim Tränken der Deckschicht die Deckschicht in dem siliziumhaltigen Gas getränkt wird, das ein Gas umfasst, das ausgewählt ist aus der Gruppe bestehend aus SiH4, Si2H6, Dichlorsilan (DCS) und Kombinationen hiervon.
  5. Verfahren nach Anspruch 1, wobei beim Tränken der Deckschicht das Substrat auf eine Temperatur in einem Bereich zwischen etwa 400°C und etwa 600°C erwärmt wird.
  6. Verfahren nach Anspruch 1, ferner umfassend eine Vakuumunterbrechung, um die siliziumhaltige Schicht der Luft auszusetzen.
  7. Verfahren nach Anspruch 1, wobei das Ausbilden der Austrittsarbeit-Schicht, das Abscheiden der Deckschicht und das Tränken der Deckschicht in-situ in einer gleichen Vakuumumgebung durchgeführt werden.
  8. Verfahren nach Anspruch 7, wobei das Abscheiden der Deckschicht und das Tränken der Deckschicht in einer gleichen Prozesskammer durchgeführt werden.
  9. Verfahren nach Anspruch 1, ferner umfassend: Ausbilden eines Dummy-Gate-Stapels auf einer Seitenwand und einer oberen Oberfläche einer Halbleiterfinne; Ausbilden von Gate-Abstandshaltern auf gegenüberliegenden Seiten des Dummy-Gate-Stapels; Ausbilden eines Zwischenschicht-Dielektrikums, wobei sich der Dummy-Gate-Stapel und die Gate-Abstandshalter in dem Zwischenschicht-Dielektrikum befinden; und Entfernen des Dummy-Gate-Stapels, um einen Graben zwischen den Gate-Abstandshaltern zu bilden, wobei das Gate-Dielektrikum und die Austrittsarbeit-Schicht so ausgebildet werden, dass sie sich in den Graben erstrecken.
  10. Verfahren zur Herstellung einer integrierten Schaltungsstruktur, wobei das Verfahren umfasst: Ausbilden eines Gate-Dielektrikums auf einem Halbleiterbereich; in einer ersten Prozesskammer eines Produktionswerkzeugs, Ausbilden einer Austrittsarbeit-Schicht über dem Gate-Dielektrikum; in einer zweiten Prozesskammer des Produktionswerkzeugs, Abscheiden einer ersten Titannitrid-Schicht über der Austrittsarbeit-Schicht; in der zweiten Prozesskammer des Produktionswerkzeugs, Tränken der ersten Titannitrid-Schicht in einem siliziumhaltigen Gas, um eine siliziumhaltige Schicht zu bilden, wobei das siliziumhaltige Gas ausgewählt ist aus der Gruppe bestehend aus SiH4, Si2H6, Dichlorsilan (DCS) und Kombinationen hiervon; Aussetzen der siliziumhaltigen Schicht an Sauerstoff, um einen Teil der siliziumhaltigen Schicht in eine siliziumoxidhaltige Schicht umzuwandeln; Ausbilden einer zweiten Titannitrid-Schicht über der siliziumoxidhaltigen Schicht; und Ausbilden eines Metall-Füllbereichs über der zweiten Titannitrid-Schicht.
  11. Verfahren nach Anspruch 10, wobei sich die erste Prozesskammer und die zweite Prozesskammer eine gleiche Vakuumumgebung teilen.
  12. Verfahren nach Anspruch 10, wobei das Tränken der ersten Titannitrid-Schicht eine Zeitspanne zwischen etwa 180 Sekunden und etwa 600 Sekunden dauert.
  13. Verfahren nach Anspruch 10, wobei das Aussetzen der siliziumhaltigen Schicht an Sauerstoff das Aussetzen der siliziumhaltigen Schicht an Luft umfasst.
  14. Verfahren nach Anspruch 13, wobei das Aussetzen der siliziumhaltigen Schicht an Sauerstoff bei einer Raumtemperatur durchgeführt wird.
  15. Integrierte Schaltung-Vorrichtung, IC-Vorrichtung, aufweisend: einen Halbleiterbereich; und einen Gate-Stapel auf dem Halbleiterbereich, wobei der Gate-Stapel aufweist: - ein Gate-Dielektrikum; - eine Austrittsarbeit-Schicht über dem Gate-Dielektrikum; - eine erste Titanschicht über der Austrittsarbeit-Schicht; - eine siliziumhaltige Schicht über der ersten Titanschicht; - eine zweite Titanschicht über der siliziumhaltigen Schicht; und - einen Metall-Füllbereich über der zweiten Titanschicht.
  16. IC-Vorrichtung nach Anspruch 15, wobei die siliziumhaltige Schicht Silizium, Sauerstoff, Stickstoff und Titan aufweist.
  17. IC-Vorrichtung nach Anspruch 15, wobei die siliziumhaltige Schicht Siliziumoxid aufweist.
  18. IC-Vorrichtung nach Anspruch 15, wobei die siliziumhaltige Schicht Siliziumnitrid aufweist.
  19. IC-Vorrichtung nach Anspruch 15, wobei die siliziumhaltige Schicht eine Dicke in einem Bereich zwischen etwa 0,1 nm und etwa 1,5 nm aufweist.
  20. IC-Vorrichtung nach Anspruch 15, wobei die Austrittsarbeit-Schicht TiAl aufweist.
DE102019117322.1A 2018-10-23 2019-06-27 Silizium-mischschicht zur blockierung von diffusion Pending DE102019117322A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862749195P 2018-10-23 2018-10-23
US62/749,195 2018-10-23
US16/290,118 US11587791B2 (en) 2018-10-23 2019-03-01 Silicon intermixing layer for blocking diffusion
US16/290,118 2019-03-01

Publications (1)

Publication Number Publication Date
DE102019117322A1 true DE102019117322A1 (de) 2020-04-23

Family

ID=70280955

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019117322.1A Pending DE102019117322A1 (de) 2018-10-23 2019-06-27 Silizium-mischschicht zur blockierung von diffusion

Country Status (5)

Country Link
US (2) US11587791B2 (de)
KR (1) KR102272121B1 (de)
CN (1) CN111092052B (de)
DE (1) DE102019117322A1 (de)
TW (1) TWI737007B (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10943829B2 (en) * 2018-10-23 2021-03-09 Taiwan Semiconductor Manufacturing Company, Ltd. Slot contacts and method forming same
US11658216B2 (en) 2021-01-14 2023-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for metal gate boundary isolation
US20220293422A1 (en) * 2021-03-11 2022-09-15 Changxin Memory Technologies, Inc. Semiconductor structure and preparation method for semiconductor structure
US20230020099A1 (en) * 2021-07-15 2023-01-19 Taiwan Semiconductor Manufacturing Co., Ltd. NFET with Aluminum-Free Work-Function Layer and Method Forming Same
WO2023102679A1 (zh) * 2021-12-06 2023-06-15 华为技术有限公司 半导体芯片、其制备方法及电子设备
US20240204061A1 (en) * 2022-12-19 2024-06-20 Applied Materials, Inc. Method of reducing metal gate resistance for next generation nmos device application

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7135408B2 (en) * 2002-10-30 2006-11-14 Taiwan Semiconductor Manufacturing Company, Ltd. Metal barrier integrity via use of a novel two step PVD-ALD deposition procedure
JP2007243105A (ja) 2006-03-13 2007-09-20 Sony Corp 半導体装置およびその製造方法
US8114722B2 (en) * 2007-08-24 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
KR101211043B1 (ko) * 2010-04-05 2012-12-12 에스케이하이닉스 주식회사 매립게이트를 구비한 반도체 장치 제조방법
US9755039B2 (en) 2011-07-28 2017-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having a metal gate electrode stack
US9165826B2 (en) * 2011-08-01 2015-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a semiconductor device comprising titanium silicon oxynitride
US9059142B2 (en) 2012-07-23 2015-06-16 Nanya Technology Corporation Semiconductor device having vertical gates and fabrication thereof
US20140239419A1 (en) 2013-02-27 2014-08-28 United Microelectronics Corp. Semiconductor device and method of manufacturing the same
US9685371B2 (en) 2013-09-27 2017-06-20 Applied Materials, Inc. Method of enabling seamless cobalt gap-fill
CN105097474B (zh) 2014-05-09 2018-03-06 中国科学院微电子研究所 一种半导体器件的制造方法
JP2016058676A (ja) 2014-09-12 2016-04-21 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
US9991124B2 (en) 2015-01-20 2018-06-05 Taiwan Semiconductor Manufacturing Company Ltd. Metal gate and manufacturing method thereof
US9425317B1 (en) 2015-02-26 2016-08-23 Taiwan Semiconductor Manufacturing Co., Ltd Fin field effect transistor (FinFET) device structure with Ge-doped inter-layer dielectric (ILD) structure
US9941111B2 (en) * 2015-05-29 2018-04-10 Infineon Technologies Ag Method for processing a semiconductor layer, method for processing a silicon substrate, and method for processing a silicon layer
US10141417B2 (en) 2015-10-20 2018-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. Gate structure, semiconductor device and the method of forming semiconductor device
US10043886B2 (en) 2016-08-03 2018-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate formation through etch back process
US11282938B2 (en) * 2018-09-28 2022-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Capping layers in metal gates of transistors

Also Published As

Publication number Publication date
TWI737007B (zh) 2021-08-21
US20230116357A1 (en) 2023-04-13
KR20200047295A (ko) 2020-05-07
KR102272121B1 (ko) 2021-07-06
CN111092052B (zh) 2023-03-28
CN111092052A (zh) 2020-05-01
US11587791B2 (en) 2023-02-21
TW202034378A (zh) 2020-09-16
US20200126797A1 (en) 2020-04-23

Similar Documents

Publication Publication Date Title
DE102019118467A1 (de) Abdeckschichten in metall-gates von transistoren
DE102017123353B4 (de) Verfahren zur herstellung eines umwickelten kontaktstifts
DE102020101271B4 (de) Verfahren zur bottom-up-bildung einer vorrichtung mit kontaktsteckern und vorrichtung mit kontaktsteckern
DE102019117322A1 (de) Silizium-mischschicht zur blockierung von diffusion
DE102017118199A1 (de) Finfet-vorrichtung und ausbildungsverfahren
DE102019125922B3 (de) Verfahren zum dotieren von high-k/metall-gates zum einstellen von schwellspannungen
DE102019112394B4 (de) Selektive Ätzung zum Verbessern der Schwellenspannungsverteilung
DE102010037276B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102018119795B4 (de) Spannungsmodulation für dielektrische Schichten
DE102019116036B4 (de) Halbleitervorrichtung und verfahren
DE102019117011B4 (de) Halbleitervorrichtung und herstellungsverfahren
DE102019107491B4 (de) Einstellen der Schwellenspannung durch metastabile Plasmabehandlung
DE102019111297B4 (de) Halbleiter-Bauelement und Verfahren
DE102019126339B4 (de) Rückstandsentfernung in metall-gate schneideprozess
DE102019121152A1 (de) Sperrfreier ansatz zur bildung von kontaktstiften
DE102020120848A1 (de) Implementierung mehrerer schwellspannung durch einsatz von lanthan
DE102019129773B4 (de) Transistoren mit reduzierten defekten und verfahren zu deren herstellung
DE102018125392A1 (de) Bildung stickstoffhaltiger Lagen als Oxidationsblockadelagen
DE102021107846A1 (de) Halbleitervorrichtung und verfahren
DE102019110004B4 (de) Verfahren zur herstellung von schlitzkontakten
DE102020112763B4 (de) Verfahren zur gateprofilsteuerung durch seitenwandschutz während der ätzung
DE102021100467A1 (de) Halbleitervorrichtung und verfahren
DE102020124234A1 (de) Metallgates und verfahren zu ihrer herstellung
DE102018101016B4 (de) Verfahren zum Schneiden von Metall-Gates und daraus gebildete Strukturen
DE102023101602A1 (de) Metallgatestruktur und verfahren zu deren herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication