DE102020130401A1 - Dipolig-gefertigtes high-k-gate-dielektrikum und verfahren zu dessen bildung desselben - Google Patents
Dipolig-gefertigtes high-k-gate-dielektrikum und verfahren zu dessen bildung desselben Download PDFInfo
- Publication number
- DE102020130401A1 DE102020130401A1 DE102020130401.3A DE102020130401A DE102020130401A1 DE 102020130401 A1 DE102020130401 A1 DE 102020130401A1 DE 102020130401 A DE102020130401 A DE 102020130401A DE 102020130401 A1 DE102020130401 A1 DE 102020130401A1
- Authority
- DE
- Germany
- Prior art keywords
- dielectric layer
- dipole
- layer
- dopant
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 171
- 230000008569 process Effects 0.000 title claims abstract description 156
- 230000015572 biosynthetic process Effects 0.000 title description 14
- 239000002019 doping agent Substances 0.000 claims abstract description 114
- 239000004065 semiconductor Substances 0.000 claims abstract description 40
- 239000003989 dielectric material Substances 0.000 claims abstract description 38
- 238000000137 annealing Methods 0.000 claims abstract description 20
- 238000000151 deposition Methods 0.000 claims abstract description 17
- 239000000463 material Substances 0.000 claims description 21
- 229910052782 aluminium Inorganic materials 0.000 claims description 14
- 229910052746 lanthanum Inorganic materials 0.000 claims description 14
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 12
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 claims description 12
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 claims description 5
- QCLQZCOGUCNIOC-UHFFFAOYSA-N azanylidynelanthanum Chemical compound [La]#N QCLQZCOGUCNIOC-UHFFFAOYSA-N 0.000 claims description 4
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 3
- 230000008021 deposition Effects 0.000 abstract description 7
- 239000010410 layer Substances 0.000 description 207
- 239000010408 film Substances 0.000 description 44
- 239000000758 substrate Substances 0.000 description 33
- 238000005530 etching Methods 0.000 description 26
- 239000000306 component Substances 0.000 description 24
- 239000000126 substance Substances 0.000 description 15
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 125000006850 spacer group Chemical group 0.000 description 10
- 238000005229 chemical vapour deposition Methods 0.000 description 9
- 230000003647 oxidation Effects 0.000 description 9
- 238000007254 oxidation reaction Methods 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 238000005137 deposition process Methods 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 238000000231 atomic layer deposition Methods 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 238000005496 tempering Methods 0.000 description 6
- -1 InAlAs Inorganic materials 0.000 description 5
- 239000000203 mixture Substances 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000000407 epitaxy Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 229910010413 TiO 2 Inorganic materials 0.000 description 3
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 238000000227 grinding Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 239000005360 phosphosilicate glass Substances 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910005540 GaP Inorganic materials 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 2
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000005388 borosilicate glass Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 2
- QOSATHPSBFQAML-UHFFFAOYSA-N hydrogen peroxide;hydrate Chemical compound O.OO QOSATHPSBFQAML-UHFFFAOYSA-N 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 238000007373 indentation Methods 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- BUHVIAUBTBOHAG-FOYDDCNASA-N (2r,3r,4s,5r)-2-[6-[[2-(3,5-dimethoxyphenyl)-2-(2-methylphenyl)ethyl]amino]purin-9-yl]-5-(hydroxymethyl)oxolane-3,4-diol Chemical compound COC1=CC(OC)=CC(C(CNC=2C=3N=CN(C=3N=CN=2)[C@H]2[C@@H]([C@H](O)[C@@H](CO)O2)O)C=2C(=CC=CC=2)C)=C1 BUHVIAUBTBOHAG-FOYDDCNASA-N 0.000 description 1
- 229910017115 AlSb Inorganic materials 0.000 description 1
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- 229910052582 BN Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 1
- 229910005542 GaSb Inorganic materials 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- 208000029523 Interstitial Lung disease Diseases 0.000 description 1
- 229910021193 La 2 O 3 Inorganic materials 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004491 TaAlN Inorganic materials 0.000 description 1
- 229910010041 TiAlC Inorganic materials 0.000 description 1
- 229910010037 TiAlN Inorganic materials 0.000 description 1
- 229910008482 TiSiN Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- CFOAUMXQOCBWNJ-UHFFFAOYSA-N [B].[Si] Chemical compound [B].[Si] CFOAUMXQOCBWNJ-UHFFFAOYSA-N 0.000 description 1
- CHYRFIXHTWWYOX-UHFFFAOYSA-N [B].[Si].[Ge] Chemical compound [B].[Si].[Ge] CHYRFIXHTWWYOX-UHFFFAOYSA-N 0.000 description 1
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 description 1
- IHLNQRLYBMPPKZ-UHFFFAOYSA-N [P].[C].[Si] Chemical compound [P].[C].[Si] IHLNQRLYBMPPKZ-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- HIVGXUNKSAJJDN-UHFFFAOYSA-N [Si].[P] Chemical compound [Si].[P] HIVGXUNKSAJJDN-UHFFFAOYSA-N 0.000 description 1
- 230000002378 acidificating effect Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000003667 anti-reflective effect Effects 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000008358 core component Substances 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 230000009969 flowable effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 239000010955 niobium Substances 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000002791 soaking Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 239000011593 sulfur Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/3115—Doping the insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Materials Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Abstract
Ein Verfahren umfasst das Bilden einer Oxidschicht auf einem Halbleitergebiet und das Abscheiden einer ersten High-k-Dielektrikum-Schicht über der Oxidschicht. Die erste High-k-Dielektrikum-Schicht ist aus einem ersten High-k-Dielektrikum-Material gebildet. Das Verfahren umfasst weiter das Abscheiden einer zweiten High-k-Dielektrikum-Schicht über der ersten High-k-Dielektrikum-Schicht, wobei die zweite High-k-Dielektrikum-Schicht aus einem zweiten High-k-Dielektrikum-Material gebildet ist, das sich von dem ersten High-k-Dielektrikum-Material unterscheidet, das Abscheiden eines Dipolfilms über und in Kontakt mit einer Schicht, die aus der ersten High-k-Dielektrikum-Schicht und der zweiten High-k-Dielektrikum-Schicht ausgewählt ist, das Durchführen eines Temperprozesses, um einen Dipoldotierstoff in dem Dipolfilm in die Schicht zu treiben, das Entfernen des Dipolfilms und das Bilden einer Gate-Elektrode über der zweiten High-k-Dielektrikum-Schicht.
Description
- PRIORITÄTSANSPRUCH UND QUERVERWEIS
- Diese Anmeldung beansprucht die Priorität der vorläufigen US-Patentanmeldung Nr.
63/031,099 - HINTERGRUND
- Metalloxidhalbleiterbauelemente (MOS-Bauelemente) sind grundlegende Aufbauelemente in ICs (Integrated Circuits). Die aktuelle Entwicklung der MOS-Bauelemente umfasst die Bildung von Ersatzgates, die High-k-Gate-Dielektrika und Metallgate-Elektroden über den High-k-Gate-Dielektrika aufweisen. Die Bildung eines Ersatzgates involviert typischerweise, eine High-k-Gate-Dielektrikum-Schicht und Metallschichten über der High-k-Gate-Dielektrikum-Schicht abzuscheiden und dann chemisch-mechanisches Polieren (CMP) durchzuführen, um überschüssige Abschnitte der High-k-Gate-Dielektrikum-Schicht und der Metallschichten zu entfernen. Die restlichen Abschnitte der Metallschichten bilden die Metallgates.
- In herkömmlichen Bildungsverfahren der MOS-Bauelemente können die Schwellenspannungen der MOS-Bauelemente angepasst werden, indem ein Wärmetemperprozess durchgeführt wird, wenn Ammoniak zugeleitet wird, um die High-k-Dielektrikum-Schichten zu behandeln. Obwohl die Schwellenspannung geändert werden kann, war es schwer, die Schwellenspannungen auf angedachte Werte anzupassen und weitere Einstellung musste erzielt werden, indem unterschiedliche Austrittsarbeitsmetalle übernommen wurden und die Dicke der Austrittsarbeitsmetalle angepasst wurde.
- Figurenliste
- Aspekte der vorliegenden Offenbarung lassen sich am besten anhand der folgenden detaillierten Beschreibung in Verbindung mit den beiliegenden Zeichnungen verstehen. Es ist zu beachten, dass gemäß der branchenüblichen Praxis verschiedene Elemente nicht maßstabsgetreu dargestellt sind. Tatsächlich können die Abmessungen der verschiedenen Elemente zugunsten einer klaren Erläuterung willkürlich vergrößert oder verkleinert sein.
-
1-6 ,7A ,7B ,7C ,8A ,8B ,9A ,9B und10-20 veranschaulichen die perspektivischen Ansichten und Querschnittansichten von Zwischenstufen in der Bildung von Finnenfeldeffekttransistoren (FinFETs) in Übereinstimmung mit manchen Ausführungsformen. -
21 bis23 veranschaulichen die Verteilungen von Dipoldotierstoffen in Übereinstimmung mit manchen Ausführungsformen. -
24 veranschaulicht einen Prozessablauf zum Bilden von FinFETs in Übereinstimmung mit manchen Ausführungsformen. - AUSFÜHRLICHE BESCHREIBUNG
- Die folgende Offenbarung stellt viele verschiedene Ausführungsformen, oder Beispiele, zum Implementieren verschiedener Merkmale der Erfindung bereit. Spezifische Beispiele von Komponenten und Anordnungen werden unten beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind selbstverständlich bloß Beispiele und nicht beabsichtigt begrenzend zu sein. Zum Beispiel kann die Bildung eines ersten Elements über oder auf einem zweiten Element in der folgenden Beschreibung Ausführungsformen enthalten, in denen das erste und das zweite Element in direktem Kontakt gebildet sind, und kann auch Ausführungsformen enthalten, in denen zusätzliche Element zwischen dem ersten und dem zweiten Element gebildet sein können, sodass das erste und das zweite Element nicht in direktem Kontakt sein könnten. Zusätzlich kann die vorliegende Offenbarung Referenznummern und/oder -buchstaben in den unterschiedlichen Beispielen wiederholen. Diese Wiederholung dient dem Zweck der Vereinfachung und Klarheit und gibt selbst keine Beziehung zwischen den unterschiedlichen besprochenen Ausführungsformen und/oder Konfigurationen vor.
- Weiter können räumlich relative Ausdrücke wie „unterliegend“, „unterhalb“, „unter“, „überliegend“, „ober“ und dergleichen hierin zur Erleichterung der Beschreibung verwendet werden, um die Beziehung eines Elements oder Merkmals zu (einem) anderen Element(en) oder Merkmal(en) wie in den Figuren veranschaulicht zu beschreiben. Die räumlich relativen Ausdrücke sind beabsichtigt, verschiedene Ausrichtungen des Bauelements in Verwendung oder Betrieb zusätzlich zu der in den Figuren abgebildeten Ausrichtung zu umschließen. Die Vorrichtung kann anders ausgerichtet sein (um 90 Grad gedreht oder bei anderen Ausrichtungen), und die hierin verwendeten räumlich relativen Beschreibungsausdrücke können ebenso entsprechend ausgelegt werden.
- Transistoren mit dipoligen High-k-Dielektrikum-Schichten und das Verfahren zum Eingliedern der Dipoldotierstoffe in die High-k-Dielektrikum-Schichten sind in Übereinstimmung mit verschiedenen Ausführungsformen bereitgestellt. Dipoldotierstoffe sind in die High-k-Dielektrikum-Schichten durch Wärmediffusion diffundiert. Die Schwellenspannungen der entsprechenden Transistoren sind angepasst. Die Magnitude der Einstellung hängt von dem Material von High-k-Dielektrikum-Schicht und der Position des Dotierstoffs ab. Dementsprechend sind mehr als eine High-k-Dielektrikum-Schicht gebildet, die unterschiedliche Dielektrizitätskonstanten-Werte (k-Werte) aufweisen können. Die Dipoldotierstoffe können selektiv in eine oder mehrere der High-k-Dielektrikum-Schichten dotiert werden, um unterschiedliche Schwellenspannungseinstellungsfähigkeit bereitzustellen. Darüber hinaus wird Bauelementarbeitsleistung durch Dotierung der Dipoldotierstoffe verbessert. Die Kapazitätsäquivalenzdicke (CET) der High-k-Dielektrikum-Schichten ist verringert. Die Zwischenstufen zum Bilden der Transistoren sind in Übereinstimmung mit manchen Ausführungsformen veranschaulicht. Manche Variationen mancher Ausführungsformen werden besprochen. Über die verschiedenen Ansichten und veranschaulichenden Ausführungsformen hinweg, werden ähnliche Referenznummern verwendet, um ähnliche Elemente auszuweisen. In Übereinstimmung mit manchen Ausführungsformen wird die Bildung von Finnenfeldeffekttransistoren (FinFETs) als ein Beispiel verwendet, um das Konzept der vorliegenden Offenbarung zu erklären. Andere Typen von Transistoren, wie planare Transistoren und Gate-All-Around-Transistoren (GAA-Transistoren) können auch das Konzept der vorliegenden Offenbarung annehmen.
-
1-6 ,7A ,7B ,7C ,8A ,8B ,9A ,9B und10-20 veranschaulichen die Querschnittansichten und perspektivischen Ansichten von Zwischenstufen in der Bildung von Finnenfeldeffekttransistoren (FinFETs) in Übereinstimmung mit manchen Ausführungsformen der vorliegenden Offenbarung. Die in diesen Figuren gezeigten Prozesse sind auch schematisch in dem in24 gezeigten Prozessablauf400 reflektiert. - In
1 ist Substrat20 bereitgestellt. Das Substrat20 kann ein Halbleitersubstrat sein, wie ein Massenhalbleitersubstrat, ein Halbleiter-auf-Isolator-Substrat (SOI-Substrat) oder dergleichen, das dotiert (z.B. mit einem p- oder n-Dotierstoff) oder undotiert sein kann. Das Halbleitersubstrat20 kann ein Teil von Wafer10 sein, wie ein Siliziumwafer. Im Allgemeinen ist ein SOI-Substrat eine Schicht eines Halbleitermaterials, das auf einer Isolatorschicht gebildet ist. Die Isolatorschicht kann zum Beispiel eine vergrabene Oxidschicht (BOX-Schicht), eine Siliziumoxidschicht oder dergleichen sein. Die Isolatorschicht ist auf einem Substrat bereitgestellt, typischerweise einem Siliziumsubstrat oder einem Glassubstrat. Andere Substrate, wie ein mehrschichtiges oder abgestuftes Substrat, können auch verwendet werden. In manchen Ausführungsformen kann das Halbleitermaterial von Halbleitersubstrat20 Silizium; Germanium; einen Verbindungshalbleiter, enthaltend Siliziumcarbid, Galliumarsen, Galliumphosphid, Indiumphosphid, Indiumarsenid und/oder Indiumantimonid; einen Legierungshalbleiter, enthaltend SiGe, GaAsP, AlInAs, AlGaAs, GaInAs, GaInP und/oder GaInAsP; oder Kombinationen davon enthalten. - Weiter in Bezug auf
1 ist Wannengebiet22 in Substrat20 gebildet. Der entsprechende Prozess ist als Prozess402 im Prozessablauf400 , wie in24 gezeigt, veranschaulicht. In Übereinstimmung mit manchen Ausführungsformen der vorliegenden Offenbarung ist ein Wannengebiet22 ein n-Wannengebiet, das durch Implantieren einer n-Störstelle, die Phosphor, Arsen, Antimon oder dergleichen sein kann, in Substrat20 , gebildet ist. In Übereinstimmung mit anderen Ausführungsformen der vorliegenden Offenbarung ist Wannengebiet22 ein p-Wannengebiet, das durch Implantieren einer p-Störstelle, die Bor, Indium oder dergleichen sein kann, in Substrat20 , gebildet ist. Das resultierende Wannengebiet22 kann sich zu der Oberseitenoberfläche von Substrat20 erstrecken. Die n- oder p-Störstellenkonzentration kann gleich oder niedriger als 1018 cm-3 sein, wie etwa in der Spanne zwischen etwa 1017 cm-3 und etwa 1018 cm-3. - In Bezug auf
2 sind Isolationsgebiete24 gebildet, um sich von einer Oberseitenoberfläche des das Substrats20 hinein in Substrat20 zu erstrecken. Isolationsgebiete24 sind hierin nachfolgend alternativ als Grabenisolationsgebiete (STI-Gebiete) bezeichnet. Der jeweilige Prozess ist als Prozess404 in dem Prozessablauf400 , wie in24 gezeigt, veranschaulicht. Die Abschnitte von Substrat20 zwischen benachbarten STI-Gebieten24 sind als Halbleiterstreifen26 bezeichnet. Um STI-Gebiete24 zu bilden, werden Pad-Oxidschicht28 und Hartmaskenschicht30 auf Halbleitersubstrat20 gebildet und dann strukturiert. Pad-Oxidschicht28 kann ein aus Siliziumoxid gebildeter Dünnfilm sein. In Übereinstimmung mit manchen Ausführungsformen der vorliegenden Offenbarung wird Pad-Oxidschicht28 in einem Wärmeoxidationsprozess gebildet, wobei eine Oberseitenoberflächenschicht von Halbleitersubstrat20 oxidiert wird. Pad-Oxidschicht28 agiert als eine Kleberschicht zwischen Halbleitersubstrat20 und Hartmaskenschicht30 . Pad-Oxidschicht28 kann auch als eine Ätzstoppschicht zum Ätzen von Hartmaskenschicht30 agieren. In Übereinstimmung mit manchen Ausführungsformen der vorliegenden Offenbarung ist Hartmaskenschicht30 aus Siliziumnitrid zum Beispiel unter Verwendung von chemischer Niederdruckgasphasenabscheidung (LPCVD) gebildet. In Übereinstimmung mit anderen Ausführungsformen der vorliegenden Offenbarung wird Hartmaskenschicht30 durch Wärmenitrierung von Silizium oder plasmaverstärkte chemische Gasphasenabscheidung (PECVD) gebildet. Ein Fotolack (nicht gezeigt) wird auf Hartmaskenschicht30 gebildet und dann strukturiert. Hartmaskenschicht30 wird dann unter Verwendung des strukturierten Fotolacks als eine Ätzmaske strukturiert, um Hartmasken30 wie in2 gezeigt zu bilden. - Als nächstes wird die strukturierte Hartmaskenschicht
30 als eine Ätzmaske verwendet, um Pad-Oxidschicht28 und Substrat20 zu ätzen, gefolgt vom Füllen der resultierenden Gräben in Substrat20 mit (einem) dielektrischen Material(ien). Ein Planarisierungsprozess, wie ein chemisch-mechanischer Polierprozess (CMP-Prozess) oder ein mechanischer Schleifprozess, wird durchgeführt, um überschüssige Abschnitte der dielektrischen Materialien zu entfernen und die restlichen Abschnitte des (der) dielektrischen Materials (Materialien) sind STI-Gebiete24 . STI-Gebiete24 können ein Auskleidungsdielektrikum (nicht gezeigt) aufweisen, das ein Wärmeoxid sein kann, das durch eine Wärmeoxidation einer Oberflächenschicht von Substrat20 gebildet ist. Das Auskleidungsdielektrikum kann auch eine abgeschiedene Siliziumoxidschicht, Siliziumnitridschicht oder dergleichen sein, die unter Verwendung von zum Beispiel Atomschichtabscheidung (ALD), Hochdichteplasmagasphasenabscheidung (HDPCVD) oder chemischer Gasphasenabscheidung (CVD) gebildet ist. STI-Gebiete24 können auch ein dielektrisches Material über dem Auskleidungsoxid aufweisen, wobei das dielektrische Material unter Verwendung von fließbarer chemischer Gasphasenabscheidung (FVCD), Spin-On-Beschichtung oder dergleichen gebildet werden kann. Das dielektrische Material über dem Auskleidungsdielektrikum kann in Übereinstimmung mit manchen Ausführungsformen Siliziumoxid enthalten. - Die Oberseitenoberflächen von Hartmasken
30 und die Oberseitenoberflächen von STI-Gebieten24 können im Wesentlichen eben miteinander sein. Halbleiterstreifen26 sind zwischen benachbarten STI-Gebieten24 . In Übereinstimmung mit manchen Ausführungsformen der vorliegenden Offenbarung sind Halbleiterstreifen26 Teile des ursprünglichen Substrats20 und daher ist das Material von Halbleiterstreifen26 dasselbe wie das von Substrat20 . In Übereinstimmung mit alternativen Ausführungsformen der vorliegenden Offenbarung sind Halbleiterstreifen26 Ersatzstreifen, die gebildet werden, indem die Abschnitte von Substrat20 zwischen STI-Gebieten24 geätzt werden, um Vertiefungen zu bilden, und eine Epitaxie durchgeführt wird, um ein anderes Halbleitermaterial in den Vertiefungen nachwachsen zu lassen. Dementsprechend sind Halbleiterstreifen26 aus einem von dem von Substrat20 unterschiedlichen Halbleitermaterial gebildet. In Übereinstimmung mit manchen Ausführungsformen sind Halbleiterstreifen26 aus Siliziumgermanium, Siliziumkohlenstoff oder einem III-V-Verbindung-Halbleitermaterial gebildet. - In Bezug auf
3 werden STI-Gebiete24 vertieft, sodass die Oberseitenabschnitte von Halbleiterstreifen26 höher als die Oberseitenoberflächen24A der restlichen Abschnitte von STI-Gebieten24 vorragen, um vorragende Finnen36 zu bilden. Der entsprechende Prozess ist als Prozess406 in dem Prozessablauf400 , der in24 gezeigt ist, veranschaulicht. Das Ätzen kann unter Verwendung eines Trockenätzprozesses durchgeführt werden, wobei das Gemisch von HF3 und NH3 zum Beispiel als das Ätzgas verwendet wird. Während des Ätzprozesses kann Plasma erzeugt werden. Argon kann auch enthalten sein. In Übereinstimmung mit alternativen Ausführungsformen der vorliegenden Offenbarung wird das Vertiefen von STI-Gebieten24 unter Verwendung eines Nassätzprozesses durchgeführt. Die Ätzchemikalie kann zum Beispiel HF enthalten. - In zuvor veranschaulichten Ausführungsformen können die Finnen durch ein beliebiges geeignetes Verfahren strukturiert werden. Zum Beispiel können die Finnen unter Verwendung eines oder mehrerer Fotolithografieprozesse strukturiert werden, umfassend Doppelstrukturierungs- oder Mehrfachstrukturierungsprozesse. Im Allgemeinen kombinieren Doppelstrukturierungs- und Mehrfachstrukturierungsprozesse Fotolithografie und selbstausgerichtete Prozesse, was erlaubt Strukturen zu erzeugen, die zum Beispiel kleinere Abstände aufweisen als ansonsten unter Verwendung eines einzelnen direkten Fotolithografieprozesses zu erhalten wären. Zum Beispiel wird in einer Ausführungsform eine Opferschicht über einem Substrat gebildet und unter Verwendung eines Fotolithografieprozesses strukturiert. Abstandhalter sind entlang der strukturierten Opferschicht unter Verwendung eines selbstausgerichteten Prozesses gebildet. Die Opferschicht wird dann entfernt und die verbleibenden Abstandhalter, oder Stützdorne, werden verwendet, um die Finnen zu strukturieren.
- In Bezug auf
4 werden Dummy-Gate-Stapel38 gebildet, um sich an den Oberseitenoberflächen und den Seitenwänden von (vorragenden) Finnen36 zu erstrecken. Der jeweilige Prozess ist als Prozess408 in dem Prozessablauf400 , wie in24 gezeigt, veranschaulicht. Dummy-Gate-Stapel38 können Dummy-Gate-Dielektrika40 (in7B und7C gezeigt) und Dummy-Gate-Elektroden42 über Dummy-Gate-Dielektrika40 aufweisen. Dummy-Gate-Elektroden42 können zum Beispiel unter Verwendung von Polysilizium oder amorphem Silizium gebildet werden und andere Materialien können auch verwendet werden. Jeder der Dummy-Gate-Stapel38 kann auch eine (oder eine Vielzahl von) Hartmaskenschicht(en)44 über Dummy-Gate-Elektroden42 aufweisen. Hartmaskenschichten44 können aus Siliziumnitrid, Siliziumoxid, Siliziumcarbonitrid oder Mehrfachschichten davon gebildet werden. Dummy-Gate-Stapel38 können eine einzelne oder eine Vielzahl von vorragenden Finnen36 und/oder STI-Gebieten24 überqueren. Dummy-Gate-Stapel38 weisen auch Längsrichtungen senkrecht zu den Längsrichtungen von vorragenden Finnen36 auf. - Als nächstes werden Gate-Abstandhalter
46 an den Seitenwänden von Dummy-Gate-Stapeln38 gebildet. Der jeweilige Prozess ist auch als Prozess408 in dem Prozessablauf400 , wie in24 gezeigt, gezeigt. In Übereinstimmung mit manchen Ausführungsformen der vorliegenden Offenbarung sind Gate-Abstandhalter46 aus (einem) dielektrischen Material(ien), wie Siliziumnitrid, Siliziumcarbonitrid oder dergleichen, gebildet und können eine Einzelschichtstruktur oder eine Mehrfachschichtstruktur, die eine Vielzahl von dielektrischen Schichten aufweist, aufweisen. - Die Abschnitte vorragender Finnen
36 , die nicht von Dummy-Gate-Stapeln38 und Gate-Abstandhaltern46 abgedeckt sind, werden dann geätzt, was in der in5 gezeigten Struktur resultiert. Der entsprechende Prozess ist als Prozess410 in dem Prozessablauf400 , der in24 gezeigt ist, veranschaulicht. Die Vertiefung kann anisotrop sein und daher sind die Abschnitte von Finnen36 , die direkt unter Dummy-Gate-Stapeln38 liegen, und Gate-Abstandhalter46 geschützt und werden nicht geätzt. Die Oberseitenoberflächen der vertieften Halbleiterstreifen26 können niedriger als die Oberseitenoberflächen24A von STI-Gebieten24 in Übereinstimmung mit manchen Ausführungsformen sein. Vertiefungen50 sind dementsprechend gebildet. Vertiefungen50 weisen Abschnitte, die an den gegenüberliegenden Seiten von Dummy-Gate-Stapeln38 liegen, und Abschnitte zwischen verbleibenden Abschnitten von vorragenden Finnen36 auf. - Als nächstes werden epitaktische Gebiete (Source/Drain-Gebiete)
52 durch selektives Wachsen-lassen (durch Epitaxie) eines Halbleitermaterials in Vertiefungen50 gebildet, was in der Struktur in6 resultiert. Der jeweilige Prozess ist als Prozess412 in dem Prozessablauf400 , der in24 gezeigt ist, veranschaulicht. Abhängig davon, ob der resultierende FinFET ein p-FinFET oder n-FinFET ist, kann eine p- oder eine n-Störstelle in-situ mit dem Fortschritt der Epitaxie dotiert werden. Zum Beispiel, wenn der resultierende FinFET ein p-FinFET ist, kann Siliziumgermaniumbor (SiGeB), Siliziumbor (SiB) oder dergleichen wachsen gelassen werden. Umgekehrt, wenn der resultierende FinFET ein n-FinFET ist, kann Siliziumphosphor (SiP), Siliziumkohlenstoffphosphor (SiCP) oder dergleichen wachsen gelassen werden. In Übereinstimmung mit alternativen Ausführungsformen der vorliegenden Offenbarung weisen epitaktische Gebiete52 III-V-Verbindung-Halbleiter auf, wie GaAs, InP, GaN, InGaAs, InAlAs, GaSb, AlSb, AlAs, AlP, GaP, Kombinationen davon oder Mehrfachschichten davon. Nachdem Vertiefungen50 mit epitaktischen Gebieten52 gefüllt sind, verursacht das weitere epitaktische Wachstum von epitaktischen Gebieten52 epitaktische Gebiete52 , sich horizontal auszuweiten, und Facetten können gebildet werden. Das weitere Wachstum epitaktischer Gebiete52 kann auch benachbarte epitaktische Gebiete52 veranlassen, zusammenzulaufen. Leerräume (Luftspalte)53 können erzeugt werden. - Nach dem epitaktischen Prozess können epitaktische Gebiete
52 weiter mit einer p- oder einer n-Störstelle implantiert werden, um Source- und Drain-Gebiete zu bilden, die auch unter Verwendung von Bezugszeichen52 markiert sind. In Übereinstimmung mit alternativen Ausführungsformen der vorliegenden Offenbarung wird der Implantationsprozess übersprungen, wenn epitaktische Gebiete52 in-situ mit der p- oder n-Störstelle während der Epitaxie dotiert werden. -
7A veranschaulicht eine perspektivische Ansicht der Struktur nach der Bildung von Kontaktätzstoppschicht (CESL)58 und Zwischenschichtdielektrikum (ILD)60 . Der entsprechende Prozess ist als Prozess414 in dem Prozessablauf400 , der in24 gezeigt ist, veranschaulicht. CESL58 kann aus Siliziumoxid, Siliziumnitrid, Siliziumcarbonitrid oder dergleichen gebildet werden und kann unter Verwendung von CVD, ALD oder dergleichen gebildet werden. ILD60 kann ein dielektrisches Material aufweisen, das unter Verwendung von zum Beispiel FCVD, Spin-On-Beschichtung, CVD oder einem anderen Abscheidungsverfahren gebildet ist. ILD60 kann aus einem sauerstoffhaltigen dielektrischen Material gebildet sein, das ein siliziumoxidbasiertes Material ist, das unter Verwendung von Tetraethylorthosilikat (TEOS) als ein Vorprodukt, Phosphosilikatglas (PSG), Borosilikatglas (BSG), bordotiertes Phosphosilikatglas (BPSG) oder dergleichen gebildet ist. Ein Planarisierungsprozess wie ein CMP-Prozess oder ein mechanischer Schleifprozess kann durchgeführt werden, um die Oberseitenoberflächen von ILD60 , Dummy-Gate-Stapeln38 und Gate-Abstandhaltern46 miteinander zu ebnen. -
7B und7C veranschaulichen die Querschnittansichten einer Zwischenstruktur in der Bildung eines ersten FinFET und eines zweiten FinFET auf demselben Substrat20 (und in demselben Die und demselben Wafer). Die Querschnittansichten sowohl des ersten FinFET als auch des zweiten FinFET, die in7B gezeigt sind, können der Querschnittansicht entsprechen, die von der vertikalen Ebene erhalten wird, die Line A-A in7A beinhaltet. Die Querschnittansichten sowohl des ersten FinFET als auch des zweiten FinFET, die in7C gezeigt sind können der Querschnittansicht entsprechen, die von der vertikalen Ebene erhalten wird, die Linie B-B in7A beinhaltet. In Übereinstimmung mit manchen Ausführungsformen ist der erste FinFET ein Logikbauelement (manchmal als ein Kernbauelement bezeichnet) und ist in Bauelementgebiet 12-LG gebildet. Der zweite FinFET ist ein Input-Output-Bauelement (IO-Bauelement), das in Bauelementgebiet 12-IO gebildet ist. - Nachdem die in
7A ,7B und7C gezeigte Struktur gebildet ist, werden Hartmaskenschichten44 und Dummy-Gate-Elektroden42 entfernt, wodurch Öffnungen61 wie in8A gezeigt gebildet werden. Der entsprechende Prozess ist als Prozess416 in dem Prozessablauf400 , wie in24 gezeigt, veranschaulicht. Die Oberseitenoberflächen und die Seitenwände vorragender Finnen36 in Bauelementgebiet 12-LG und 12-IO werden beide freigelegt. Als nächstes wird eine Ätzmaske wie ein Fotolack62 in Bauelementgebiet 12-IO gebildet, um das Dummy-Gate-Dielektrikum40 in Bauelementgebiet 12-IO zu schützen.8B veranschaulicht die Struktur in einem anderen Querschnitt. - In einem nachfolgenden Prozess wird das Dummy-Gate-Dielektrikum
40 in Bauelementgebiet 12-LG zum Beispiel durch einen isotropen Ätzprozess entfernt, der ein Trockenätzprozess oder ein Nassätzprozess sein kann. Ätzmaske62 (8B und8C ) wird dann entfernt. Die resultierende Struktur ist in9A und9B gezeigt. Der entsprechende Prozess ist als Prozess418 in dem Prozessablauf400 , wie in24 gezeigt, veranschaulicht. -
10 bis20 veranschaulichen die Bildung von Gate-Stapeln eines FinFET in Bauelementgebiet100 und eines FinFET in Bauelementgebiet200 und den Dipolfertigungsprozess in Übereinstimmung mit manchen Ausführungsformen. In Übereinstimmung mit manchen Ausführungsformen können sowohl Bauelementgebiet100 als auch 200 aus einem Kernbauelementgebiet, einem IO-Bauelementgebiet, einem Speicherbauelementgebiet oder dergleichen in einer beliebigen Kombination ausgewählt sein. Zum Beispiel kann Bauelementgebiet100 ein Kernbauelementgebiet sein (wie Gebiet 12-LG in9A und9B) , während Bauelementgebiet200 ein IO-Bauelementgebiet sein kann (wie Gebiet 12-IO in9A und9B) . Bauelementgebiet100 und200 können beide Kernbauelementgebiete sein, beide IO-Gebiete sein, beide Speichergebiete sein oder dergleichen. Darüber hinaus können sowohl der erste FinFET als auch der zweite FinFET ein n-FinFET oder ein p-FinFET in beliebiger Kombination sein. Zum Beispiel können beide der FinFETs in Bauelementgebiet100 und200 n-FinFETs oder p-FinFETs in Übereinstimmung mit manchen Ausführungsformen sein. In Übereinstimmung mit alternativen Ausführungsformen der vorliegenden Offenbarung ist der FinFET in Bauelementgebiet100 ein n-FinFET und der FinFET in Bauelementgebiet200 ist ein p-FinFET. Alternativ ist der FinFET in Bauelement100 ein p-FinFET und der FinFET in Bauelement200 ist ein n-FinFET. In dem nachfolgenden veranschaulichten Beispiel wird angenommen, dass sowohl Bauelementgebiet100 als auch 200 Logik-FinFETs sind und die entsprechenden Gate-Dielektrika40 durch Grenzflächenschichten ersetzt sind. In Übereinstimmung mit alternativen Ausführungsformen ist eines oder sind beide des Bauelementgebiets100 und200 IO-Bauelementgebiete. Die Bildung von Ersatz-Gate-Stapeln für die IO-Bauelemente sind im Wesentlichen dieselben wie die in10 bis20 gezeigten, außer dass Gate-Dielektrikum40 nicht durch Grenzflächenschichten ersetzt ist. - Um die Elemente in Bauelementgebiet
100 von den Elementen in Bauelementgebiet200 zu unterscheiden, können die Elemente in Bauelementgebiet100 unter Verwendung der Bezugszeichen der entsprechenden Elemente in7A plus die Zahl100 dargestellt sein, und die Elemente in Bauelementgebiet200 können unter Verwendung der Bezugszeichen der entsprechenden Elemente in7A plus die Zahl200 dargestellt sein. Zum Beispiel entsprechen die Source/Drain-Gebiete152 und252 in10 Source/Drain-Gebiet52 in7A , und Gate-Abstandhalter146 und246 in10 entsprechen den Gate-Abstandhaltern46 in7A . - In Bezug auf
10 sind Grenzflächenschichten (ILs)164 und264 gebildet. Der entsprechende Prozess ist als Prozess420 in dem Prozessablauf400 , wie in24 gezeigt, veranschaulicht. ILs164 und264 sind auf den Oberseitenoberflächen und den Seitenwänden vorragender Finnen136 und236 gebildet, wobei10 die Abschnitte von ILs164 und264 an den Oberseitenoberflächen vorragender Finnen136 und236 veranschaulicht. In Übereinstimmung mit alternativen Ausführungsformen, in denen ein Bauelementgebiet ein 10-Gebiet ist, verbleibt das ursprüngliche Gate-Dielektrikum40 (9B) und die nachfolgend abgeschiedene High-k-Dielektrikum-Schicht wird über dem ursprünglichen Gate-Dielektrikum40 gebildet. IL164 und264 können Oxidschichten wie Siliziumoxidschichten aufweisen, die durch einen Wärmeoxidationsprozess oder einen chemischen Oxidationsprozess gebildet werden, um die Oberflächenabschnitte vorragender Finnen136 und236 zu oxidieren. ILs164 und264 können auch durch einen Abscheidungsprozess gebildet werden. Der chemische Oxidationsprozess kann unter Verwendung einer chemischen Lösung (manchmal als Standardreinigung1 Lösung (SC1 Lösung) bezeichnet) durchgeführt werden, die NH4OH, H2O2 und H2O enthält. Der chemische Oxidationsprozess kann auch unter Verwendung einer Schwefelperoxidgemischlösung (SPM-Lösung) durchgeführt werden, die die Lösung von Schwefelsäure und Wasserstoffperoxid ist. Alternativ kann der chemische Oxidationsprozess unter Verwendung einer chemischen Lösung durchgeführt werden, die in Wasser gelöstes Ozon (O3) enthält. - In Übereinstimmung mit alternativen Ausführungsformen sind ILs
164 und264 durch Wärmeoxidation gebildet, die in Prozessgasen durchgeführt werden kann, wie N2O, O2, Das Gemisch von N2O und H2, das Gemisch von H2 und O2 oder dergleichen. Die Oxidationstemperatur kann in der Spanne zwischen etwa 500 °C und etwa 1.000 °C sein. In Übereinstimmung mit manchen Ausführungsformen weist Gate-Dielektrikum40 des 10-Bauelements eine DickeT1 (9B) größer als etwa 15 Å auf und kann in der Spanne zwischen etwa 15 Å und etwa 50 Å sein. Die DickeT2 der Ersatz-ILs (wie die ILs164 und264 in10 ) ist kleiner als DickeT1 . In Übereinstimmung mit manchen Ausführungsformen ist DickeT2 in der Spanne zwischen etwa 5 Å und etwa 15 Å. - Als nächstes, in Bezug auf
11 , werden erste High-k-Dielektrikum-Schichten166 und266 über den entsprechenden ILs164 und264 abgeschieden. Der entsprechende Prozess ist als Prozess422 in dem Prozessablauf400 , wie in24 gezeigt, veranschaulicht. High-k-Dielektrikum-Schichten166 und266 können aus einem High-k-Dielektrikum-Material gebildet werden, wie Hafniumoxid (HfO2), Zirconiumoxid (ZrO2), Titanoxid (TiO2) oder dergleichen oder den Kombinationen davon, wie HfZrO, HfTiO oder dergleichen. Das High-k-Dielektrikum-Material kann rein (wie reines HfO2, reines ZrO2 oder reines TiO2) oder im Wesentlichen rein (zum Beispiel mit höherem Atomprozentsatz als etwa 90 oder 95 Prozent) sein. Die Dielektrizitätskonstante (k-Wert) des High-k-Dielektrikum-Materials ist höher als 3,9 und kann höher als etwa 7,0 sein. High-k-Dielektrikum-Schicht166 und266 liegen über und können in physischem Kontakt mit den jeweils darunter liegenden ILs164 und264 (oder Gate-Dielektrikum-Schichten40 ) sein. High-k-Dielektrikum-Schichten166 und266 sind als konforme Schichten gebildet und erstrecken sich an den Seitenwänden vorragender Finnen136 und236 und den Oberseitenoberflächen und den Seitenwänden von Gate-Abstandhaltern146 beziehungsweise246 . In Übereinstimmung mit manchen Ausführungsformen der vorliegenden Offenbarung sind High-k-Dielektrikum-Schichten166 und266 unter Verwendung von ALD oder CVD gebildet. Die Abscheidungstemperatur kann in der Spanne zwischen etwa 200 °C und etwa 400 °C sein. Die DickeT3 kann in der Spanne zwischen etwa 6 Å und etwa 20 Å sein. Erste High-k-Dielektrikum-Schichten166 und266 können in einem gemeinsamen Prozess abgeschieden werden und werden daher aus demselben Material gebildet, oder können in unterschiedlichen Prozessen abgeschieden werden und können aus unterschiedlichen Materialien gebildet werden. - Weiter in Bezug auf
11 wird ein erster Dipolfilm in einem Abscheidungsprozess abgeschieden. Der entsprechende Prozess ist als Prozess424 in dem Prozessablauf400 , wie in24 gezeigt, veranschaulicht. Der Dipolfilm weist Dipolfilm (Abschnitt)168 in Bauelementgebiet100 und Dipolfilm (Abschnitt)268 in Bauelementgebiet200 auf. Dipolfilm168 und268 sind durch einen konformen Abscheidungsprozess gebildet, wie ein ALD-Prozess oder ein CVD-Prozess, sodass die horizontale Dicke der horizontalen Abschnitte und die vertikale Dicke der vertikalen Abschnitte von Dipolfilm168 und268 im Wesentlichen gleich sind, wobei zum Beispiel die Variation der Dicke einen kleineren Unterschied als etwa 20 Prozent oder 10 Prozent aufweist. In Übereinstimmung mit manchen Ausführungsformen der vorliegenden Offenbarung erstrecken sich Dipolfilm168 und268 in Öffnung161 und261 und weisen manche Abschnitte über ILD60 auf. - Dipolfilme
168 und268 enthalten einen dipolig gefertigten Dotierstoff (hierin nachfolgend als Dipoldotierstoff bezeichnet), wie Lanthan, Aluminium, Yttrium, Titan, Magnesium, Niobium, Gallium, Indium oder dergleichen. Diese Elemente, wenn in High-k-Dielektrikum-Schichten diffundiert, können die Zahl an Dipolen erhöhen und resultieren in der Änderung von Schwellenspannungen (Vts) der jeweiligen FinFETs. Der Effekt unterschiedlicher Dipoldotierstoffe auf p-Transistoren und n-Transistoren kann unterschiedlich sein. Zum Beispiel wird La-basierter Dipoldotierstoff in der Reduktion der Vt der n-Transistoren resultieren und wird die Vt von p-Transistoren erhöhen. Umgekehrt wird Al-basierter Dipoldotierstoff in der Erhöhung der Vt der n-Transistoren und die Reduktion der Vt von p-Transistoren resultieren. Jeder Dipoldotierstoff kann sowohl in einem n-Transistor als auch einem p-Transistor gleichzeitig bestehen und beliebige Kombinationen unterschiedlicher Dotierstoffe (wie zuvor erwähnt) können in einem n-FinFET oder einem p-Transistor oder sowohl in einem p-Transistor als auch einem n-Transistor gleichzeitig bestehen. - Die Dipolfilme
168 und268 können Oxide und/oder Nitride des Dipoldotierstoffs sein. Zum Beispiel können die La-haltigen Dipolfilme168 und268 in der Form von Lanthanoxid (La2O3), Lanthannitrid (LaN) oder dergleichen oder Kombinationen davon sein. Die Al-haltigen Dipolfilme168 und268 können in der Form von Aluminiumoxid (Al2O3), Aluminiumnitrid (AlN) oder dergleichen oder Kombinationen davon sein. Die DickeT4 von Dipolfilm168 und268 können in der Spanne zwischen etwa 0,3 Å und etwa 30 Å sein. Es wird realisiert, dass die DickeT4 von Dipolfilm168 und268 im Allgemeinen auf die Magnitude der angedachten Schwellenspannungseinstellung bezogen sind, wobei die DickeT4 umso größer ist, desto größer die angedachte Schwellenspannungseinstellung ist. - In Bezug auf
12 wird Ätzmaske70 gebildet und strukturiert. In Übereinstimmung mit manchen Ausführungsformen weist Ätzmaske70 Antireflex-Grundbeschichtung (BARC)70A und Fotolack70B über BARC70A auf. Eine Hartmaske (nicht gezeigt) kann auch unter BARC70A liegend hinzugefügt werden, um den Ätzprozess zu unterstützen. Die Hartmaske kann aus einem Metalloxid, wie Titanoxid oder Bornitrid, einem Metallnitrid, wie einem Titannitrid, gebildet sein oder kann eine Metallnitridschicht über einer Metalloxidschicht aufweisen. - Als nächstes wird ein Ätzprozess durchgeführt, in dem Ätzmaske
70 verwendet wird, um Dipolfilm168 zu entfernen. Der entsprechende Prozess ist als Prozess426 in dem Prozessablauf400 , wie in24 gezeigt, veranschaulicht. Als ein Resultat wird High-k-Dielektrikum-Schicht166 freigelegt. Die resultierende Struktur ist in13 gezeigt. In Übereinstimmung mit manchen Ausführungsformen der vorliegenden Offenbarung wird der Ätzprozess durch Nassätzen durchgeführt. Zum Beispiel, wenn Dipolfilm168 als das La-basierte Material gebildet ist, kann eine saure Nassätzchemikalienlösung übernommen werden. Zum Beispiel kann die Nassätzchemikalie eine Säure wie HCl, H2SO, H2CO3, HF oder dergleichen enthalten und die Säure kann mit Wasserstoffperoxid (H2O2) und Wasser und/oder dergleichen gemischt sein. Wenn Dipolfilm168 als das Al-basierte Material gebildet ist, kann eine alkalische Nassätzchemikalienlösung übernommen werden. Zum Beispiel kann die Nassätzchemikalie Ammoniak (NH3), Wasserstoffperoxid (H2O2) und Wasser und/oder dergleichen enthalten. - Ätzmaske
70 wird dann entfernt, was in der in14 gezeigten Struktur resultiert, in der Dipolfilm268 über High-k-Dielektrikum-Schicht266 verbleibt, während kein Dipolfilm über High-k-Dielektrikum-Schicht166 ist. Weiter in Bezug auf14 wird Drive-In-Temperprozess72 durchgeführt. Der entsprechende Prozess ist als Prozess428 in dem Prozessablauf400 , wie in24 gezeigt, veranschaulicht. In Übereinstimmung mit manchen Ausführungsformen wird Temperprozess72 durch Einweichtempern, schnelles Wärmespitzentempern oder dergleichen durchgeführt. Wenn das Einweichtempern übernommen wird, kann die Temperdauer in der Spanne zwischen etwa 5 Sekunden und etwa 5 Minuten sein. Die Tempertemperatur kann in der Spanne zwischen etwa 500 °C und etwa 950 °C sein. Der Temperprozess kann in einem Prozessgas durchgeführt werden, wie N2, H2, NH3 oder dem Gemisch davon. Wenn der schnelle Temperaturspitzentemperprozess übernommen wird, kann die Temperdauer in der Spanne zwischen etwa 0,5 Sekunden und etwa 3,5 Sekunden sein. Die Tempertemperatur kann in der Spanne zwischen etwa 700 °C und etwa 950 °C sein. Der Temperprozess kann auch in einem Prozessgas durchgeführt werden, wie N2, H2, NH3 oder dem Gemisch davon. Das Tempern resultiert darin, dass der Dipoldotierstoff in High-k-Dielektrikum-Schicht266 getrieben wird. Über die Beschreibung hinweg wird die High-k-Dielektrikum-Schicht266 , die mit dem Dipoldotierstoff dotiert ist, als (dipoldotierstoffhaltige) High-k-Dielektrikum-Schicht266 ' bezeichnet. Aufgrund der Beschaffenheit von Diffusion ist die höchste Konzentration des Dipoldotierstoffs bei der Grenzfläche zwischen Schicht266' und268 und die Dotierstoffkonzentration verringert sich schrittweise in den Richtungen der Pfeile73 . In Übereinstimmung mit manchen Ausführungsformen ist die Dosierung des Dipoldotierstoffs in High-k-Dielektrikum-Schicht und der unterliegenden Schichten in der Spanne zwischen etwa 0 Atom/cm2 und etwa 1E17 Atome/cm2. - Nach dem Drive-In-Temperprozess
72 wird Dipolfilm268 in einem Ätzprozess entfernt. Der entsprechende Prozess ist als Prozess430 in dem Prozessablauf400 , der in24 gezeigt ist, veranschaulicht. Der Ätzprozess kann aus derselben Gruppe von Kandidatenprozessen ausgewählt werden und dieselbe Gruppe von Ätzchemikalien verwenden, wie der in12 gezeigte Ätzprozess. Die Details werden hier deswegen nicht wiederholt. Die resultierende Struktur ist in15 gezeigt. - In Übereinstimmung mit alternativen Ausführungsformen und/oder in einem anderen Bauelementgebiet wird der Prozess zum Entfernen von Dipolfilm
168 vor dem Drive-In-Temperprozess72 ausgelassen. Dementsprechend wird auch der Dipoldotierstoff in Dipolfilm168 in High-k-Dielektrikum166 diffundiert. In Übereinstimmung mit diesen Ausführungsformen werden sowohl High-k-Dielektrikum-Schicht166 als auch266 mit Dipoldotierstoffen dotiert. -
16 bis20 veranschaulichen die Abscheidung einer zweiten High-k-Dielektrikum-Schicht und einen zweiten Drive-In-Temperprozess in Übereinstimmung mit manchen Ausführungsformen. Es wird begrüßt, dass manche der Materialien und die Prozessdetails dieselben wie die vorangehenden Prozesse sein können, die in11 bis15 gezeigt sind. Diese Details werden nicht wiederholt und können in Bezug auf die Beschreibung der vorangehenden Prozesse gefunden werden. - In Bezug auf
16 werden High-k-Dielektrikum-Schicht174 und274 abgeschieden. Der jeweilige Prozess ist als Prozess432 in dem Prozessablauf400 , der in24 gezeigt ist, veranschaulicht. Das Material von High-k-Dielektrikum-Schicht174 und274 kann aus derselben Gruppe von Kandidatenmaterialien zum Bilden von High-k-Dielektrikum-Schicht166 und266 (11 ) ausgewählt werden und kann HfO2, ZrO2, TiO2 oder dergleichen oder die Kombinationen davon, wie HfZrO, HfTiO oder dergleichen, enthalten. High-k-Dielektrikum-Schicht174 und274 liegen über und sind können in Kontakt sein mit der jeweiligen darunter liegenden High-k-Dielektrikum-Schicht166 und266 . In Übereinstimmung mit manchen Ausführungsformen der vorliegenden Offenbarung werden High-k-Dielektrikum-Schicht174 und274 unter Verwendung von ALD oder CVD gebildet. Die Abscheidungstemperatur kann in derselben Spanne zwischen etwa 200 °C und etwa 400 °C sein. Die DickeT5 kann gleich oder kleiner als die Dicke der darunter liegenden High-k-Dielektrikum-Schicht166 und266 ' sein. Zum Beispiel kann DickeT5 in der Spanne zwischen etwa 1 Å und etwa 20 Å sein. - In Übereinstimmung mit manchen Ausführungsformen sind High-k-Dielektrikum-Schicht
174 und274 aus einem Material gebildet, das einen niedrigeren k-Wert als den k-Wert von High-k-Dielektrikum-Schicht166 aufweist. Zum Beispiel können High-k-Dielektrikum-Schicht174 und274 aus HfO2 gebildet werden, während High-k-Dielektrikum-Schicht166 und266 aus Zr02 oder TiO2 gebildet werden können. In Übereinstimmung mit alternativen Ausführungsformen weisen High-k-Dielektrikum-Schicht174 und274 einen selben k-Wert auf und sind aus einem selben Material gebildet wie High-k-Dielektrikum-Schicht166 und266 . In Übereinstimmung mit noch alternativen Ausführungsformen weisen High-k-Dielektrikum-Schicht 164 und274 einen größeren k-Wert als High-k-Dielektrikum-Schicht166 und266 auf. Zum Beispiel können High-k-Dielektrikum-Schicht174 und274 aus Zr02 oder Ti02 gebildet werden, während High-k-Dielektrikum-Schicht166 und266 aus Hf02 gebildet werden können. - Weiter in Bezug auf
16 werden Dipolfilme176 und276 durch einen konformen Abscheidungsprozess gebildet, wie einen LAD-Prozess oder einen CVD-Prozess. Der entsprechende Prozess ist als Prozess434 in dem Prozessablauf400 , wie in24 gezeigt, veranschaulicht. Dipolfilm176 und276 enthalten einen Dipoldotierstoff, wie Lanthan (wie La2O3 oder LaN), Aluminium (wie Al2O3 oder AlN) oder dergleichen. Der Dipoldotierstoff von Dipolfilm176 und276 kann derselbe wie jener von Dipolfilm168 und268 sein oder sich davon unterscheiden. Die DickeT6 von Dipolfilm176 und276 kann in der Spanne zwischen etwa 0,3 Å und etwa 30 Å sein. -
16 veranschaulicht weiter die Bildung von Ätzmaske78 , die eine ähnliche Struktur wie die von Ätzmaske70 aufweisen kann. Die Details werden hier deshalb nicht wiederholt. In einem nachfolgenden Prozess wird ein Ätzprozess durchgeführt, um Dipolfilm276 zu entfernen und damit wird High-k-Dielektrikum-Schicht274 freigelegt, wie in17 gezeigt. Der entsprechende Prozess ist als Prozess436 in dem Prozessablauf400 , wie in24 gezeigt, veranschaulicht. Der Ätzprozess kann derselbe wie der in12 und13 gezeigte sein. Ätzmaske78 (in16 gezeigt) wird dann entfernt, was Dipolfilm176 freilegt. - Weiter in Bezug auf
17 wird Drive-In-Ausglühprozess80 durchgeführt. Der entsprechende Prozess wird als Prozess438 in dem Prozessablauf400 , wie in24 gezeigt, veranschaulicht. der Drive-In-Temperprozess80 ist ähnlich dem Drive-In-Temperprozess72 in14 und die Details werden hier daher nicht wiederholt. Der Dipoldotierstoff in Dipolfilm176 wird in High-k-Dielektrikum-Schicht174 und möglicherweise High-k-Dielektrikum-Schicht166 mit einer niedrigeren Dotierungskonzentration als in High-k-Dielektrikum-Schicht174 dotiert. In nachfolgenden Absätzen wird die High-k-Dielektrikum-Schicht174 , die den Dipoldotierstoff eingliedert, als (dipoldotierstoffhaltige) High-k-Dielektrikum-Schicht174' bezeichnet. - Nach dem Drive-In-Temperprozess wird Dipolfilm
176 in einem Ätzprozess entfernt. Der entsprechende Prozess ist als Prozess440 in dem Prozessablauf400 , wie in24 gezeigt, veranschaulicht. Der Ätzprozess kann aus derselben Gruppe von Kandidatenprozessen ausgewählt werden und dieselbe Gruppe von Kandidatenätzchemikalien verwenden, wie der in12 gezeigte Ätzprozess. Die Details werden hier daher nicht wiederholt. Die resultierende Struktur ist in18 gezeigt. - In Übereinstimmung mit alternativen Ausführungsformen und/oder in einem anderen Bauelementgebiet wird der Prozess zum Entfernen von Dipolfilm
276 vor Drive-In-Temperprozess80 ausgelassen. Dementsprechend wird der Dipoldotierstoff in Dipolfilm276 auch in High-k-Dielektrikum-Schicht274 diffundiert. In Übereinstimmung mit diesen Ausführungsformen werden sowohl High-k-Dielektrikum-Schicht174 als auch274 mit Dipoldotierstoffen dotiert. - Wie zuvor erwähnt, können der k-Wert der unteren High-k-Dielektrikum-Schicht 166/266 kleiner als, gleich, oder größer als der k-Wert der oberen High-k-Dielektrikum-Schicht
174/274 sein. Darüber hinaus kann Dipoldotierstoffdotierung an der unteren High-k-Dielektrikum-Schicht (wie266 ) oder oberen High-k-Dielektrikum-Schicht (wie174 ) durchgeführt werden. Dotierung von unterer High-k-Dielektrikum-Schicht weist einen anderen Effekt beim Einstellen von Vt auf als Dotierung einer oberen High-k-Dielektrikum-Schicht. Zum Beispiel kann Dotierung einer unteren High-k-Dielektrikum-Schicht VT mehr ändern als Dotierung einer oberen High-k-Dielektrikum-Schicht. Zusätzlich hat Dotierung einer High-k-Dielektrikum-Schicht mit einem niedrigeren k-Wert einen anderen Effekt bei Einstellen von Vt als Dotierung einer High-k-Dielektrikum-Schicht mit einem höheren k-Wert. Zum Beispiel kann Dotierung einer unteren High-k-Dielektrikum-Schicht, die einen höheren k-Wert aufweist, Vt mehr ändern als Dotierung einer High-k-Dielektrikum-Schicht, die einen niedrigeren k-Wert aufweist. Deshalb werden, indem ausgewählt wird, ob die obere High-k-Dielektrikum-Schicht einen höheren, gleichen oder niedrigeren k-Wert (mit drei Möglichkeiten) als die untere High-k-Dielektrikum-Schicht aufweist, und ausgewählt wird, ob die obere High-k-Dielektrikum-Schicht, die untere High-k-Dielektrikum-Schicht oder beide (mit drei Möglichkeiten) dotiert wird, 9 (3×3) potenzielle Vt-Einstellungsstufen erzielt. In Übereinstimmung mit manchen Ausführungsformen werden auf einem selben Chip die FinFETs mit diesen unterschiedlichen Vt-Einstellungsstufen entsprechend der Designanforderung gebildet. Zusätzlich, da unterschiedliche Dipoldotierstoffe, wie La und Al, auch voneinander unterschiedliche Vt-Einstellungsfähigkeit aufweisen, werden die Vt-Einstellungsstufen weiter vervielfacht, indem unterschiedliche Dipoldotierstoffe für unterschiedliche FinFETs übernommen werden. -
19 veranschaulicht die Bildung von Gate-Elektrode186 und286 , die gestapelte Schichten182 und282 beziehungsweise mögliche Metallfüllungsgebiete184 und284 aufweist. Der entsprechende Prozess ist als Prozess442 in dem Prozessablauf400 , der in24 gezeigt ist, veranschaulicht. In Übereinstimmung mit manchen Ausführungsformen der vorliegenden Offenbarung weist jede der gestapelten Schichten182 und282 eine Kleberschicht (auch als Barriereschicht bekannt, nicht gezeigt) auf, die aus TiN, TiSiN oder dergleichen gebildet werden kann. Die gestapelten Schichten182 und282 weisen auch Arbeitsaustrittsschichten auf, die TiN-Schicht, TaN und/oder eine Al-basierte Schicht (aus zum Beispiel TiAlN, TiAlC, TaAlN oder TaAlC gebildet) enthalten kann, abhängig davon, ob die jeweiligen FinFETs p-FinFETs oder n-FinFETs sind. Eine Sperrschicht (nicht gezeigt) und ein Füllmetall, die durch Schicht184 und284 dargestellt sind, werden dann abgeschieden, falls Schicht182 und282 Gräben nicht vollständig aufgefüllt haben. Ansonsten werden Schicht184 und284 nicht benötigt. Ein Planarisierungsprozess, wie ein CMP-Prozess oder ein mechanischer Schleifprozess, wird dann durchgeführt, der Gate-Elektrode186 und286 bildet. Ersatz-Gate-Stapel188 und288 , die die entsprechende Gate-Elektrode186 und286 und die entsprechenden Gate-Dielektrika 164/166/174' und 26,4/266'/274 aufweisen, werden auch gebildet. FinFET 190 und 290 werden daher gebildet. - In Bezug auf
20 werden Gate-Stapel188 und288 vertieft und mit einem dielektrischen Material (wie SiN) gefüllt, um Hartmaske192 und292 zu bilden. Ätzstoppschicht93 wird über Hartmaske192 und292 und ILD60 gebildet. Ätzstoppschicht93 wird aus einem dielektrischen Material gebildet, das Siliziumcarbid, Siliziumnitrid, Siliziumoxynitrid oder dergleichen enthalten kann. ILD94 wird über Ätzstoppschicht78 gebildet und Gate-Kontaktstecker195 und295 werden gebildet. -
21 veranschaulicht die Verteilung von Dipoldotierstoffen in manchen Abschnitten der Gate-Stapel, die in20 gezeigt sind. Eine vergrößerte Ansicht von Gebiet502 in Gate-Stapel188 (20 ) und eine vergrößerte Ansicht von Gebiet504 (20 ) in Gate-Stapel288 sind in21 gezeigt. Die schematischen Dotierstoffkonzentrationen sind auf der linken Seite der entsprechenden vergrößerten Ansichten von Gebiet502 und504 gezeigt. In Gebiet502 , vor der Bildung von gestapelten Metallschichten182 , tritt die Spitzenkonzentration von Dipolkonzentration bei der Oberseitenoberfläche der High-k-Dielektrikum-Schicht174' auf. In nachfolgenden Wärmeprozessen diffundiert der Dipoldotierstoff nach oben und unten und resultiert daher in dem Dotierstoffprofil, wie in21 gezeigt, in dem das Spitzendipolkonzentrationsprofil506 bei (oder knapp unter) der Oberseitenoberfläche von High-k-Dielektrikum-Schicht174' ist. Die Dipoldotierstoffkonzentration nimmt in Aufwärts- und Abwärtsrichtung schrittweise ab. In Gebiet504 ist das Spitzendipoldotierstoffkonzentrationsprofil508 bei (oder knapp unter) der Oberseitenoberfläche von High-k-Dielektrikum-Schicht266 ' und nimmt in Aufwärts- und Abwärtsrichtung schrittweise ab. -
22 veranschaulicht die Dotierstoffkonzentration, angenommen, dass wenn der Drive-In-Temperprozess72 wie in14 durchgeführt wird, der Dotierstofffilm168 (12 ) nicht entfernt wird. Dementsprechend werden in Gebiet502 High-k-Dielektrikum-Schichten166 auch mit Dipoldotierstoff diffundiert, und daher werden die High-k-Dielektrikum-Schichten166 ' gebildet. Die resultierenden Dipoldotierstoffkonzentrationsprofile510 und512 sind schematisch veranschaulicht, wobei Dipoldotierstoffkonzentrationsprofil510 den Dotierstoff von Dipolfilm168 darstellt, der die Spitze bei (oder knapp unter) der Oberseitenoberfläche von High-k-Dielektrikum-Schicht166 ' aufweist. Dipoldotierstoffkonzentrationsprofil512 stellt den Dotierstoff von Dipolfilm176 dar, der die Spitze bei (oder knapp unter) der Oberseitenoberfläche von High-k-Dielektrikum-Schichten174' aufweist. Die Gesamtdipoldotierstoffkonzentration ist daher die Summe von Dipoldotierstoffkonzentrationsprofil510 und512 . Der Dipoldotierstoff von Profil510 und512 kann derselbe sein oder sie können sich voneinander unterscheiden. Der Dipoldotierstoff von510 und512 kann derselbe sein oder sie können sich voneinander unterscheiden. Zum Beispiel kann eines vom Dotierstoffprofil510 aus La sein, während das andere Al sein kann. Obwohl La und Al entgegengesetzte Effekte aufweisen (wobei einer Vt erhöht und der andere Vt reduziert), resultiert die Kombination in einer zusätzlichen Vt-Stufe. -
23 veranschaulicht eine Beispielausführungsform, in der jede von High-k-Dielektrikum-Schicht166 und174 durch eine Vielzahl von Abscheidungsprozessen gebildet wird, um eine Vielzahl von Teilschichten zu bilden. Eine Vielzahl von Dipolfilmabscheidungsprozessen, Drive-In-Temperprozessen und Dotierstofffilmentfernprozessen werden zwischen der Vielzahl von Abscheidungsprozessen für jede Teilschicht der High-k-Dielektrikum-Schicht166 und174 eingesetzt. In Übereinstimmung mit diesen Ausführungsformen werden die Teilschichten der High-k-Dielektrikum-Schicht166 aus demselben High-k-Dielektrikum-Material gebildet und weisen denselben k-Wert auf. Die ersten Dipoldotierstoffe der Teilschichten von High-k-Dielektrikum-Schicht166 sind auch dieselben. Ähnlich werden die Teilschichten von High-k-Dielektrikum-Schicht174 aus demselben High-k-Dielektrikum-Material gebildet und weisen denselben k-Wert auf. Die zweiten Dipoldotierstoffe der Teilschichten von High-k-Dielektrikum-Schicht174 sind auch dieselben. Die ersten Dipoldotierstoffe können dieselben sein oder sich von den zweiten Dipoldotierstoffen unterscheiden. Das Profil der ersten Dipoldotierstoffe ist als 514 gezeigt und das Profil der zweiten Dipoldotierstoffe ist als 516 gezeigt. Die abwechselnden Abscheidungs- und Drive-In-Temperprozesse können in einer einheitlicheren Dipoldotierstoffverteilung resultieren. - Es versteht sich, dass die zuvor erwähnten Ausführungsformen, umfassend
21 ,22 und23 , in demselben Chip und auf demselben Halbleitersubstrat20 koexistieren können. Darüber hinaus können mehr (wie 1, 2 oder 3) High-k-Dielektrikum-Schichten über den in20 gezeigten Dielektrikum-Schichten gebildet werden, wobei jede der High-k-Dielektrikum-Schichten durch eine entsprechende nachfolgende Dipoldotierstoffabscheidung und einen Drive-In-Temperprozess dotiert oder nicht dotiert sein kann. Dies erzeugt mehr Einstellungsstufen von Vt für unterschiedliche FinFETs auf demselben Chip. - Die Ausführungsformen der vorliegenden Offenbarung weisen manche vorteilhafte Merkmale auf. Indem mehrere High-k-Dielektrikum-Schichten gebildet werden, die dieselben k-Werte oder unterschiedliche k-Werte aufweisen, und weiter indem Dotierungsdipoldotierstoffe für bestimmte der High-k-Dielektrikum-Schichten ausgewählt werden, können mehrere Stufen von Vt-Einstellung für unterschiedliche Schaltungsanforderungen erzielt werden. Durch die Dotierung von Dipolen werden die CET-Werte der Transistoren verbessert und die CET-Skalierungsmöglichkeit wird verbessert.
- In Übereinstimmung mit manchen Ausführungsformen der vorliegenden Offenbarung umfasst ein Verfahren Bilden einer ersten Oxidschicht auf einem ersten Halbleitergebiet; Abscheiden einer ersten High-k-Dielektrikum-Schicht über der ersten Oxidschicht, wobei die erste High-k-Dielektrikum-Schicht aus einem ersten High-k-Dielektrikum-Material gebildet wird; Abscheiden einer zweiten High-k-Dielektrikum-Schicht über der ersten High-k-Dielektrikum-Schicht, wobei die zweite High-k-Dielektrikum-Schicht aus einem zweiten High-k-Dielektrikum-Material gebildet wird, das sich von dem ersten High-k-Dielektrikum-Material unterscheidet; Abscheiden eines ersten Dipolfilms über und in Kontakt mit einer ersten Schicht, die aus der ersten High-k-Dielektrikum-Schicht und der zweiten High-k-Dielektrikum-Schicht ausgewählt ist; Durchführen eines ersten Temperprozesses, um einen ersten Dipoldotierstoff in dem ersten Dipolfilm in die erste Schicht zu treiben; Entfernen des ersten Dipolfilms; und Bilden einer ersten Gate-Elektrode über der zweiten High-k-Dielektrikum-Schicht. In einer Ausführungsform wird der erste Dipolfilm über und in Kontakt mit der ersten High-k-Dielektrikum-Schicht abgeschieden. In einer Ausführungsform wird der erste Dipolfilm über und in Kontakt mit der zweiten High-k-Dielektrikum-Schicht abgeschieden. In einer Ausführungsform weist die zweite High-k-Dielektrikum-Schicht einen höheren k-Wert als die erste High-k-Dielektrikum-Schicht auf. In einer Ausführungsform weist die zweite High-k-Dielektrikum-Schicht einen niedrigeren k-Wert als die erste High-k-Dielektrikum-Schicht auf. In einer Ausführungsform umfasst das Verfahren weiter Bilden einer zweiten Oxidschicht auf einem zweiten Halbleitergebiet, wobei sowohl die erste High-k-Dielektrikum-Schicht als auch die zweite High-k-Dielektrikum-Schicht sich weiter auf der zweiten Oxidschicht erstrecken; Abscheiden eines zweiten Dipolfilms über und in Kontakt mit einer zweiten Schicht, die aus der ersten High-k-Dielektrikum-Schicht und der zweiten High-k-Dielektrikum-Schicht ausgewählt ist, wobei die zweite Schicht sich von der ersten Schicht unterscheidet und wobei der zweite Dipolfilm das zweite Halbleitergebiet überlappt; Durchführen eines zweiten Temperprozesses, um einen zweiten Dipoldotierstoff in dem zweiten Dipolfilm in die zweite Schicht zu treiben; Entfernen des zweiten Dipolfilms; und Bilden einer zweiten Gate-Elektrode über der zweiten High-k-Dielektrikum-Schicht, wobei die zweite Gate-Elektrode das zweite Halbleitergebiet überlappt. In einer Ausführungsform umfasst das Verfahren weiter, vor dem zweiten Temperprozess, Entfernen des zweiten Dipolfilms von einem Gebiet direkt über dem ersten Halbleitergebiet. In einer Ausführungsform weist der erste Dipolfilm ein Material auf, das aus Lanthanoxid, Lanthannitrid, Aluminiumoxid, Aluminiumnitrid oder Kombinationen davon ausgewählt ist.
- In Übereinstimmung mit manchen Ausführungsformen der vorliegenden Offenbarung weist ein Bauelement eine erste Oxidschicht auf einem ersten Halbleitergebiet auf; eine erste High-k-Dielektrikum-Schicht weist ein erstes High-k-Dielektrikum-Material auf; eine zweite High-k-Dielektrikum-Schicht weist ein zweites High-k-Dielektrikum-Material auf, das sich von dem ersten High-k-Dielektrikum-Material unterscheidet, wobei die zweite High-k-Dielektrikum-Schicht über der ersten High-k-Dielektrikum-Schicht liegt und in Kontakt damit ist; ein erster Dipoldotierstoff in der ersten High-k-Dielektrikum-Schicht und der zweiten High-k-Dielektrikum-Schicht, wobei eine erste Spitzenkonzentration des ersten Dipoldotierstoffs bei einer ersten Oberseitenoberfläche der ersten High-k-Dielektrikum-Schicht oder einer zweiten Oberseitenoberfläche der zweiten High-k-Dielektrikum-Schicht ist; eine Gate-Elektrode über der zweiten High-k-Dielektrikum-Schicht; und ein Source/Drain-Gebiet an einer Seite der Gate-Elektrode. In einer Ausführungsform enthält der erste Dipoldotierstoff Lanthan. In einer Ausführungsform enthält der erste Dipoldotierstoff Aluminium. In einer Ausführungsform ist die erste Spitzenkonzentration des ersten Dipoldotierstoffs bei der ersten Oberseitenoberfläche und das Bauelement enthält weiter einen zweiten Dipoldotierstoff, der sich von dem ersten Dipoldotierstoff unterscheidet, wobei der zweite Dipoldotierstoff eine zweite Spitzenkonzentration bei der zweiten Oberseitenoberfläche aufweist. In einer Ausführungsform ist ein erster des ersten Dipoldotierstoffs und des zweiten Dipoldotierstoffs Lanthan und ein zweiter des ersten Dipoldotierstoffs und des zweiten Dipoldotierstoffs ist Aluminium und sowohl Lanthan und Aluminium werden in sowohl die erste High-k-Dielektrikum-Schicht als auch die zweite High-k-Dielektrikum-Schicht diffundiert. In einer Ausführungsform weist die zweite High-k-Dielektrikum-Schicht einen niedrigeren k-Wert als die erste High-k-Dielektrikum-Schicht auf.
- In Übereinstimmung mit manchen Ausführungsformen der vorliegenden Offenbarung weist ein Bauelement einen ersten Transistor auf, der einen ersten Abschnitt einer ersten High-k-Dielektrikum-Schicht aufweist; einen ersten Abschnitt einer zweiten High-k-Dielektrikum-Schicht, wobei die zweite High-k-Dielektrikum-Schicht über der ersten High-k-Dielektrikum-Schicht ist und wobei die erst High-k-Dielektrikum-Schicht und die zweite High-k-Dielektrikum-Schicht unterschiedliche k-Werte aufweisen; einen ersten Dipoldotierstoff, der eine erste Spitzenkonzentration bei einer Grenzfläche zwischen dem ersten Abschnitt der ersten High-k-Dielektrikum-Schicht und dem ersten Abschnitt der zweiten High-k-Dielektrikum-Schicht aufweist; und einen zweiten Transistor, der einen zweiten Abschnitt der ersten High-k-Dielektrikum-Schicht aufweist; einen zweiten Abschnitt der zweiten High-k-Dielektrikum-Schicht; und einen zweiten Dipoldotierstoff, der eine zweite Spitzenkonzentration bei einer Oberseitenoberfläche der zweiten High-k-Dielektrikum-Schicht aufweist. In einer Ausführungsform ist der erste Dipoldotierstoff derselbe wie der zweite Dipoldotierstoff. In einer Ausführungsform unterscheiden sich der erste Dipoldotierstoff und der zweite Dipoldotierstoff voneinander. In einer Ausführungsform werden der erste Dipoldotierstoff und der zweite Dipoldotierstoff aus Lanthan und Aluminium ausgewählt. In einer Ausführungsform ist ein erster des ersten Dipoldotierstoffs und des zweiten Dipoldotierstoffs Lanthan und ein zweiter des ersten Dipoldotierstoffs und des zweiten Dipoldotierstoffs ist Aluminium. In einer Ausführungsform sind der erste Transistor und der zweite Transistor vom selben Leitfähigkeitstyp.
- Das Vorangehende umreißt Merkmale einiger Ausführungsformen, sodass Fachleute die Aspekte der vorliegenden Offenbarung besser verstehen werden. Fachleute werden begrüßen, dass sie die vorliegende Offenbarung bereits als eine Basis dafür verwenden können, andere Prozesse und Strukturen zum Umsetzen derselben Zwecke und/oder Erzielen derselben Vorteile der hierin vorgestellten Ausführungsformen zu gestalten oder zu modifizieren. Fachleute sollten auch erkennen, dass solche gleichwertigen Konstruktionen nicht von dem Wesen und Umfang der vorliegenden Offenbarung abweichen und dass sie verschiedene Änderungen, Ersetzungen und Abänderungen hierin vornehmen können, ohne von dem Wesen und Umfang der vorliegenden Offenbarung abzuweichen.
- ZITATE ENTHALTEN IN DER BESCHREIBUNG
- Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
- Zitierte Patentliteratur
-
- US 63/031099 [0001]
Claims (20)
- Verfahren, umfassend: Bilden einer ersten Oxidschicht auf einem ersten Halbleitergebiet; Abscheiden einer ersten High-k-Dielektrikum-Schicht über der ersten Oxidschicht, wobei die erste High-k-Dielektrikum-Schicht aus einem ersten High-k-Dielektrikum-Material gebildet ist; Abscheiden einer zweiten High-k-Dielektrikum-Schicht über der ersten High-k-Dielektrikum-Schicht, wobei die zweite High-k-Dielektrikum-Schicht aus einem zweiten High-k-Dielektrikum-Material gebildet ist, das sich von dem ersten High-k-Dielektrikum-Material unterscheidet; Abscheiden eines ersten Dipolfilms über und in Kontakt mit der ersten High-k-Dielektrikum-Schicht und der zweiten High-k-Dielektrikum-Schicht, wobei der erste Dipolfilm in Kontakt mit einer ersten Schicht ist und die erste Schicht eine der ersten High-k-Dielektrikum-Schicht und der zweiten High-k-Dielektrikum-Schicht ist; Durchführen eines ersten Temperprozesses, um einen ersten Dipoldotierstoff in dem ersten Dipolfilm in die erste Schicht zu treiben; Entfernen des ersten Dipolfilms; und Bilden einer ersten Gate-Elektrode über der zweiten High-k-Dielektrikum-Schicht.
- Verfahren nach
Anspruch 1 , wobei der erste Dipolfilm über und in Kontakt mit der ersten High-k-Dielektrikum-Schicht abgeschieden ist. - Verfahren nach
Anspruch 1 , wobei der erste Dipolfilm über und in Kontakt mit der zweiten High-k-Dielektrikum-Schicht abgeschieden ist. - Verfahren nach einem der vorangehenden Ansprüche, wobei die zweite High-k-Dielektrikum-Schicht einen höheren k-Wert als die erste High-k-Dielektrikum-Schicht aufweist.
- Verfahren nach einem der
Ansprüche 1 bis3 , wobei die zweite High-k-Dielektrikum-Schicht einen höheren k-Wert als die erste High-k-Dielektrikum-Schicht aufweist. - Verfahren nach einem der vorangehenden Ansprüche, weiter umfassend: Bilden einer zweiten Oxidschicht auf einem zweiten Halbleitergebiet, wobei sowohl die erste High-k-Dielektrikum-Schicht als auch die zweite High-k-Dielektrikum-Schicht sich weiter auf der zweiten Oxidschicht erstrecken; Abscheiden eines zweiten Dipolfilms über und in Kontakt mit einer zweiten Schicht, die aus der ersten High-k-Dielektrikum-Schicht und der zweiten High-k-Dielektrikum-Schicht ausgewählt ist, wobei die zweite Schicht sich von der ersten Schicht unterscheidet und wobei der zweite Dipolfilm das zweite Halbleitergebiet überlappt; Durchführen eines zweiten Temperprozesses, um einen zweiten Dipoldotierstoff in dem zweiten Dipolfilm in die zweite Schicht zu treiben; Entfernen des zweiten Dipolfilms; und Bilden einer zweiten Gate-Elektrode über der zweiten High-k-Dielektrikum-Schicht, wobei die zweite Gate-Elektrode das zweite Halbleitergebiet überlappt.
- Verfahren nach
Anspruch 6 , weiter umfassend, vor dem zweiten Temperprozess, ein Entfernen des zweiten Dipolfilms von einem Gebiet direkt über dem ersten Halbleitergebiet. - Verfahren nach einem der vorangehenden Ansprüche, wobei der erste Dipolfilm ein Material enthält, das aus Lanthanoxid, Lanthannitrid, Aluminiumoxid, Aluminiumnitrid oder Kombinationen davon ausgewählt ist.
- Vorrichtung, aufweisend: eine erste Oxidschicht auf einem ersten Halbleitergebiet; eine erste High-k-Dielektrikum-Schicht, die ein erstes High-k-Dielektrikum-Material enthält; eine zweite High-k-Dielektrikum-Schicht, die ein zweites High-k-Dielektrikum-Material enthält, das sich von dem ersten High-k-Dielektrikum-Material unterscheidet, wobei die zweite High-k-Dielektrikum-Schicht über der ersten High-k-Dielektrikum-Schicht liegt und in Kontakt mit dieser ist; einen ersten Dipoldotierstoff in der ersten High-k-Dielektrikum-Schicht und der zweiten High-k-Dielektrikum-Schicht, wobei eine erste Spitzenkonzentration des ersten Dipoldotierstoffs bei einer ersten Oberseitenoberfläche der ersten High-k-Dielektrikum-Schicht oder einer zweiten Oberseitenoberfläche der zweiten High-k-Dielektrikum-Schicht ist; eine Gate-Elektrode über der zweiten High-k-Dielektrikum-Schicht; und ein Source/Drain-Gebiet an einer Seite der Gate-Elektrode.
- Vorrichtung nach
Anspruch 9 , wobei der erste Dipoldotierstoff Lanthan enthält. - Vorrichtung nach
Anspruch 9 oder10 , wobei der erste Dipoldotierstoff Aluminium enthält. - Vorrichtung nach einem der
Ansprüche 9 bis11 , wobei die erste Spitzenkonzentration des ersten Dipoldotierstoffs bei der ersten Oberseitenoberfläche ist und die Vorrichtung weiter einen zweiten Dipoldotierstoff enthält, der sich von dem ersten Dipoldotierstoff unterscheidet, wobei der zweite Dipoldotierstoff eine zweite Spitzenkonzentration bei der zweiten Oberseitenoberfläche aufweist. - Vorrichtung nach
Anspruch 12 , wobei ein erster des ersten Dipoldotierstoffs und des zweiten Dipoldotierstoffs Lanthan ist und ein zweiter des ersten Dipoldotierstoffs und des zweiten Dipoldotierstoffs Aluminium ist und sowohl Lanthan als auch Aluminium in sowohl die erste High-k-Dielektrikum-Schicht als auch die zweite High-k-Dielektrikum-Schicht diffundiert sind. - Vorrichtung nach einem der
Ansprüche 9 bis13 , wobei die zweite High-k-Dielektrikum-Schicht einen niedrigeren k-Wert als die erste High-k-Dielektrikum-Schicht aufweist. - Vorrichtung, aufweisend: einen ersten Transistor, aufweisend: einen ersten Abschnitt einer ersten High-k-Dielektrikum-Schicht; einen ersten Abschnitt einer zweiten High-k-Dielektrikum-Schicht, wobei die zweite High-k-Dielektrikum-Schicht über der ersten High-k-Dielektrikum-Schicht ist und wobei die erste High-k-Dielektrikum-Schicht und die zweite High-k-Dielektrikum-Schicht unterschiedliche k-Werte aufweisen; einen ersten Dipoldotierstoff, der eine erste Spitzenkonzentration bei einer Grenzfläche zwischen dem ersten Abschnitt der ersten High-k-Dielektrikum-Schicht und dem ersten Abschnitt der zweiten High-k-Dielektrikum-Schicht aufweist; und einen zweiten Transistor, aufweisend: einen zweiten Abschnitt der ersten High-k-Dielektrikum-Schicht; einen zweiten Abschnitt der zweiten High-k-Dielektrikum-Schicht; und einen zweiten Dipoldotierstoff, der eine zweite Spitzenkonzentration bei einer Oberseitenoberfläche der zweiten High-k-Dielektrikum-Schicht aufweist.
- Vorrichtung nach
Anspruch 15 , wobei der erste Dipoldotierstoff derselbe wie der zweite Dipoldotierstoff ist. - Vorrichtung nach
Anspruch 15 , wobei der erste Dipoldotierstoff und der zweite Dipoldotierstoff unterschiedlich sind. - Vorrichtung nach einem der
Ansprüche 15 bis17 , wobei der erste Dipoldotierstoff und der zweite Dipoldotierstoff aus Lanthan und Aluminium ausgewählt sind. - Vorrichtung nach einem der
Ansprüche 15 bis17 , wobei einer des ersten Dipoldotierstoffs und des zweiten Dipoldotierstoffs Lanthan ist und ein zweiter des ersten Dipoldotierstoffs und des zweiten Dipoldotierstoffs Aluminium ist. - Vorrichtung nach einem der
Ansprüche 15 bis19 , wobei der erste Transistor und der zweite Transistor von einem selben Leitfähigkeitstyp sind.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US202063031099P | 2020-05-28 | 2020-05-28 | |
US63/031,099 | 2020-05-28 | ||
US17/094,241 | 2020-11-10 | ||
US17/094,241 US11784052B2 (en) | 2020-05-28 | 2020-11-10 | Dipole-engineered high-k gate dielectric and method forming same |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102020130401A1 true DE102020130401A1 (de) | 2021-12-02 |
Family
ID=77180716
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102020130401.3A Pending DE102020130401A1 (de) | 2020-05-28 | 2020-11-18 | Dipolig-gefertigtes high-k-gate-dielektrikum und verfahren zu dessen bildung desselben |
Country Status (5)
Country | Link |
---|---|
US (1) | US20230360918A1 (de) |
KR (1) | KR102575947B1 (de) |
CN (1) | CN113257898A (de) |
DE (1) | DE102020130401A1 (de) |
TW (1) | TWI777390B (de) |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5235784B2 (ja) * | 2009-05-25 | 2013-07-10 | パナソニック株式会社 | 半導体装置 |
KR20140086595A (ko) * | 2012-12-28 | 2014-07-08 | 에스케이하이닉스 주식회사 | 고유전층과 금속게이트를 갖는 반도체장치 및 그 제조 방법 |
KR102056582B1 (ko) * | 2013-06-05 | 2020-01-22 | 삼성전자 주식회사 | 반도체 장치 및 그 제조 방법 |
US10164050B2 (en) * | 2014-12-24 | 2018-12-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Structure and formation method of semiconductor device structure with gate stack |
KR102211254B1 (ko) * | 2015-02-03 | 2021-02-04 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
US9941376B2 (en) * | 2015-04-30 | 2018-04-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Metal gate scheme for device and methods of forming |
US9947540B2 (en) * | 2015-07-31 | 2018-04-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Pre-deposition treatment and atomic layer deposition (ALD) process and structures formed thereby |
KR102392991B1 (ko) * | 2016-03-10 | 2022-04-29 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
KR102664033B1 (ko) * | 2017-02-06 | 2024-05-07 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
US11121131B2 (en) * | 2017-06-23 | 2021-09-14 | Samsung Electronics Co., Ltd. | Semiconductor device and method of manufacturing the same |
US10163657B1 (en) * | 2017-08-25 | 2018-12-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and method of manufacture |
KR102438374B1 (ko) * | 2017-09-22 | 2022-08-30 | 삼성전자주식회사 | 반도체 장치 |
US10522344B2 (en) * | 2017-11-06 | 2019-12-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated circuits with doped gate dielectrics |
US10770353B2 (en) * | 2017-11-16 | 2020-09-08 | Samsung Electronics Co., Ltd. | Method of forming multi-threshold voltage devices using dipole-high dielectric constant combinations and devices so formed |
US10879392B2 (en) * | 2018-07-05 | 2020-12-29 | Samsung Electronics Co., Ltd. | Semiconductor device |
US10304835B1 (en) * | 2018-08-15 | 2019-05-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and method |
US10734447B2 (en) * | 2018-10-22 | 2020-08-04 | International Business Machines Corporation | Field-effect transistor unit cells for neural networks with differential weights |
US11081584B2 (en) * | 2018-10-30 | 2021-08-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of manufacturing semiconductor devices using a capping layer in forming gate electrode and semiconductor devices |
US20200411635A1 (en) * | 2019-06-28 | 2020-12-31 | Intel Corporation | Air gaps and capacitors in dielectric layers |
US11374090B2 (en) * | 2019-10-31 | 2022-06-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Gate structures for semiconductor devices |
US11342434B2 (en) * | 2020-05-29 | 2022-05-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of manufacturing semiconductor devices and semiconductor devices |
-
2020
- 2020-11-18 DE DE102020130401.3A patent/DE102020130401A1/de active Pending
-
2021
- 2021-01-08 KR KR1020210002569A patent/KR102575947B1/ko active IP Right Grant
- 2021-01-11 CN CN202110029535.1A patent/CN113257898A/zh active Pending
- 2021-01-27 TW TW110103138A patent/TWI777390B/zh active
-
2023
- 2023-07-21 US US18/356,860 patent/US20230360918A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
US20230360918A1 (en) | 2023-11-09 |
CN113257898A (zh) | 2021-08-13 |
TW202145346A (zh) | 2021-12-01 |
TWI777390B (zh) | 2022-09-11 |
KR102575947B1 (ko) | 2023-09-06 |
KR20210148845A (ko) | 2021-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102017103419B4 (de) | Halbleitervorrichtung mit getrennter source-drain-struktur und zugehöriges herstellungsverfahren | |
DE102017012299B3 (de) | Von dielektrischen finnen und abstandshaltern begrenzte epitaxlale strukturelemente und verfahren zu ihrer herstellung | |
DE102017118199A1 (de) | Finfet-vorrichtung und ausbildungsverfahren | |
DE102019125922B3 (de) | Verfahren zum dotieren von high-k/metall-gates zum einstellen von schwellspannungen | |
DE102020111602B4 (de) | Mehr-gate-vorrichtungen und gate-strukturierungsprozess dafür | |
DE102017113681A1 (de) | Halbleiter-bauelement mit luft-abstandshalter | |
DE102019111297B4 (de) | Halbleiter-Bauelement und Verfahren | |
DE102019117322A1 (de) | Silizium-mischschicht zur blockierung von diffusion | |
DE102019112394A1 (de) | Selektive Ätzung zum Verbessern der Schwellenspannungsverteilung | |
DE102019107491B4 (de) | Einstellen der Schwellenspannung durch metastabile Plasmabehandlung | |
DE102019129773B4 (de) | Transistoren mit reduzierten defekten und verfahren zu deren herstellung | |
DE102021100333A1 (de) | Halbleitervorrichtungsstruktur | |
DE102019126285B4 (de) | Steuerung von Schwellenspannungen durch Blockierschichten | |
DE102019113425A1 (de) | Finfet-aufbau und verfahren mit reduzierter finnenknickung | |
DE102019110004A1 (de) | Schlitzkontakte und verfahren zu deren herstellung | |
DE102020112763B4 (de) | Verfahren zur gateprofilsteuerung durch seitenwandschutz während der ätzung | |
DE102020131030A1 (de) | Siliziumkanal-anlassen | |
DE102021106285A1 (de) | Gate-struktur und verfahren | |
DE102020120265A1 (de) | Bilden von Isolationsregionen zum Trennen von Finnen und Gate-Stapeln | |
DE102018101016B4 (de) | Verfahren zum Schneiden von Metall-Gates und daraus gebildete Strukturen | |
DE102020120848A1 (de) | Implementierung mehrerer schwellspannung durch einsatz von lanthan | |
DE102021114489A1 (de) | Nanostrukturen und deren herstellungsverfahren | |
DE102020129561A1 (de) | Verfahren zum abstimmen von schwellenspannungen vontransistoren | |
DE102021112556A1 (de) | Dreischichtiger high-k gate-dielektrikumstapell für austrittsarbeitskontrolle | |
DE102021106093A1 (de) | Halbleitervorrichtungen mit dielektrischen finnen und verfahren zu deren herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R016 | Response to examination communication |