DE102019110004A1 - Schlitzkontakte und verfahren zu deren herstellung - Google Patents
Schlitzkontakte und verfahren zu deren herstellung Download PDFInfo
- Publication number
- DE102019110004A1 DE102019110004A1 DE102019110004.6A DE102019110004A DE102019110004A1 DE 102019110004 A1 DE102019110004 A1 DE 102019110004A1 DE 102019110004 A DE102019110004 A DE 102019110004A DE 102019110004 A1 DE102019110004 A1 DE 102019110004A1
- Authority
- DE
- Germany
- Prior art keywords
- hard mask
- dielectric hard
- dielectric
- gate
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 91
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 38
- 239000010410 layer Substances 0.000 claims abstract description 75
- 239000011229 interlayer Substances 0.000 claims abstract description 13
- 230000008569 process Effects 0.000 claims description 68
- 238000005530 etching Methods 0.000 claims description 36
- 239000000463 material Substances 0.000 claims description 25
- 125000006850 spacer group Chemical group 0.000 claims description 20
- 239000004020 conductor Substances 0.000 claims description 17
- 238000011049 filling Methods 0.000 claims description 12
- 239000000758 substrate Substances 0.000 description 30
- 239000003989 dielectric material Substances 0.000 description 29
- 239000004065 semiconductor Substances 0.000 description 25
- 229910052751 metal Inorganic materials 0.000 description 17
- 239000002184 metal Substances 0.000 description 17
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 238000000231 atomic layer deposition Methods 0.000 description 6
- 239000002019 doping agent Substances 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 238000000227 grinding Methods 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 238000000407 epitaxy Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical group [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- 229910010271 silicon carbide Inorganic materials 0.000 description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 4
- ITWBWJFEJCHKSN-UHFFFAOYSA-N 1,4,7-triazonane Chemical compound C1CNCCNCCN1 ITWBWJFEJCHKSN-UHFFFAOYSA-N 0.000 description 3
- 229910017109 AlON Inorganic materials 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 229910007875 ZrAlO Inorganic materials 0.000 description 3
- 229910006249 ZrSi Inorganic materials 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 239000000945 filler Substances 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910005540 GaP Inorganic materials 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 2
- -1 InAlAs Inorganic materials 0.000 description 2
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000005388 borosilicate glass Substances 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- VCGRFBXVSFAGGA-UHFFFAOYSA-N (1,1-dioxo-1,4-thiazinan-4-yl)-[6-[[3-(4-fluorophenyl)-5-methyl-1,2-oxazol-4-yl]methoxy]pyridin-3-yl]methanone Chemical compound CC=1ON=C(C=2C=CC(F)=CC=2)C=1COC(N=C1)=CC=C1C(=O)N1CCS(=O)(=O)CC1 VCGRFBXVSFAGGA-UHFFFAOYSA-N 0.000 description 1
- 229910017115 AlSb Inorganic materials 0.000 description 1
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- 229910052582 BN Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910005542 GaSb Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- CFOAUMXQOCBWNJ-UHFFFAOYSA-N [B].[Si] Chemical compound [B].[Si] CFOAUMXQOCBWNJ-UHFFFAOYSA-N 0.000 description 1
- CHYRFIXHTWWYOX-UHFFFAOYSA-N [B].[Si].[Ge] Chemical compound [B].[Si].[Ge] CHYRFIXHTWWYOX-UHFFFAOYSA-N 0.000 description 1
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 description 1
- IHLNQRLYBMPPKZ-UHFFFAOYSA-N [P].[C].[Si] Chemical compound [P].[C].[Si] IHLNQRLYBMPPKZ-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- HIVGXUNKSAJJDN-UHFFFAOYSA-N [Si].[P] Chemical compound [Si].[P] HIVGXUNKSAJJDN-UHFFFAOYSA-N 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000009969 flowable effect Effects 0.000 description 1
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/66583—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with initial gate mask or masking layer complementary to the prospective gate location, e.g. with dummy source and drain contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
- H01L21/82345—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L2029/7858—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET having contacts specially adapted to the FinFET geometry, e.g. wrap-around contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76883—Post-treatment or after-treatment of the conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Ein Verfahren zum Herstellen einer integrierten Schaltkreisstruktur weist die folgenden Schritte auf: Herstellen eines ersten Source-/Drain-Kontaktstifts über und in elektrischer Verbindung mit einem Source-/Drain-Bereich eines Transistors; Herstellen einer ersten dielektrischen Hartmaske, die einen Gate-Stapel überdeckt; Aussparen des ersten Source-/Drain-Kontaktstifts, um eine erste Aussparung zu erzeugen; Herstellen einer zweiten dielektrischen Hartmaske in der ersten Aussparung; Aussparen einer Zwischenschichtdielektrikum-Schicht, um eine zweite Aussparung zu erzeugen; und Herstellen einer dritten dielektrischen Hartmaske in der zweiten Aussparung. Die dritte dielektrische Hartmaske kontaktiert die erste dielektrische Hartmaske und die zweite dielektrische Hartmaske.
Description
- Prioritätsanspruch und Querverweis
- Die vorliegende Anmeldung beansprucht die Priorität der am 23. Oktober 2018 eingereichten vorläufigen US-Patentanmeldung mit dem Aktenzeichen 62/749.207 und dem Titel „Slot Contacts and Method Forming Same“ („Schlitzkontakte und Verfahren zu deren Herstellung“), die durch Bezugnahme aufgenommen ist.
- Hintergrund
- In der jüngsten Entwicklung der Transistor-Herstellungstechnologie werden Metalle zum Herstellen von Kontaktstiften und Metall-Gates verwendet. Kontaktstifte dienen zum Herstellen von Verbindungen mit den Source- und Drain-Bereichen und den Gates von Transistoren. Die Source-/Drain-Kontaktstifte werden normalerweise mit Source-/Drain-Silizidbereichen verbunden, die durch Abscheiden einer Metallschicht und anschließendes Durchführen einer Glühung zum Reagierenlassen der Metallschicht mit dem Silizium in den Source-/Drain-Bereichen hergestellt werden. Die Gate-Kontaktstifte dienen zum Herstellen von Verbindungen mit den Metall-Gates.
- Die Herstellung von Metall-Gates kann Folgendes umfassen: Herstellen von Dummy-Gate-Stapeln; Entfernen der Dummy-Gate-Stapel, um Öffnungen zu erzeugen; Füllen eines metallischen Materials in die Öffnungen; und Durchführen einer Planarisierung, um überschüssiges metallisches Material zu entfernen, um die Metall-Gates herzustellen. Dann werden die Metall-Gates ausgespart, um Aussparungen zu erzeugen, und in die Aussparungen werden dielektrische Hartmasken gefüllt. Nachdem die Gate-Kontaktstifte hergestellt worden sind, werden die Hartmasken entfernt, sodass die Gate-Kontaktstifte die Metall-Gates kontaktieren können.
- Außerdem werden Source-/Drain-Kontaktstifte zum elektrischen Verbinden mit den Source-/Drain-Bereichen hergestellt. Die Herstellung der Source-/Drain-Kontaktstifte umfasst Folgendes: Ätzen eines Zwischenschicht-Dielektrikums (ILD), um Kontaktöffnungen zu erzeugen; und Herstellen von Source-/Drain-Silizidbereichen und Kontaktstiften in den Kontaktöffnungen.
- Figurenliste
- Aspekte der vorliegenden Erfindung lassen sich am besten anhand der nachstehenden detaillierten Beschreibung in Verbindung mit den beigefügten Zeichnungen verstehen. Es ist zu beachten, dass entsprechend der üblichen Praxis in der Branche verschiedene Elemente nicht maßstabsgetreu gezeichnet sind. Vielmehr können der Übersichtlichkeit der Erörterung halber die Abmessungen der verschiedenen Elemente beliebig vergrößert oder verkleinert sein.
- Die
1 bis6 ,7A ,7B ,8 ,9A ,9B ,10 ,11 ,12A ,12B ,12C ,12D ,13A ,13B ,13C ,13D ,14A ,14B ,14C ,14D ,15A ,15B ,15C ,15D ,16A ,16B ,16C ,16D ,17A ,17B ,17C ,17D ,18A ,18B ,18C ,18D ,19A ,19B ,19C ,19D ,20A ,20B ,20C ,20D ,21A ,21B ,21C und21D zeigen perspektivische Darstellungen und Schnittansichten von Zwischenstufen bei der Herstellung von Source-/Drain-Schlitzkontaktstiften und Gate-Schlitzkontaktstiften gemäß einigen Ausführungsformen. -
22 zeigt eine vergrößerte Darstellung eines Teils von Source-/Drain-Schlitzkontaktstiften gemäß einigen Ausführungsformen. -
23 zeigt einen Prozessablauf zum Herstellen von Source-/Drain-Schlitzkontaktstiften und Gate-Schlitzkontaktstiften gemäß einigen Ausführungsformen. - Detaillierte Beschreibung
- Die nachstehende Beschreibung liefert viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale der Erfindung. Nachstehend werden spezielle Beispiele für Komponenten und Anordnungen beschrieben, um die vorliegende Erfindung zu vereinfachen. Diese sind natürlich lediglich Beispiele und sollen nicht beschränkend sein. Zum Beispiel kann die Herstellung eines ersten Elements über oder auf einem zweiten Element in der nachstehenden Beschreibung Ausführungsformen umfassen, bei denen das erste und das zweite Element in direktem Kontakt hergestellt werden, und sie kann auch Ausführungsformen umfassen, bei denen zusätzliche Elemente zwischen dem ersten und dem zweiten Element so hergestellt werden können, dass das erste und das zweite Element nicht in direktem Kontakt sind. Darüber hinaus können in der vorliegenden Erfindung Bezugszahlen und/oder -buchstaben in den verschiedenen Beispielen wiederholt werden. Diese Wiederholung dient der Einfachheit und Übersichtlichkeit und schreibt an sich keine Beziehung zwischen den verschiedenen erörterten Ausführungsformen und/oder Konfigurationen vor.
- Darüber hinaus können hier räumlich relative Begriffe, wie etwa „darunter befindlich“, „unter“, „untere(r)“/„unteres“, „darüber befindlich“, „obere(r)“/„oberes“ und dergleichen, zur einfachen Beschreibung der Beziehung eines Elements oder einer Struktur zu einem oder mehreren anderen Elementen oder Strukturen verwendet werden, die in den Figuren dargestellt sind. Die räumlich relativen Begriffe sollen zusätzlich zu der in den Figuren dargestellten Orientierung andere Orientierungen der in Gebrauch oder in Betrieb befindlichen Vorrichtung umfassen. Die Vorrichtung kann anders ausgerichtet werden (um 90 Grad gedreht oder in einer anderen Orientierung), und die räumlich relativen Deskriptoren, die hier verwendet werden, können ebenso entsprechend interpretiert werden.
- Gemäß einigen Ausführungsformen werden Transistoren mit Source-/Drain-Schlitzkontaktstiften und Gate-Schlitzkontaktstiften und Verfahren zu deren Herstellung bereitgestellt. Die Zwischenstufen der Herstellung der Source-/Drain-Schlitzkontaktstifte und der Gate-Schlitzkontaktstifte gemäß einigen Ausführungsformen werden erläutert. Außerdem werden einige Abwandlungen einiger Ausführungsformen erörtert. In allen Darstellungen und erläuternden Ausführungsformen werden ähnliche Bezugssymbole zum Bezeichnen von ähnlichen Elementen verwendet. Bei einigen dargestellten Ausführungsformen wird die Herstellung von Finnen-Feldeffekttransistoren (FinFETs) als ein Beispiel zum Erläutern des Prinzips der vorliegenden Erfindung verwendet. Das Prinzip der vorliegenden Erfindung kann auch für planare Transistoren verwendet werden.
- Die
1 bis6 ,7A ,7B ,8 ,9A ,9B ,10 ,11 ,12A ,12B ,12C ,12D ,13A ,13B ,13C ,13D ,14A ,14B ,14C ,14D ,15A ,15B ,15C ,15D ,16A ,16B ,16C ,16D ,17A ,17B ,17C ,17D ,18A ,18B ,18C ,18D ,19A ,19B ,19C ,19D ,20A ,20B ,20C ,20D ,21A ,21B ,21C und21D zeigen perspektivische Darstellungen und Schnittansichten von Zwischenstufen bei der Herstellung eines Finnen-Feldeffekttransistors (FinFET) und von entsprechenden Source-/Drain-Schlitzkontaktstiften und Gate-Schlitzkontaktstiften gemäß einigen Ausführungsformen der vorliegenden Erfindung. In der gesamten Beschreibung kann ein Kontaktstift auch als ein Kontakt bezeichnet werden, und seine Draufsicht-Form kann eine Schlitzform (Streifenform), eine rechteckige Form, eine runde Form oder eine andere geeignete Form sein. Die in diesen Figuren gezeigten Schritte sind auch in dem Prozessablauf200 schematisch angegeben, der in23 gezeigt ist. - In
1 wird ein Substrat20 bereitgestellt. Das Substrat20 kann ein Halbleitersubstrat, wie etwa ein massives Halbleitersubstrat, ein Halbleiter-auf-Isolator-Substrat (SOI-Substrat) oder dergleichen sein, das dotiert (z. B. mit einem p- oder einem n-Dotanden) oder undotiert sein kann. Das Substrat20 kann ein Teil eines Wafers10 , wie etwa eines Siliziumwafers, sein. Im Allgemeinen umfasst ein SOI-Substrat eine Schicht aus einem Halbleitermaterial, die auf einer Isolierschicht hergestellt ist. Die Isolierschicht kann zum Beispiel eine vergrabene Oxidschicht (BOX-Schicht), eine Siliziumoxidschicht oder dergleichen sein. Die Isolierschicht wird auf einem Substrat hergestellt, normalerweise einem Silizium- oder Glassubstrat. Andere Substrate, wie etwa ein mehrschichtiges oder Gradient-Substrat, können ebenfalls verwendet werden. Bei einigen Ausführungsformen kann das Halbleitermaterial des Halbleitersubstrats20 Folgendes umfassen: Silizium; Germanium; einen Verbindungshalbleiter, wie etwa Siliziumcarbid, Galliumarsen, Galliumphosphid, Indiumphosphid, Indiumarsenid und/oder Indiumantimonid; einen Legierungshalbleiter, wie etwa SiGe, GaAsP, AlInAs, AlGaAs, GaInAs, GaInP und/oder GaInAsP; oder Kombinationen davon. - Bleiben wir bei
1 , in der ein Wannenbereich22 in dem Substrat20 hergestellt wird. Der entsprechende Schritt ist als Schritt202 in dem Prozessablauf200 angegeben, der in23 gezeigt ist. Gemäß einigen Ausführungsformen der vorliegenden Erfindung ist der Wannenbereich22 ein n-Wannenbereich, der durch Implantieren eines n-Dotierungsstoffs, der Phosphor, Arsen, Antimon oder dergleichen sein kann, in das Substrat20 erzeugt wird. Gemäß anderen Ausführungsformen der vorliegenden Erfindung ist der Wannenbereich22 ein p-Wannenbereich, der durch Implantieren eines p-Dotierungsstoffs, der Bor, Indium oder dergleichen sein kann, in das Substrat20 erzeugt wird. Der resultierende Wannenbereich22 kann sich bis zu einer Oberseite des Substrats20 erstrecken. Die n- oder p-Dotierungskonzentration kann gleich oder kleiner als 1018 cm-3 sein und kann zum Beispiel etwa 1017 cm-3 bis etwa 1018 cm-3 betragen. - In
2 werden Isolationsbereiche24 so hergestellt, dass sie sich von der Oberseite des Substrats20 in das Substrat20 hinein erstrecken. Die Isolationsbereiche24 werden nachstehend alternativ als STI-Bereiche (STI: flache Grabenisolation) bezeichnet. Der entsprechende Schritt ist als Schritt204 in dem Prozessablauf200 angegeben, der in23 gezeigt ist. Die Teile des Substrats20 zwischen benachbarten STI-Bereichen24 werden als Halbleiterstreifen26 bezeichnet. Zum Herstellen der STI-Bereiche24 werden eine Pad-Oxidschicht28 und eine Hartmaskenschicht30 auf dem Halbleitersubstrat20 hergestellt, und diese werden anschließend strukturiert. Die Pad-Oxidschicht28 kann eine dünne Schicht aus Siliziumoxid sein. Gemäß einigen Ausführungsformen der vorliegenden Erfindung wird die Pad-Oxidschicht28 in einem thermischen Oxidationsprozess hergestellt, in dem eine Oberflächenschicht des Halbleitersubstrats20 oxidiert wird. Die Pad-Oxidschicht28 fungiert als eine Haftschicht zwischen dem Halbleitersubstrat20 und der Hartmaskenschicht30 . Die Pad-Oxidschicht28 kann auch als eine Ätzstoppschicht zum Ätzen der Hartmaskenschicht30 fungieren. Bei einigen Ausführungsformen der vorliegenden Erfindung wird die Hartmaskenschicht30 aus Siliziumnitrid zum Beispiel durch chemische Aufdampfung bei Tiefdruck (LPCVD) hergestellt. Bei anderen Ausführungsformen der vorliegenden Erfindung wird die Hartmaskenschicht30 durch thermische Nitrierung von Silizium oder plasmaunterstützte chemische Aufdampfung (PECVD) hergestellt. Auf der Hartmaskenschicht30 wird ein Fotoresist (nicht dargestellt) hergestellt, das dann strukturiert wird. Anschließend wird die Hartmaskenschicht30 unter Verwendung des strukturierten Fotoresists als eine Ätzmaske strukturiert, um Hartmasken30 herzustellen, wie in2 gezeigt ist. - Dann wird die strukturierte Hartmaskenschicht
30 als eine Ätzmaske zum Ätzen der Pad-Oxidschicht28 und des Substrats20 verwendet, und anschließend werden die resultierenden Gräben in dem Substrat20 mit einem oder mehreren dielektrischen Materialien gefüllt. Ein Planarisierungsprozess, wie etwa ein CMP-Prozess (CMP: chemischmechanische Polierung) oder ein mechanischer Schleifprozess, wird durchgeführt, um überschüssige Teile des dielektrischen Materials zu entfernen, und die verbliebenen Teile der dielektrischen Materialien sind die STI-Bereiche24 . Die STI-Bereiche24 können einen Dielektrikumbelag (nicht dargestellt) aufweisen, der ein thermisches Oxid sein kann, das durch eine thermische Oxidation der Oberflächenschicht des Substrats20 entsteht. Der Dielektrikumbelag kann auch eine abgeschiedene Siliziumoxidschicht, Siliziumnitridschicht oder dergleichen sein, die zum Beispiel durch Atomlagenabscheidung (ALD), chemische Aufdampfung mit einem Plasma hoher Dichte (HDP-CVD) oder chemische Aufdampfung (CVD) hergestellt wird. Die STI-Bereiche24 können auch ein dielektrisches Material über dem Oxidbelag aufweisen, wobei das dielektrische Material durch fließfähige chemische Aufdampfung (FCVD), Schleuderbeschichtung oder dergleichen abgeschieden werden kann. Bei einigen Ausführungsformen kann das dielektrische Material über dem Dielektrikumbelag Siliziumoxid sein. - Die Oberseiten der Hartmasken
30 und die Oberseiten der STI-Bereiche24 können im Wesentlichen auf gleicher Höhe miteinander sein. Die Halbleiterstreifen26 befinden sich zwischen benachbarten STI-Bereichen24 . Bei einigen Ausführungsformen der vorliegenden Erfindung sind die Halbleiterstreifen26 Teile des ursprünglichen Substrats20 , und somit ist das Material der Halbleiterstreifen26 das Gleiche wie das des Substrats20 . Bei alternativen Ausführungsformen der vorliegenden Erfindung sind die Halbleiterstreifen26 Ersatzstreifen, die wie folgt hergestellt werden: Ätzen von Teilen des Substrats20 zwischen den STI-Bereichen24 , um Aussparungen zu erzeugen; und Durchführen einer Epitaxie, um ein anderes Halbleitermaterial in den Aussparungen erneut aufzuwachsen. Somit bestehen die Halbleiterstreifen26 aus einem Halbleitermaterial, das von dem des Substrats20 verschieden ist. Bei einigen Ausführungsformen bestehen die Halbleiterstreifen26 aus Siliziumgermanium, Silizium-Kohlenstoff oder einem III-V-Verbindungshalbleitermaterial. - In
3 werden die STI-Bereiche24 so ausgespart, dass obere Teile der Halbleiterstreifen über Oberseiten24A der übrigen Teile der STI-Bereiche24 überstehen, sodass überstehende Finnen36 entstehen. Der entsprechende Schritt ist als Schritt206 in dem Prozessablauf200 angegeben, der in23 gezeigt ist. Die Ätzung kann mit einem Trockenätzprozess durchgeführt werden, in dem zum Beispiel HF3 und NH3 als Ätzgase verwendet werden. Während des Ätzprozesses kann Plasma erzeugt werden. Argon kann ebenfalls verwendet werden. Bei alternativen Ausführungsformen der vorliegenden Erfindung wird das Aussparen der STI-Bereiche24 mit einem Nassätzprozess durchgeführt. Die Ätzchemikalie kann zum Beispiel HF sein. - Bei den vorstehend erläuterten Ausführungsformen können die Finnen mit jedem geeigneten Verfahren strukturiert werden. Zum Beispiel können die Finnen mit einem oder mehreren fotolithografischen Prozessen, wie etwa Doppelstrukturierungs- oder Mehrfachstrukturierungsprozessen, strukturiert werden. Im Allgemeinen vereinen Doppelstrukturierungs- oder Mehrfachstrukturierungsprozesse fotolithografische und selbstjustierte Prozesse, mit denen Strukturen erzeugt werden können, die zum Beispiel Rasterabstände haben, die kleiner als die sind, die ansonsten mit einem einzelnen direkten fotolithografischen Prozess erzielt werden können. Zum Beispiel wird bei einer Ausführungsform eine Opferschicht über einem Substrat hergestellt, die dann mit einem fotolithografischen Prozess strukturiert wird. Entlang der strukturierten Opferschicht werden mit einem selbstjustierten Prozess Abstandshalter hergestellt. Anschließend wird die Opferschicht entfernt, und die verbliebenen Abstandshalter, oder Dorne, können dann zum Strukturieren der Finnen verwendet werden.
- In
4 werden Dummy-Gate-Stapel38 so hergestellt, dass sie sich auf Oberseiten und Seitenwänden der (überstehenden) Finnen36 erstrecken. Der entsprechende Schritt ist als Schritt208 in dem Prozessablauf200 angegeben, der in23 gezeigt ist. Die Dummy-Gate-Stapel38 können Dummy-Gate-Dielektrika40 und Dummy-Gate-Elektroden42 über den Dummy-Gate-Dielektrika40 aufweisen. Die Dummy-Gate-Elektroden42 können zum Beispiel aus Polysilizium bestehen, aber es können auch andere Materialien verwendet werden. Die Dummy-Gate-Stapel38 können außerdem jeweils eine Hartmaskenschicht44 (oder eine Mehrzahl von Hartmaskenschichten44 ) über den Dummy-Gate-Elektroden42 aufweisen. Die Hartmaskenschichten44 können aus Siliziumnitrid, Siliziumoxid, Siliziumcarbonitrid oder Multischichten davon bestehen. Die Dummy-Gate-Stapel38 können über nur eine oder über mehrere der überstehenden Finnen36 und/oder der STI-Bereiche22 hinwegführen. Die Dummy-Gate-Stapel38 haben außerdem Längsrichtungen, die senkrecht zu den Längsrichtungen der überstehenden Finnen36 sind. - Dann werden Gate-Abstandshalter
46 auf den Seitenwänden der Dummy-Gate-Stapel38 hergestellt. Der entsprechende Schritt ist ebenfalls als Schritt208 in dem Prozessablauf200 angegeben, der in23 gezeigt ist. Bei einigen Ausführungsformen der vorliegenden Erfindung bestehen die Gate-Abstandshalter46 aus einem oder mehreren dielektrischen Materialien, wie etwa Siliziumnitrid, Siliziumcarbonitrid oder dergleichen, und sie können eine einschichtige Struktur oder eine Mehrschichtstruktur mit einer Mehrzahl von dielektrischen Schichten haben. - Dann wird ein Ätzprozess durchgeführt, um die Teile der überstehenden Finnen
36 zu ätzen, die nicht von den Dummy-Gate-Stapeln38 und den Gate-Abstandshaltern46 bedeckt sind, sodass die in5 gezeigte Struktur entsteht. Der entsprechende Schritt ist als Schritt210 in dem Prozessablauf200 angegeben, der in23 gezeigt ist. Das Aussparen kann anisotrop sein, und somit werden die Teile der Finnen36 , die sich direkt unter den Dummy-Gate-Stapeln38 und den Gate-Abstandshaltern46 befinden, geschützt und werden nicht geätzt. Die Oberseiten der ausgesparten Halbleiterstreifen26 können bei einigen Ausführungsformen niedriger als die Oberseiten24A der STI-Bereiche24 sein. Dadurch entstehen Aussparungen50 . Die Aussparungen50 umfassen Teile, die sich auf gegenüberliegenden Seiten der Dummy-Gate-Stapel38 befinden, und Teile zwischen den übrigen Teilen der überstehenden Finnen36 . - Dann werden Epitaxiebereiche (Source-/Drain-Bereiche)
54 durch selektives Aufwachsen (durch Epitaxie) eines Halbleitermaterials in den Aussparungen50 hergestellt, sodass die in6 gezeigte Struktur entsteht. Der entsprechende Schritt ist als Schritt212 in dem Prozessablauf200 angegeben, der in23 gezeigt ist. Je nachdem, ob der resultierende FinFET ein p-FinFET oder ein n-FinFET ist, kann im Verlauf der Epitaxie ein p- oder ein n-Dotierungsstoff in situ dotiert werden. Wenn der resultierende FinFET zum Beispiel ein p-FinFET ist, kann Silizium-Germanium-Bor (SiGeB) oder Silizium-Bor (SiB)aufgewachsen werden. Wenn der resultierende FinFET hingegen ein n-FinFET ist, kann Silizium-Phosphor (SiP) oder Silizium-Kohlenstoff-Phosphor (SiCP) aufgewachsen werden. Bei alternativen Ausführungsformen der vorliegenden Erfindung weisen die Epitaxiebereiche54 III-V-Verbindungshalbleiter auf, wie etwa, GaAs, InP, GaN, InGaAs, InAlAs, GaSb, AlSb, AlAs, AlP, GaP, Kombinationen davon, Multischichten davon oder dergleichen. Nachdem die Aussparungen50 mit den Epitaxiebereichen54 gefüllt worden sind, führt das weitere epitaxiale Aufwachsen der Epitaxiebereiche54 dazu, dass sie sich horizontal ausdehnen, und es können Abschrägungen entstehen. Das weitere Aufwachsen der Epitaxiebereiche54 kann außerdem dazu führen, dass benachbarte Epitaxiebereiche54 miteinander verschmelzen. Es können Hohlräume (Luftspalte)56 entstehen. Bei einigen Ausführungsformen der vorliegenden Erfindung kann die Herstellung der Epitaxiebereiche54 beendet werden, wenn die Oberseite der Epitaxiebereiche54 immer noch gewellt ist, oder wenn die Oberseite der verschmolzenen Epitaxiebereiche54 im Wesentlichen planar geworden ist, was durch weiteres Aufwachsen der Epitaxiebereiche54 erreicht wird, wie in6 gezeigt ist. - Nach dem Epitaxieprozess können die Epitaxiebereiche
54 weiter mit einem p- oder einem n-Dotierungsstoff implantiert werden, um Source- und Drain-Bereiche herzustellen, die ebenfalls mit der Bezugszahl54 bezeichnet sind. Bei alternativen Ausführungsformen der vorliegenden Erfindung wird der Implantationsschritt weggelassen, wenn die Epitaxiebereiche54 während der Epitaxie mit dem p- oder n-Dotierungsstoff dotiert werden. -
7A zeigt eine perspektivische Darstellung der Struktur nach der Herstellung einer Kontakt-Ätzstoppschicht (CESL)58 und eines Zwischenschicht-Dielektrikums (ILD)60 . Der entsprechende Schritt ist als Schritt214 in dem Prozessablauf200 angegeben, der in23 gezeigt ist. Die CESL58 kann aus Siliziumoxid, Siliziumnitrid, Siliziumcarbonitrid oder dergleichen bestehen und kann durch CVD, ALD oder dergleichen hergestellt werden. Das ILD60 kann ein dielektrisches Material sein, das zum Beispiel durch FCVD, Schleuderbeschichtung, CVD oder mit einem anderen Abscheidungsverfahren abgeschieden wird. Das ILD60 kann aus einem sauerstoffhaltigen dielektrischen Material hergestellt werden, das ein Material auf Siliziumoxid-Basis sein kann, wie etwa TEOS-Oxid (TEOS: Tetraethylorthosilicat), Phosphorsilicatglas (PSG), Borsilicatglas (BSG), Borphosphorsilicatglas (BPSG) oder dergleichen. Ein Planarisierungsprozess, wie etwa ein CMP-Prozess oder ein mechanischer Schleifprozess, kann durchgeführt werden, um die Oberseiten des ILD60 , der Dummy-Gate-Stapel38 und der Gate-Abstandshalter46 miteinander auf gleiche Höhe zu bringen. -
7B zeigt einen Referenzquerschnitt7B - 7B von7A , in dem die Dummy-Gate-Stapel38 gezeigt sind. Dann werden die Dummy-Gate-Stapel38 mit den Hartmaskenschichten44 , den Dummy-Gate-Elektroden42 und den Dummy-Gate-Dielektrika40 geätzt, sodass Gräben62 zwischen den Gate-Abstandshaltern46 entstehen, wie in8 gezeigt ist. Der entsprechende Schritt ist als Schritt216 in dem Prozessablauf200 angegeben, der in23 gezeigt ist. Die Oberseiten und die Seitenwände der überstehenden Finnen36 werden zu den Gräben62 freigelegt. - Wie in den
9A und9B gezeigt ist, werden dann Ersatz-Gate-Stapel72 in den Gräben62 hergestellt (8 ).9B zeigt einen Referenzquerschnitt9B - 9B von9A . Der entsprechende Schritt ist als Schritt218 in dem Prozessablauf200 angegeben, der in23 gezeigt ist. Die Ersatz-Gate-Stapel72 weisen Gatedielektrika68 und entsprechende Gate-Elektroden70 auf. - Bei einigen Ausführungsformen der vorliegenden Erfindung weist ein Gatedielektrikum
68 eine Grenzflächenschicht (IL)64 als seinen unteren Teil auf. Die IL64 wird auf den freiliegenden Flächen der überstehenden Finnen36 hergestellt. Die IL64 kann eine Oxidschicht, wie etwa eine Siliziumoxidschicht, sein, die durch die thermische Oxidation der überstehenden Finnen36 , einen chemischen Oxidationsprozess oder einen Abscheidungsprozess hergestellt wird. Das Gatedielektrikum68 kann auch eine dielektrische High-k-Schicht66 aufweisen, die über der IL64 hergestellt wird. Die dielektrische High-k-Schicht66 weist ein dielektrisches High-k-Material auf, wie etwa Hafniumoxid, Lanthanoxid, Aluminiumoxid, Zirconiumoxid oder dergleichen. Die Dielektrizitätskonstante (k-Wert) des dielektrischen High-k-Materials ist höher als 3,9 und kann höher als etwa 7,0 sein und kann gelegentlich sogar 21,0 oder höher sein. Die dielektrische High-k-Schicht66 ist über der IL64 angeordnet und kann diese kontaktieren. Die dielektrische High-k-Schicht66 wird als eine konforme Schicht hergestellt und erstreckt sich auf den Seitenwänden der überstehenden Finnen36 und der Oberseite und den Seitenwänden der Gate-Abstandshalter46 . Bei einigen Ausführungsformen der vorliegenden Erfindung wird die dielektrische High-k-Schicht66 durch ALD, CVD, PECVD, Molekularstrahlabscheidung (MBD) oder dergleichen hergestellt. - Bleiben wir bei
9B , in der die Gate-Elektrode70 auf dem Gatedielektrikum68 hergestellt wird. Die Gate-Elektrode70 kann eine Mehrzahl von metallhaltigen Schichten74 , die als konforme Schichten hergestellt werden können, und Füllmetallbereiche76 aufweisen, die den Rest der Gräben füllen, die nicht von den mehreren metallhaltigen Schichten74 gefüllt worden sind. Die metallhaltigen Schichten74 können eine Sperrschicht, eine Austrittsarbeitsschicht über der Sperrschicht und eine oder mehrere metallische Verkappungsschichten über der Austrittsarbeitsschicht umfassen. -
10 zeigt die Herstellung von dielektrischen Hartmasken80 gemäß einigen Ausführungsformen. Der entsprechende Schritt ist als Schritt220 in dem Prozessablauf200 angegeben, der in23 gezeigt ist. Die Herstellung der dielektrischen Hartmasken80 kann Folgendes umfassen: Durchführen eines Ätzprozesses zum Aussparen der Gate-Stapel72 , um Aussparungen zu erzeugen; Füllen der Aussparungen mit einem dielektrischen Material; und anschließend Durchführen eines Planarisierungsprozesses, wie etwa eines CMP-Prozesses oder eines mechanischen Schleifprozesses, um überschüssige Teile des dielektrischen Materials zu entfernen. Die Gate-Abstandshalter46 können in dem Ätzprozess ebenfalls ausgespart werden, und die dielektrischen Hartmasken80 können über die Oberseiten der Gate-Abstandshalter46 überstehen. Die dielektrischen Hartmasken80 können aus Siliziumnitrid, Siliziumoxidnitrid, Siliziumoxidcarbonitrid oder dergleichen bestehen. -
11 zeigt die Herstellung von Source-/Drain-Kontaktstiften82 . Der entsprechende Schritt ist als Schritt222 in dem Prozessablauf200 angegeben, der in23 gezeigt ist. Die Herstellung der Source-/Drain-Kontaktstifte82 umfasst das Ätzen des ILD60 , um die darunter befindlichen Teile der CESL58 freizulegen, und das anschließende Ätzen der freigelegten Teile der CESL58 , um die Source-/Drain-Bereiche54 freizulegen. In einem nachfolgenden Prozess wird eine Metallschicht (wie etwa eine Ti-Schicht) abgeschieden, die in die Kontaktöffnungen hinein reicht. Außerdem kann eine Metallnitrid-Verkappungsschicht hergestellt werden. Dann wird ein Glühprozess durchgeführt, um die Metallschicht mit dem oberen Teil der Source-/Drain-Bereiche54 zur Reaktion zu bringen, um Silizidbereiche84 herzustellen. Dann wird entweder die zuvor hergestellte Metallnitridschicht belassen, ohne entfernt zu werden, oder sie wird entfernt, und anschließend wird eine neue Metallnitridschicht (wie etwa eine Titannidridschicht) abgeschieden. Dann wird ein metallisches Füllmaterial, wie etwa Wolfram, Cobalt oder dergleichen, in die Kontaktöffnungen gefüllt, und anschließend wird eine Planarisierung zum Entfernen von überschüssigen Materialien durchgeführt, sodass die Source-/Drain-Kontaktstifte82 entstehen. Die Kontaktstifte82 können sich bis zu einem Seitenwandteil der CESL58 erstrecken und diesen kontaktieren, oder sie können von den Seitenwandteilen der CESL58 durch einige Teile des ILD60 beabstandet sein. Dadurch entstehen FinFETs86 , die als ein einziger FinFET parallel geschaltet werden können. - Dann werden Kontaktstifte über und in elektrischer Verbindung mit den Source-/Drain-Kontaktstiften
82 und den Gate-Elektroden70 in den Gate-Stapeln72 hergestellt. In nachfolgenden Figuren können die Figuren-Bezeichnungen (wie etwa12A ,12B ,12C und12D ) jeweils die gleichen Zahlen mit einem nachfolgenden BuchstabenA ,B ,C oderD umfassen. Der BuchstabeA gibt an, dass die jeweilige Figur eine Draufsicht zeigt. Der BuchstabeB gibt an, dass die jeweilige Figur den ReferenzquerschnittB - B in der jeweiligen Draufsicht zeigt. Der BuchstabeC gibt an, dass die jeweilige Figur den ReferenzquerschnittC - C in der jeweiligen Draufsicht zeigt. Der BuchstabeD gibt an, dass die jeweilige Figur den ReferenzquerschnittD - D in der jeweiligen Draufsicht zeigt. -
12A zeigt eine Draufsicht der in11 gezeigten Struktur, und die12B ,12C und12D zeigen den ReferenzquerschnittB - B ,C - C bzw.D - D von12A . Einige Einzelheiten der Strukturen sind in den12A ,12B ,12C und12D und nachfolgenden Figuren nicht dargestellt. Zum Beispiel sind in12B die Einzelheiten der Gate-Stapel72 nicht dargestellt, und in den12B ,12C und12D sind die Source-/Drain-Bereiche, die Source-/Drain-Silizidbereiche, die Halbleiterfinnen, die STI-Bereiche und dergleichen nicht dargestellt. Die nicht-dargestellten Einzelheiten sind zum Beispiel in den9B und11 zu finden. - Wie in
12A gezeigt ist, können die Source-/Drain-Kontaktstifte82 und das ILD60 als eine Mehrzahl von Spalten angeordnet sein, und sie können abwechselnd angeordnet sein. Es dürfte wohlverstanden sein, dass das dargestellte Layout lediglich ein Beispiel ist und dass es von dem Schaltkreisentwurf abhängt, wo die Source-/Drain-Kontaktstifte82 hergestellt werden. Die dielektrischen Hartmasken80 werden als Streifen hergestellt, wobei die Gate-Stapel72 (in12A nicht dargestellt; siehe12B) unter den Hartmasken80 angeordnet sind. Es dürfte wohlverstanden sein, dass, da die Gate-Stapel in kürzere Teile zertrennt werden können, um die Gate-Elektroden in der gleichen Spalte in kleinere Teile zu teilen, die dielektrischen Hartmasken80 in der gleichen Spalte in kleinere Teile geteilt werden können (oder auch nicht). -
12B zeigt den ReferenzquerschnittB - B von12A und zeigt, dass eine Mehrzahl von Gate-Stapeln72 und eine Mehrzahl von Teilen des ILD60 und der darunter befindlichen CESL58 abwechselnd angeordnet sind.12C zeigt den ReferenzquerschnittC - C von12A und zeigt, dass eine Mehrzahl von Gate-Stapeln72 und eine Mehrzahl von Source-/Drain-Kontaktstiften82 abwechselnd angeordnet sind.12D zeigt den ReferenzquerschnittD - D von12A und zeigt zwei benachbarte Source-/Drain-Kontaktstifte82 , die durch das ILD60 und die CESL58 voneinander getrennt sind. In der gesamten Beschreibung werden die dielektrischen Hartmasken80 alternativ als selbstjustiertes Dielektrikum-1 (SAD-1) bezeichnet, da die Größen und Positionen der dielektrischen Hartmasken80 zu denen der Gate-Stapel und Gate-Abstandshalter selbstjustiert werden. Das Material für das SAD-1 kann aus der Gruppe SiC, LaO, AlO, AlON, ZrO, HfO, SiN, ZnO, ZrN, ZrAlO, TiO, TaO, YO, TaCN, ZrSi, SiOCN, SiOC, SiCN, HfSi, SiO und dergleichen gewählt sein wobei es nicht auf diese Gruppe beschränkt ist. - In den
13A ,13B und13C werden dielektrische Hartmasken88 hergestellt. Der entsprechende Schritt ist als Schritt224 in dem Prozessablauf200 angegeben, der in23 gezeigt ist. Die dielektrischen Hartmasken88 werden als SAD-2 bezeichnet, da sie zu den Source-/Drain-Kontaktstiften82 selbstjustiert werden, und sie sind zwischen den dielektrischen Hartmasken80 angeordnet. Das Material für die dielektrischen Hartmasken88 ist von dem des ILD60 verschieden und kann aus der Gruppe SiC, LaO, AlO, AlON, ZrO, HfO, SiN, ZnO, ZrN, ZrAlO, TiO, TaO, YO, TaCN, ZrSi, SiOCN, SiOC, SiCN, HfSi, SiO und dergleichen gewählt sein, wobei es nicht auf diese Gruppe beschränkt ist. Außerdem kann das Material für die dielektrischen Hartmasken88 das Gleiche wie das Material für die dielektrischen Hartmasken80 sein oder es kann von diesem verschieden sein. Die Herstellung der dielektrischen Hartmasken88 kann Folgendes umfassen: Ätzen der Source-/Drain-Kontaktstifte82 , wie in den12A ,12C und12D gezeigt ist, um Aussparungen zu erzeugen; Füllen eines dielektrischen Materials in die Aussparungen; und Durchführen eines Planarisierungsprozesses, wie etwa eines CMP-Prozesses oder eines mechanischen Schleifprozesses. Die Unterseiten der dielektrischen Hartmasken88 können niedriger als die, auf gleicher Höhe mit den oder höher als die Oberseiten der Gate-Abstandshalter46 sein. Die dielektrischen Hartmasken88 können nicht in den Referenzquerschnitt von13B hinein reichen und sind daher in diesem Referenzquerschnitt nicht dargestellt. - Die
14A ,14B ,14C ,14D ,15A ,15B ,15C ,15D ,16A ,16B ,16C und16D zeigen die Herstellung von dielektrischen Hartmasken92 , die alternativ als SAD-3 bezeichnet werden. Der entsprechende Schritt ist als Schritt228 in dem Prozessablauf200 angegeben, der in23 gezeigt ist. In den14B und14D wird das ILD60 in einem Ätzprozess ausgespart, sodass Öffnungen90 entstehen. Wie in14A gezeigt ist, können die Positionen und die Größen der Aussparungen90 die Gleichen wie die Positionen und Größen des ILD60 bzw. der CESL58 sein. Nach dem Aussparen bleibt ein Teil des ILD60 und der CESL58 unter jeder Öffnung90 bestehen, wobei die CESL58 einen U-förmige Querschnitt (siehe11 ) hat. Die Unterseiten der Öffnungen90 können niedriger als die, auf gleicher Höhe mit der oder höher als die (in den14C und14D gezeigte) Grenzfläche zwischen den Source-/Drain-Kontaktstiften82 und den dielektrischen Hartmasken88 sein. Die Ätzung wird unter Verwendung eines Ätzgases durchgeführt, das eine hohe Ätzselektivität für die dielektrischen Hartmasken80 und88 hat, sodass die dielektrischen Hartmasken80 und88 nicht geätzt werden. Außerdem werden die Gate-Abstandshalter46 nicht beschädigt. - Die
15A ,15B ,15C und15D zeigen die Abscheidung eines dielektrischen Materials92 . Das dielektrische Material92 kann aus den Materialien gewählt werden, die eine hohe Durchbruchspannung haben, wie etwa dielektrische High-k-Materialien. Das dielektrische Material92 kann aus der Gruppe SiC, LaO, AlO, AlON, ZrO, HfO, SiN, Si, ZnO, ZrN, ZrAlO, TiO, TaO, YO, TaCN, ZrSi, SiOCN, SiOC, SiCN, HfSi oder dergleichen gewählt sein, wobei es nicht auf diese Gruppe beschränkt ist. Außerdem ist, obwohl das dielektrische Material92 die gleichen in Frage kommende Materialien wie für die dielektrischen Hartmasken80 und88 umfassen kann, das dielektrische Material92 von den Materialien für die beiden dielektrischen Hartmasken80 und88 verschieden, sodass in dem späteren Ätzprozess hohe Ätzselektivitätswerte erzielt werden. Das Abscheidungsverfahren für das dielektrische Material92 kann Atomlagenabscheidung (ALD), Schleuderbeschichtung, PECVD oder dergleichen sein. - Gemäß einigen Ausführungsformen der vorliegenden Erfindung wird das dielektrische Material
92 planarisiert, wenn seine Oberseite nicht planar ist. Andernfalls wird der Planarisierungsprozess weggelassen. Dann wird ein Rückätzprozess durchgeführt, bis die Oberseite des verbliebenen dielektrischen Materials92 koplanar mit der Oberseite der dielektrischen Hartmasken80 (16B) und der dielektrischen Hartmasken88 (16C ) ist. Bei einigen Ausführungsformen der vorliegenden Erfindung wird der Planarisierungsprozess durchgeführt, bis die dielektrischen Hartmasken80 und88 freigelegt sind. Die übrigen Teile des dielektrischen Materials92 werden auch als dielektrische Hartmasken92 oder SAD-392 bezeichnet. Die16A und16D zeigen eine Draufsicht bzw. eine Schnittansicht. Zu diesem Zeitpunkt sind alle Oberseiten der dielektrischen Hartmasken80 ,88 und92 freigelegt, und sie können koplanar sein. - Wie in
16D gezeigt ist, kann ein Luftspalt94 entstehen, der in der entsprechenden dielektrischen Hartmaske92 abgedichtet wird. Und da die dielektrischen Hartmasken92 obere Breiten haben können, die kleiner als untere Breiten sind, können Hohlräume96 an unteren Ecken entstehen, die Eckbereiche sind, die von den Source-/Drain-Kontaktstiften82 , der CESL58 / dem ILD60 und den dielektrischen Hartmasken92 definiert werden. Von oben betrachtet, können der Luftspalt94 und die Hohlräume96 längliche Streifen bilden, die Längsrichtungen haben, die parallel zu der Längsrichtung der Hartmasken92 sind. Bei alternativen Ausführungsformen entstehen der Luftspalt94 und/oder die Hohlräume96 nicht. - Die
17A ,17B ,17C und17D zeigen die Herstellung einer Ätzstoppschicht102 und einer Hartmaske104 , die zum Herstellen und Schützen der Strukturen der Gate-Schlitzkontaktöffnungen und der Source-/Drain-Schlitzkontaktöffnungen verwendet werden. Der entsprechende Schritt ist als Schritt230 in dem Prozessablauf200 angegeben, der in23 gezeigt ist. Die Ätzstoppschicht102 kann aus einem Oxid, einem Nitrid, einem Carbid, einem Oxidcarbid oder dergleichen bestehen. Die Hartmaske104 kann aus Titannidrid, Bornitrid, einem Oxid, einem Nitrid oder dergleichen bestehen. - Wie in den
18A ,18B ,18C und18D gezeigt ist, werden dann Source-/Drain-Schlitzkontaktöffnungen erzeugt. Der entsprechende Schritt ist als Schritt232 in dem Prozessablauf200 angegeben, der in23 gezeigt ist. Einige Teile der Hartmaske104 und der Ätzstoppschicht102 werden geätzt, sodass Öffnungen106 (18A ,18C und18D ) in der Hartmaske104 und der Ätzstoppschicht102 entstehen.18A zeigt ein Beispiel, in dem schlitzförmige (längliche) Öffnungen106 erzeugt werden, durch die die darunter befindlichen dielektrischen Hartmasken88 und92 freigelegt werden. Bei einigen Ausführungsformen der vorliegenden Erfindung wird zum Erzeugen der Öffnungen106 ein Fotoresist108 (18B ,18C und18D ) hergestellt und strukturiert, und dann werden die Hartmaske104 und die Ätzstoppschicht102 unter Verwendung des strukturierten Fotoresists108 als eine Ätzmaske geätzt. - Wie in den
18C und18D gezeigt ist, werden dann die Teile der freiliegenden Hartmasken88 geätzt, um die schlitzförmigen Öffnungen106 zwischen den dielektrischen Hartmasken80 zu verlängern. Der entsprechende Schritt ist ebenfalls als Schritt232 in dem Prozessablauf200 angegeben, der in23 gezeigt ist. Die Schlitzöffnungen106 haben daher Teile, die sich nach unten bis zu einer Ebene erstrecken, die niedriger als die Oberseiten der dritten dielektrischen Hartmasken92 (18D ) ist, und die jeweiligen Teile werden nachstehend als Schlitzöffnungsverlängerungen bezeichnet. Einige Source-/Drain-Kontaktstifte82 werden freigelegt, wie in den18C und18D gezeigt ist. Wie in18D gezeigt ist, bleibt außerdem die dielektrische Hartmaske92 bestehen. Die Ätzung der dielektrischen Hartmasken88 wird unter Verwendung eines Ätzmittels so durchgeführt, dass der Ätzselektivitätswert (das Verhältnis der Ätzrate für die dielektrischen Hartmasken88 zu der Ätzrate für die dielektrischen Hartmasken92 ) hoch ist und zum Beispiel etwa 20, 30 oder mehr beträgt. Dadurch wird die dielektrische Hartmaske92 nicht geätzt, und sie bleibt bestehen, um die benachbarten Schlitzöffnungsverlängerungen voneinander zu trennen, wie in18D gezeigt ist. Außerdem kann bei der Ätzung die Ätzselektivität (die Ätzrate für die dielektrischen Hartmasken88 zu der Ätzrate für die dielektrischen Hartmasken80 ) zum Beispiel etwa 1,0 bis etwa 50 betragen. Anschließend wird das Fotoresist108 entfernt. - Die
19A bis19D und die20A bis20D zeigen die Herstellung von Gate-Schlitzkontaktöffnungen. Der entsprechende Schritt ist als Schritt234 in dem Prozessablauf200 angegeben, der in23 gezeigt ist. Die19A bis19D zeigen die Herstellung und die Strukturierung eines Fotoresists110 , in dem eine Schlitzöffnung112 erzeugt wird, wie in den19A und19B gezeigt ist. Dann wird das Fotoresist110 als eine Ätzmaske zum Ätzen der darunter befindlichen Hartmaske104 und zum Ätzen der Ätzstoppschicht102 verwendet, sodass die Schlitzöffnung112 in die Hartmaske104 und die Ätzstoppschicht102 hinein reicht, wie in20B gezeigt ist. - Nachdem die Hartmaske
104 und die Ätzstoppschicht102 geätzt worden sind, werden die freigelegten dielektrischen Hartmasken80 geätzt, sodass die darunter befindlichen Gate-Stapel72 freigelegt werden, wie in den20A und20B gezeigt ist. Der entsprechende Schritt ist ebenfalls als Schritt234 in dem Prozessablauf200 angegeben, der in23 gezeigt ist. Die Schlitzöffnung112 hat somit Teile, die sich nach unten bis zu einer Ebene erstrecken, die niedriger als die Oberseiten der dritten dielektrischen Hartmasken92 ist, und die jeweiligen Teile werden nachstehend als Schlitzöffnungsverlängerungen bezeichnet. Die Ätzung der dielektrischen Hartmasken80 wird unter Verwendung eines Ätzmittels so durchgeführt, dass der Ätzselektivitätswert (das Verhältnis der Ätzrate für die dielektrischen Hartmasken80 zu der Ätzrate für die dielektrischen Hartmasken92 ) hoch ist und zum Beispiel etwa 20, 30 oder mehr beträgt. Dadurch wird die dielektrische Hartmaske92 nicht geätzt, und sie bleibt bestehen, um die benachbarten Schlitzöffnungsverlängerungen voneinander zu trennen, wie in20B gezeigt ist. Außerdem kann bei der Ätzung die Ätzselektivität (die Ätzrate für die dielektrischen Hartmasken80 zu der Ätzrate für die dielektrischen Hartmasken88 ) zum Beispiel etwa 1,0 bis etwa 50 betragen. Anschließend wird das Fotoresist110 entfernt. - Durch Herstellen der dielektrischen Hartmasken
92 mit einem ausgewählten Material, das von den Materialien für die dielektrischen Hartmasken80 und88 verschieden ist, ist es möglich, beim Ätzen der dielektrischen Hartmasken80 und99 hohe Ätzselektivitätswerte zu erzielen, sodass während der Herstellung der Source-/Drain-Schlitzkontaktöffnungen106 und der Gate-Schlitzkontaktöffnungen112 die dielektrischen Hartmasken92 nicht ausgespart werden. Wenn hingegen die dielektrischen Hartmasken92 nicht hergestellt werden, um die entsprechenden Teile des ILD60 zu ersetzen, werden die oberen Teile des ILD60 in Bereichen94A (20B) und in Bereichen94B (20D ) beim Erzeugen der Schlitzöffnungen ausgespart. - Bei den vorstehend erörterten Prozessen werden zwei Source-/Drain-Kontaktstifte
82 zum Beispiel zu der Source-/Drain-Schlitzkontaktöffnung106 freigelegt, und zwei Gate-Stapel72 werden zum Beispiel zu der Gate-Schlitzkontaktöffnung112 freigelegt. Bei einigen Ausführungsformen der vorliegenden Erfindung können die Source-/Drain-Schlitzkontaktöffnung106 und die Gate-Schlitzkontaktöffnung112 länglicher erzeugt werden, sodass drei oder mehr Source-/Drain-Kontaktstifte82 zu der gleichen Source-/Drain-Schlitzkontaktöffnung106 freigelegt werden können und drei oder mehr Gate-Stapel72 zu der gleichen Gate-Schlitzkontaktöffnung112 freigelegt werden können. - Wie in den
20B und20D gezeigt ist, sind die Schlitzöffnungen106 und112 in der Hartmaske104 und der Ätzstoppschicht102 geschützt. Zwei (oder mehr) Source-/Drain-Kontaktstifte82 befinden sich unter der gleichen Source-/Drain-Schlitzkontaktöffnung106 und werden zu dieser freigelegt, und zwei (oder mehr) Gate-Stapel72 befinden sich unter der gleichen Gate-Schlitzkontaktöffnung112 und werden zu dieser freigelegt. - Dann werden Source-/Drain-Kontaktstifte und Gate-Kontaktstifte in den Öffnungen
106 und112 hergestellt. Der entsprechende Schritt ist als Schritt236 in dem Prozessablauf200 angegeben, der in23 gezeigt ist. Der Herstellungsprozess kann das Füllen eines oder mehrerer leitfähiger Materialien in die Öffnungen106 und112 und das Durchführen eines Planarisierungsprozesses, wie etwa eines CMP-Prozesses oder eines mechanischen Schleifprozesses, umfassen, um überschüssige Teile des leitfähigen Materials zu entfernen. Die resultierenden Source-/Drain-Kontaktstifte114 und Gate-Kontaktstifte116 sind in den21A bis21D gezeigt. Die dargestellten Source-/Drain-Kontaktstifte114 können zu unterschiedlichen FinFETs gehören. Die dargestellten Gate-Kontaktstifte116 können ebenfalls zu unterschiedlichen FinFETs gehören. Bei einigen Ausführungsformen der vorliegenden Erfindung umfasst das eingefüllte leitfähige Material eine Diffusionssperrschicht, die aus Titannidrid, Tantalnitrid, Titan oder Tantal bestehen kann, und ein Füllmaterial, wie etwa Kupfer, Wolfram, Cobalt, Ruthenium oder dergleichen. - Wie in den
21A und21B gezeigt ist, sind zwei benachbarte Gate-Kontaktstifte116 durch eine dielektrische Hartmaske92 voneinander getrennt. Wie vorstehend dargelegt worden ist, wird das Material für die dielektrische Hartmaske92 so gewählt, dass es bei der Erzeugung der Öffnungen, in die die Gate-Kontaktstifte116 gefüllt werden, nicht ausgespart wird. Wenn jedoch die dielektrischen Hartmasken92 nicht hergestellt werden, kann das ILD60 die Zwischenräume der dielektrischen Hartmasken92 einnehmen und kann beim Erzeugen der Schlitzkontaktöffnung112 (18D ) ausgespart werden, sodass der Bereich94A (21B) zu einer Aussparung wird, wenn die Gate-Kontaktöffnungen erzeugt werden. Das führt zu einem elektrischen Kurzschluss der benachbarten Gate-Kontaktstifte116 . Somit wird durch Herstellen der dielektrischen Hartmasken92 ein elektrischer Kurzschluss der benachbarten Gate-Kontaktstifte116 vermieden. Ebenso wird durch Herstellen der dielektrischen Hartmaske92 in dem Bereich94B (21D ) dieser Bereich beständiger gegen eine Beschädigung bei der Herstellung der Source-/Drain-Kontaktöffnungen. Dadurch wird ein elektrischer Kurzschluss der benachbarten Gate-Kontaktstifte116 vermieden. -
22 zeigt eine vergrößerte Darstellung von21D . Bei einigen Ausführungsformen der vorliegenden Erfindung hat der Luftspalt94 eine HöheH1 von etwa 0 nm bis etwa 50 nm bei einer BreiteW1 von etwa 0 nm bis etwa 30 nm. Die Hohlräume96 können HöhenH2 von etwa 0 nm bis etwa 50 nm bei eine BreiteW2 von etwa 0 nm bis etwa 30 nm haben. Ein vertikaler AbstandD1 von der Unterseite des Luftspalts94 bis zu der Oberseite des darunter befindlichen ILD60 kann etwa 0 nm bis etwa 60 nm betragen. Eine BreiteW3 der verbliebenen dielektrischen Hartmaske88 kann etwa 0 nm bis etwa 30 nm betragen. Auf den Seitenwänden der dargestellten dielektrischen Hartmaske92 gibt es keine verbliebene dielektrische Hartmaske88 , und die Source-/Drain-Kontaktstifte114 sind in physischem Kontakt mit der dielektrischen Hartmaske92 , wobei die einzelnen verbliebenen dielektrischen Hartmasken88 , die in21D gezeigt sind, vorhanden sein können oder auch nicht, was von der Größe der Source-/Drain-Schlitzkontaktöffnung abhängig ist. Eine HöheH3 der dielektrischen Hartmaske92 (21B) kann etwa 1 nm bis etwa 40 nm betragen. Außerdem kann ein Verhältnis der HöheH3 zu einer Gesamthöhe der Teile des ILD60 und der CESL58 , die sich direkt unter der dielektrischen Hartmaske92 befinden, etwa 0,2 bis etwa 12 betragen. - Ausführungsformen der vorliegenden Erfindung können einige Vorzüge bieten. Mit der Reduzierung der Strukturgrößen in integrierten Schaltkreisen werden auch die Größen von Source-/Drain-Kontaktstiften und Gate-Kontaktstiften reduziert. Zum Beispiel wird es auf Grund der Beschränkung der fotolithografischen Prozesse schwieriger, Kontaktstifte mit geringen Größen herzustellen. Um diese Beschränkung zu überwinden, werden Schlitzkontaktstifte so hergestellt, dass eine Mehrzahl von Source-/Drain-Kontaktstiften durch die gleiche Source-/Drain-Schlitzkontaktöffnung hergestellt wird und eine Mehrzahl von Gate-Kontaktstiften durch die gleiche Gate-Schlitzkontaktöffnung hergestellt wird. Die Source-/Drain-Kontaktstifte, die durch die gleiche Schlitzöffnung hergestellt werden, haben jedoch auf Grund der Beschädigung des ILD das Problem, dass sie elektrisch kurzgeschlossen werden, und die Gate-Kontaktstifte, die durch die gleiche Schlitzöffnung hergestellt werden, werden durch die Beschädigung des ILD ebenfalls elektrisch kurzgeschlossen. Dieses Problem wird durch Herstellen der dielektrischen Hartmasken
92 gelöst. Außerdem steigt bei einem kleinen Abstand zwischen benachbarten Gate-Kontaktstiften (oder Source-/Drain-Kontaktstiften) die Gefahr des dielektrischen Durchschlags. Die dielektrischen Hartmasken92 können daher bei einigen Ausführungsformen der vorliegenden Erfindung unter Verwendung eines Materials hergestellt werden, das eine höhere Durchbruchspannung als das ILD hat - Gemäß einigen Ausführungsformen der vorliegenden Erfindung weist ein Verfahren zum Herstellen einer integrierten Schaltkreisstruktur die folgenden Schritte auf: Herstellen eines ersten Source-/Drain-Kontaktstifts über und in elektrischer Verbindung mit einem Source-/Drain-Bereich eines Transistors; Herstellen einer ersten dielektrischen Hartmaske, die einen Gate-Stapel überdeckt; Aussparen des ersten Source-/Drain-Kontaktstifts, um eine erste Aussparung zu erzeugen; Herstellen einer zweiten dielektrischen Hartmaske in der ersten Aussparung; Aussparen einer Zwischenschichtdielektrikum-Schicht, um eine zweite Aussparung zu erzeugen; und Herstellen einer dritten dielektrischen Hartmaske in der zweiten Aussparung, wobei die dritte dielektrische Hartmaske die erste dielektrische Hartmaske und die zweite dielektrische Hartmaske kontaktiert. Bei einer Ausführungsform umfasst das Herstellen der dritten dielektrischen Hartmaske einen Planarisierungsprozess, um Oberseiten der ersten dielektrischen Hartmaske, der zweiten dielektrischen Hartmaske und der dritten dielektrischen Hartmaske miteinander zu planarisieren. Bei einer Ausführungsform umfasst das Verfahren nach dem Herstellen der dritten dielektrischen Hartmaske weiterhin das Entfernen der zweiten dielektrischen Hartmaske, um eine dritte Aussparung zu erzeugen. Bei einer Ausführungsform umfasst das Verfahren weiterhin das Füllen eines leitfähigen Materials in die dritte Aussparung, um einen zweiten Source-/Drain-Kontaktstift über und in Kontakt mit dem ersten Source-/Drain-Kontaktstift herzustellen, wobei eine Seitenwand des zweiten Source-/Drain-Kontaktstifts eine Seitenwand der ersten dielektrischen Hartmaske kontaktiert, sodass eine im Wesentlichen vertikale Grenzfläche entsteht. Bei einer Ausführungsform wird die zweite dielektrische Hartmaske unter Verwendung eines Ätzmittels entfernt, und die dritte dielektrische Hartmaske wird mit dem Ätzmittel behandelt und wird nicht geätzt. Bei einer Ausführungsform umfasst das Verfahren nach dem Herstellen der dritten dielektrischen Hartmaske weiterhin das Entfernen der ersten dielektrischen Hartmaske, um eine vierte Aussparung zu erzeugen. Bei einer Ausführungsform umfasst das Verfahren weiterhin das Füllen eines leitfähigen Materials in die vierte Aussparung, um einen Gate-Kontaktstift über und in Kontakt mit dem Gate-Stapel herzustellen, wobei eine Seitenwand des Gate-Kontaktstifts eine Seitenwand der dritten dielektrischen Hartmaske kontaktiert, sodass eine im Wesentlichen vertikale Grenzfläche entsteht. Bei einer Ausführungsform wird die erste dielektrische Hartmaske unter Verwendung eines Ätzmittels entfernt, und die dritte dielektrische Hartmaske wird mit dem Ätzmittel behandelt und wird nicht geätzt. Bei einer Ausführungsform umfasst das Herstellen der dritten dielektrischen Hartmaske das Herstellen eines dielektrischen High-k-Bereichs. Bei einer Ausführungsform wird ein Luftspalt in der dritten dielektrischen Hartmaske abgedichtet.
- Gemäß einigen Ausführungsformen der vorliegenden Erfindung weist ein Verfahren zum Herstellen einer integrierten Schaltkreisstruktur die folgenden Schritte auf: Aussparen eines Zwischenschicht-Dielektrikums, um eine erste Aussparung zu erzeugen; Füllen der ersten Aussparung mit einer ersten dielektrischen Hartmaske; Herstellen einer Hartmaske über der ersten dielektrischen Hartmaske und zwei zweiten dielektrischen Hartmasken, wobei die zwei zweiten dielektrischen Hartmasken auf gegenüberliegenden Seiten der ersten dielektrischen Hartmaske angeordnet sind und die erste dielektrische Hartmaske kontaktieren; Erzeugen einer Schlitzöffnung in der Hartmaske, um die erste dielektrische Hartmaske und die zwei zweiten dielektrischen Hartmasken freizulegen; Entfernen der zwei zweiten dielektrischen Hartmasken durch Ätzen, um Schlitzöffnungsverlängerungen zu erzeugen, wobei darunter befindliche leitfähige Strukturelemente zu den Schlitzöffnungsverlängerungen freigelegt werden und die darunter befindlichen leitfähigen Strukturelemente Gate-Stapel oder Source-/Drain-Kontaktstifte umfassen, wobei die erste dielektrische Hartmaske bei dem Ätzen freigelegt wird und nach dem Ätzen bestehen bleibt; Einfüllen eines leitfähigen Materials, wobei das leitfähige Material einen ersten Teil in der Schlitzöffnung und zweite Teile in den Schlitzöffnungsverlängerungen umfasst; und Entfernen des ersten Teils des leitfähigen Materials, wobei die zweiten Teile des leitfähigen Materials bestehen bleiben, um zwei Kontaktstifte zu bilden, die physisch voneinander getrennt sind. Bei einer Ausführungsform umfassen die darunter befindlichen leitfähigen Strukturelemente Source-/Drain-Kontaktstifte, und die zwei Kontaktstifte umfassen zwei weitere Source-/Drain-Kontaktstifte. Bei einer Ausführungsform umfassen die darunter befindlichen leitfähigen Strukturelemente Gate-Stapel, und die zwei Kontaktstifte umfassen zwei Gate-Kontaktstifte. Bei einer Ausführungsform haben beim Entfernen der zwei zweiten dielektrischen Hartmasken die zwei zweiten dielektrischen Hartmasken und die erste dielektrische Hartmaske eine Ätzselektivität, die höher als etwa 20 ist. Bei einer Ausführungsform umfasst das Entfernen des ersten Teils des leitfähigen Materials einen Planarisierungsprozess, wobei die erste dielektrische Hartmaske nach dem Planarisierungsprozess freiliegt.
- Gemäß einigen Ausführungsformen der vorliegenden Erfindung weist eine integrierte Schaltkreisstruktur Folgendes auf: einen ersten Gate-Stapel und einen zweiten Gate-Stapel; ein Zwischenschicht-Dielektrikum zwischen dem ersten Gate-Stapel und dem zweiten Gate-Stapel; eine dielektrische Hartmaske, die das Zwischenschicht-Dielektrikum überdeckt und kontaktiert, wobei die dielektrische Hartmaske und das Zwischenschicht-Dielektrikum aus unterschiedlichen Materialien bestehen; einen ersten Gate-Kontaktstift über und in Kontakt mit dem ersten Gate-Stapel; und einen zweiten Gate-Kontaktstift über und in Kontakt mit dem zweiten Gate-Stapel, wobei der erste Gate-Kontaktstift und der zweite Gate-Kontaktstift durch die dielektrische Hartmaske voneinander getrennt sind und Seitenwände des ersten Gate-Kontaktstifts und des zweiten Gate-Kontaktstifts Seitenwände der dielektrischen Hartmaske kontaktieren, sodass im Wesentlichen vertikale Grenzflächen entstehen. Bei einer Ausführungsform sind Oberseiten des ersten Gate-Kontaktstifts, des zweiten Gate-Kontaktstifts und der dielektrischen Hartmaske koplanar. Bei einer Ausführungsform besteht die dielektrische Hartmaske aus einem dielektrischen High-k-Material. Bei einer Ausführungsform weist die integrierte Schaltkreisstruktur weiterhin Gate-Abstandshalter auf gegenüberliegenden Seiten des ersten Gate-Stapels und des zweiten Gate-Stapels auf, wobei eine Unterseite der dielektrischen Hartmaske niedriger als Oberseiten der Gate-Abstandshalter ist. Bei einer Ausführungsform ist eine Oberseite der dielektrischen Hartmaske höher als die Oberseiten der Gate-Abstandshalter.
- Vorstehend sind Merkmale verschiedener Ausführungsformen beschrieben worden, sodass Fachleute die Aspekte der vorliegenden Erfindung besser verstehen können. Fachleuten dürfte klar sein, dass sie die vorliegende Erfindung ohne Weiteres als eine Grundlage zum Gestalten oder Modifizieren anderer Verfahren und Strukturen zum Erreichen der gleichen Ziele und/oder zum Erzielen der gleichen Vorzüge wie bei den hier vorgestellten Ausführungsformen verwenden können. Fachleute dürften ebenfalls erkennen, dass solche äquivalenten Auslegungen nicht von dem Grundgedanken und Schutzumfang der vorliegenden Erfindung abweichen und dass sie hier verschiedene Änderungen, Ersetzungen und Abwandlungen vornehmen können, ohne von dem Grundgedanken und Schutzumfang der vorliegenden Erfindung abzuweichen.
Claims (20)
- Verfahren zum Herstellen einer integrierten Schaltkreisstruktur mit den folgenden Schritten: Herstellen eines ersten Source-/Drain-Kontaktstifts (82) über und in elektrischer Verbindung mit einem Source-/Drain-Bereich (54) eines Transistors (86); Herstellen einer ersten dielektrischen Hartmaske (80), die einen Gate-Stapel überdeckt; Aussparen des ersten Source-/Drain-Kontaktstifts (82), um eine erste Aussparung zu erzeugen; Herstellen einer zweiten dielektrischen Hartmaske (88) in der ersten Aussparung; Aussparen einer Zwischenschichtdielektrikum-Schicht (60), um eine zweite Aussparung (90) zu erzeugen; und Herstellen einer dritten dielektrischen Hartmaske (92) in der zweiten Aussparung, wobei die dritte dielektrische Hartmaske (92) die erste dielektrische Hartmaske (80) und die zweite dielektrische Hartmaske (88) kontaktiert.
- Verfahren nach
Anspruch 1 , wobei das Herstellen der dritten dielektrischen Hartmaske einen Planarisierungsprozess umfasst, um Oberseiten der ersten dielektrischen Hartmaske, der zweiten dielektrischen Hartmaske und der dritten dielektrischen Hartmaske miteinander zu planarisieren. - Verfahren nach
Anspruch 1 oder2 , das nach dem Herstellen der dritten dielektrischen Hartmaske weiterhin das Entfernen der zweiten dielektrischen Hartmaske umfasst, um eine dritte Aussparung zu erzeugen. - Verfahren nach
Anspruch 3 , das weiterhin das Füllen eines leitfähigen Materials in die dritte Aussparung umfasst, um einen zweiten Source-/Drain-Kontaktstift über und in Kontakt mit dem ersten Source-/Drain-Kontaktstift herzustellen, wobei eine Seitenwand des zweiten Source-/Drain-Kontaktstifts eine Seitenwand der ersten dielektrischen Hartmaske kontaktiert, sodass eine im Wesentlichen vertikale Grenzfläche entsteht. - Verfahren nach
Anspruch 3 oder4 , wobei die zweite dielektrische Hartmaske unter Verwendung eines Ätzmittels entfernt wird und die dritte dielektrische Hartmaske mit dem Ätzmittel in Kontakt gebracht wird und nicht geätzt wird. - Verfahren nach einem der vorhergehenden Ansprüche, das nach dem Herstellen der dritten dielektrischen Hartmaske weiterhin das Entfernen der ersten dielektrischen Hartmaske umfasst, um eine vierte Aussparung zu erzeugen.
- Verfahren nach
Anspruch 6 , das weiterhin das Füllen eines leitfähigen Materials in die vierte Aussparung umfasst, um einen Gate-Kontaktstift über und in Kontakt mit dem Gate-Stapel herzustellen, wobei eine Seitenwand des Gate-Kontaktstifts eine Seitenwand der dritten dielektrischen Hartmaske kontaktiert, sodass eine im Wesentlichen vertikale Grenzfläche entsteht. - Verfahren nach
Anspruch 6 oder7 , wobei die erste dielektrische Hartmaske unter Verwendung eines Ätzmittels entfernt wird und die dritte dielektrische Hartmaske mit dem Ätzmittel in Kontakt gebracht wird und nicht geätzt wird. - Verfahren nach einem der vorhergehenden Ansprüche, wobei das Herstellen der dritten dielektrischen Hartmaske das Herstellen eines dielektrischen High-k-Bereichs umfasst.
- Verfahren nach einem der vorhergehenden Ansprüche, wobei ein Luftspalt in der dritten dielektrischen Hartmaske abgedichtet wird.
- Verfahren zum Herstellen einer integrierten Schaltkreisstruktur mit den folgenden Schritten: Aussparen eines Zwischenschicht-Dielektrikums (60), um eine erste Aussparung (90) zu erzeugen; Füllen der ersten Aussparung mit einer ersten dielektrischen Hartmaske (92); Herstellen einer Hartmaske (104) über der ersten dielektrischen Hartmaske (92) und zwei zweiten dielektrischen Hartmasken (80), wobei die zwei zweiten dielektrischen Hartmasken (80) auf entgegengesetzten Seiten der ersten dielektrischen Hartmaske (92) angeordnet sind und die erste dielektrische Hartmaske (92) kontaktieren; Erzeugen einer Schlitzöffnung (112) in der Hartmaske (104), um die erste dielektrische Hartmaske (92) und die zwei zweiten dielektrischen Hartmasken (80) freizulegen; Entfernen der zwei zweiten dielektrischen Hartmasken (80) durch Ätzen, um Schlitzöffnungsverlängerungen zu erzeugen, wobei darunter befindliche leitfähige Strukturelemente (72) zu den Schlitzöffnungsverlängerungen freigelegt werden, wobei die darunter befindlichen leitfähigen Strukturelemente (72) Gate-Stapel (72) oder Source-/Drain-Kontaktstifte (82) umfassen, wobei die erste dielektrische Hartmaske (92) bei dem Ätzen freigelegt wird und nach dem Ätzen bestehen bleibt; Einfüllen eines leitfähigen Materials, wobei das leitfähige Material einen ersten Teil in der Schlitzöffnung und zweite Teile in den Schlitzöffnungsverlängerungen umfasst; und Entfernen des ersten Teils des leitfähigen Materials, wobei die zweiten Teile des leitfähigen Materials bestehen bleiben, um zwei Kontaktstifte (114) zu bilden, die physisch voneinander getrennt sind.
- Verfahren nach
Anspruch 11 , wobei die darunter befindlichen leitfähigen Strukturelemente Source-/Drain-Kontaktstifte umfassen und die zwei Kontaktstifte zwei weitere Source-/Drain-Kontaktstifte umfassen. - Verfahren nach
Anspruch 11 oder12 , wobei die darunter befindlichen leitfähigen Strukturelemente Gate-Stapel umfassen und die zwei Kontaktstifte zwei Gate-Kontaktstifte umfassen. - Verfahren nach einem der
Ansprüche 11 bis13 , wobei beim Entfernen der zwei zweiten dielektrischen Hartmasken die zwei zweiten dielektrischen Hartmasken und die erste dielektrische Hartmaske eine Ätzselektivität haben, die höher als etwa 20 ist. - Verfahren nach einem der
Ansprüche 11 bis14 , wobei das Entfernen des ersten Teils des leitfähigen Materials einen Planarisierungsprozess umfasst, wobei die erste dielektrische Hartmaske nach dem Planarisierungsprozess freiliegt. - Integrierte Schaltkreisstruktur mit: einem ersten Gate-Stapel (72) und einem zweiten Gate-Stapel; einem Zwischenschicht-Dielektrikum (60) zwischen dem ersten Gate-Stapel und dem zweiten Gate-Stapel; einer dielektrischen Hartmaske (92), die das Zwischenschicht-Dielektrikum überdeckt und kontaktiert, wobei die dielektrische Hartmaske und das Zwischenschicht-Dielektrikum aus unterschiedlichen Materialien bestehen; einem ersten Gatekontakt über und in Kontakt mit dem ersten Gate-Stapel; und einem zweiten Gatekontakt über und in Kontakt mit dem zweiten Gate-Stapel, wobei der erste Gatekontakt und der zweite Gatekontakt durch die dielektrische Hartmaske (92) voneinander getrennt sind und Seitenwände des ersten Gatekontakts und des zweiten Gatekontakts in Kontakt mit Seitenwänden der dielektrischen Hartmaske (92) sind, sodass im Wesentlichen vertikale Grenzflächen entstehen.
- Integrierte Schaltkreisstruktur nach
Anspruch 16 , wobei Oberseiten des ersten Gatekontakts, des zweiten Gatekontakts und der dielektrischen Hartmaske koplanar sind. - Integrierte Schaltkreisstruktur nach
Anspruch 16 oder17 , wobei die dielektrische Hartmaske aus einem dielektrischen High-k-Material besteht. - Integrierte Schaltkreisstruktur nach einem der
Ansprüche 16 bis18 , die weiterhin Gate-Abstandshalter auf entgegengesetzten Seiten des ersten Gate-Stapels und des zweiten Gate-Stapels aufweist, wobei eine Unterseite der dielektrischen Hartmaske niedriger als Oberseiten der Gate-Abstandshalter ist. - Integrierte Schaltkreisstruktur nach
Anspruch 19 , wobei eine Oberseite der dielektrischen Hartmaske höher als die Oberseiten der Gate-Abstandshalter ist.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201862749207P | 2018-10-23 | 2018-10-23 | |
TW62/749,207 | 2018-10-23 | ||
TW16/373,215 | 2019-04-02 | ||
US16/373,215 US10943829B2 (en) | 2018-10-23 | 2019-04-02 | Slot contacts and method forming same |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102019110004A1 true DE102019110004A1 (de) | 2020-04-23 |
Family
ID=70279760
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102019110004.6A Pending DE102019110004A1 (de) | 2018-10-23 | 2019-04-16 | Schlitzkontakte und verfahren zu deren herstellung |
Country Status (5)
Country | Link |
---|---|
US (3) | US10943829B2 (de) |
KR (1) | KR102269804B1 (de) |
CN (1) | CN111092053B (de) |
DE (1) | DE102019110004A1 (de) |
TW (1) | TWI721605B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102020119099A1 (de) | 2020-06-30 | 2021-12-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Halbleitervorrichtung und verfahren |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11476196B2 (en) * | 2018-11-27 | 2022-10-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device with multi-layer dielectric |
US11721580B2 (en) * | 2019-06-10 | 2023-08-08 | Intel Corporation | 1D vertical edge blocking (VEB) via and plug |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100414220B1 (ko) * | 2001-06-22 | 2004-01-07 | 삼성전자주식회사 | 공유 콘택을 가지는 반도체 장치 및 그 제조 방법 |
KR100503519B1 (ko) * | 2003-01-22 | 2005-07-22 | 삼성전자주식회사 | 반도체 장치 및 그 제조방법 |
KR100569523B1 (ko) | 2003-06-30 | 2006-04-07 | 주식회사 하이닉스반도체 | 반도체소자의 비트라인 형성방법 |
CN100514596C (zh) * | 2006-01-13 | 2009-07-15 | 联华电子股份有限公司 | 金属内连线的制作方法与结构 |
CN103915372B (zh) * | 2013-01-08 | 2016-08-31 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
CN103915384B (zh) * | 2013-01-08 | 2016-08-10 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
KR102068980B1 (ko) | 2013-08-01 | 2020-01-22 | 삼성전자 주식회사 | 반도체 장치 및 그 제조 방법 |
CN104900593B (zh) * | 2014-03-04 | 2018-02-16 | 中芯国际集成电路制造(上海)有限公司 | 存储器及其形成方法 |
US9391201B2 (en) | 2014-11-25 | 2016-07-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Source/drain structure and manufacturing the same |
US9911824B2 (en) | 2015-09-18 | 2018-03-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor structure with multi spacer |
US10163704B2 (en) | 2015-12-29 | 2018-12-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and a method for fabricating the same |
US9755019B1 (en) | 2016-03-03 | 2017-09-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and manufacturing method thereof |
US9865504B2 (en) | 2016-03-04 | 2018-01-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and manufacturing method thereof |
US9793372B1 (en) | 2016-05-25 | 2017-10-17 | Globalfoundries Inc. | Integrated circuit including a dummy gate structure and method for the formation thereof |
US10164111B2 (en) * | 2016-08-03 | 2018-12-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and methods of manufacture |
US10062784B1 (en) * | 2017-04-20 | 2018-08-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Self-aligned gate hard mask and method forming same |
US10475654B2 (en) * | 2017-08-31 | 2019-11-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wrap-around contact plug and method manufacturing same |
US11587791B2 (en) * | 2018-10-23 | 2023-02-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Silicon intermixing layer for blocking diffusion |
-
2019
- 2019-04-02 US US16/373,215 patent/US10943829B2/en active Active
- 2019-04-16 DE DE102019110004.6A patent/DE102019110004A1/de active Pending
- 2019-07-05 KR KR1020190081567A patent/KR102269804B1/ko active IP Right Grant
- 2019-10-17 TW TW108137415A patent/TWI721605B/zh active
- 2019-10-22 CN CN201911005905.7A patent/CN111092053B/zh active Active
-
2021
- 2021-02-18 US US17/178,762 patent/US11532518B2/en active Active
-
2022
- 2022-12-19 US US18/068,110 patent/US12009265B2/en active Active
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102020119099A1 (de) | 2020-06-30 | 2021-12-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Halbleitervorrichtung und verfahren |
US11355637B2 (en) | 2020-06-30 | 2022-06-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and method |
DE102020119099B4 (de) | 2020-06-30 | 2022-06-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Halbleitervorrichtung und verfahren zu ihrer herstellung |
US11735667B2 (en) | 2020-06-30 | 2023-08-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and method |
Also Published As
Publication number | Publication date |
---|---|
CN111092053A (zh) | 2020-05-01 |
TWI721605B (zh) | 2021-03-11 |
US20210175125A1 (en) | 2021-06-10 |
KR20200047292A (ko) | 2020-05-07 |
US20230119732A1 (en) | 2023-04-20 |
CN111092053B (zh) | 2023-12-29 |
TW202025237A (zh) | 2020-07-01 |
US11532518B2 (en) | 2022-12-20 |
US12009265B2 (en) | 2024-06-11 |
KR102269804B1 (ko) | 2021-06-29 |
US10943829B2 (en) | 2021-03-09 |
US20200126865A1 (en) | 2020-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102016115984B4 (de) | Halbleiter-Bauelement und Verfahren zu dessen Herstellung | |
DE102017124663B4 (de) | Hybridschema für verbesserte leistung bei p- und n-finfets | |
DE102017110441B3 (de) | Verfahren zur Herstellung eines Kontaktsteckers mit niedrigem Widerstand | |
DE102016100033B4 (de) | FinFET-Vorrichtungsstruktur und Verfahren zu ihrer Herstellung | |
DE102017123950B4 (de) | Finfet-bauelement und verfahren zur herstellung desselben | |
DE102018115901A1 (de) | Dielektrischer Abstandshalter zur Vermeidung von Kurzschlüssen | |
DE102018111381A1 (de) | Selektive NFET/PFET-Auskehlung von Source/Drain-Bereichen | |
DE102016115983A1 (de) | Halbleiterstruktur und Herstellungsverfahren | |
DE102017116221B4 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung, die einen nichtflüchtigen Speicher, der in einem Speicherzellenbereich angeordnet ist, und einen Feldeffekttransistor aufweist, der in einem Logikschaltkreis-Bereich angeordnet ist, und Halbleitervorrichtung mit einem nichtflüchtigen Speicher | |
DE102015112913A1 (de) | Halbleiterbauelement und Herstellungsverfahren hierfür | |
DE102017117793B4 (de) | Verfahren zur Herstellung von Multi-Gate-Transistoren und resultierende Strukturen | |
DE102018106631A1 (de) | Schneideverfahren für Halbleiterstruktur und dadurch gebildete Strukturen | |
DE102019116052B4 (de) | Transistoren mit vertiefter siliziumdeckschicht und herstellungsverfahren | |
DE102019111297B4 (de) | Halbleiter-Bauelement und Verfahren | |
DE102019117011B4 (de) | Halbleitervorrichtung und herstellungsverfahren | |
DE102019110004A1 (de) | Schlitzkontakte und verfahren zu deren herstellung | |
DE102021100720A1 (de) | Kontakte für halbleitervorrichtungen und verfahren zu deren herstellung | |
DE102019122443A1 (de) | Transistoren mit Halbleiter-Stapelschichten als Kanäle | |
DE102017123359B4 (de) | Finnen-feldeffekttransistor-bauelement und verfahren | |
DE102020112763B4 (de) | Verfahren zur gateprofilsteuerung durch seitenwandschutz während der ätzung | |
DE102021105733A1 (de) | Kontaktsteckerstruktur eines halbleiterbauelements und verfahren zum bilden derselben | |
DE102016118207A1 (de) | Halbleitervorrichtung und verfahren zu ihrer herstellung | |
DE102017118920B4 (de) | Halbleiter-Bauelement und dessen Herstellungsverfahren | |
DE102021114139B4 (de) | Verfahren zum bilden von mehrschichtigen photoätzmasken mit organischen undanorganischen materialien | |
DE102018121263A1 (de) | Dummy-finnenstrukturen und verfahren zu deren herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication |