CN103915372B - 半导体器件的形成方法 - Google Patents
半导体器件的形成方法 Download PDFInfo
- Publication number
- CN103915372B CN103915372B CN201310006387.7A CN201310006387A CN103915372B CN 103915372 B CN103915372 B CN 103915372B CN 201310006387 A CN201310006387 A CN 201310006387A CN 103915372 B CN103915372 B CN 103915372B
- Authority
- CN
- China
- Prior art keywords
- connector
- dielectric layer
- grid
- pseudo
- fin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 57
- 239000004065 semiconductor Substances 0.000 title claims abstract description 41
- 239000010410 layer Substances 0.000 claims abstract description 158
- 239000011229 interlayer Substances 0.000 claims abstract description 41
- 239000004020 conductor Substances 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 238000005530 etching Methods 0.000 claims abstract description 18
- 239000000463 material Substances 0.000 claims description 32
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 14
- 238000001312 dry etching Methods 0.000 claims description 11
- 150000002500 ions Chemical class 0.000 claims description 9
- 229910021332 silicide Inorganic materials 0.000 claims description 9
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 5
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 5
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 239000010937 tungsten Substances 0.000 claims description 4
- 229910004200 TaSiN Inorganic materials 0.000 claims description 3
- 239000004411 aluminium Substances 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 229910004166 TaN Inorganic materials 0.000 claims 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims 1
- 230000003628 erosive effect Effects 0.000 claims 1
- 229910052718 tin Inorganic materials 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- -1 boron Ion Chemical class 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 229910000423 chromium oxide Inorganic materials 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000002305 electric material Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种半导体器件的形成方法，包括：提供半导体衬底，在半导体衬底上形成有鳍部、横跨鳍部的栅极、横跨鳍部且位于栅极两侧的侧墙；在侧墙两侧的半导体衬底和鳍部中进行离子注入，形成源极和漏极；形成源极和漏极后，在所述侧墙两侧形成横跨鳍部的伪插塞；形成伪插塞之后，在半导体衬底上形成层间介质层；形成层间介质层后，去除伪插塞形成接触孔，其中，伪插塞相比鳍部具有高刻蚀选择比，确保在去除伪插塞时，不会损伤鳍部；在接触孔中填充导电材料形成插塞。由于伪插塞下的鳍部不会出现损伤，也就是说源极和漏极不会出现损伤，因此可以保证包括插塞的半导体器件具有较佳的性能。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种半导体器件的形成方法。
背景技术
在现有技术形成鳍式场效应晶体管工艺中，在晶体管的源极、漏极和/或栅极上形成导电插塞，导电插塞将源极、漏极和/或栅极与外围金属布线层连接。现有技术形成鳍式场效应晶体管的插塞的方法，包括：
参照图1，在半导体衬底100上形成鳍部101、横跨鳍部101的栅极102和栅极102两侧横跨鳍部101的侧墙103，在鳍部101的一侧为源极111、另一侧为漏极121；
参照图2，形成层间介质层104，覆盖半导体衬底100、鳍部101，层间介质层104的表面与栅极102的表面持平；
参照图2和图3，去除源极111上、漏极121上的层间介质层部分，形成暴露源极111的沟槽105和暴露漏极121的沟槽106；
参照图3和图4，在所述沟槽105、沟槽106内填充钨，形成横跨鳍部101且位于源极111的导电插塞107、横跨鳍部101且位于漏极121的插塞108。
但是，包括现有技术制得的插塞的半导体器件性能不佳。
更多关于插塞的知识，请参照2006年10月5日公开的公开号为US2006223302A1的美国专利文献。
发明内容
本发明解决的问题是包括现有技术制得的插塞的半导体器件性能不佳。
为解决上述问题，本发明提出了一种新的半导体器件的形成方法，包括：
提供半导体衬底，在半导体衬底上形成有鳍部、横跨鳍部的栅极、横跨鳍部且位于栅极两侧的侧墙；
在侧墙两侧的半导体衬底和鳍部中进行离子注入，形成源极和漏极；
形成源极和漏极后，在所述侧墙两侧形成横跨鳍部的伪插塞；
形成伪插塞之后，在半导体衬底上形成层间介质层；
形成层间介质层后，去除伪插塞形成接触孔，其中，伪插塞相比鳍部具有高刻蚀选择比，确保在去除伪插塞时，不会损伤鳍部；
在接触孔中填充导电材料形成插塞。
可选地，形成伪插塞的方法，包括：
沉积伪插塞材料，覆盖所述半导体衬底、鳍部、栅极和侧墙；
回刻蚀伪插塞材料，在所述侧墙两侧形成横跨鳍部的伪插塞。
可选地，所述伪插塞的材料包括无定形碳、光刻胶或底部抗反射层。
可选地，去除伪插塞，形成接触孔的方法，包括：
在所述层间介质层上形成图形化的掩模层，定义伪插塞的位置；
以所述图形化的掩模层为掩模，干法刻蚀去除所述伪插塞形成接触孔；
去除图形化的掩模层。
可选地，在干法刻蚀去除伪插塞时，在刻蚀反应腔内通入的气体包括N2、H2、SO2、CO、CO2、O2的一种或多种。
可选地，在接触孔中形成插塞的方法，包括：
形成导电材料，覆盖层间介质层、填充接触孔；
去除高出层间介质层的导电材料，剩余接触孔中的导电材料为插塞。
可选地，在接触孔中填充导电材料之前，在接触孔的底部和侧壁形成衬垫层。
可选地，所述衬垫层的材料包括氮化钛或氮化钽。
可选地，所述导电材料为铝或钨。
可选地，在接触孔中填充导电材料前，在接触孔的底部形成横跨所述鳍部的金属硅化物。
可选地，所述栅极的材料为伪栅极；
当栅极为伪栅极时，在形成层间介质层后，去除伪插塞前，去除伪栅极，形成沟槽；
在所述沟槽中形成高K栅介质层、位于高K栅介质层上的栅极。
可选地，形成高K栅介质层、位于高K栅介质层上的栅极的方法，包括：
沉积高K介质层、栅极材料，覆盖层间介质层、填充沟槽；
去除高出层间介质层的高K介质层、栅极材料，在沟槽中形成高K栅介质层、位于高K栅介质层上的栅极。
可选地，位于高K栅介质层上的栅极的材料为金属。
可选地，所述金属包括Al、Cu、Ag、Au、Pt、Ni、Ti、TiN、TaN、Ta、TaC、TaSiN、W、WN、WSi的一种或多种。
可选地，还包括：
形成介质层，覆盖层间介质层、栅极、插塞；
在介质层上形成图形化的掩模层，定义栅极的位置；
以所述图形化的掩模层为掩模，刻蚀介质层，至栅极上表面停止，形成位于栅极上表面上的接触孔；
在所述栅极上表面上的接触孔中填充导电材料，形成位于栅极上的插塞。
可选地，还包括：
形成介质层，覆盖层间介质层、位于高K介质层上的栅极、插塞；
在介质层上形成图形化的掩模层，定义高K介质层上的栅极的位置；
以所述图形化的掩模层为掩模，刻蚀介质层，至高K介质层上的栅极上表面停止，形成位于高K介质层上的栅极上表面上的接触孔；
在所述栅极上表面上的接触孔中填充导电材料，形成位于高K介质层上的栅极上的插塞。
与现有技术相比，本发明具有以下优点：
本发明在半导体衬底上形成鳍部、横跨鳍部的栅极和栅极两侧的侧墙。之后，在侧墙的两侧形成横跨鳍部的伪插塞，伪插塞定义插塞的位置。其中，伪插塞的材料确保：伪插塞相比于鳍部具有高的刻蚀选择比，在后续形成层间介质层后去除伪插塞时，几乎不会损伤伪插塞下的鳍部。接着，在去除伪插塞形成的接触孔中形成插塞。由于伪插塞下的鳍部不会出现损伤，也就是说源极和漏极不会出现损伤，因此可以保证包括插塞的半导体器件具有较佳的性能。
在具体实施例中，本发明的技术方案也可以应用到后栅工艺，并能显著提升半导体器件的性能。
附图说明
图1～图4是现有技术的鳍式场效应晶体管的插塞的形成方法的立体结构示意图；
图5是本发明具体实施例的半导体器件的形成方法的流程示意图；
图6～图9、图11是本发明具体实施例的半导体器件的形成方法的立体结构示意图；
图10是图9的顶视图。
具体实施方式
发明人针对现有技术中存在的问题进行了研究，发现：参照图2和图3，在去除源极111上、漏极121上的层间介质层部分时，通常选择干法刻蚀工艺。在干法刻蚀去除层间介质层时，会刻蚀掉部分鳍部。由于侧墙两侧的鳍部用作源极、漏极，鳍部的损伤造成源极和漏极不符合预期形成的源极和漏极的形状、成分、大小等参数，进一步会影响到半导体器件的性能。
下面结合附图，通过具体实施例，对本发明的技术方案进行清楚、完整的描述，显然，所描述的实施例仅仅是本发明的可实施方式的一部分，而不是其全部。根据这些实施例，本领域的普通技术人员在无需创造性劳动的前提下可获得的所有其它实施方式，都属于本发明的保护范围。
参照图6，并结合参照图5，执行步骤S51，提供半导体衬底300，在衬底300上形成有鳍部301、横跨鳍部301的栅极302、横跨鳍部301且位于栅极302两侧的侧墙303。
在具体实施例中，半导体衬底300选择绝缘体上硅（SOI）。绝缘体上硅包括底部硅层、位于底部硅层上的绝缘层、位于绝缘层上的顶部硅层。所述顶部硅层用于形成鳍部301，绝缘层起到半导体器件之间的绝缘作用。因此在本实施例中，鳍部301位于半导体300的绝缘层上，只是为便于说明问题，图中并未示出绝缘层。具体地，形成鳍部301的方法，包括：在所述顶部硅层上形成图形化的掩模层，所述图形化的掩模层定义出待形成的鳍部位置；以所述图形化的掩模层为掩模刻蚀顶层硅，至暴露绝缘层，之后去除图形化的掩模层，在绝缘层上形成鳍部301。
在具体实施例中，在形成鳍部301后，形成横跨鳍部301的栅介质层（未示出）、位于栅介质层上的栅极302。在其他实施例中，所述栅极302作为伪栅极，伪栅极的材料选择多晶硅、无定形硅等公知材料。形成栅极302的方法为本领域技术人员所熟知的技术，不再赘述。
在具体实施例中，在形成栅极302后，在栅极302两侧形成横跨鳍部301的侧墙303。侧墙303定义了待形成的源极、漏极至栅极302的距离。另外，侧墙303也作为后续源极、漏极上形成的插塞与栅极之间的隔离层。具体地，形成侧墙303的方法，包括：沉积介质层，覆盖半导体衬底300、鳍部301、栅极302；回刻蚀介质层，保留栅极302两侧的介质层，为侧墙303。侧墙303的材料包括氮化硅、氧化硅、或氮氧化硅，可以为单层结构或叠层结构，此为公知，不再详述。
继续参照图6，并结合参照图5，执行步骤S52，在侧墙303两侧的半导体衬底300、鳍部301中进行离子注入，形成源极和漏极（未示出）。其中，侧墙303两侧的鳍部301为源极和漏极的一部分。
在具体实施例中，形成源极和漏极的方法为本领域技术人员说熟知，在此不再详述。对离子注入的类型，可以根据待形成的鳍式场效应晶体管的类型确定：若待形成的晶体管为P型晶体管，则注入的离子为P型离子，如硼等五价元素的离子；若待形成的晶体管为N型晶体管，则注入的离子为N型离子，如磷、砷等三价元素的离子。
参照图7，并结合参照图5，执行步骤S53，在形成源极和漏极后，在侧墙303两侧形成横跨鳍部301的伪插塞304。在具体实施例中，伪插塞304横跨作为源极和漏极的鳍部301上，也定义后续位于源极和漏极上的插塞的位置。
在具体实施例中，伪插塞304的材料包括光刻胶、高级图形膜层（AdvancedPatterning Film，APF）、底部抗反射层。其中，APF可以选择无定形碳。伪插塞304的材料，可以确保：伪插塞相比鳍部的硅具有较高刻蚀选择比，在去除伪插塞时，不会损伤鳍部。具体地，形成伪插塞304的方法，包括：沉积伪插塞材料，覆盖半导体衬底300、鳍部301、栅极302和侧墙303；回刻蚀伪插塞材料，在侧墙303两侧形成横跨鳍部301的伪插塞304。
在具体实施例中，在形成伪插塞304之前，形成横跨鳍部的刻蚀停止层（未示出）。刻蚀停止层用于阻挡形成伪插塞过程对鳍部可能造成不利影响。在后续去除伪插塞过程也起到停止层作用。通常，刻蚀停止层的材料选择氮化硅。
参照图8，并结合参照图5，执行步骤S54，在形成伪插塞304后，在衬底300上形成层间介质层305。此时，伪插塞304位于层间介质层305中，层间介质层305将伪插塞304包围。
在具体实施例中，形成层间介质层305的方法，包括：沉积介质层，覆盖衬底300、鳍部301、栅极302、侧墙303、伪插塞304；使用化学机械抛光或回刻工艺，使得层间介质层305与栅极302上表面持平。若栅极302上形成有硬掩模层，层间介质层305与硬掩模层上表面持平。通常，层间介质层305的材料选择氧化硅。
在其他实施例中，当栅极301为伪栅极，在形成层间介质层305后，紧接着进行去除伪栅极，形成沟槽的步骤。去除伪栅极的方法，可以采用先干法刻蚀去除伪栅极，再湿法腐蚀清除干法腐蚀过程在沟槽侧壁和底部形成的聚合物。在形成沟槽后，在沟槽中形成高K栅介质层、位于高K栅介质层上的栅极，具体的方法，包括：沉积高K介质层、栅极材料，覆盖层间介质层305、填充沟槽；去除高出层间介质层305的高K介质层、栅极材料，在沟槽中形成高K栅介质层、位于高K栅介质层上的栅极，可以采用化学机械抛光或回刻蚀工艺。其中，高K栅介质层上的栅极材料为金属或其他导电材料，若选择金属，包括Al、Cu、Ag、Au、Pt、Ni、Ti、TiN、TaN、Ta、TaC、TaSiN、W、WN、WSi的一种或多种。高K栅介质层的材料可以选择氧化铬或氧化锆等公知材料。
参照图9和图10，图10为图9所示立体图的顶视图，并结合参照图5，执行步骤S55，在形成层间介质层305后，去除伪插塞304形成接触孔306。其中，伪插塞306相比鳍部301具有高刻蚀选择比，在去除伪插塞304时，基本不会损伤鳍部301。
在具体实施例中，去除伪插塞304的方法，包括在层间介质层305上形成图形化的掩模层，覆盖栅极302、侧墙303，定义伪插塞304的位置；以图形化的掩模层为掩模，使用干法刻蚀去除伪插塞304形成接触孔306；去除图形化的掩模层。在干法刻蚀去除伪插塞过程，在刻蚀反应腔内通入的气体包括N2、H2、SO2、CO、CO2、O2的一种或多种，伪插塞304的材料选择光刻胶或无定形碳或底部抗反射层，这些气体对伪插塞304的刻蚀选择比无穷高于对鳍部301的硅的刻蚀选择比。则，在干法刻蚀过程中，可以保证伪插塞304完全被去除，至鳍部301上表面停止，作为源极和漏极的鳍部301部分不会遭到损伤。进一步，源极和漏极为完整形态，源极和漏极的成分、形状等参数均符合预期，最终形成的半导体器件会具有较佳的性能。
在具体实施例中，当在伪插塞304下形成有刻蚀停止层时，在干法刻蚀去除伪插塞304后，还要继续刻蚀去除刻蚀停止层。
参照图9和图11，并结合参照图5，执行步骤S56，在接触孔306中填充导电材料，形成插塞307。
在具体实施例中，形成插塞307的方法，包括：在层间介质层上沉积导电材料，也填充接触孔；接着，去除高出层间介质层的导电材料，剩余接触孔中的导电材料为插塞307。具体地，去除高出层间介质层的导电材料的方法可以选择化学机械抛光或回刻蚀。通常，导电材料选择铝（Al）或钨（W）。
在具体实施例中，在接触孔306中形成插塞307之前，在接触孔306的底部形成横跨鳍部301的金属硅化物（未示出），该金属硅化物可以为硅化镍或硅化钴。所述金属硅化物可以降低在源极和漏极上形成的插塞与源极、漏极的接触电阻，半导体器件之间的信号传递更加灵敏。在具体实施例中，形成金属硅化物的方法为本领域技术人员所熟知的技术，在此不再赘述。
在具体实施中，在接触孔306中填充导电材料形成插塞307之前，在接触孔306的底部和侧壁形成衬垫层（未示出）。若在接触孔306的底部形成有金属硅化物，则衬垫层位于接触孔306的侧壁。衬垫层可以防止后续在接触孔306中填充导电材料向相邻的层间介质层305、鳍部301扩散。若这种扩散不会对半导体器件产生负作用，也可以不形成衬垫层。通常衬垫层的材料可以选择氮化钛（TiN）或氮化钽（TaN）。形成垫衬层的技术为本领域技术人员熟知的技术，不再详述。
执行图5所示的步骤S51～S55，形成横跨鳍部的插塞，也就是在源极和漏极上形成插塞。在具体实施例中，除了在源极和漏极上形成插塞，还需要在栅极上形成插塞。则，在执行步骤S55后，还包括：形成介质层，覆盖栅极、侧墙；在介质层上形成图形化的掩模层，定义栅极的位置；以图形化的掩模层为掩模，刻蚀介质层，至栅极上表面停止，形成位于栅极上表面的接触孔；在栅极上表面的接触孔中填充相应的导电材料，形成位于栅极上的插塞。
若本实施例的技术方案应用于后栅工艺，参照图6，在形成层间介质层305后，去除作为伪栅极的栅极301，在栅极301的位置形成高K栅介质层、位于高K栅介质层上的栅极，则在源极和漏极上形成插塞后，还可以接着在高K栅介质层上的栅极上形成插塞。具体的形成方法，包括：形成介质层，覆盖栅极、侧墙；在介质层上形成图形化的掩模层，定义栅极的位置；以图形化的掩模层为掩模，刻蚀介质层，至栅极上表面停止，形成位于栅极上表面的接触孔；在栅极上表面的接触孔中填充相应的导电材料，形成位于高K栅介质层上的栅极上的插塞。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (16)
1.一种半导体器件的形成方法，其特征在于，包括：
提供半导体衬底，在半导体衬底上形成有鳍部、横跨鳍部的栅极、横跨鳍部且位于栅极两侧的侧墙；
在侧墙两侧的半导体衬底和鳍部中进行离子注入，形成源极和漏极；
形成源极和漏极后，在所述侧墙两侧形成横跨鳍部的伪插塞；
形成伪插塞之后，在半导体衬底上形成层间介质层；
形成层间介质层后，去除伪插塞形成接触孔，其中，伪插塞相比鳍部具有高刻蚀选择比，确保在去除伪插塞时，不会损伤鳍部；
在接触孔中填充导电材料形成插塞。
2.如权利要求1所述的方法，其特征在于，形成伪插塞的方法，包括：
沉积伪插塞材料，覆盖所述半导体衬底、鳍部、栅极和侧墙；
回刻蚀伪插塞材料，在所述侧墙两侧形成横跨鳍部的伪插塞。
3.如权利要求1所述的方法，其特征在于，所述伪插塞的材料包括无定形碳、光刻胶或底部抗反射层。
4.如权利要求1所述的方法，其特征在于，去除伪插塞，形成接触孔的方法，包括：
在所述层间介质层上形成图形化的掩模层，定义伪插塞的位置；
以所述图形化的掩模层为掩模，干法刻蚀去除所述伪插塞形成接触孔；
去除图形化的掩模层。
5.如权利要求4所述的方法，其特征在于，在干法刻蚀去除伪插塞时，在刻蚀反应腔内通入的气体包括N2、H2、SO2、CO、CO2、O2的一种或多种。
6.如权利要求1所述的方法，其特征在于，在接触孔中形成插塞的方法，包括：
形成导电材料，覆盖层间介质层、填充接触孔；
去除高出层间介质层的导电材料，剩余接触孔中的导电材料为插塞。
7.如权利要求1所述的方法，其特征在于，在接触孔中填充导电材料之前，在接触孔的底部和侧壁形成衬垫层。
8.如权利要求7所述的方法，其特征在于，所述衬垫层的材料包括氮化钛或氮化钽。
9.如权利要求1所述的方法，其特征在于，所述导电材料为铝或钨。
10.如权利要求1所述的方法，其特征在于，在接触孔中填充导电材料前，在接触孔的底部形成横跨所述鳍部的金属硅化物。
11.如权利要求1所述的方法，其特征在于，所述栅极为伪栅极；
在形成层间介质层后，去除伪插塞前，去除伪栅极，形成沟槽；
在所述沟槽中形成高K栅介质层、位于高K栅介质层上的栅极。
12.如权利要求11所述的方法，其特征在于，形成高K栅介质层、位于高K栅介质层上的栅极的方法，包括：
沉积高K介质层、栅极材料，覆盖层间介质层、填充沟槽；
去除高出层间介质层的高K介质层、栅极材料，在沟槽中形成高K栅介质层、位于高K栅介质层上的栅极。
13.如权利要求11所述的方法，其特征在于，位于高K栅介质层上的栅极的
材料为金属。
14.如权利要求13所述的方法，其特征在于，所述金属包括Al、Cu、Ag、Au、Pt、Ni、Ti、TiN、TaN、Ta、TaC、TaSiN、W、WN、WSi的一种或多种。
15.如权利要求1所述的方法，其特征在于，还包括：
形成介质层，覆盖层间介质层、栅极、插塞；
在介质层上形成图形化的掩模层，定义栅极的位置；
以所述图形化的掩模层为掩模，刻蚀介质层，至栅极上表面停止，形成位于栅极上表面上的接触孔；
在所述栅极上表面上的接触孔中填充导电材料，形成位于栅极上的插塞。
16.如权利要求11所述的方法，其特征在于，还包括：
形成介质层，覆盖层间介质层、位于高K介质层上的栅极、插塞；
在介质层上形成图形化的掩模层，定义高K介质层上的栅极的位置；
以所述图形化的掩模层为掩模，刻蚀介质层，至高K介质层上的栅极上表面停止，形成位于高K介质层上的栅极上表面上的接触孔；
在所述栅极上表面上的接触孔中填充导电材料，形成位于高K介质层上的栅极上的插塞。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310006387.7A CN103915372B (zh) | 2013-01-08 | 2013-01-08 | 半导体器件的形成方法 |
| US14/077,495 US8956964B2 (en) | 2013-01-08 | 2013-11-12 | Semiconductor device and fabrication method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310006387.7A CN103915372B (zh) | 2013-01-08 | 2013-01-08 | 半导体器件的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103915372A CN103915372A (zh) | 2014-07-09 |
| CN103915372B true CN103915372B (zh) | 2016-08-31 |
Family
ID=51040965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310006387.7A Active CN103915372B (zh) | 2013-01-08 | 2013-01-08 | 半导体器件的形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8956964B2 (zh) |
| CN (1) | CN103915372B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9953979B2 (en) | 2014-11-24 | 2018-04-24 | Qualcomm Incorporated | Contact wrap around structure |
| KR102422430B1 (ko) | 2015-07-16 | 2022-07-18 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| EP3171409B1 (en) | 2015-11-18 | 2020-12-30 | IMEC vzw | Method for forming a field effect transistor device having an electrical contact |
| US10164032B2 (en) * | 2016-06-17 | 2018-12-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Self-aligned contact and manufacturing method thereof |
| CN108155111B (zh) * | 2016-12-02 | 2020-05-08 | 中芯国际集成电路制造(上海)有限公司 | 半导体测试结构及其形成方法 |
| US10943829B2 (en) * | 2018-10-23 | 2021-03-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Slot contacts and method forming same |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102820230A (zh) * | 2011-06-10 | 2012-12-12 | 国际商业机器公司 | 后形成鳍的置换型金属栅极finfet |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7563701B2 (en) * | 2005-03-31 | 2009-07-21 | Intel Corporation | Self-aligned contacts for transistors |
| US8637371B2 (en) * | 2012-02-16 | 2014-01-28 | International Business Machines Corporation | Non-planar MOSFET structures with asymmetric recessed source drains and methods for making the same |
-
2013
- 2013-01-08 CN CN201310006387.7A patent/CN103915372B/zh active Active
- 2013-11-12 US US14/077,495 patent/US8956964B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102820230A (zh) * | 2011-06-10 | 2012-12-12 | 国际商业机器公司 | 后形成鳍的置换型金属栅极finfet |
Also Published As
| Publication number | Publication date |
|---|---|
| US20140191314A1 (en) | 2014-07-10 |
| US8956964B2 (en) | 2015-02-17 |
| CN103915372A (zh) | 2014-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103915372B (zh) | 半导体器件的形成方法 | |
| CN104701150B (zh) | 晶体管的形成方法 | |
| CN105633083A (zh) | 具有可控端到端临界尺寸的鳍式场效应晶体管（FinFET）器件及其形成方法 | |
| CN108257871A (zh) | 半导体器件及其制造方法 | |
| TWI622097B (zh) | 具有選擇性蝕刻終止襯墊之自對準閘極下接接觸 | |
| CN106206412A (zh) | 形成半导体器件的互连结构的方法 | |
| TW201546961A (zh) | 半導體裝置中使用替代金屬閘程序以形成自我對準接觸窗之方法 | |
| CN104835743A (zh) | 半导体器件和制造半导体器件的方法 | |
| CN104617093B (zh) | 半导体结构及其形成方法 | |
| TWI828622B (zh) | 鰭式場效電晶體裝置結構及其形成方法 | |
| CN108807378A (zh) | 鳍式场效应管及其形成方法 | |
| CN104752329B (zh) | 互连结构的形成方法 | |
| TWI582841B (zh) | 製造電晶體閘極之方法及包含電晶體閘極之半導體裝置 | |
| TW201608641A (zh) | 半導體元件及其製作方法 | |
| KR102462439B1 (ko) | 반도체 소자의 제조 방법 | |
| CN106558608B (zh) | 半导体器件及其形成方法 | |
| KR100854971B1 (ko) | 자기정렬 금속막 션트 공정을 이용하는 반도체 장치의 제조방법 | |
| CN108666263B (zh) | 接触孔的制造方法 | |
| CN110211921A (zh) | 接触孔的制造方法 | |
| CN104979173B (zh) | 半导体结构及其形成方法 | |
| CN107369621A (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN104377160B (zh) | 金属内连线结构及其工艺 | |
| CN109950203A (zh) | 半导体器件的集成制造方法 | |
| US11152263B2 (en) | Process method for cutting polysilicon gate of FinFET transistor | |
| CN106486370B (zh) | 半导体器件的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |