CN104752329B - 互连结构的形成方法 - Google Patents

互连结构的形成方法 Download PDF

Info

Publication number
CN104752329B
CN104752329B CN201310746414.4A CN201310746414A CN104752329B CN 104752329 B CN104752329 B CN 104752329B CN 201310746414 A CN201310746414 A CN 201310746414A CN 104752329 B CN104752329 B CN 104752329B
Authority
CN
China
Prior art keywords
layer
contact
hole
mask layer
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310746414.4A
Other languages
English (en)
Other versions
CN104752329A (zh
Inventor
何其暘
张城龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310746414.4A priority Critical patent/CN104752329B/zh
Priority to US14/583,878 priority patent/US9892921B2/en
Publication of CN104752329A publication Critical patent/CN104752329A/zh
Application granted granted Critical
Publication of CN104752329B publication Critical patent/CN104752329B/zh
Priority to US15/861,376 priority patent/US10090155B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

一种互连结构的形成方法，包括：提供基底，所述基底具有第一区域和第二区域，第一区域和第二区域具有重合的第三区域；在第三区域的层间介质层表面形成具有叠层结构的掩膜层；以掩膜层为掩膜，采用第一刻蚀工艺，在第一区域的层间介质层内形成第一接触通孔；在第一接触通孔底部和侧壁形成金属层；在第一接触通孔底部形成第一金属硅化物层；采用第二刻蚀工艺，去除部分厚度的掩膜层；以掩膜层为掩膜，采用第三刻蚀工艺，在第二区域的层间介质层内形成第二接触通孔；形成填充满第一接触通孔和第二接触通孔的导电层。本发明中形成第一接触通孔的掩膜层部分被用于形成第二接触通孔的掩膜层，减少了形成掩膜层的工艺步骤，优化了互连结构的形成工艺。

Description

互连结构的形成方法
技术领域
本发明涉及半导体制造领域技术，特别涉及互连结构的形成方法。
背景技术
对于半导体集成电路的制造，为了增加器件的密度，在集成电路中的半导体器件例如晶体管、电阻器、电容器或其他现有技术已知的半导体元件的尺寸已经被不断地减小。因此，为了各个半导体器件的电连接，通常需要多层互连结构。
在半导体器件制造过程的后端互连工艺中，第一层金属层(M1)需要与下层的有源器件结构(包含源漏区域和栅极结构区域)之间形成电学连接。因此，在形成第一层金属层之前，必需预先形成半导体器件的局部互连结构，所述局部互连结构包含用于第一金属层与下层的源漏区域和栅极结构区域之间连接的接触通孔(contact via)，在所述接触通孔内形成第零层金属层(M0)。
然而，由于在源漏区的接触通孔和栅极结构区域的接触通孔一般并不等深，使得在局部互连结构中不同区域的接触通孔的刻蚀以及导电材料的淀积变得困难。
为解决接触通孔不等深的问题，现有技术形成互连结构的工艺复杂，且生产效率低。
发明内容
本发明解决的问题是提供一种互连结构的形成方法，简化工艺步骤，提高生产效率。
为解决上述问题，本发明提供一种互连结构的形成方法，包括：提供基底，所述基底包括衬底和层间介质层，所述基底具有第一区域和第二区域，所述第一区域和第二区域具有重合的第三区域，且所述第二区域的层间介质层内形成有栅极结构；在所述第三区域的层间介质层表面形成具有叠层结构的掩膜层；以所述掩膜层为掩膜，采用第一刻蚀工艺，刻蚀位于掩膜层两侧的第一区域的层间介质层，直至暴露出衬底表面，在第一区域的层间介质层内形成第一接触通孔；在所述第一接触通孔底部和侧壁形成金属层；对所述金属层进行硅化处理，在第一接触通孔底部形成第一金属硅化物层；采用第二刻蚀工艺，去除未进行硅化处理的金属层，同时去除部分厚度的掩膜层；以剩余的掩膜层为掩膜，采用第三刻蚀工艺，刻蚀位于剩余的掩膜层两侧的第二区域的层间介质层，直至暴露出栅极结构的顶部，在第二区域的层间介质层内形成第二接触通孔；形成填充满所述第一接触通孔和第二接触通孔的导电层。
可选的，所述叠层结构为双层结构，所述掩膜层包括第一掩膜层和位于第一掩膜层表面的第二掩膜层。
可选的，去除部分厚度的掩膜层的方法为：去除所述第二掩膜层。
可选的，所述第一掩膜层和第二掩膜层的材料为TiN、TaN或SiN。
可选的，所述第一掩膜层的材料为SiN，所述第二掩膜层的材料为TiN或TaN。
可选的，所述第一刻蚀工艺的刻蚀气体包括C4F8、C5F8或CH2F2，所述第三刻蚀工艺的刻蚀气体包括CH2F2。
可选的，所述第二刻蚀工艺为湿法刻蚀。
可选的，所述湿法刻蚀工艺的刻蚀液体为氢氟酸溶液。
可选的，所述第一金属硅化物层的材料为NiSi或TiSi。
可选的，在进行第一刻蚀工艺之前，依次在第一区域的层间介质层和掩膜层表面形成第一抗反射涂层、图形化的第一光刻胶层，所述第一抗反射涂层还覆盖于第二区域的层间介质层表面。
可选的，以所述第一光刻胶层和掩膜层为掩膜，进行第一刻蚀工艺。
可选的，在进行第三刻蚀工艺之前，依次在第二区域的层间介质层和剩余的掩膜层表面形成第二抗反射涂层、图形化的第二光刻胶层，所述第二抗反射涂层还覆盖于第一区域的层间介质层表面。
可选的，以所述第二光刻胶层和剩余的掩膜层为掩膜，进行第三刻蚀工艺。
可选的，所述基底还包括第四区域；依次在第四区域的层间介质层表面形成第一抗反射涂层、图形化的第一光刻胶层；在形成第一接触通孔的同时，以所述第一光刻胶层为掩膜，采用第一刻蚀工艺刻蚀第四区域的层间介质层，直至暴露出衬底表面，形成第三接触通孔；在所述第一接触通孔底部形成第一金属硅化物层的同时，在第三接触通孔底部形成第二金属硅化物层。
可选的，在形成填充满第一接触通孔和第二接触通孔的导电层的同时，所述导电层还填充满第三接触通孔。
可选的，所述导电层为单层结构或多层结构；所述导电层为单层结构时，所述导电层包括金属体层；所述导电层为多层结构时，所述导电层包括金属阻挡层和位于金属阻挡层表面的金属体层。
可选的，所述金属体层的材料为W、Cu、Al、Ag、Pt或它们的合金。
可选的，所述第一区域衬底内具有源漏区，所述第一接触通孔暴露出源漏区表面。
可选的，所述衬底和层间介质层之间形成有刻蚀停止层。
与现有技术相比，本发明的技术方案具有以下优点：
本发明中，提供包括第一区域和第二区域的基底，所述基底包括衬底和层间介质层，第二区域的层间介质层内具有栅极结构，且第一区域和第二区域具有重合的第三区域；在第三区域表面形成具有叠层结构的掩膜层；以掩膜层为掩膜，刻蚀位于掩膜层两侧的第一区域的层间介质层，形成第一接触通孔，所述第一接触通孔暴露出衬底的表面；在第一接触通孔底部和侧壁形成金属层后，进行硅化处理形成第一金属硅化物层；去除未发生硅化反应的金属层的同时，去除部分厚度的掩膜层；以剩余的掩膜层为掩膜，刻蚀掩膜层两侧的第二区域的层间介质层，直至暴露出栅极结构顶部，形成第二接触通孔，省去了形成第二接触通孔的掩膜层的形成步骤，简化了工艺步骤，提高了互连结构的生产效率。
并且，由于第二接触通孔的掩膜层与形成第一接触通孔的掩膜层的位置相同，避免了由于光刻后刻蚀形成掩膜层造成的位置偏差，提高了形成的第二接触通孔的位置精确度，从而提高形成的互连结构的可靠性和电学性能。
进一步，本发明中掩膜层为第一掩膜层和位于第一掩膜层表面的第二掩膜层的叠层结构，第一掩膜层的材料为TiN或TaN，第二掩膜层的材料为SiN；第二刻蚀工艺对第一掩膜层的刻蚀速率大，对第二掩膜层的刻蚀速率小，因此第二刻蚀工艺对第一掩膜层和第二掩膜层的刻蚀选择比大，防止第二刻蚀工艺完全刻蚀去除掩膜层，且第二刻蚀工艺具有明显的刻蚀停止位置，进一步减小了形成互连结构的工艺难度。
再进一步，本发明第一接触通孔以掩膜层和第一光刻胶层为掩膜形成的，所述第一光刻胶层覆盖第一区域无需形成第一接触通孔的区域，使得形成的第一接触通孔的宽度满足不同的工艺需求；同样的，通过形成第二光刻胶层，本发明形成的第二接触通孔的宽度也满足不同的工艺需求。
附图说明
图1至图28为本发明一实施例提供的半导体器件形成过程的剖面结构示意图。
具体实施方式
由背景技术可知，现有技术形成的互连结构的工艺复杂，且工艺难度大。
在互连结构中，由于在器件源漏区和栅极结构顶部形成的接触孔具有高度差，使得互连结构中接触孔的刻蚀停止时间难以把握。若当栅极顶部的接触孔底部暴露出栅极结构之后就停止刻蚀，则源漏区的接触孔底部还未暴露出源漏区表面，源漏区无法与上层金属层电学连接；若当源漏区的接触孔底部暴露出源漏区表面之后停止刻蚀，则栅极结构顶部的接触孔会深入到栅极结构内部，造成对栅极结构的过刻蚀，造成器件失效。
为解决源漏区和栅极结构顶部形成的接触孔具有高度差的问题，采用的互连结构的形成方法包括以下步骤：提供衬底，所述衬底具有源漏区，所述源漏区表面与衬底表面齐平，所述衬底表面还具有栅极结构；在所述衬底表面形成层间介质层，所述层间介质层顶部高于栅极结构顶部；在所述层间介质层表面形成图形化的第一掩膜层；以所述第一掩膜层为掩膜，刻蚀层间介质层形成第一接触通孔，所述第一接触通孔底部暴露出源漏区表面；在所述第一接触通孔底部形成金属层，对所述金属层进行硅化处理形成金属硅化物层；去除未进行硅化处理的金属层，同时去除所述第一掩膜层；在所述层间介质层表面形成图形化的第二掩膜层；以所述第二掩膜层为掩膜，刻蚀层间介质层形成第二接触通孔，所述第二接触通孔底部暴露出栅极结构顶部；去除所述第二掩膜层；形成填充满所述第一接触通孔和第二接触通孔的导电层。
然而，上述提供的互连结构的形成方法，需要两次形成图形化的掩膜层，增加了工艺难度，工艺复杂；并且，对于特征尺寸较小的器件来说，图形化的掩膜层数量增多可能会导致后续形成第二接触通孔的位置发生偏差，造成互连结构的性能失效，影响互连结构的可靠性和电学性能。
针对互连结构的形成方法进行进一步研究发现，第一掩膜层和第二掩膜层具有相互重合的位置，第一接触通孔的深度较第二接触通孔深，因此形成第一接触通孔的第一掩膜层厚度比第二掩膜层厚度更厚；若在上述重合的位置形成叠层掩膜层，以叠层掩膜层和第一光刻胶层为掩膜，形成第一接触通孔；去除未进行硅化处理的金属层的同时，去除部分厚度的掩膜层，则剩余的掩膜层和第二光刻胶层为掩膜，可形成第二接触通孔；从而减少工艺步骤，提高生产效率，且掩膜层和剩余的掩膜层的位置不变，防止第二接触通孔的位置偏离设计目标，从而提高互连结构的可靠性。
为此，本发明提供一种互连结构的形成方法，提供基底，所述基底具有第一区域和第二区域，且第一区域和第二区域具有重合的第三区域；在第三区域表面形成具有叠层结构的掩膜层；以所述掩膜层为掩膜，刻蚀掩膜层两侧的第一区域的层间介质层，直至暴露出衬底表面，形成第一接触通孔；在第一接触通孔底部形成第一金属硅化物层；去除未进行硅化反应的金属层，同时去除部分厚度的掩膜层；以剩余的掩膜层为掩膜，刻蚀掩膜层两侧的第二区域的层间介质层，直至暴露出栅极结构顶部，形成第二接触通孔；形成填充满第一接触通孔和第二接触通孔的导电层。本发明减少了形成掩膜层的工艺步骤，优化了互连结构的形成工艺，且减小了第二接触通孔偏离设计目标的概率，提高了形成的互连结构的可靠性和电学性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1至图28为本发明实施例提供的互连结构形成过程的剖面结构示意图。
请参考图1至图3，图1为俯视图，图2为图1沿AA1方向或BB1方向的剖面结构示意图，图3为图1沿CC1方向的剖面结构示意图。提供基底，所述基底包括衬底100和层间介质层102，所述基底具有第一区域I和第二区域II，且所述第一区域I和第二区域II具有重合的第三区域III，且所述第二区域II的层间介质层102内形成有栅极结构200。
本实施例中，第一区域I为待形成第一接触通孔的区域，第一区域I的衬底100内形成有源漏区，后续在源漏区表面形成导电层，从而实现电学互连；第二区域II为待形成第二接触通孔的区域，后续在栅极结构顶部形成导电层，从而实现电学互连。
所述衬底100为单晶硅、多晶硅、非晶硅或绝缘体上的硅其中的一种；所述衬底100也可以为Si衬底、Ge衬底、SiGe衬底或GaAs衬底；所述衬底100表面还可以形成若干外延界面层或应变层以提高半导体器件的电学性能；所述衬底100内还可以形成有半导体器件，所述半导体器件可以为MOS晶体管，电容器、电阻器或鳍式场效应管(FinFET)。
所述层间介质层102的材料为二氧化硅、低k介质材料(低k介质材料指相对介电常数低于3.9的介质材料)或超低k介质材料(超低k介质材料指相对介电常数低于2.5的介质材料)。采用低k介质材料或超低k介质材料作为层间介质层102的材料时，在一定程度上可减小半导体器件的介电常数，改善RC延迟效应，提高半导体器件的运行速度。
所述低k介质材料为SiCOH、FSG(掺氟的二氧化硅)、BSG(掺硼的二氧化硅)、PSG(掺磷的二氧化硅)或BPSG(掺硼磷的二氧化硅)。
所述栅极结构200包括栅介质层和位于栅介质层表面的栅导电层。所述栅介质层的材料为氧化硅或高k介质材料，所述栅导电层的材料为多晶硅或导电金属。
本实施例中，所述衬底100为Si衬底，所述层间介质层102的材料为SiO2。
所述衬底100和层间介质层102之间还形成有刻蚀停止层101，所述刻蚀停止层101的材料为SiC。在本发明其他实施例中，刻蚀停止层的材料也可以为SiN、SiON或SiCN。
本实施例中，所述基底还包括第四区域IV，所述第四区域IV为待形成第三接触通孔的区域，且第三接触通孔深度与第一接触通孔深度相同。
请参考图4至图6，图4为俯视图，图5为图4沿AA1方向或BB1方向的剖面结构示意图，图6为图4沿CC1方向的剖面结构示意图，在所述层间介质层102表面形成具有叠层结构的初始掩膜层。
本实施例中，所述叠层结构为双层结构，所述初始掩膜层包括第一初始掩膜层103和位于第一初始掩膜层103表面的第二初始掩膜层104。
所述第一初始掩膜层103和第二初始掩膜层104的材料为TiN、TaN或SiN，所述第一初始掩膜层103和第二初始掩膜层104的材料可以相同也可以不同。
所述第一初始掩膜层103用于后续形成第一掩膜层，所述第二初始掩膜层104用于后续形成第二掩膜层。
考虑到后续去除部分厚度的叠层结构时具有较高的刻蚀选择比，防止掩膜层被全部刻蚀去除，本实施例中，第一初始掩膜层103和第二初始掩膜层104的材料不同，后续的刻蚀工艺对第一掩膜层和第二掩膜层的刻蚀速率不同，从而较易实现刻蚀去除部分厚度的掩膜层的目的。
由于后续的湿法刻蚀工艺对具有金属性质的材料的刻蚀速率高，而后续工艺中会刻蚀去除第二掩膜层而保留第一掩膜层，因此，本实施例中，第一初始掩膜层103的材料为SiN，第二初始掩膜层104的材料为TiN或TaN。
请参考图7至图9，图8为图7沿BB1方向的剖面结构示意图，图9为图7沿CC1方向的剖面结构示意图，AA1方向的剖面结构示意图可参考图2，图形化所述初始掩膜层，在第三区域III的层间介质层102表面形成具有叠层结构的掩膜层，所述掩膜层包括第一掩膜层113和第二掩膜层114。
作为一个实施例，所述掩膜层的形成步骤包括：在所述初始掩膜层表面形成图形化的光刻胶层，所述图形化的光刻胶层位于第三区域III的层间介质层102表面；以所述图形化的光刻胶层为掩膜，刻蚀所述初始掩膜层，在第三区域III层间介质层102表面形成掩膜层，所述掩膜层包括第一掩膜层113和位于第一掩膜层113表面的第二掩膜层114。
本实施例中，第一掩膜层113和第二掩膜层114是通过光刻和刻蚀工艺形成的；在本发明其他实施例中，第一掩膜层和第二掩膜层可以采用纳米压印或纳米光刻注入中的一种或多种工艺形成。
所述第一掩膜层113和第二掩膜层114的材料为TiN、TaN或SiN。
本实施例中，第一掩膜层113的材料为SiN，第二掩膜层114的材料为TiN或TaN。
采用SiN作为第一掩膜层113的材料，TiN或TaN作为第二掩膜层114的材料的好处在于：后续在形成第一金属硅化物和第二金属硅化物之后，会采用湿法刻蚀工艺去除未进行硅化处理的金属层；所述湿法刻蚀工艺也会刻蚀去除部分厚度的掩膜层，若第二掩膜层114的材料为TiN或TaN，第一掩膜层113的材料为SiN，则所述湿法刻蚀工艺对第二掩膜层114的刻蚀速率大，而对第一掩膜层113的刻蚀速率小，避免湿法刻蚀工艺之后掩膜层被全部去除。
所述第一掩膜层113和第二掩膜层114既可以作为后续在第一区域I形成第一接触通孔的掩膜，也可以作为后续在第二区域II形成第二接触通孔的掩膜。
请参考图10至图13，图10为俯视图，图11为图10沿AA1方向的剖面结构示意图，图12为图10沿BB1方向的剖面结构示意图，图13为图10沿CC1方向的剖面结构示意图，依次在第一区域I的层间介质层102和掩膜层表面形成第一抗反射涂层105、图形化的第一光刻胶层106，所述第一抗反射涂层105还覆盖于第二区域II和第四区域IV的层间介质层102表面。
所述第一光刻胶层106的位置要求为：第一光刻胶层106覆盖部分第一区域I，而暴露出第一区域I衬底100内的源漏区表面对应的位置，后续以第一光刻胶层106和掩膜层为掩膜，刻蚀第一区域I形成的第一接触通孔能够暴露出衬底100内源漏区的表面；第一光刻胶层106覆盖部分第四区域IV，而暴露出第四区域IV待形成第三接触通孔的位置；第一光刻胶层106覆盖除第三区域III以外的第二区域II，保护第二区域II的层间介质层102不被后续形成第一接触通孔的工艺所破坏。
作为一个实施例，所述第一光刻胶层106的形成步骤包括：在所述第一抗反射涂层105表面形成初始光刻胶层；对所述初始光刻胶层进行曝光、显影处理，去除待形成第一接触通孔、第三接触通孔区域的初始光刻胶层，形成第一光刻胶层106。
所述第一抗反射涂层105的作用：减少初始光刻胶层底部的反射光强度，提高形成的第一光刻胶层106的图形的质量，且避免第一光刻胶层106与层间介质层102直接接触，防止形成第一光刻胶层106的工艺对层间介质层102造成损伤。在其他实施例中，也可以直接在层间介质层表面形成第一光刻胶层。
请参考图14至图15，图14为在图11基础上的结构示意图，图15为在图12基础上的结构示意图。
以所述第一光刻胶层106(请参考图12)和掩膜层为掩膜，采用第一刻蚀工艺，刻蚀位于掩膜层两侧的第一区域I的层间介质层102，直至暴露出衬底100表面，在第一区域I的层间介质层102内形成第一接触通孔108。
所述第一接触通孔108暴露出第一区域I衬底100内的源漏区表面。
在本实施例中，在刻蚀层间介质层102之前，还包括步骤：刻蚀去除未被第一光刻胶层106覆盖的第一抗反射涂层105。
由于第一接触通孔108和第三接触通孔107的深度相同，因此，所述第一接触通孔108和第三接触通孔107可以在同一工艺中，采用相同厚度的第一光刻胶层105以及相同厚度的掩膜层作为掩膜层，进行第一刻蚀工艺形成。即：在形成第一接触通孔108的同时，以所述第一光刻胶层106(请参考图11)为掩膜，采用第一刻蚀工艺刻蚀第四区域IV的层间介质层102，直至暴露出衬底100表面,在第四区域IV的层间介质层102内形成第三接触通孔107。
所述第一刻蚀工艺为干法刻蚀。采用对层间介质层102刻蚀速率大、而对第二掩膜层114刻蚀速率小的刻蚀气体，作为第一刻蚀工艺的刻蚀气体。本实施例中，所述第一刻蚀工艺的刻蚀气体包括C4F8、C5F8或CH2F2。
作为一个实施例，所述第一刻蚀工艺为等离子体刻蚀，所述等离子刻蚀的工艺参数为：刻蚀气体包括C4F8和C5F8，刻蚀气体流量之和为50sccm至500sccm，刻蚀腔室压强为10毫托至50毫托，源功率为1000瓦至3000瓦，偏置功率为2000瓦至4000瓦。
在第一刻蚀工艺过程中，第二区域II的第一光刻胶层106和掩膜层保护第二区域II的层间介质层102，避免第二区域II的层间介质层受到刻蚀损伤。
在形成第一接触通孔108和第三接触通孔107之后，去除第一光刻胶层106和第一抗反射涂层105。本实施例中，采用灰化工艺去除所述第一光刻胶层106和第一抗反射涂层105，所述灰化工艺的工艺参数为：灰化气体为O2，O2流量为10sccm至200sccm，灰化温度为100度至350度。
本实施例中，第一接触通孔108和第三接触通孔107的形成工艺为光刻后进行刻蚀；在其他实施例中，第一接触通孔和第三接触通孔可以采用纳米压印或纳米光刻注入中的一种或多种工艺形成。
请参考图16至图17，图16为在图14基础上的示意图，图17为在图15基础上的示意图。
在所述第一接触通孔108底部和侧壁形成金属层；对所述金属层进行硅化处理，在第一接触通孔108底部形成第一金属硅化物层109。
本实施例中，在所述第一接触通孔108底部形成第一金属硅化物109的同时，在第三接触通孔107底部形成第二金属硅化物层110。
所述第一金属硅化物层109和第二金属硅化物层110的作用为：降低互连结构中器件的源漏区的接触电阻，提高互连结构的运行速度。
所述金属层的材料为Ti或Ta，采用溅射工艺形成所述金属层。
所述硅化处理为退火处理，在高温气氛下，金属层的材料与衬底的材料发生化学反应，将金属层的材料进行硅化，从而形成第一金属硅化物层109和第二金属硅化物层110；由于第一接触通孔108和第三接触通孔107侧壁不具有硅材料，因此，第一接触通孔108和第三接触通孔107侧壁的金属层未进行硅化反应。
所述退火处理为毫秒退火、浸入式退火或尖峰退火。本实施例中，所述退火处理为毫秒退火，所述毫秒退火的工艺参数为：退火温度为350度至600度，退火时长为0.02毫秒至10毫秒。
本实施例中，所述衬底100的材料为Si，因此第一金属硅化物层109和第二金属硅化物层110的材料为TiSi或TaSi。
请参考图18至图20，图18为俯视图，图19为图18沿BB1方向的剖面结构示意图，图20为图18沿CC1方向的剖面结构示意图，采用第二刻蚀工艺，去除未进行硅化反应的金属层，同时去除部分厚度的掩膜层。
本实施例中，掩膜层为双层结构，掩膜层由第一掩膜层113和位于第一掩膜层113表面的第二掩膜层114(请参考图17)组成，因此去除部分厚度的掩膜层的方法为：去除第二掩膜层114。
所述第二刻蚀工艺为湿法刻蚀。本实施例中，所述湿法刻蚀工艺的刻蚀液体为氢氟酸溶液，其中，氢氟酸和去离子水的体积比为1:300至1:700。
由于第二掩膜层114的材料为TiN或TaN，氢氟酸溶液对第二掩膜层114的刻蚀速率大，而对第一掩膜层113的刻蚀速率小，因此，在去除未进行硅化反应的金属层的同时，第二刻蚀工艺具有明显的刻蚀停止位置，去除第二掩膜层114，保留第一掩膜层113，减小了第二刻蚀工艺的工艺难度；保留的第一掩膜层113可以作为后续形成第二接触通孔的掩膜。
在本发明其他实施例中，若第一掩膜层和第二掩膜层的材料相同，则去除部分厚度的掩膜层可以为：去除部分厚度的第二掩膜层、去除第二掩膜层、去除第二掩膜层和部分厚度的第一掩膜层。
请参考图21至图23，图21为在图16基础上的示意图，图22为在图19基础上的示意图，图23为在图20基础上的示意图。
依次在第二区域II的层间介质层102表面和第一掩膜层113形成第二抗反射涂层201、图形化的第二光刻胶层202，所述第二抗反射涂层202还覆盖于第一区域I的层间介质层102、以及第一金属硅化物层109表面、第四区域IV的层间介质层102、以及第二金属硅化物层110表面。
所述第二光刻胶层202的位置要求为：第二光刻胶层202覆盖部分第二区域II，而暴露出第二区域II的栅极结构200对应的位置，且暴露出剩余的掩膜层对应的位置，后续以第二光刻胶层202和剩余的掩膜层为掩膜，刻蚀第二区域II形成的第二接触通孔能够暴露出栅极结构200顶部；第二光刻胶层202覆盖第四区域IV和第一区域I，保护第一区域I和第四区域IV的层间介质层102不被后续形成第一接触通孔的工艺所破坏。
所述第二抗反射涂层201和第二光刻胶层202的形成步骤和材料请参考本实施例提供的第一抗反射涂层105(请参考图10)和第一光刻胶层106(请参考图10)的形成步骤和材料，在此不再赘述。
请参考图24，以所述第二光刻胶层202(请参考图23)和第一掩膜层113为掩膜，采用第三刻蚀工艺，刻蚀位于第一掩膜层113两侧的第二区域II的层间介质层102，直至暴露出栅极结构200顶部，在第二区域II的层间介质层102内形成第二接触通孔203。
本实施例中，由于形成了第二抗反射涂层201(请参考图23)，在刻蚀第二区域II的层间介质层102之前，还包括步骤：刻蚀去除未被第二光刻胶层202覆盖的第二抗反射涂层201。
所述第三刻蚀工艺为干法刻蚀，由于CH2F2气体对第一掩膜层113的刻蚀速率小而对层间介质层102的刻蚀速率大，因此，第三刻蚀工艺的刻蚀气体包括CH2F2。
作为一个实施例，所述第三刻蚀工艺为等离子体刻蚀，所述等离子刻蚀的工艺参数为：刻蚀气体包括CH2F2和Ar，CH2F2刻蚀气体流量为10sccm至300sccm，Ar流量为10sccm至50sccm，刻蚀腔室压强为10毫托至50毫托，源功率为500瓦至2000瓦，偏置功率为1000瓦至2000瓦。
在第三刻蚀工艺过程中，第一区域I和第四区域IV的第二光刻胶层202暴露层间介质层102不被第三刻蚀工艺损伤。
本实施例中，第三刻蚀工艺的掩膜为第一掩膜层113和第二光刻胶层202，所述第一掩膜层113为去除部分厚度的掩膜层形成的，因此，第一掩膜层113与具有双层结构的掩膜层的位置相同，防止由于工艺偏差而造成形成的第二接触通孔偏离设计目标，并且减少了形成掩膜层的形成工艺步骤，简化工艺步骤从而提高了生产效率。
而现有技术中，在第一接触通孔形成之后，完全去除了形成第一接触通孔的掩膜层；在形成第二接触通孔之前，再次形成掩膜层；使得互连结构的形成工艺更加复杂，生产效率低下；并且由于掩膜层是经过光刻和刻蚀工艺形成的，光刻和刻蚀工艺容易造成掩膜层的位置出现偏差，从而导致形成的第二接触通孔偏离设计目标，影响互连结构的可靠性和电学性能。
在形成第二接触通孔203之后，去除第二光刻胶层202和第二抗反射涂层201。本实施例中，采用灰化工艺去除所述第二光刻胶层202和第二抗反射涂层201。
请参考图25至图28，图25为俯视图，图26为图25沿AA1方向的剖面结构示意图，图27为图25沿BB1方向的剖面结构示意图，图28为图25沿CC1方向的剖面结构示意图。
形成填充满所述第一接触通孔108(请参考图17)和第二接触通孔203(请参考图24)的导电层204。
本实施例中，在形成填充满第一接触通孔108和第二接触通孔203的导电层204的同时，所述导电层204还填充满第三接触通孔107(请参考图16)。
所述导电层204的形成步骤包括：形成填充满第一接触通孔108、第二接触通孔203和第三接触通孔107的导电膜，所述导电膜还位于层间介质层102和第一掩膜层113(请参考图24)表面；采用化学机械抛光工艺(CMP)去除高于层间介质层102顶部的导电膜，形成导电层204。
本实施例中，在形成导电层204的同时，去除第一掩膜层113，进一步简化了工艺步骤，节约生产成本。
所述导电层204为单层结构或多层结构。
所述导电层204为单层结构时，所述导电层204包括填充满第一接触通孔、第二接触通孔和第三接触通孔的金属体层；所述导电层204为多层结构时，所述导电层204包括位于第一接触通孔、第二接触通孔和第三接触通孔底部和侧壁的金属阻挡层、以及位于金属阻挡层表面的金属体层。
本发明实施例以所述导电层204为多层结构作示范性说明。
所述金属阻挡层可以防止金属体层中的金属离子向层间介质层102中扩散造成污染，提高互连结构的性能；且金属阻挡层可以为金属体层的形成提供良好的界面态，使得形成的金属体层与金属阻挡层具有较高的粘附性。
所述金属阻挡层的材料为Ti、Ta、W、TiN、TaN、TiSiN、TaSiN、WN或WC中的一种或几种；所述金属阻挡层可以为单层结构，也可以为多层结构。所述金属体层的材料为为W、Cu、Al、Ag、Pt或它们的合金，所述金属体层可以为单层结构，也可以为多层结构。
所述金属阻挡层的形成工艺可以为化学气相沉积、物理气相沉积或原子层沉积等工艺。
本实施例中，所述金属阻挡层的材料为Ta，所述金属阻挡层的厚度为10埃至500埃。采用物理气相沉积工艺形成所述金属阻挡层；所述金属体层的材料为W，采用电镀法形成所述金属体层。
在其他实施例中，当栅极结构中的栅导电层的材料为多晶硅时，在形成导电层之前，也可以在第二接触通孔底部形成第三金属硅化物层，进一步降低互连结构的接触电阻。
需要说明的是，在本发明其他实施例中，也可以先去除第一掩膜层，再形成填充层。具体的，采用湿法刻蚀工艺去除所述第一掩膜层，所述湿法刻蚀工艺的刻蚀液体为磷酸溶液；形成填充满第一接触通孔、第二接触通孔和第三接触通孔的导电膜，所述导电膜还位于层间介质层表面；采用CMP工艺去除高于层间介质层顶部的导电膜，形成填充满第一接触通孔、第二接触通孔和第三接触通孔的导电层。
本实施例以基底具有第一区域I、第二区域II、第四区域IV，且第一区域I和第二区域II具有重合的第三区域III作示范性说明，在本发明其他实施例中，也可以2个、3个等多个形成相同高度的第一接触通孔的第一区域，2个、3个等多个形成相同深度的第三接触通孔的第四区域，第一接触通孔和第三接触通孔等深，2个、3个等多个深度低于第一接触通孔的第二接触通孔的第二区域，其中，第一区域和第二区域具有重合的第三区域，采用图1至图28提供的形成方法来形成具有多个第一区域、第二区域和第四区域的互连结构。
综上，本发明提供的技术方案具有以下优点：
首先，提供包括第一区域和第二区域的基底，所述基底包括衬底和层间介质层，第二区域的层间介质层内具有栅极结构，且第一区域和第二区域具有重合的第三区域；在第三区域表面形成具有叠层结构的掩膜层；以掩膜层为掩膜，刻蚀位于掩膜层两侧的第一区域的层间介质层，形成第一接触通孔，所述第一接触通孔暴露出衬底的表面；在第一接触通孔底部和侧壁形成金属层后，进行硅化处理形成第一金属硅化物层；去除未发生硅化反应的金属层的同时，去除部分厚度的掩膜层；以剩余的掩膜层为掩膜，刻蚀掩膜层两侧的第二区域的层间介质层，直至暴露出栅极结构顶部，形成第二接触通孔，省去了形成第二接触通孔的掩膜层的形成步骤，简化了工艺步骤，提高了互连结构的生产效率。
其次，由于第二接触通孔的掩膜层与形成第一接触通孔的掩膜层的位置相同，避免了由于光刻后刻蚀形成掩膜层造成的位置偏差，提高了形成的第二接触通孔的位置精确度，从而提高形成的互连结构的可靠性和电学性能。
再次，掩膜层为第一掩膜层和位于第一掩膜层表面的第二掩膜层的叠层结构，第一掩膜层的材料为TiN或TaN，第二掩膜层的材料为SiN；第二刻蚀工艺对第一掩膜层的刻蚀速率大，对第二掩膜层的刻蚀速率小，因此第二刻蚀工艺对第一掩膜层和第二掩膜层的刻蚀选择比大，防止第二刻蚀工艺完全刻蚀去除掩膜层，且第二刻蚀工艺具有明显的刻蚀停止位置，进一步减小了形成互连结构的工艺难度。
最后，本发明第一接触通孔以掩膜层和第一光刻胶层为掩膜形成的，所述第一光刻胶层覆盖第一区域无需形成第一接触通孔的区域，使得形成的第一接触通孔的宽度满足不同的工艺需求；同样的，通过形成第二光刻胶层，本发明形成的第二接触通孔的宽度也满足不同的工艺需求。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (19)

1.一种互连结构的形成方法，其特征在于，包括：
提供基底，所述基底包括衬底和层间介质层，所述基底具有第一区域和第二区域，所述第一区域和第二区域具有重合的第三区域，且所述第二区域的层间介质层内形成有栅极结构；
在所述第三区域的层间介质层表面形成具有叠层结构的掩膜层；
以所述掩膜层为掩膜，采用第一刻蚀工艺，刻蚀位于掩膜层两侧的第一区域的层间介质层，直至暴露出衬底表面，在第一区域的层间介质层内形成第一接触通孔；
在所述第一接触通孔底部和侧壁形成金属层；
对所述金属层进行硅化处理，在第一接触通孔底部形成第一金属硅化物层；
采用第二刻蚀工艺，去除未进行硅化处理的金属层，同时去除部分厚度的掩膜层；
以剩余的掩膜层为掩膜，采用第三刻蚀工艺，刻蚀位于剩余的掩膜层两侧的第二区域的层间介质层，直至暴露出栅极结构的顶部，在第二区域的层间介质层内形成第二接触通孔；
形成填充满所述第一接触通孔和第二接触通孔的导电层。
2.根据权利要求1所述的互连结构的形成方法，其特征在于，所述叠层结构为双层结构，所述掩膜层包括第一掩膜层和位于第一掩膜层表面的第二掩膜层。
3.根据权利要求2所述的互连结构的形成方法，其特征在于，去除部分厚度的掩膜层的方法为：去除所述第二掩膜层。
4.根据权利要求2所述的互连结构的形成方法，其特征在于，所述第一掩膜层和第二掩膜层的材料为TiN、TaN或SiN。
5.根据权利要求2所述的互连结构的形成方法，其特征在于，所述第一掩膜层的材料为SiN，所述第二掩膜层的材料为TiN或TaN。
6.根据权利要求1所述的互连结构的形成方法，其特征在于，所述第一刻蚀工艺的刻蚀气体包括C4F8、C5F8或CH2F2，所述第三刻蚀工艺的刻蚀气体包括CH2F2。
7.根据权利要求1所述的互连结构的形成方法，其特征在于，所述第二刻蚀工艺为湿法刻蚀。
8.根据权利要求7所述的互连结构的形成方法，其特征在于，所述湿法刻蚀工艺的刻蚀液体为氢氟酸溶液。
9.根据权利要求1所述的互连结构的形成方法，其特征在于，所述第一金属硅化物层的材料为NiSi或TiSi。
10.根据权利要求1所述的互连结构的形成方法，其特征在于，在进行第一刻蚀工艺之前，依次在第一区域的层间介质层和掩膜层表面形成第一抗反射涂层、图形化的第一光刻胶层，所述第一抗反射涂层还覆盖于第二区域的层间介质层表面。
11.根据权利要求10所述的互连结构的形成方法，其特征在于，以所述第一光刻胶层和掩膜层为掩膜，进行第一刻蚀工艺。
12.根据权利要求1所述的互连结构的形成方法，其特征在于，在进行第三刻蚀工艺之前，依次在第二区域的层间介质层和剩余的掩膜层表面形成第二抗反射涂层、图形化的第二光刻胶层，所述第二抗反射涂层还覆盖于第一区域的层间介质层表面。
13.根据权利要求12所述的互连结构的形成方法，其特征在于，以所述第二光刻胶层和剩余的掩膜层为掩膜，进行第三刻蚀工艺。
14.根据权利要求10所述的互连结构的形成方法，其特征在于，所述基底还包括第四区域；依次在第四区域的层间介质层表面形成第一抗反射涂层、图形化的第一光刻胶层；在形成第一接触通孔的同时，以所述第一光刻胶层为掩膜，采用第一刻蚀工艺刻蚀第四区域的层间介质层，直至暴露出衬底表面，形成第三接触通孔；在所述第一接触通孔底部形成第一金属硅化物层的同时，在第三接触通孔底部形成第二金属硅化物层。
15.根据权利要求14所述的互连结构的形成方法，其特征在于，在形成填充满第一接触通孔和第二接触通孔的导电层的同时，所述导电层还填充满第三接触通孔。
16.根据权利要求1所述的互连结构的形成方法，其特征在于，所述导电层为单层结构或多层结构；所述导电层为单层结构时，所述导电层包括金属体层；所述导电层为多层结构时，所述导电层包括金属阻挡层和位于金属阻挡层表面的金属体层。
17.根据权利要求16所述的互连结构的形成方法，其特征在于，所述金属体层的材料为W、Cu、Al、Ag、Pt或它们的合金。
18.根据权利要求1所述的互连结构的形成方法，其特征在于，所述第一区域衬底内具有源漏区，所述第一接触通孔暴露出源漏区表面。
19.根据权利要求1所述的互连结构的形成方法，其特征在于，所述衬底和层间介质层之间形成有刻蚀停止层。
CN201310746414.4A 2013-12-30 2013-12-30 互连结构的形成方法 Active CN104752329B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201310746414.4A CN104752329B (zh) 2013-12-30 2013-12-30 互连结构的形成方法
US14/583,878 US9892921B2 (en) 2013-12-30 2014-12-29 Interconnect structure and method for forming the same
US15/861,376 US10090155B2 (en) 2013-12-30 2018-01-03 Semiconductor device having interconnect structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310746414.4A CN104752329B (zh) 2013-12-30 2013-12-30 互连结构的形成方法

Publications (2)

Publication Number Publication Date
CN104752329A CN104752329A (zh) 2015-07-01
CN104752329B true CN104752329B (zh) 2017-12-01

Family

ID=53482638

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310746414.4A Active CN104752329B (zh) 2013-12-30 2013-12-30 互连结构的形成方法

Country Status (2)

Country Link
US (2) US9892921B2 (zh)
CN (1) CN104752329B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106610562B (zh) * 2015-10-26 2020-02-07 中芯国际集成电路制造(上海)有限公司 掩膜版版图以及形成半导体结构的方法
CN107039333B (zh) * 2016-02-03 2019-09-27 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN107039335B (zh) * 2016-02-03 2019-09-27 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN111435651B (zh) * 2019-01-11 2024-02-06 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111640664B (zh) * 2019-03-01 2023-04-25 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US11728209B2 (en) * 2020-09-22 2023-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Lithography method to reduce spacing between interconnect wires in interconnect structure
KR20220062945A (ko) * 2020-11-09 2022-05-17 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101312151A (zh) * 2007-05-22 2008-11-26 中芯国际集成电路制造(上海)有限公司 金属层间介质的接触孔的制造方法
CN102376630A (zh) * 2010-08-20 2012-03-14 中国科学院微电子研究所 半导体器件及其局部互连结构的制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6787875B2 (en) * 2002-08-05 2004-09-07 Texas Instruments Incorporated Self-aligned vias in an integrated circuit structure
KR100626378B1 (ko) * 2004-06-25 2006-09-20 삼성전자주식회사 반도체 장치의 배선 구조체 및 그 형성 방법
US7687724B2 (en) * 2005-01-10 2010-03-30 Endicott Interconnect Technologies, Inc. Circuitized substrate with internal resistor, method of making said circuitized substrate, and electrical assembly utilizing said circuitized substrate
US7025607B1 (en) * 2005-01-10 2006-04-11 Endicott Interconnect Technologies, Inc. Capacitor material with metal component for use in circuitized substrates, circuitized substrate utilizing same, method of making said circuitized substrate, and information handling system utilizing said circuitized substrate
US7384856B2 (en) * 2005-01-10 2008-06-10 Endicott Interconnect Technologies, Inc. Method of making an internal capacitive substrate for use in a circuitized substrate and method of making said circuitized substrate
US7235745B2 (en) * 2005-01-10 2007-06-26 Endicott Interconnect Technologies, Inc. Resistor material with metal component for use in circuitized substrates, circuitized substrate utilizing same, method of making said ciruitized substrate, and information handling system utilizing said ciruitized substrate
US20120228014A1 (en) * 2011-03-08 2012-09-13 Endicott Interconnect Technologies, Inc. Circuitized substrate with internal thin film capacitor and method of making same
US8890318B2 (en) * 2011-04-15 2014-11-18 International Business Machines Corporation Middle of line structures

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101312151A (zh) * 2007-05-22 2008-11-26 中芯国际集成电路制造(上海)有限公司 金属层间介质的接触孔的制造方法
CN102376630A (zh) * 2010-08-20 2012-03-14 中国科学院微电子研究所 半导体器件及其局部互连结构的制造方法

Also Published As

Publication number Publication date
US10090155B2 (en) 2018-10-02
CN104752329A (zh) 2015-07-01
US20180130660A1 (en) 2018-05-10
US9892921B2 (en) 2018-02-13
US20150187601A1 (en) 2015-07-02

Similar Documents

Publication Publication Date Title
CN104752329B (zh) 互连结构的形成方法
KR100640662B1 (ko) 장벽금속 스페이서를 구비하는 반도체 소자 및 그 제조방법
TWI540678B (zh) 接觸插塞及其製作方法與半導體元件
US20150097291A1 (en) Integrated circuits and methods for fabricating integrated circuits with capping layers between metal contacts and interconnects
JP2002246467A (ja) 半導体装置及びその形成方法
TW201924012A (zh) 半導體裝置及其製造方法
US9818689B1 (en) Metal-insulator-metal capacitor and methods of fabrication
TWI495043B (zh) 形成無凹陷連線結構的方法
US11309217B2 (en) Contact plug and method of formation
CN104701150A (zh) 晶体管的形成方法
CN104347488B (zh) 互连结构的形成方法
TWI595597B (zh) 形成金屬內連接之方法
KR102469899B1 (ko) Mol 인터커넥트 구조 및 제조 방법
CN106356330B (zh) 半导体结构的形成方法
CN106683996A (zh) 金属硅化物及金属硅化物上接触孔的制造方法
JP4638139B2 (ja) 半導体素子の金属配線形成方法
TW202303759A (zh) 內連線結構的形成方法
KR101153224B1 (ko) 다마신 공정에 의해 형성된 캐패시터와 금속 배선을 갖는 반도체 소자 제조방법
US6780763B2 (en) Method for fabricating semiconductor device capable of improving gap-fill property
KR101103550B1 (ko) 반도체 소자의 금속배선 형성방법
US20180350677A1 (en) Rapid oxide etch for manufacturing through dielectric via structures
US11854870B2 (en) Etch method for interconnect structure
US20230215806A1 (en) Reducing copper line resistance
TWI584433B (zh) 半導體結構及其製作方法
JP2003086678A (ja) 半導体素子のコンタクト形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant