CN104347488B - 互连结构的形成方法 - Google Patents

互连结构的形成方法 Download PDF

Info

Publication number
CN104347488B
CN104347488B CN201310342918.XA CN201310342918A CN104347488B CN 104347488 B CN104347488 B CN 104347488B CN 201310342918 A CN201310342918 A CN 201310342918A CN 104347488 B CN104347488 B CN 104347488B
Authority
CN
China
Prior art keywords
layer
metal
metal mask
mask layer
forming method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310342918.XA
Other languages
English (en)
Other versions
CN104347488A (zh
Inventor
韩秋华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310342918.XA priority Critical patent/CN104347488B/zh
Publication of CN104347488A publication Critical patent/CN104347488A/zh
Application granted granted Critical
Publication of CN104347488B publication Critical patent/CN104347488B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种互连结构的形成方法，包括：提供具有第一金属层的半导体衬底，在半导体衬底表面依次形成阻挡层、介质层、保护层、第一金属掩膜层和第二金属掩膜层；在第一金属掩膜层及第二金属掩膜层内形成第一开口；在第二金属掩膜层表面形成具有第二开口的掩膜层，所述第二开口暴露出保护层；沿第二开口依次刻蚀保护层及介质层；沿所述第一开口刻蚀介质层，至暴露出阻挡层，在介质层内形成大马士革开口；去除第二金属掩膜层；去除位于大马士革开口底部的阻挡层，至暴露出第一金属层；在所述大马士革开口内填充第二金属层。本发明形成的互连结构击穿电压高，抗时间相关介质击穿能力强，互连结构的可靠性高。

Description

互连结构的形成方法
技术领域
本发明涉及半导体制作技术领域，特别涉及互连结构的形成方法。
背景技术
随着超大规模集成电路工艺技术的不断进步，半导体器件的特征尺寸不断缩小，芯片面积持续增大，互连结构的延迟时间已经可以与器件门延迟时间相比较。人们面临着如何克服由于连接长度的急速增长而带来的RC（R指电阻，C指电容）延迟显著增加的问题。特别是由于金属布线线间电容的影响日益严重，造成器件性能大幅度下降，已经成为半导体工业进一步发展的关键制约因素。为了减小互连造成的RC延迟，现已采用了多种措施。
互连结构之间的寄生电容和互连电阻造成了信号的传输延迟。由于铜具有较低的电阻率，优越的抗电迁移特性和高的可靠性，能够降低金属的互连电阻，进而减小总的互连延迟效应，现已由常规的铝互连改变为低电阻的铜互连。同时降低互连之间的电容同样可以减小延迟，而寄生电容C正比于电路层绝缘介质的相对介电常数k，因此使用低k材料作为不同电路层的绝缘介质代替传统的SiO2介质已成为满足高速芯片的发展的需要。
现有技术多采用大马士革工艺制作互连结构。然而，随着半导体器件的特征尺寸不断缩小，现有的光刻胶层厚度已不能达到控制小特征尺寸的精度，为了得到精确的特征尺寸，通过增加光刻胶层的厚度来延长光刻时间，然而厚的光刻胶层容易坍塌并且大马士革开口的精度难以控制，进而导致互连结构的可靠性降低。
发明内容
本发明解决的问题是提供一种优化的互连结构的形成方法，增大填充金属层工艺的工艺窗口，减小填充金属层的纵宽比，从而减小金属层中易扩散金属离子迁移的能力，提高金属层的抗电迁移特性，进而提高互连结构的可靠性。
为解决上述问题，本发明提供一种互连结构的形成方法，包括：提供半导体衬底，所述半导体衬底内形成有第一金属层；在所述半导体衬底表面及第一金属层表面形成阻挡层、位于阻挡层表面的介质层、位于介质层表面的保护层、位于保护层表面的第一金属掩膜层以及位于第一金属掩膜层表面的第二金属掩膜层，其中，所述第一金属掩膜层的厚度小于第二金属掩膜层的厚度；刻蚀第一金属掩膜层及第二金属掩膜层形成第一开口，所述第一开口暴露出保护层；形成覆盖第二金属掩膜层及保护层的介质掩膜层，所述介质掩膜层具有开口宽度小于第一开口的第二开口，所述第二开口暴露出保护层；以介质掩膜层为掩膜，沿所述第二开口依次刻蚀保护层以及部分介质层；以第二金属掩膜层为掩膜，沿所述第一开口刻蚀介质层，至暴露出阻挡层，在介质层内形成通孔和沟槽，所述通孔和沟槽构成大马士革开口；去除所述第二金属掩膜层；以第一金属掩膜层为掩膜，去除位于大马士革开口底部的阻挡层，至暴露出第一金属层；形成填充满所述大马士革开口的第二金属层，所述第二金属层覆盖第一金属掩膜层；去除高于介质层顶部的第二金属层、第一金属掩膜层以及保护层。
可选的，所述第一金属掩膜层的材料为Ta、Ti、Tu、TaN、TuN或WN。
可选的，所述第二金属掩膜层的材料为TiN。
可选的，所述第一金属掩膜层的厚度为10埃至50埃。
可选的，所述第二金属掩膜层的厚度为50埃至500埃。
可选的，所述第一金属掩膜层或第二金属掩膜层的形成工艺为化学气相沉积、物理气相沉积或原子层沉积。
可选的，去除所述第二金属掩膜层的工艺为湿法刻蚀。
可选的，所述湿法刻蚀的刻蚀液体为双氧水。
可选的，所述湿法刻蚀的刻蚀液体为氨水和双氧水。
可选的，所述湿法刻蚀的刻蚀液体为硫酸和双氧水。
可选的，所述阻挡层的材料为SiN、SiC、SiCN、SiOC或SiOCN。
可选的，所述阻挡层的厚度为50埃至150埃。
可选的，所述介质层的材料为SiO2、低k介质材料或超低k介质材料。
可选的，所述保护层的材料为TEOS。
可选的，所述保护层的厚度为50埃至100埃。
可选的，采用CMP工艺去除高于介质层顶部的第二金属层、第一金属掩膜层以及保护层。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的实施例选用较厚的第二金属掩膜层为掩膜，沿所述第一开口刻蚀介质层，形成大马士革开口；然后去除第二金属掩膜层；以较薄的第一金属掩膜层为掩膜，刻蚀阻挡层；在后续在大马士革开口填充第二金属层时，大马士革开口表面已经去除了较厚的第二金属掩膜层，则待填充第二金属层的结构的高度减小而宽度不变。因此填充第二金属层的工艺窗口变小且纵宽比减小，使得填充的第二金属层中孔洞少，致密度高，第二金属层中的金属离子扩散能力低，进而提高互连结构的抗电迁移能力，提高互连结构的击穿电压以及抗时间相关介质击穿能力，互连结构的可靠性得到提高。
同时，在去除第二金属掩膜层时，下层的第一金属层表面形成有阻挡层，所述阻挡层能够保护第一金属层不被去除第二金属掩膜层的工艺所破坏，提高下层互连结构的可靠性。
进一步，所述第二金属掩膜层的材料为TiN，TiN作为第二金属掩膜层的材料，使得第二金属掩膜层具有很高的刻蚀选择比，能够很好的控制刻蚀的形貌和尺寸；且TiN容易被湿法刻蚀工艺去除，去除第二金属掩膜层的工艺操作简单可行，并且湿法刻蚀工艺所需时间短，能够避免介质层被湿法刻蚀的刻蚀液体长时间浸润所破坏，提高互连结构的可靠性。
附图说明
图1为本发明一实施例互连结构形成方法的流程图；
图2至图11为本发明另一实施例互连结构形成过程的剖面结构示意图。
具体实施方式
由背景技术可知，采用光刻胶作为掩膜刻蚀形成互连结构时，存在光刻胶易坍塌等问题，影响互连结构的可靠性。
为解决上述问题，即满足互连结构特征尺寸不断缩小且特征尺寸具有高精度的需求，常用的解决办法是采用金属掩膜层替代光刻胶层。对于互连结构中的介质层而言，金属掩膜层具有很高的刻蚀选择比，因此，要形成一定高度的沟槽或通孔，需要的金属掩膜层厚度较光刻胶层厚度小的多，能够有效避免金属掩膜层坍塌问题，且由于金属掩膜层具有高刻蚀选择比的特性，形成的大马士革开口尺寸精确。
针对互连结构的形成方法进行研究，请参考图1，互连结构的形成工艺包括以下步骤：S1、提供半导体衬底，所述半导体衬底内形成有第一金属层；S2、在所述半导体衬底表面及第一金属层表面依次形成阻挡层、介质层、保护层以及金属掩膜层，所述金属掩膜层的厚度为50埃至500埃；S3、在金属掩膜层内形成第一开口，所述第一开口曝露出保护层，所述第一开口定义出后续形成的沟槽的宽度及位置；S4、在所述金属掩膜层及保护层表面形成具有第二开口的掩膜层，所述第二开口定义出后续形成的通孔的宽度及位置，且所述第二开口位于第一开口所在区域内；S5、沿所述第二开口刻蚀部分介质层形成通孔；S6、去除掩膜层，以金属掩膜层为掩膜，继续刻蚀介质层形成沟槽；S7、去除沟槽底部区域的阻挡层，暴露出第一金属层；S8、形成填充满所述通孔及沟槽的第二金属层，所述第二金属层覆盖金属掩膜层；S9、采用CMP工艺去除介质层顶部的第二金属层、金属掩膜层以及保护层。
但是上述方法形成的互连结构的击穿电压（VBD：Breakdown Voltage）低且存在时间相关介质击穿（TDDB：Time Dependent Dielectric Breakdown）问题。
针对互连结构的形成工艺进一步研究发现，引发上述问题的原因为：
在填充第二金属层时，保护层表面存在厚度为50埃至500埃的金属掩膜层，导致填充第二金属层的工艺窗口较小，且互连结构的通孔及沟槽具有较大的纵宽比；较小的工艺窗口及较大的纵宽比均会导致填充的第二金属层的质量低，如第二金属层中出现孔洞现象，第二金属层的抗电迁移特性降低，特别是通孔底部以及沟槽和通孔侧壁区域的第二金属层中出现最为严重的孔洞现象，而第二金属层中易扩散的离子通过所述孔洞扩散至介质层中，导致介质层以及第二金属层的可靠性降低，进而产生击穿电压变低以及产生时间相关介质击穿问题。
可见，增大填充第二金属层的工艺窗口以及减小通孔及沟槽的纵宽比可以有效解决上述问题。理论上，在填充第二金属层之前，去除金属掩膜层则可达到上述效果。但是，在填充第二金属层之前，去除金属掩膜层的工艺会对半导体衬底内的第一金属层造成损伤，导致第一金属层的可靠性降低，仍会影响互连结构的性能。
为此，本发明提供一种优化的互连结构的形成方法，在大马士革开口内填充第二金属层之前，去除厚度较厚的第二金属掩膜层，使得填充大马士革开口的工艺窗口增大，且填充的第二金属层纵宽比减小，进而使得填充的第二金属层致密度好，抗电迁移能力强，形成的互连结构可靠性高，具体的，互连结构的击穿电压增大且抗时间相关介质击穿能力得到提高。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2至图11为本发明另一实施例互连结构形成过程的剖面结构示意图。
请参考图2，提供半导体衬底200，所述半导体衬底200内形成有第一金属层201。
所述半导体衬底200的材料为单晶硅、多晶硅、非晶硅中的一种，所述半导体衬底200的材料也可以为硅锗化合物或绝缘体上硅（SOI，Silicon On Insulator）。
所述半导体衬底200中还可以形成有半导体器件，如MOS晶体管。
本实施例中，所述半导体衬底200为硅衬底。
所述第一金属层201用于与待形成的互连结构相连接，也可用于后续形成的互连结构与外部或其他金属层的电连接。
所述第一金属层201的材料为Cu、Al或W等导电材料。
本实施例中，所述第一金属层201的材料为Cu。
请参考图3，在所述半导体衬底200表面及第一金属层201表面形成阻挡层202、位于阻挡层202表面的介质层203、位于介质层203表面的保护层204、位于保护层204表面的第一金属掩膜层205以及位于第一金属掩膜层205表面的第二金属掩膜层206，其中，所述第一金属掩膜层205的厚度小于第二金属掩膜层206的厚度。
所述阻挡层202的作用为保护第一金属层201不被后续形成工艺破坏，所述阻挡层202还具有阻挡第一金属层201中金属离子扩散至不期望区域的作用，如阻挡金属离子扩散至介质层203中。
所述阻挡层202的材料为SiC、SiN、SiOC、SiCN或SiOCN。
所述阻挡层202的形成工艺为化学气相沉积、物理气相沉积或原子层沉积。
本实施例中，采用化学气相沉积工艺形成阻挡层202，所述阻挡层202的材料为SiCN，所述阻挡层202的厚度为50埃至150埃。
所述介质层203的材料为二氧化硅、低k介质材料（低k介质材料指相对介电常数低于3.9的介质材料）或超低k介质材料（超低k介质材料指相对介电常数低于2.5的介质材料）。
所述低k介质材料为SiCOH、FSG（掺氟的二氧化硅）、BSG（掺硼的二氧化硅）、PSG（掺磷的二氧化硅）或BPSG（掺硼磷的二氧化硅）。
本实施例中，所述介质层203的材料为超低k介质材料，所述超低k介质材料为SiOH。
在所述介质层203表面形成有保护层204。
所述保护层204作为介质层203和第一金属掩膜层205间的过渡层，所述保护层204还可以起到保护介质层203的作用。
本实施例中，所述保护层204的材料为正硅酸乙酯（TEOS：Si(OC2H5)4），所述保护层204的厚度为50埃至100埃。
在所述保护层204表面形成第一金属掩膜层205。
所述第一金属掩膜层205的作用为：后续去除阻挡层202时，所述第一金属掩膜层205为去除阻挡层202工艺的掩膜。
所述第一金属掩膜层205的材料为Ta、Ti、Tu、TaN、TuN或WN。
本实施例中，所述第一金属掩膜层205的材料为TaN，所述第一金属掩膜层205的厚度为10埃至50埃。
在所述第一金属掩膜层205表面形成第二金属掩膜层206。
所述第二金属掩膜层206的作用为：后续刻蚀介质层203形成通孔及沟槽时，所述第二金属掩膜层206为掩膜，且第二金属层206为掩膜时，刻蚀介质层203的工艺具有较高的刻蚀选择比，能够很好的控制形成的沟槽及通孔的特征尺寸。
所述第二金属掩膜层206的材料为TiN。
采用TiN作为第二金属掩膜层206的材料，后续在刻蚀介质层203时具有较高的刻蚀选择比，从而能够很好的控制刻蚀介质层203形成通孔及沟槽的形状和精度；并且TiN易被湿法刻蚀等工艺去除，使得后续去除第二金属掩膜层206的工艺易于进行。
所述第一金属掩膜层205的厚度小于第二金属掩膜层206的厚度，这是由于：所述第二金属掩膜层206为刻蚀介质层203时的掩膜，所述第一金属掩膜层205为刻蚀去除阻挡层202时的掩膜，而待刻蚀的介质层203的厚度比阻挡层202的厚度大的多，因此，第二金属掩膜层206的厚度更大。
本实施例中，所述第二金属掩膜层206的厚度为50埃至500埃。
所述第一金属掩膜层205或第二金属掩膜层206的形成工艺为化学气相沉积、物理气相沉积或原子层沉积。
本实施例中，采用物理气相沉积工艺形成第一金属掩膜层205以及第二金属掩膜层206。
请参考图4，刻蚀第一金属掩膜层205及第二金属掩膜层206形成第一开口210，所述第一开口210暴露出保护层204。
所述第一开口210的形成工艺为：在所述第二金属掩膜层206表面形成光刻胶层，对所述光刻胶层进行光刻工艺（包括曝光、显影等），形成位于光刻胶层中的开口，所述开口定义出后续形成的第一开口210的位置及大小，沿所述开口依次刻蚀第二金属掩膜层206及第一金属掩膜层205，刻蚀终止于暴露出保护层204，即在第一金属掩膜层205及第二金属掩膜层206中形成第一开口210，去除光刻胶层。
所述第一开口210定义出后续形成沟槽的位置及宽度。
请参考图5，形成覆盖第二金属掩膜层206及保护层204的介质掩膜层207，所述介质掩膜层207具有开口宽度小于第一开口210（请参考图4）的第二开口220，所述第二开口220暴露出保护层204。
所述第二开口220的形成工艺参加第一开口210的形成工艺，在此不再赘述。
所述第二开口220定义出后续形成的通孔的位置及宽度。
请参考图6，以介质掩膜层207为掩膜，沿所述第二开口220依次刻蚀保护层204以及部分介质层203。
具体的，以介质掩膜层207为掩膜，采用干法刻蚀工艺沿所述第二开口220依次刻蚀保护层204以及部分介质层203，刻蚀工艺完成后，去除介质掩膜层207。
去除介质掩膜层207的工艺为灰化工艺或湿法清洗工艺。
请参考图7，以第二金属掩膜层206为掩膜，沿所述第一开口210刻蚀介质层203，至暴露出阻挡层201，在介质层203内形成通孔221和沟槽211，所述通孔221和沟槽211构成大马士革开口。
具体的，以第二金属掩膜层206为掩膜，采用干法刻蚀工艺刻蚀介质层203，刻蚀停止于暴露出阻挡层202表面。
请参考图8，去除所述第二金属掩膜层206。
采用湿法刻蚀工艺去除所述第二金属掩膜层206。
本实施例中，所述第二金属掩膜层206的材料为TiN，由于TiN材料易被湿法刻蚀工艺去除的特性，采用湿法刻蚀工艺去除所述第二金属掩膜层206，工艺操作简单可行。
同时，在去除第二金属掩膜层206的工艺过程中，半导体衬底200内的第一金属层201表面有阻挡层202的保护，因此，去除第二金属掩膜层206的工艺对半导体衬底200内的第一金属层201无影响。
第二金属掩膜层206去除后，后续填充大马士革开口形成第二金属层的工艺窗口也随之增大，且填充大马士革开口纵宽比减小，有利于后续形成致密度高无孔洞的第二金属层，进而提高互连结构的可靠性。
后续形成的第二金属层致密度高无孔洞的主要原因为：后续形成的第二金属层会逸出大马士革开口，覆盖在金属掩膜层表面。若在形成第二金属层之前去除第二金属掩膜层206，则第二金属层只覆盖第一金属掩膜层205表面即可，相较于不去除第二金属掩膜层206，形成的第二金属层高度减少了50埃至100埃（即第二金属掩膜层206的厚度），因此，第二金属层的工艺窗口变大，并且形成第二金属层的纵宽比也减小了，工艺窗口的增大以及纵宽比的减小，有利于形成高质量的第二金属层，从而提高互连结构的可靠性。
作为一个实施例，去除第二金属掩膜层206的湿法刻蚀工艺的刻蚀液体为双氧水。
作为另一个实施例，去除第二金属掩膜层206的湿法刻蚀工艺的刻蚀液体为氨水和双氧水。
作为其他实施例，去除第二金属掩膜层206的湿法刻蚀工艺的刻蚀液体为硫酸和双氧水。
去除第二金属掩膜层206的刻蚀液体，除了上述列举的三种外，还可以用其他能够去除第二金属掩膜层206的刻蚀液体进行湿法刻蚀，达到去除第二金属掩膜层206的目的。要求刻蚀液体对第二金属掩膜层206与介质层203的刻蚀选择比很大，也就是在湿法刻蚀去除第二金属掩膜层206的同时尽量不损伤介质层203。
请参考图9，以第一金属掩膜层205为掩膜，去除位于大马士革开口底部的阻挡层202，至暴露出第一金属层201。
具体的，以第一金属掩膜层205为掩膜，采用干法刻蚀工艺去除阻挡层202，暴露出第一金属层201，在去除阻挡层202的过程中，所述干法刻蚀工艺也对介质层203进行了刻蚀，进一步增大后续形成沟槽211的高度。
大马士革开口底部的阻挡层202去除后，后续在大马士革开口内形成的第二金属层即与第一金属层201相导通。
请参考图10，形成填充满所述大马士革开口的第二金属层208，所述第二金属层208覆盖第一金属掩膜层205。
所述第二金属层208可以为单层结构，也可以为多层结构。
所述第二金属层208为单层结构时，所述第二金属层208包括填充满开口且覆盖电介质层的金属体层。
本发明实施例以所述第二金属层208为多层结构作示范性说明。
所述第二金属层208包括：位于大马士革开口底部和侧壁且覆盖第一金属掩膜层205的阻挡层、位于阻挡层表面的籽晶层和位于籽晶层表面的金属体层。
所述阻挡层可以防止籽晶层和金属体层中的Cu向半导体衬底200或介质层203中扩散造成污染，提高互连结构的性能；且阻挡层可以为籽晶层的形成提供良好的界面态，使得形成的籽晶层与阻挡层具有较高的粘附性。
所述阻挡层的材料为Ti、Ta、W、TiN、TaN、TiSiN、TaSiN、WN或WC中的一种或几种。所述阻挡层可以为单层结构，也可以为多层结构。
所述阻挡层的形成工艺可以为化学气相沉积、物理气相沉积或原子层沉积等工艺。
本实施例中，所述阻挡层的材料为Ta，所述阻挡层的厚度为10埃至500埃。采用物理气相沉积工艺形成所述阻挡层。
所述籽晶层作为后续金属体层形成的电镀工艺中的阴极，为后续形成金属体层作准备；所述籽晶层也可以为后续形成金属体层提供良好的界面态，有助于形成于籽晶层紧密粘结的金属体层，改善互连结构的电迁移。
所述籽晶层可以为单层结构，也可以为由晶粒直径不同的小晶粒层和大晶粒层构成的多层结构。选用多层结构时，小晶粒层在大晶粒层之下，可以提高籽晶层与阻挡层之间的粘附性。
所述籽晶层的形成工艺为物理气相沉积或化学气相沉积。
本实施例中，所述籽晶层的形成工艺为物理气相沉积，与所述阻挡层在同一个物理气相沉积设备内完成，所述籽晶层的厚度为10埃至200埃。
所述金属体层的材料为Cu，所述金属体层的形成工艺为物理气相沉积或电镀法。
本实施例中，采用电镀法形成所述金属体层。
将所述半导体衬底200转移至电镀反应池中，电镀形成金属体层。在电镀的过程中，金属铜填充满所述开口，另外部分金属铜溢出开口覆盖在所述籽晶层表面，形成块铜。本实施例中，第一金属掩膜层205的厚度为10埃至50埃，而第二金属掩膜层206的厚度为50埃至500埃。相较于直接在第二金属掩膜层206表面形成第二金属层，本实施例中，在第一金属掩膜层205表面形成第二金属层208，形成第二金属层208的高度减小了50埃至500埃，因此，形成的第二金属层208的纵宽比较低，形成第二金属层208的工艺窗口较大。
而较大的工艺窗口以及较低的纵宽比，有利于提高形成的第二金属层208的质量，即形成的第二金属层208致密度高、孔洞少，第二金属层208中的金属离子扩散能力低，因此第二金属层208的抗电迁移能力强，有利于提高互连结构的可靠性。具体的，有利于提高互连结构的击穿电压，以及提高互连结构的抗时间相关介质击穿能力。
请参考图11，去除高于介质层203顶部的第二金属层208、第一金属掩膜层205以及保护层204。
本实施例中，采用化学机械抛光（CMP）工艺去除高于介质层203顶部的第二金属层208、第一金属掩膜层205以及保护层204。
后续可以在第二金属层208表面形成金属帽层或介质帽层，阻挡第二金属层208中的Cu扩散至不期望区域。
综上，本发明提供的技术方案具有以下优点：
本发明的实施例中，以第二金属掩膜层为掩膜，刻蚀介质层形成大马士革开口，在刻蚀暴露出阻挡层后，去除第二金属掩膜层。
首先，与现有技术相比，去除第二金属掩膜层后，填充第二金属层的工艺窗口变大，且填充第二金属层的纵宽比减小，因此，后续在大马士革开口内形成的第二金属层致密度好，填充的第二金属层孔洞少，第二金属层中的金属离子扩散能力低，从而提高互连结构的抗电迁移能力，进而提高互连结构的击穿电压以及抗时间相关介质击穿能力，互连结构的可靠性得到提高。
其次，采用湿法刻蚀工艺去除第二金属掩膜层时，阻挡层起到保护第一金属层不被湿法刻蚀工艺破坏的作用，提高了下层互连结构的可靠性。
再次，所述第二金属掩膜层的材料为TiN，TiN对介质层的材料而言，具有很高的蚀刻选择比，从而可以很好地控制大马士革开口的形成。并且TiN作为第二金属掩膜层的材料，容易被湿法刻蚀工艺去除，去除第二金属掩膜层的工艺简单可行；且第二金属层能够全部被去除，去除厚度为50埃至500埃的第二金属掩膜层后，填充第二金属层的工艺窗口增大，形成的第二金属层纵宽比减小，从而提高互连结构的可靠性。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (15)

1.一种互连结构的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底内形成有第一金属层；
在所述半导体衬底表面及第一金属层表面形成阻挡层、位于阻挡层表面的介质层、位于介质层表面的保护层、位于保护层表面的第一金属掩膜层以及位于第一金属掩膜层表面的第二金属掩膜层，其中，所述第一金属掩膜层的厚度小于第二金属掩膜层的厚度，所述第一金属掩膜层的厚度为10埃至50埃；
刻蚀第一金属掩膜层及第二金属掩膜层形成第一开口，所述第一开口暴露出保护层；
形成覆盖第二金属掩膜层及保护层的介质掩膜层，所述介质掩膜层具有开口宽度小于第一开口的第二开口，所述第二开口暴露出保护层；
以介质掩膜层为掩膜，沿所述第二开口依次刻蚀保护层以及部分介质层；
以第二金属掩膜层为掩膜，沿所述第一开口刻蚀介质层，至暴露出阻挡层，在介质层内形成通孔和沟槽，所述通孔和沟槽构成大马士革开口；
去除所述第二金属掩膜层；
以第一金属掩膜层为掩膜，去除位于大马士革开口底部的阻挡层，至暴露出第一金属层；
形成填充满所述大马士革开口的第二金属层，所述第二金属层覆盖第一金属掩膜层；
去除高于介质层顶部的第二金属层、第一金属掩膜层以及保护层。
2.根据权利要求1所述的互连结构的形成方法，其特征在于，所述第一金属掩膜层的材料为Ta、Ti、Tu、TaN、TuN或WN。
3.根据权利要求1所述的互连结构的形成方法，其特征在于，所述第二金属掩膜层的材料为TiN。
4.根据权利要求1所述的互连结构的形成方法，其特征在于，所述第二金属掩膜层的厚度为50埃至500埃。
5.根据权利要求1所述的互连结构的形成方法，其特征在于，所述第一金属掩膜层或第二金属掩膜层的形成工艺为化学气相沉积、物理气相沉积或原子层沉积。
6.根据权利要求1所述的互连结构的形成方法，其特征在于，去除所述第二金属掩膜层的工艺为湿法刻蚀。
7.根据权利要求6所述的互连结构的形成方法，其特征在于，所述湿法刻蚀的刻蚀液体为双氧水。
8.根据权利要求6所述的互连结构的形成方法，其特征在于，所述湿法刻蚀的刻蚀液体为氨水和双氧水。
9.根据权利要求6所述的互连结构的形成方法，其特征在于，所述湿法刻蚀的刻蚀液体为硫酸和双氧水。
10.根据权利要求1所述的互连结构的形成方法，其特征在于，所述阻挡层的材料为SiN、SiC、SiCN、SiOC或SiOCN。
11.根据权利要求1所述的互连结构的形成方法，其特征在于，所述阻挡层的厚度为50埃至150埃。
12.根据权利要求1所述的互连结构的形成方法，其特征在于，所述介质层的材料为SiO2、低k介质材料或超低k介质材料。
13.根据权利要求1所述互连结构的形成方法，其特征在于，所述保护层的材料为TEOS。
14.根据权利要求1所述的互连结构的形成方法，其特征在于，所述保护层的厚度为50埃至100埃。
15.根据权利要求1所述的互连结构的形成方法，其特征在于，采用CMP工艺去除高于介质层顶部的第二金属层、第一金属掩膜层以及保护层。
CN201310342918.XA 2013-08-07 2013-08-07 互连结构的形成方法 Active CN104347488B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310342918.XA CN104347488B (zh) 2013-08-07 2013-08-07 互连结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310342918.XA CN104347488B (zh) 2013-08-07 2013-08-07 互连结构的形成方法

Publications (2)

Publication Number Publication Date
CN104347488A CN104347488A (zh) 2015-02-11
CN104347488B true CN104347488B (zh) 2017-06-13

Family

ID=52502818

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310342918.XA Active CN104347488B (zh) 2013-08-07 2013-08-07 互连结构的形成方法

Country Status (1)

Country Link
CN (1) CN104347488B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105047613A (zh) * 2015-06-30 2015-11-11 上海华力微电子有限公司 金属栅极形成方法
CN106783727B (zh) * 2015-11-23 2019-11-01 中芯国际集成电路制造(上海)有限公司 互连结构的形成方法
CN111435651B (zh) * 2019-01-11 2024-02-06 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113130738A (zh) * 2019-12-30 2021-07-16 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法
CN113097125A (zh) * 2020-01-08 2021-07-09 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113363201A (zh) * 2020-03-05 2021-09-07 中芯国际集成电路制造（天津）有限公司 半导体器件及超级通孔的形成方法
CN112289925B (zh) * 2020-11-12 2023-08-29 上海华虹宏力半导体制造有限公司 磁传感器的制备方法
CN114121893A (zh) * 2021-10-25 2022-03-01 长鑫存储技术有限公司 半导体结构及其形成方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6468898B1 (en) * 1999-09-29 2002-10-22 Nec Corporation Method of manufacturing semiconductor device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6696222B2 (en) * 2001-07-24 2004-02-24 Silicon Integrated Systems Corp. Dual damascene process using metal hard mask
US20030064582A1 (en) * 2001-09-28 2003-04-03 Oladeji Isaiah O. Mask layer and interconnect structure for dual damascene semiconductor manufacturing

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6468898B1 (en) * 1999-09-29 2002-10-22 Nec Corporation Method of manufacturing semiconductor device

Also Published As

Publication number Publication date
CN104347488A (zh) 2015-02-11

Similar Documents

Publication Publication Date Title
CN104347488B (zh) 互连结构的形成方法
US10867921B2 (en) Semiconductor structure with tapered conductor
US7224068B2 (en) Stable metal structure with tungsten plug
US7511349B2 (en) Contact or via hole structure with enlarged bottom critical dimension
KR100962312B1 (ko) 집적 회로의 컨택 사이즈들의 사이즈를 정함으로써 멀티레벨 컨택들을 제조하는 방법
US11594419B2 (en) Reduction of line wiggling
US9613880B2 (en) Semiconductor structure and fabrication method thereof
US20070155165A1 (en) Methods for forming damascene wiring structures having line and plug conductors formed from different materials
US20090212334A1 (en) Semiconductor device and a method for manufacturing the same
US9818689B1 (en) Metal-insulator-metal capacitor and methods of fabrication
TWI686880B (zh) 半導體裝置和其製造方法
TW201405751A (zh) 銅接觸插塞裝置及其形成方法
US20130078806A1 (en) Method for Fabricating Copper Interconnections in an Ultra Low Dielectric Constant Film
US8722533B2 (en) Semiconductor device and manufacturing method thereof
CN107731739A (zh) 半导体结构的形成方法
CN104752329B (zh) 互连结构的形成方法
CN106409752A (zh) 半导体结构的形成方法
CN106356330B (zh) 半导体结构的形成方法
US8703612B2 (en) Process for forming contact plugs
TW202303759A (zh) 內連線結構的形成方法
US20230386898A1 (en) Etch method for interconnect structure
CN104752318B (zh) 半导体器件的形成方法
KR101029384B1 (ko) 집적 회로의 컨택 사이즈들의 사이즈를 정함으로써 멀티레벨 컨택들을 제조하는 방법
CN104752327A (zh) 互连结构的形成方法
CN108573912A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant