CN104752327A - 互连结构的形成方法 - Google Patents

互连结构的形成方法 Download PDF

Info

Publication number
CN104752327A
CN104752327A CN201310745833.6A CN201310745833A CN104752327A CN 104752327 A CN104752327 A CN 104752327A CN 201310745833 A CN201310745833 A CN 201310745833A CN 104752327 A CN104752327 A CN 104752327A
Authority
CN
China
Prior art keywords
layer
polymer layer
exposure
polymeric layer
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310745833.6A
Other languages
English (en)
Inventor
王新鹏
卜伟海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310745833.6A priority Critical patent/CN104752327A/zh
Publication of CN104752327A publication Critical patent/CN104752327A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种互连结构的形成方法，包括：提供基底，所述基底内形成有第一金属层；在所述基底表面形成第一聚合物层，所述第一聚合物层的材料具有光刻胶特性；对所述第一聚合物层进行第一曝光处理；形成覆盖所述第一聚合物层的第二聚合物层；对所述第二聚合物层进行第二曝光处理；对第一曝光处理后的第一聚合物层进行第一显影处理，在第一聚合物层内形成通孔；对第二曝光处理后的第二聚合物层进行第二显影处理，在第二聚合物层内形成沟槽；形成填充满所述通孔和沟槽的第二金属层，所述第二金属层与第一金属层相连接。本发明提高了形成通孔和沟槽的位置精确度，从而避免互连结构的电阻偏离设计目标，提高了互连结构的可靠性和电学性能。

Description

互连结构的形成方法
技术领域
本发明涉及半导体制造领域技术，特别涉及互连结构的形成方法。
背景技术
随着半导体技术的发展，超大规模集成电路芯片的集成度已经高达几亿乃至几十亿个器件的规模，两层以上的多层金属互连技术广泛使用。
传统的金属互连是由铝金属制成的，但随着集成电路芯片中器件特征尺寸的不断减小，金属互连线中的电路密度不断增加，要求的响应时间不断减小，传统的铝互连线已经不能满足要求，铜互连技术逐渐取代铝互连技术。与铝相比，铜具有更低的电阻率及更高的抗电迁移特性，可以降低互连线的电阻电容（RC）延迟，改善电迁移，提高器件稳定性。
然而，现有技术形成的互连结构的可靠性和电学性能有待提高。
发明内容
本发明解决的问题是提供一种互连结构的形成方法，提高互连结构中通孔和沟槽的对准精度，从而有效的控制互连结构的电阻，防止互连结构的电阻偏离设计目标，提高互连结构的可靠性和电学性能。
为解决上述问题，本发明提供一种互连结构的形成方法，包括：提供基底，所述基底内形成有第一金属层，所述第一金属层顶部与基底表面齐平；在所述基底表面形成第一聚合物层，所述第一聚合物层的材料具有光刻胶特性，第一聚合物层的材料在曝光区和非曝光区的溶解特性不同；对所述第一聚合物层进行第一曝光处理；形成覆盖所述第一聚合物层的第二聚合物层，所述第二聚合物层的材料具有光刻胶特性，所述第二聚合物层的材料在曝光区和非曝光区的溶解特性不同；对所述第二聚合物层进行第二曝光处理；对第一曝光处理后的第一聚合物层进行第一显影处理，在第一聚合物层内形成通孔；对第二曝光处理后的第二聚合物层进行第二显影处理，在第二聚合物层内形成沟槽；形成填充满所述通孔和沟槽的第二金属层，所述第二金属层与第一金属层相连接。
可选的，所述第一聚合物层和第二聚合物层的材料还具有在退火处理后转化为无机氧化物材料的特性。
可选的，所述第一聚合物层和第二聚合物层的材料为氢倍半硅氧烷。
可选的，采用旋涂工艺形成所述第一聚合物层和第二聚合物层。
可选的，在形成通孔和沟槽之后、形成第二金属层之前，还包括步骤：对所述第一聚合物层和第二聚合物层进行退火处理，将第一聚合物层转化为第一氧化物层，将第二聚合物层转化为第二氧化物层。
可选的，所述第一氧化物层和第二氧化物层的材料为氧化硅。
可选的，所述退火处理为快速热退火。
可选的，所述快速热退火的工艺参数为：退火温度为450度至800度，退火时长为0.01毫秒至10毫秒。
可选的，在对第一聚合物层进行第一显影处理之后，形成覆盖第一聚合物层的第二聚合物层，所述第二聚合物层还填充满所述通孔。
可选的，在对第一聚合物层进行第一曝光处理之后、进行第一显影处理之前，形成覆盖第一聚合物层的第二聚合物层。
可选的，所述通孔的形成步骤包括：对所述第一聚合物层进行第一曝光处理，定义出曝光区和非曝光区，在曝光区的第一聚合物层发生交联反应；对第一曝光处理后的第一聚合物层进行第一显影处理，使曝光区发生交联反应的第一聚合物层保留，非曝光区的第一聚合物层溶解，在第一聚合物层内形成通孔。
可选的，所述沟槽的形成步骤包括：对所述第二聚合物层进行第二曝光处理，定义出曝光区和非曝光区，在曝光区的第二聚合物层发生交联反应；对曝光处理后的第二聚合物层进行第二显影处理，使曝光区发生交联反应后的第二聚合物层保留，非曝光区的第二聚合物层溶解，在第二聚合物层内形成沟槽。
可选的，所述第一显影处理和第二显影处理为同时进行的。
可选的，所述第一曝光处理和第二曝光处理为电子束曝光或极紫外曝光。
可选的，所述第二金属层的形成步骤包括：形成填充满所述通孔和沟槽的金属膜，所述金属膜还覆盖于第二聚合物层表面；采用化学机械抛光工艺去除高于第二聚合物层顶部的金属膜，形成填充满通孔和沟槽的第二金属层。
可选的，所述第二金属层为单层结构或多层结构。
与现有技术相比，本发明的技术方案具有以下优点：
在基底表面形成第一聚合物层，且第一聚合物层的材料具有光刻胶特性；对第一聚合物层进行第一曝光处理和第一显影处理，从而在第一聚合物层内形成通孔，所述通孔为仅通过光刻工艺形成的，避免了刻蚀工艺带来的刻蚀偏差，减小了对准误差，提高了形成的通孔位置的精确度；并且，在第一聚合物层表面形成第二聚合物层；对第二聚合物层进行第二曝光处理和第二显影处理，从而在第二聚合物层内形成沟槽，所述沟槽为仅通过光刻工艺形成的，避免了刻蚀工艺带来的刻蚀偏差，减小了对准误差，提高了形成的沟槽位置的精确度。
所述通孔和沟槽的位置精确度高，避免偏离设计目标，从而避免互连结构的电阻偏离设计目标，提高形成的互连结构的可靠性和电学性能。同时，本实施例形成通孔和沟槽的工艺中均省去了刻蚀工艺，使得互连结构的形成工艺更简单。
进一步，在形成第二金属层之前，对第一聚合物层和第二聚合物层进行退火处理，将第一聚合物层转化为第一氧化物层，第二聚合物层转化为第二氧化物层，第一氧化物层和第二氧化物层的稳定性以及硬度均比第一聚合物层和第二聚合物层的稳定性和硬度强，防止后续在进行CMP工艺时造成互连结构图形的形变或坍塌，提高互连结构的可靠性。
更进一步，所述第一显影处理和第二显影处理为同时进行的，进一步简化了工艺步骤，提高了生产效率。
附图说明
图1为一实施例提供的形成互连结构的流程示意图；
图2至图8为另一实施例提供的互连结构形成过程的剖面结构示意图；
图9至图16为又一实施例提供的互连结构形成过程的剖面结构示意图。
具体实施方式
由背景技术可知，现有技术在形成互连结构时，形成的互连结构可靠性有待提高。
为解决上述问题，针对互连结构的形成方法进行研究，互连结构的形成方法包括以下步骤，请参考图1：步骤S1、提供半导体衬底，所述半导体衬底内具有第一金属层，所述第一金属层顶部与半导体衬底表面齐平；步骤S2、依次在所述半导体衬底表面形成层间介质层、以及第一掩膜层；步骤S3、在所述第一掩膜层表面形成图形化的第一光刻胶层，所述第一光刻胶层具有第一开口；步骤S4、以所述第一光刻胶层为掩膜，刻蚀第一掩膜层，在所述第一掩膜层内形成第二开口；步骤S5、以所述具有第二开口的第一掩膜层为掩膜，刻蚀所述层间介质层，在所述层间介质层内形成通孔；步骤S6、形成填充通孔且位于剩余层间介质层表面的第二掩膜层；在所述第二掩膜层表面形成图形化的第二光刻胶层，所述第二光刻胶层具有第三开口；步骤S7、以所述第二光刻胶层为掩膜，刻蚀第二掩膜层，在所述第二掩膜层内形成第四开口；步骤8、以所述具有第四开口的第二掩膜层为掩膜，刻蚀剩余的层间介质层，在所述层间介质层内形成沟槽。
特别的，随着半导体工艺向着微型化、小型化的发展趋势，半导体器件的特征尺寸越来越小，互连结构的特征尺寸也越来越小，互连结构的通孔和沟槽的宽度也随着减小。因此，在第一光刻胶层内形成第一开口，第一开口的宽度越来越小，形成第一开口的光刻工艺容易出现对准误差（overlay error），使得第一开口的位置和大小偏离设定目标；且在以第一光刻胶层为掩膜进行刻蚀工艺时，刻蚀工艺也会导致通孔的位置出现偏差。
同样的，经历光刻以及刻蚀工艺后形成的沟槽的位置也容易出现偏差。严重的，通孔和沟槽位置的偏差就导致了沟槽和通孔的对准（overlay）准确度低问题，使得形成的沟槽和通孔严重偏离设计目标，位置的精确性差，进而使得互连结构中的金属填充层的电阻与设计目标不符，导致互连结构的电阻偏大或偏小，影响互连结构的可靠性和电学性能。
由上述分析可知，改善互连结构中沟槽和通孔的overlay问题，提高形成的沟槽和通孔的位置精确度，能够防止互连结构的电阻偏离设计目标，提高互连结构的电学性能和可靠性。
为此，本发明提供一种互连结构的形成方法，通过曝光显影工艺形成通孔和沟槽，减少光刻步骤，且避免了采用刻蚀工艺形成通孔和沟槽，从而提高形成的通孔和沟槽的对准精确度，防止互连结构的电阻偏离设计目标，提高互连结构的电学性能和可靠性。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2至图8为本发明另一实施例提供的互连结构形成过程的剖面结构示意图。
请参考图2，提供基底100，所述基底100内形成有第一金属层101，所述第一金属层101顶部与基底100表面齐平；在所述基底100表面形成第一聚合物层103。
所述基底100为后续形成半导体器件提供工艺平台。所述基底100的材料为单晶硅、多晶硅、非晶硅中的一种，所述基底100的材料也可以为硅锗化合物或绝缘体上硅（SOI，Silicon On Insulator）。所述基底100中还可以形成有半导体器件，如MOS晶体管。
本实施例中，所述基底100为硅衬底。
所述第一金属层101用于与待形成的互连结构相连接，也可用于后续形成的互连结构与外部或其他金属层的电连接。
本实施例以基底100内具有2个第一金属层101为例做示范性说明，在本发明其他实施例中，基底内可以具有任意多个第一金属层，例如，1个、3个、5个或8个。
所述第一金属层101的材料为Cu、Al或W等导电材料。本实施例中，所述第一金属层101的材料为Cu。
所述第一聚合物层103为后续形成通孔提供工艺平台，后续在第一聚合物层103内形成半导体器件的通孔，所述第一聚合物层103的厚度定义出后续形成的通孔的高度；且部分第一聚合物层103后续可以作为半导体器件的层间介质层。
所述第一聚合物层103的材料具有光刻胶特性，第一聚合物层103的材料在曝光区和非曝光区的溶解特性不同；为了提高后续形成半导体器件的稳定性，所述第一聚合物层103还具有在退火处理后下转化为无机氧化物材料的特性。
本实施例中，所述第一聚合物层103的材料为氢倍半硅氧烷（HSQ：Hydrogen Silses Quioxane，化学式为H8Si8O12），采用旋涂工艺形成所述第一聚合物层103。
采用HSQ材料作为第一聚合物层103的材料的好处在于：
首先，HSQ具有光刻胶材料的特性，在电子束或极紫外曝光的条件下，曝光区的HSQ材料发生交联反应（cross-linked），在进行显影工艺之后，曝光区发生交联反应的HSQ材料保留，非曝光区的HSQ材料被溶解，即HSQ材料具有负光刻胶（Negative-tone PR）特性。因此，后续在第一聚合物层103中形成通孔时，只需对第一聚合物层103进行光刻工艺即可在第一聚合物层103中得到所需要的图形，因此无需刻蚀工艺即可形成通孔，简化工艺步骤，并且避免了刻蚀工艺偏差，提高形成的通孔的位置精确度。
其次，后续在经历退火处理后，HSQ材料转化为无机氧化物材料，氧化物材料具有比HSQ材料更稳定的性质，从而提高半导体器件的稳定性，且氧化物材料的硬度比HSQ材料的硬度大，防止后续在进行CMP工艺时发生图形坍塌。
最后，HSQ材料具有易形成的特性，降低了半导体器件的工艺难度。
需要说明的是，在本发明其他实施例中，在基底和第一聚合物层之间也可以形成阻挡层。所述阻挡层的作用为防止后续工艺对第一金属层造成损伤，所述阻挡层还可以防止第一金属层中的金属离子扩散至第一聚合物层中，所述阻挡层的材料为SiC、SiN、SiOC、SiCN或SiOCN。
请参考图3，对所述第一聚合物层103进行第一曝光处理105，所述第一曝光处理105定义出通孔的大小和位置。
所述第一曝光处理105为电子束（E-Beam）曝光或极紫外（EUV Radiation）曝光。
作为一个实施例，所述第一曝光处理105是以第一掩膜版104为掩膜进行的，其中，第一聚合物层103被第一掩膜版104遮挡的区域为非曝光区域，未被第一掩膜版104遮挡的区域为曝光区域，曝光区域的第一聚合物层103材料发生交联反应转化成第一曝光层106；后续在进行第一显影处理时，曝光区域的第一聚合物层103（第一曝光层106）不溶解，而非曝光区域的第一聚合物层103材料溶解，从而在第一聚合物层103内形成通孔。
由上述分析可知，所述第一曝光处理105定义出后续形成的通孔的位置和大小，具体的，第一掩膜版104的位置和大小对应于后续形成的通孔的位置和大小，可以根据实际工艺需求来确定第一掩膜版104的位置和大小，从而确定后续形成通孔的位置和大小。
请参考图4，形成覆盖所述第一聚合物层103的第二聚合物层107，所述第二聚合物层107的材料具有光刻胶特性，所述第二聚合物层107的材料在曝光区和非曝光区的溶解特性不同。
本实施例中，所述第二聚合物层107的材料与第一聚合物层103的材料相同。
所述第二聚合物层107为后续形成沟槽提供工艺平台，后续在第二聚合物层107内形成半导体器件的通孔，所述第二聚合物层107的厚度定义出后续形成的沟槽的高度；且部分第二聚合物层107后续可以作为半导体器件的层间介质层。
所述第二聚合物层107的材料具有光刻胶特性，第二聚合物层107的材料在曝光区和非曝光区的溶解特性不同；为了提高后续形成半导体器件的稳定性，所述第二聚合物层107还具有在特定条件下转化为无机氧化物材料的特性。
本实施例中，所述第二聚合物层107的材料为氢倍半硅氧烷（HSQ：Hydrogen SilsesQuioxane，化学式为H8Si8O12），采用旋涂工艺形成所述第二聚合物层107。
采用HSQ材料作为第二聚合物层107材料的好处可参考将HSQ材料作为第一聚合物层103材料的好处，在此不再赘述。
请参考图5，对所述第二聚合物层107进行第二曝光处理109，所述第二曝光处理109定义出沟槽的大小和位置。
所述第一曝光处理109为电子束（E-Beam）曝光或极紫外（EUV Radiation）曝光。
作为一个实施例，所述第二曝光处理109是以第二掩膜版108为掩膜进行的，其中，第二聚合物层107被第二掩膜版108遮挡的区域为非曝光区域，未被第二掩膜版108遮挡的区域为曝光区域，曝光区域的第二聚合物层107材料发生交联反应转化成第二曝光层110；后续在进行第一显影处理时，曝光区域的第二聚合物层107（第二曝光层110）不溶解，而非曝光区域的第二聚合物层107材料溶解，从而在第二聚合物层107内形成沟槽。
由上述分析可知，所述第二曝光处理109定义出后续形成的沟槽的位置和大小，具体的，第二掩膜版108的位置和大小对应于后续形成的沟槽的位置和大小，可以根据实际工艺需求来确定第二掩膜版108的位置和大小，从而确定后续形成沟槽的位置和大小。
请参考图6，对第一曝光处理105（请参考图4）后的第一聚合物层103（请参考图4）进行第一显影处理，在第一聚合物层103内形成通孔111；对第二曝光处理109（请参考图5）后的第二聚合物层107（请参考图5）进行第二显影处理，在第二聚合物层107内形成沟槽112。
所述通孔111的形成步骤包括：对所述第一聚合物层103进行第一曝光处理105，定义出曝光区和非曝光区，在曝光区的第一聚合物层103发生交联反应；对第一曝光处理105后的第一聚合物层103进行第一显影处理，使曝光区发生交联反应的第一聚合物层103（第一曝光层106）保留，非曝光区的第一聚合物层103溶解，在第一聚合物层103内形成通孔111。
所述沟槽112的形成步骤包括：对所述第二聚合物层107进行第二曝光处理109，定义出曝光区和非曝光区，在曝光区的第二聚合物层107发生交联反应；对曝光处理后的第二聚合物层107进行第二显影处理，使曝光区发生交联反应后的第二聚合物层107（第二曝光层110）保留，非曝光区的第二聚合物层107溶解，在第二聚合物层107内形成沟槽112。
本实施例中，第一显影处理和第二显影处理为同时进行的，简化了工艺步骤，减小了生产成本，提高生产效率。
本实施例中，通孔111和沟槽112的形成是经过光刻工艺（第一曝光处理和第二曝光处理，第一显影处理和第二显影处理）即形成的，避免了刻蚀工艺，从而提高了形成的通孔111和沟槽112位置的精确度，避免通孔111和沟槽112的位置与设计目标不符，避免了刻蚀偏差，并且形成工艺更简单。
请参考图7，对剩余的第一聚合物层103（第一曝光层106，请参考图6）和剩余的第二聚合物层107（第二曝光层110，请参考图6）进行退火处理，将第一聚合物层103转化为第一氧化物层116，将第二聚合物层107转化为第二氧化物层120。
考虑到第一聚合物层103和第二聚合物层107的材料质地较软，后续在形成第二金属层后会进行化学机械抛光处理，若第二金属层位于质地较软的第二聚合物层107表面，在后续进行CMP工艺时所述CMP工艺可能会导致第二聚合物层107和第一聚合物层103发生形变，影响互连结构的可靠性和电学性能。
为避免上述问题，本实施例中在形成通孔111和沟槽112后，对剩余的第一聚合物层103和第二聚合物层107进行退火处理，将第一聚合物层103转化为第一氧化物层116，将第二聚合物层107转化为第二氧化物层120。所述第一氧化物层116的稳定性较第一聚合物层103稳定性更高，第二氧化物层120的稳定性较第二聚合物层107的稳定性更高，且第一氧化物层116和第二氧化物层120的质地较硬，防止后续在进行CMP工艺时造成互连结构发生形变，从而提高互连结构的可靠性。
对剩余的第一聚合物层103和第二聚合物层107进行退火处理，第一聚合物103和第二聚合物层107的材料的化学键发生断裂和重组，使第一聚合物层103转化为第一氧化物层116，第二聚合物层107转化为第二氧化物层120。
所述第一氧化物层116和第二氧化物层120的材料为氧化硅。
所述退火处理为快速热退火。作为一个实施例，所述快速热退火的工艺参数为：退火温度为450度至800度，退火时长为0.01毫秒至10毫秒。
请参考图8，形成填充满所述通孔111（请参考图7）和沟槽112（请参考图7）的第二金属层113。
所述第二金属层113的形成步骤包括：形成填充满所述通孔111和沟槽112的金属膜，所述金属膜还覆盖于第二氧化物层120表面；采用化学机械抛光工艺去除高于第二氧化物层120顶部的金属膜，形成填充满通孔111和沟槽112的第二金属层113。
在本发明其他实施例中，基底和第一聚合物层之间形成有阻挡层，则在形成第二金属层之前，还包括步骤：去除位于通孔底部的阻挡层，暴露出第一金属层表面。
在进行CMP工艺时，第二氧化物层120可以作为停止层，且第二氧化物层120的硬度较大，可以防止半导体器件发生图形坍塌或变形，提高半导体器件的电学性能。
在本发明其他实施例中，若不对第一聚合物层和第二聚合物层进行退火处理，则第二金属层的形成步骤包括：形成填充满所述通孔和沟槽的金属膜，所述金属膜还覆盖于第二聚合物层表面；采用化学机械抛光工艺去除高于第二聚合物层顶部的金属膜，形成填充满通孔和沟槽的第二金属层。
所述第二金属层113可以为单层结构或多层结构。
所述第二金属层113为单层结构时，所述第二金属层113包括填充满沟槽和通孔的金属体层；所述第二金属层113为多层结构时，所述第二金属层113包括位于沟槽和通孔的底部和侧壁的金属阻挡层、位于金属阻挡层表面且填充满沟槽和通孔的金属体层。
本发明实施例以所述第二金属层113为多层结构作示范性说明，第二金属层113包括金属阻挡层和位于金属阻挡层表面的金属体层。
所述金属阻挡层可以防止金属体层中的金属离子向第一氧化物层116和第二氧化物层120中扩散造成污染，提高互连结构的性能；且金属阻挡层可以为金属体层的形成提供良好的界面态，使得形成的金属体层与金属阻挡层具有较高的粘附性。
所述金属阻挡层的材料为Ti、Ta、W、TiN、TaN、TiSiN、TaSiN、WN或WC中的一种或几种；所述金属阻挡层可以为单层结构，也可以为多层结构。所述金属体层的材料为为W、Cu、Al、Ag、Pt或它们的合金，所述金属体层可以为单层结构，也可以为多层结构。
所述金属阻挡层的形成工艺可以为化学气相沉积、物理气相沉积或原子层沉积等工艺。
本实施例中，所述金属阻挡层的材料为Ta，所述金属阻挡层的厚度为10埃至500埃。采用物理气相沉积工艺形成所述金属阻挡层；所述金属体层的材料为Cu，采用电镀法形成所述金属体层。
本实施例中，由于形成的通孔111和沟槽112的位置精确度高，在通孔111和沟槽112内形成的第二金属层113具有良好的形貌，从而防止了互连结构的电阻Rs与设计目标偏离，提高了形成的半导体器件的可靠性。
图9至图16为本发明又一实施例提供的互连结构形成过程的剖面结构示意图。
请参考图9，提供基底200，所述基底200内形成有第一金属层201，所述第一金属层201顶部与基底200表面齐平。
所述基底200和第一金属层201的材料请参考本发明上一实施例提供的基底100（请参考图2）和第一金属层101（请参考图2）的材料，在此不再赘述。
请继续参考图9，在所述基底200表面形成第一聚合物层203，所述第一聚合物层203的材料具有光刻胶特性，所述第一聚合物层203的材料在曝光区和非曝光区的溶解特性不同。
所述第一聚合物层203的形成步骤和材料请参考本发明上一实施例提供的第一聚合物层103（请参考图2）的形成步骤和材料，在此不再赘述。
请参考图10，对所述第一聚合物层203进行第一曝光处理205，所述第一曝光处理205定义出通孔的位置和大小。
所述第一曝光处理205是以第一掩膜版204为掩膜进行的。
作为一个实施例，第一聚合物层203被第一掩膜版204遮挡的区域为非曝光区，未被第一掩膜版204遮挡的区域为曝光区域，曝光区域的第一聚合物层203发生交联反应（曝光区域的第一聚合物层203定义为第一曝光层206）；后续在进行第一显影处理时，曝光区域发生交联反应的第一聚合物层203（第一曝光层206）保留，非曝光区的第一聚合物层203被溶解，从而形成通孔。
由上述分析可知，第一掩膜版204的大小和位置定义出后续形成通孔的大小和位置，可以根据实际工艺需要确定第一掩膜版204的大小和位置。
所述第一曝光处理205为电子束曝光或极紫外曝光。
请参考图11，对所述第一曝光处理205（请参考图10）后的第一聚合物层203进行第一显影处理，在第一聚合物层203内形成通孔211。
第一显影处理后，曝光区域的第一聚合物层203（第一曝光层206）保留，非曝光区域的第一聚合物层203被溶解，从而在第一聚合物层203内形成通孔211。
本实施例中，所述通孔211是经过曝光显影即可形成的，避免了刻蚀的工艺偏差，且减少了工艺步骤，形成的通孔211的位置精确度高。
请参考图12，形成覆盖剩余的第一聚合物层203（第一曝光层206）的第二聚合物层207，所述第二聚合物层207还填充满所述通孔211（请参考图11）。
所述第二聚合物层207的形成工艺和材料请参考本发明上一实施例提供的第二聚合物层107（请参考图4）的形成工艺和材料，在此不再赘述。
请参考图13，对所述第二聚合物层207进行第二曝光处理209，所述第二曝光处理209定义出沟槽的大小和位置。
所述第二曝光处理209是以第二掩膜版208为掩膜进行的。
作为一个实施例，第二聚合物层207被第二掩膜版208遮挡的区域为非曝光区，未被第二掩膜版208遮挡的区域为曝光区域，曝光区域的第二聚合物层207发生交联反应（曝光区域的第二聚合物层207定义为第二曝光层210）；后续在进行第一显影处理时，曝光区域发生交联反应的第二聚合物层207（第二曝光层210）保留，非曝光区的第二聚合物层207被溶解，从而形成沟槽。
由上述分析可知，第二掩膜版208的大小和位置定义出后续形成沟槽的大小和位置，可以根据实际工艺需要确定第二掩膜版208的大小和位置。
所述第二曝光处理209为电子束曝光或极紫外曝光。
请参考图14，对第二曝光处理209（请参考图13）后的第二聚合物层207进行第二显影处理，在第二聚合物层207内形成沟槽212。
所述第二显影处理后，曝光区域的第二聚合物层207（第二曝光层210）保留，非曝光区域的第二聚合物层207溶解，从而在第二聚合物层207内形成沟槽212。
所述第二显影处理请参考第一显影处理的工艺，在此不再赘述。
所述沟槽212为经过第二曝光处理和第二显影处理后形成的，避免了刻蚀工艺，从而避免了刻蚀工艺带来的工艺误差，减少了工艺步骤，提高生产效率，并且提高了形成的沟槽212的位置和大小精确度。
请参考图15，对剩余的第一聚合物层203（第一曝光层206，请参考图14）和第二聚合物层207（第二曝光层210，请参考图14）进行退火处理，将第一聚合物层203转化为第一氧化物层216，将第二聚合物层207转化为第二氧化物层220。
所述退火处理的工艺及好处请参考本发明上一实施例提供的退火处理的工艺及好处，在此不再赘述。
请参考图16，形成填充满所述通孔211（请参考图15）和沟槽212（请参考图15）的第二金属层213。
所述第二金属层213的形成步骤和材料请参考本发明上一实施例提供的第二金属层113（请参考图8）的形成步骤和材料，在此不再赘述。
本实施例形成的通孔211和沟槽212的位置精确度高，从而避免第二金属层213的形貌偏离设计目标，使形成的互连结构的电阻与设计目标相匹配，提高互连结构的可靠性。
综上，本发明提供的技术方案具有以下优点：
首先，在基底表面形成第一聚合物层，且第一聚合物层的材料具有光刻胶特性；对第一聚合物层进行第一曝光处理和第一显影处理，从而在第一聚合物层内形成通孔，所述通孔为仅通过光刻工艺形成的，避免了刻蚀工艺带来的刻蚀偏差，减小了对准误差，提高了形成的通孔位置的精确度；并且，在第一聚合物层表面形成第二聚合物层；对第二聚合物层进行第二曝光处理和第二显影处理，从而在第二聚合物层内形成沟槽，所述沟槽为仅通过光刻工艺形成的，避免了刻蚀工艺带来的刻蚀偏差，减小了对准误差，提高了形成的沟槽位置的精确度。
所述通孔和沟槽的位置精确度高，避免偏离设计目标，从而避免互连结构的电阻偏离设计目标，提高形成的互连结构的可靠性和电学性能。同时，本实施例形成通孔和沟槽的工艺中均省去了刻蚀工艺，使得互连结构的形成工艺更简单。
其次，在形成第二金属层之前，对第一聚合物层和第二聚合物层进行退火处理，将第一聚合物层转化为第一氧化物层，第二聚合物层转化为第二氧化物层，第一氧化物层和第二氧化物层的稳定性以及硬度均比第一聚合物层和第二聚合物层的稳定性和硬度强，防止后续在进行CMP工艺时造成互连结构图形的形变或坍塌，提高互连结构的可靠性。
再次，所述第一显影处理和第二显影处理为同时进行的，进一步简化了工艺步骤，提高了生产效率。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (16)

1.一种互连结构的形成方法，其特征在于，包括：
提供基底，所述基底内形成有第一金属层，所述第一金属层顶部与基底表面齐平；
在所述基底表面形成第一聚合物层，所述第一聚合物层的材料具有光刻胶特性，第一聚合物层的材料在曝光区和非曝光区的溶解特性不同；
对所述第一聚合物层进行第一曝光处理；
形成覆盖所述第一聚合物层的第二聚合物层，所述第二聚合物层的材料具有光刻胶特性，所述第二聚合物层的材料在曝光区和非曝光区的溶解特性不同；
对所述第二聚合物层进行第二曝光处理；
对第一曝光处理后的第一聚合物层进行第一显影处理，在第一聚合物层内形成通孔；
对第二曝光处理后的第二聚合物层进行第二显影处理，在第二聚合物层内形成沟槽；
形成填充满所述通孔和沟槽的第二金属层，所述第二金属层与第一金属层相连接。
2.根据权利要求1所述的互连结构的形成方法，其特征在于，所述第一聚合物层和第二聚合物层的材料还具有在退火处理后转化为无机氧化物材料的特性。
3.根据权利要求2所述的互连结构的形成方法，其特征在于，所述第一聚合物层和第二聚合物层的材料为氢倍半硅氧烷。
4.根据权利要求1所述的互连结构的形成方法，其特征在于，采用旋涂工艺形成所述第一聚合物层和第二聚合物层。
5.根据权利要求1所述的互连结构的形成方法，其特征在于，在形成通孔和沟槽之后、形成第二金属层之前，还包括步骤：对所述第一聚合物层和第二聚合物层进行退火处理，将第一聚合物层转化为第一氧化物层，将第二聚合物层转化为第二氧化物层。
6.根据权利要求5所述的互连结构的形成方法，其特征在于，所述第一氧化物层和第二氧化物层的材料为氧化硅。
7.根据权利要求5所述的互连结构的形成方法，其特征在于，所述退火处理为快速热退火。
8.根据权利要求7所述的互连结构的形成方法，其特征在于，所述快速热退火的工艺参数为：退火温度为450度至800度，退火时长为0.01毫秒至10毫秒。
9.根据权利要求1所述的互连结构的形成方法，其特征在于，在对第一聚合物层进行第一显影处理之后，形成覆盖第一聚合物层的第二聚合物层，所述第二聚合物层还填充满所述通孔。
10.根据权利要求1所述的互连结构的形成方法，其特征在于，在对第一聚合物层进行第一曝光处理之后、进行第一显影处理之前，形成覆盖第一聚合物层的第二聚合物层。
11.根据权利要求9或10所述的互连结构的形成方法，其特征在于，所述通孔的形成步骤包括：对所述第一聚合物层进行第一曝光处理，定义出曝光区和非曝光区，在曝光区的第一聚合物层发生交联反应；对第一曝光处理后的第一聚合物层进行第一显影处理，使曝光区发生交联反应的第一聚合物层保留，非曝光区的第一聚合物层溶解，在第一聚合物层内形成通孔。
12.根据权利要求9或10所述的互连结构的形成方法，其特征在于，所述沟槽的形成步骤包括：对所述第二聚合物层进行第二曝光处理，定义出曝光区和非曝光区，在曝光区的第二聚合物层发生交联反应；对曝光处理后的第二聚合物层进行第二显影处理，使曝光区发生交联反应后的第二聚合物层保留，非曝光区的第二聚合物层溶解，在第二聚合物层内形成沟槽。
13.根据权利要求10所述的互连结构的形成方法，其特征在于，所述第一显影处理和第二显影处理为同时进行的。
14.根据权利要求1所述的互连结构的形成方法，其特征在于，所述第一曝光处理和第二曝光处理为电子束曝光或极紫外曝光。
15.根据权利要求1所述的互连结构的形成方法，其特征在于，所述第二金属层的形成步骤包括：形成填充满所述通孔和沟槽的金属膜，所述金属膜还覆盖于第二聚合物层表面；采用化学机械抛光工艺去除高于第二聚合物层顶部的金属膜，形成填充满通孔和沟槽的第二金属层。
16.根据权利要求1所述的互连结构的形成方法，其特征在于，所述第二金属层为单层结构或多层结构。
CN201310745833.6A 2013-12-30 2013-12-30 互连结构的形成方法 Pending CN104752327A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310745833.6A CN104752327A (zh) 2013-12-30 2013-12-30 互连结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310745833.6A CN104752327A (zh) 2013-12-30 2013-12-30 互连结构的形成方法

Publications (1)

Publication Number Publication Date
CN104752327A true CN104752327A (zh) 2015-07-01

Family

ID=53591810

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310745833.6A Pending CN104752327A (zh) 2013-12-30 2013-12-30 互连结构的形成方法

Country Status (1)

Country Link
CN (1) CN104752327A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108122734A (zh) * 2016-11-29 2018-06-05 台湾积体电路制造股份有限公司 半导体装置的形成方法
CN114035407A (zh) * 2021-11-01 2022-02-11 中国科学院微电子研究所 一种用于形成倒t形结构的电子束曝光方法、装置及电子设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5229257A (en) * 1990-04-30 1993-07-20 International Business Machines Corporation Process for forming multi-level coplanar conductor/insulator films employing photosensitive polymide polymer compositions
US20020039809A1 (en) * 1998-09-03 2002-04-04 Bradley J. Howard Process for using photo-definable layers in the manufacture of semiconductor devices and resulting structures of same
CN1378265A (zh) * 2001-04-02 2002-11-06 华邦电子股份有限公司 双重金属镶嵌结构的制造方法
CN1449016A (zh) * 2002-03-29 2003-10-15 株式会社东芝 制造半导体器件的方法
CN1450597A (zh) * 2002-04-09 2003-10-22 联华电子股份有限公司 定义低介电常数介电层的方法
US20110304053A1 (en) * 2010-06-11 2011-12-15 International Business Machines Corp. Interconnect structure and method of fabricating

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5229257A (en) * 1990-04-30 1993-07-20 International Business Machines Corporation Process for forming multi-level coplanar conductor/insulator films employing photosensitive polymide polymer compositions
US20020039809A1 (en) * 1998-09-03 2002-04-04 Bradley J. Howard Process for using photo-definable layers in the manufacture of semiconductor devices and resulting structures of same
CN1378265A (zh) * 2001-04-02 2002-11-06 华邦电子股份有限公司 双重金属镶嵌结构的制造方法
CN1449016A (zh) * 2002-03-29 2003-10-15 株式会社东芝 制造半导体器件的方法
CN1450597A (zh) * 2002-04-09 2003-10-22 联华电子股份有限公司 定义低介电常数介电层的方法
US20110304053A1 (en) * 2010-06-11 2011-12-15 International Business Machines Corp. Interconnect structure and method of fabricating

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108122734A (zh) * 2016-11-29 2018-06-05 台湾积体电路制造股份有限公司 半导体装置的形成方法
CN114035407A (zh) * 2021-11-01 2022-02-11 中国科学院微电子研究所 一种用于形成倒t形结构的电子束曝光方法、装置及电子设备

Similar Documents

Publication Publication Date Title
TWI718323B (zh) 具互連結構半導體裝置與其製作方法
TWI605561B (zh) 具有蝕刻停止層於傳導線上方的互連結構
TWI588901B (zh) 自對準通孔流程
CN104347488B (zh) 互连结构的形成方法
US20130078806A1 (en) Method for Fabricating Copper Interconnections in an Ultra Low Dielectric Constant Film
CN104752329A (zh) 互连结构的形成方法
JP5285612B2 (ja) 半導体デバイスおよび相互接続構造体の形成方法
US9741614B1 (en) Method of preventing trench distortion
CN104752327A (zh) 互连结构的形成方法
US9136164B2 (en) Semiconductor device and fabrication method
CN110690194B (zh) 对准标记结构的制作方法
US11158536B2 (en) Patterning line cuts before line patterning using sacrificial fill material
CN102082118A (zh) 制备双大马士革结构的方法
CN108962818B (zh) 电容结构的制作方法以及电容结构
US20070148955A1 (en) Method for forming metal lines in a semiconductor device
US20070152337A1 (en) Semiconductor device and manufacturing method therefor
KR100800823B1 (ko) Ｍｉｍ 커패시터를 갖는 반도체 소자의 배선 제조 방법
CN1979838A (zh) 内连线结构及其制造方法
KR100548527B1 (ko) 금속배선 형성방법
WO2020112388A1 (en) Metal interconnect structure by subtractive process
KR101069440B1 (ko) 반도체 소자의 금속 패턴 및 그 형성방법
CN117832188A (zh) 半导体结构及其形成方法
KR100608367B1 (ko) 금속배선의 형성방법
KR100784105B1 (ko) 반도체 소자의 제조 방법
CN114628318A (zh) 一种半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20150701