CN104835743A - 半导体器件和制造半导体器件的方法 - Google Patents

半导体器件和制造半导体器件的方法 Download PDF

Info

Publication number
CN104835743A
CN104835743A CN201410332368.8A CN201410332368A CN104835743A CN 104835743 A CN104835743 A CN 104835743A CN 201410332368 A CN201410332368 A CN 201410332368A CN 104835743 A CN104835743 A CN 104835743A
Authority
CN
China
Prior art keywords
isolation structures
grid
layer
fin structure
etch stop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410332368.8A
Other languages
English (en)
Other versions
CN104835743B (zh
Inventor
林健智
洪隆杰
王智麟
张嘉德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN104835743A publication Critical patent/CN104835743A/zh
Application granted granted Critical
Publication of CN104835743B publication Critical patent/CN104835743B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Abstract

一种用于制造半导体器件的方法包括：在衬底中形成两个隔离结构以在衬底中限定位于两个隔离结构之间的鳍结构。形成桥接上述两个隔离结构并位于鳍结构上方的伪栅极和间隔件。利用伪栅极和间隔件作为掩膜来蚀刻上述两个隔离结构，以在上述两个隔离结构中形成在间隔件下面的多个斜坡。形成覆在上述多个斜坡上的栅极蚀刻停止层。去除伪栅极和伪栅极下面的两个隔离结构以产生由间隔件和栅极蚀刻停止层所界定的空腔。然后在空腔中形成栅极。本发明还公开一种半导体器件。

Description

半导体器件和制造半导体器件的方法
技术领域
本发明涉及半导体领域，尤其涉及半导体器件和制造半导体器件的方法。
背景技术
半导体集成电路(IC)工业经历了快速增长。在增长的过程中，在器件部件尺寸或几何大小减小的情形下半导体器件的功能密度增加。缩减工艺通常具有增加生产效率、降低成本和/或提高器件性能的益处。然而，这种缩减也增加了IC制造工艺的复杂程度。
由于对减小IC几何尺寸的需要，引入了非平面场效应晶体管(FET)。非平面FET具有半导体鳍和位于半导体鳍的顶部上的栅极。然而，这种半导体器件的器件性能仍然不能满足先进技术的应用。因此，仍然需要改进形成具有更高器件性能的半导体器件的结构和方法。
发明内容
为解决现有技术的相关技术问题，本发明提供一种用于制造半导体器件的方法，所述方法包括：在衬底中形成两个隔离结构以在所述衬底中限定位于所述两个隔离结构之间的鳍结构；形成桥接所述两个隔离结构并位于所述鳍结构上方的伪栅极和间隔件；利用所述伪栅极和所述间隔件作为掩膜来蚀刻所述两个隔离结构，以在所述两个隔离结构中形成在所述间隔件下面的多个斜坡；形成覆在所述多个斜坡上的栅极蚀刻停止层；去除所述伪栅极和所述伪栅极下面的所述两个隔离结构，以产生由所述间隔件和所述栅极蚀刻停止层所界定的空腔；以及在所述空腔中形成栅极。
优选地，所述多个斜坡各自具有与所述伪栅极的边缘基本对齐的边缘。
优选地，形成覆在所述多个斜坡上的栅极蚀刻停止层还包括在所述间隔件上方形成栅极蚀刻停止层。
优选地，形成覆在所述多个斜坡上的栅极蚀刻停止层还包括形成覆盖所述鳍结构的栅极蚀刻停止层。
优选地，用于制造半导体器件的方法还包括：在去除所述伪栅极和所述伪栅极下面的所述两个隔离结构之前，形成覆盖所述间隔件和所述栅极蚀刻停止层的绝缘层。
优选地，用于制造半导体器件的方法还包括：在去除所述伪栅极和所述伪栅极下面的所述两个隔离结构之前，形成覆盖所述伪栅极、所述鳍结构和所述绝缘层的接触蚀刻停止层(CESL)。
优选地，用于制造半导体器件的方法还包括：形成覆盖所述CESL的层间介电(ILD)层；以及在去除所述伪栅极和所述伪栅极下面的所述两个隔离结构之前，抛光所述ILD层和所述CESL以暴露所述伪栅极的上表面。
优选地，形成覆在所述多个斜坡上的栅极蚀刻停止层通过沉积覆在所述多个斜坡上的介电材料来进行，其中，所述介电材料包括氮化硅、碳氮化硅或它们的组合。
优选地，在所述空腔中形成栅极通过在所述空腔中沉积含金属材料来进行。
另一方面，本发明还提供一种半导体器件，包括：
衬底；
所述衬底上方的鳍结构；
所述衬底上方的两个隔离结构，所述鳍结构位于所述两个隔离结构之间，其中，所述两个隔离结构各自具有凹槽部分和邻近所述凹槽部分的两侧的两个斜坡部分，所述凹槽部分构造成暴露所述鳍结构的两侧的部分；
横跨所述鳍结构并位于所述鳍结构和所述两个隔离结构的凹槽部分上方的栅极，其中，所述栅极具有上部部分和两个下部部分，所述两个下部部分位于所述两个隔离结构的凹槽部分上方并接触所述鳍结构的两侧的部分，所述上部部分位于所述鳍结构上方并桥接所述两个下部部分；
位于所述栅极的上部部分的两侧上方的两个间隔件；以及
栅极蚀刻停止层，位于所述两个间隔件下面、在所述两个隔离结构的斜坡部分上方并接触所述栅极的两个下部部分各自的两侧的部分。
优选地，所述栅极蚀刻停止层从所述两个隔离结构的斜坡部分延伸至所述栅极的两个下部部分各自的两侧的部分。
优选地，所述栅极蚀刻停止层进一步延伸至所述两个间隔件的底面。
优选地，所述栅极的两个下部部分各自的最大宽度小于或等于所述栅极的上部部分的宽度与所述两个间隔件的底部宽度之和。
优选地，所述两个隔离结构的斜坡部分各自的最大高度小于所述鳍结构的高度。
优选地，所述栅极蚀刻停止层具有与所述栅极的上部部分的边缘基本对齐的边缘。
优选地，所述栅极蚀刻停止层进一步覆盖所述两个间隔件的外表面。
优选地，所述栅极蚀刻停止层进一步覆盖所述鳍结构的两侧的其他部分。
优选地，半导体器件还包括覆盖所述栅极蚀刻停止层和所述两个间隔件的绝缘层。
优选地，半导体器件还包括覆盖所述绝缘层和所述鳍结构的CESL。
优选地，所述栅极蚀刻停止层包括氮化硅、碳氮化硅或它们的组合。
附图说明
当参照附图阅读下面具体实施方式时可以更好地理解本发明，在附图中：
图1是普通半导体器件的立体图；
图2是另一个普通半导体器件的立体图；
图3是示出根据本发明的各种实施例的制造半导体器件的方法的流程图；
图4A至图4K是根据本发明的各种实施例的在制造半导体器件的各个阶段的立体图；
图5是图4K的半导体器件的侧视图。
具体实施方式
应当理解，为了实现本发明的不同特征，以下发明提供了多个不同实施例或实例。以下描述了部件和配置的特定实例以简化本发明。当然，这些仅仅是实例而并不旨在进行限制。而且，以下描述中第一部件形成在第二部件上方或之上可以包括第一部件和第二部件直接接触而形成的实施例，还可以包括第一部件和第二部件之间可以形成有附加部件以使第一部件和第二部件可以不直接接触的实施例。出于简洁和清晰的目的，各个特征可以以不同比例任意绘制。
除非有明确的其他表述，本文使用的单数形式“一个”“该”包括复数的所指对象。因此，除非有明确的其他表述，提到的例如“一个元件”包括具有两个或多个这种元件的实施例。整个本说明书中引用“一个实施例”或“一实施例”意味着关于所述实施例而描述的特定部件、结构或特征包括在本发明的至少一个实施例中。因此在本说明书的各个位置出现的短语“在一个实施中”或“在一实施例中”不一定指同一个实施例。而且，在一个或多个实施例中可以以任何合适的方式组合特定部件、结构或特征。应理解，附图没有按比例绘制；而这些附图只是为了图示。
图1是普通半导体器件的立体图。该半导体器件具有衬底10、鳍结构12、两个隔离结构20、两个间隔件30以及层间介电(ILD)层40。鳍结构12位于衬底10上方以及两个隔离结构20之间。栅极(未示出)设置在由两个间隔件30、鳍结构12以及隔离结构20所界定的空腔(未标出)中；即，栅极设置在两个间隔件30之间以及鳍结构12和隔离结构20上方。栅极与鳍结构12的部分12a的上表面接触。鳍结构12的所述部分12a可以作为沟道区域。鳍结构12的位于ILD层40下面的另外的部分可以作为源极/漏极区域。然而，由于栅极与鳍结构12之间的接触面积较小，这种半导体器件的器件性能不能满足先进的技术的应用。
为了获得更良好的器件性能，如图2所示，提供了另一半导体器件。图1的每个隔离结构20均被蚀刻以形成空腔20a，然后可以在空腔20a中以及间隔件30之间形成栅极(未示出)。由于在形成栅极之前鳍结构12暴露了更大表面，因此栅极与鳍结构12之间的接触面积相较于图1得到了增加。因此，可以增强半导体器件的器件性能以及栅极的沟道电导率控制能力。然而，当蚀刻隔离结构20时会产生横向蚀刻，因此随后形成的栅极将具有宽底部，这会导致栅极与源极/漏极区域(即，鳍结构12的位于ILD层40下面的部分)之间的叠加电容(Cov)增加以及栅极泄漏电流(Igi)的增加。具体地，栅极的宽底部会与源极/漏极区域接触，从而导致高叠加电容。栅极的宽底部导致相邻的栅极之间的距离缩短，使得栅极泄漏电流增加。鉴于以上问题，提供了栅极蚀刻停止层以防止蚀刻隔离结构20时产生横向蚀刻，并因此防止了栅极与源极/漏极区域之间的叠加电容的增加以及防止栅极泄漏电流增加。下面将详细描述本发明的实施例。
本发明的一个方面提供了制造半导体器件的方法。图3是示出根据本发明的各种实施例的制造半导体器件的方法的流程图。图3中的方法的步骤在图4A至4K中的根据本发明的各种实施例的制造半导体器件的各个阶段的立体图中有解释。应当理解，图4A至4K仅仅是示例性的并且不旨在限定。
参照图4A，提供了衬底110。衬底110可以包括具有晶体结构、多晶体结构和/或非晶体结构的硅或锗的基本半导体；具有碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟的复合半导体；具有SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP的合金半导体；任意其他合适的材料；和/或它们的组合。
在步骤S1中，如图4B所示，在衬底110中形成了两个隔离结构120以在衬底110中限定位于两个隔离结构120之间的鳍结构112。隔离结构120可以是单层或多层结构。隔离结构120可以由氧化硅、氮化硅、氮氧化硅、氟掺杂硅酸盐玻璃(FSG)、低k介电材料和/或其他合适的绝缘材料形成。隔离结构120可以是浅沟槽隔离(STI)部件。在多个实施例中，隔离结构120为STI部件并通过在图4A的衬底110中蚀刻沟槽、在该沟槽中填充隔离材料、以及执行化学机械抛光(CMP)工艺来形成。也可以使用其他方法制造隔离结构120。
可以使用包括光刻工艺和蚀刻工艺的合适的工艺制造鳍结构112。光刻工艺可以包括：形成覆盖图4A的衬底110的光刻胶层(未示出)、曝光光刻胶层以形成图案、执行曝光后烘烤工艺、以及显影该图案以形成掩膜元件。掩膜元件用于在通过蚀刻工艺于衬底110中形成沟槽时保护衬底110的部分，以留下延伸的鳍结构112。例如，可以使用反应离子蚀刻(RIE)和/或其他合适工艺形成沟槽。用以在衬底110中形成鳍结构112的方法的多个其他实施例也是适合的。在形成鳍结构112之后，可以在鳍结构112的相对两端形成源极和漏极区域112b、112c。沟道区域112a位于源极和漏极区域112b、112c之间。源极和漏极区域112b、112c可以通过任意合适的方法形成，例如通过选择外延的生长方法形成。
在步骤S2中，如图4C所示，形成了桥接两个隔离结构120并位于鳍结构112上方的伪栅极130和间隔件140。伪栅极130覆盖图4B的沟道区域112a而不覆盖源极和漏极区域112b、112c。伪栅极130随后会被去除(即，下面的步骤S5)，然后可以沉积导电材料以形成真实的栅极(即，下面的步骤S6)。伪栅极130可以由多晶硅、非晶硅或其他合适的材料制成并通过诸如化学气相沉积(CVD)或物理气相沉积(PVD)的沉积方法制造。间隔件140形成在伪栅极130的两侧。例如，介电材料(未示出)可以沉积然后被蚀刻以在伪栅极130的相反两侧上形成间隔件140。间隔件140可以由氧化硅、氮化硅、氮氧化硅、碳氮化硅或其他合适的材料制成。
在步骤S3中，如图4D所示，利用伪栅极130和间隔件140作为掩膜来蚀刻两个隔离结构120，以在两个隔离结构120中形成在间隔件140下面的多个斜坡122。在各种实施例中，采用干法蚀刻、湿法蚀刻或干法蚀刻和湿法蚀刻结合来将隔离结构120蚀刻至位于间隔件140下面的位置。在各种实施例中，所述多个斜坡122每个具有与伪栅极130的边缘130a基本对齐的边缘122a；因此，应当精确地控制蚀刻工艺条件以将隔离结构120蚀刻至与伪栅极130的边缘130a基本对齐的期望位置。在一些实施例中，图4C的间隔件140可以被修整以减小其宽度，因此，隔离结构120可以容易地被蚀刻至与伪栅极130的边缘130a基本对齐的期望位置。
在步骤S4中，如图4E所示，形成覆在该多个斜坡122上的栅极蚀刻停止层150。具体地，栅极蚀刻停止层150可以覆在该多个斜坡122、间隔件140、伪栅极130以及鳍结构112上形成。在各种实施例中，通过沉积覆在该多个斜坡122上的介电材料来执行步骤S4。在各种实施例中，介电材料包括氮化硅、碳氮化硅或它们的组合。应注意，栅极蚀刻停止层150构造成用于防止在去除伪栅极130和它下面的隔离结构120(即，步骤S5)期间产生横向蚀刻；因此，栅极蚀刻停止层150应当位于间隔件140下面以有效地防止横向蚀刻。因此，在步骤S3中，如图4D所示，隔离结构120应被蚀刻至间隔件140下面的位置。此外，栅极蚀刻停止层150的厚度可以适当地调整以防止产生横向蚀刻并且不受限制。
在各种实施例中，如图4F所示，在步骤S4之后并且步骤S5之前，形成覆盖间隔件140及其下面的栅极蚀刻停止层150的可选的绝缘层160。绝缘层160可以用于填充间隔件140下面的空间(参照图4E)并作为伪栅极130的侧壁。绝缘层160也可以形成在鳍结构112的两侧。例如，可以沉积介电材料然后蚀刻以形成覆盖间隔件140和覆盖鳍结构112的两侧的绝缘层160。绝缘层160可以由氧化硅、氮化硅、氮氧化硅、碳氮化硅或其他合适的材料制成。
在各种实施例中，如图4G所示，覆盖伪栅极130和鳍结构112的栅极蚀刻停止层150被选择地去除，以暴露伪栅极130的上表面和源极、漏极区域112b、112c的上表面。覆盖伪栅极130的栅极蚀刻停止层150可以被去除，以降低去除伪栅极130和其下面的隔离结构120(即，步骤S5)的复杂程度。此外，在随后的工艺中可以形成多个接触元件(如，接触插塞)以连接源极/漏极区域112b、112c。因此，可去除覆盖源极/漏极区域112b、112c的栅极蚀刻停止层150以降低形成接触窗的工艺复杂程度，其中，接触窗构造成用以暴露源极/漏极区域112b、112c的上表面以及用以容纳接触元件。
在各种实施例中，如图4H所示，在形成绝缘层160以后，在步骤S5之前形成了覆盖伪栅极130、鳍结构112以及绝缘层160的接触蚀刻停止层(CESL)170。在各种实施例中，CESL170可以由氮化硅、氮氧化硅、碳氮化硅和/或其他合适的绝缘材料形成并通过CVD制造。然而，可以替代地使用其他方法制造CESL170。
在各种实施例中，形成CESL170以后，如图4H所示，形成了覆盖CESL170的层间介电(ILD)层180。ILD层180可以由氧化硅、氮氧化硅和/或其他合适的绝缘材料形成并通过CVD、溅射或其他本领域已知的用于形成ILD层180的方法制造。
在各种实施例中，如图4I所示，该方法进一步包括在步骤S5之前抛光ILD层180和CESL170以暴露伪栅极130的上表面。在各种实施例中，在ILD层180、CESL层170以及绝缘层160上执行化学机械抛光(CMP)工艺以形成它们的平坦上表面。
在步骤S5中，如图4J所示，去除伪栅极130和伪栅极130下面的两个隔离结构120以制造由间隔件140和栅极蚀刻停止层150界定的空腔120a。由于步骤S5中所使用的化学品的选择性，栅极蚀刻停止层150未被去除。也就是说，用于去除伪栅极130和其下面的隔离结构120的化学品不能适用于栅极蚀刻停止层150。因此，在步骤S5之后，栅极蚀刻停止层150可被保留。通过下面的步骤S6形成的真实栅极的形状和位置将由栅极蚀刻停止层150和空腔120a的位置所决定。
在步骤S6中，如图4K所示，在图4J的空腔120a中形成了栅极190(即，上面提到的真实栅极)。在各种实施例中，通过在空腔120a中沉积含金属材料来进行步骤S6。含金属材料可以包括钨(W)、钽(Ta)、钛(Ti)、镍(Ni)、TaSiN、TaN、高k金属或其他合适金属。然后可以抛光该含金属材料，以便栅极190与ILD层180、CESL170、绝缘层160以及栅极蚀刻停止层150的上表面基本共面。由于栅极190的形状由栅极蚀刻停止层150所界定，诸如由栅极的宽底部导致的栅极泄漏电流的增加以及栅极与源极/漏极区域之间的叠加电容的增加的问题将不会发生。
形成栅极190之后，可以穿过ILD层180和CESL170形成接触窗(未示出)。接触元件(未示出)可以分别形成在接触窗中以电连接至图4G中的源极/漏极区域112b、112c。
本发明的另一方面提供了一种半导体器件。图5是图4K的半导体器件的侧视图。参照图4K和图5，该半导体器件包括衬底110、鳍结构112、两个隔离结构120、栅极190、两个间隔件140以及栅极蚀刻停止层150。
衬底110的具体特征可以参照上文针对衬底110的举例。鳍结构112设置在衬底110上方。在各种实施例中，衬底110具有作为鳍结构112的突出部分。鳍结构112可以包括源极区域、漏极区域以及它们之间的沟道区域。栅极190与沟道区域重叠。
两个隔离结构120设置在衬底110上方，鳍结构112设置在两个隔离结构120之间。两个隔离结构120彼此基本平行。应注意，每个隔离结构120的上表面均是非平面的。如图5所示，每个隔离结构120均具有凹槽部分124和邻近凹槽部分124的两侧的两个斜坡部分126。换句话说，凹槽部分124位于两个斜坡部分126之间。凹槽部分124和斜坡部分126之间的边界(以虚线标出)可以由凹槽部分124的边缘确定。具体地，沿着凹槽部分124的边缘在隔离结构120内部延伸的延长线可以作为该边界以区分凹槽部分124和斜坡部分126。
如图4J所示，凹槽部分124被构造成暴露鳍结构112的两侧的部分并容纳栅极190的部分(即，栅极190的下部部分192)。斜坡部分126从间隔件140下面的凹槽部分124的边缘向下倾斜至远离凹槽部分124的位置。在各种实施例中，如图4K所示，两个隔离结构120的斜坡部分126各自具有低于鳍结构112的高度H1的最大高度H2。
栅极190横跨鳍结构112设置，并设置在鳍结构112上方以及两个隔离结构120的凹槽部分124的上方。栅极190具有上部部分194和两个下部部分192。其中一个下部部分192在图4K中标出，而另一个下部部分设置在相反侧因此未标出。间隔件140的底部之间连接可以作为下部部分192与上部部分194之间的边界(以虚线标出)。图4K的两个下部部分192分别设置在两个隔离结构120的凹槽部分124上方并接触图4J的鳍结构112的两侧的暴露部分。上部部分194设置在鳍结构112上方并桥接两个下部部分192。在各个实施例中，如图5所示，栅极190的两个下部部分192各自具有最大宽度W1，由于下部部分192的形状由栅极蚀刻停止层150所界定，所以宽度W1小于或等于栅极190的上部部分194的宽度W2与两个间隔件140的底部宽度W3之和(即，W1≤W2+2W3)。
两个间隔件140设置在栅极190的上部部分194的两侧上方。间隔件140可以由氧化硅、氮化硅、氮氧化硅、碳氮化硅或其他合适的材料制成。
栅极蚀刻停止层150位于两个间隔件140下面、两个隔离结构120的斜坡部分126的上方并与栅极190的两个下部部分192各自的两侧的部分接触。栅极蚀刻停止层150可以包括氮化硅、氮氧化硅或它们的组合。在各种实施例中，栅极蚀刻停止层150从两个隔离结构120的斜坡部分126延伸至栅极190的两个下部部分192各自的两侧的部分。在各个实施例中，栅极蚀刻停止层150进一步延伸至两个间隔件140的底面。此外，在各种实施例中，如图4K所示，栅极蚀刻停止层150还覆盖鳍结构112的两侧的其他部分。
下面将详细描述栅极蚀刻停止层150的位置。在各个实施例中，栅极蚀刻停止层150具有与栅极190的下部部分192的一侧以及间隔件140的底面接触的边缘150a。在各种实施例中，边缘150a的一端与栅极190的上部部分194的边缘194a基本对齐。然而，栅极蚀刻停止层150的边缘150a的一端与间隔件140的底面接触但不与上部部分194的边缘194a对齐的半导体器件也可以使用。由于栅极190的下部部分192的形状由栅极蚀刻停止层150的边缘150a所界定，诸如由栅极的宽底部导致的栅极与源极/漏极区域之间的叠加电容的增加以及栅极泄漏电流的增加的问题将不会发生。
在各种实施例中，半导体器件还包括覆盖两个间隔件140以及其下面的栅极蚀刻停止层150的绝缘层160。在各种实施例中，半导体器件还包括覆盖绝缘层160的CESL170。在各种实施例中，半导体器件还包括覆盖CESL170的ILD层180。绝缘层160、CESL170以及ILD层180的具体特征可以参照上文针对绝缘层160、CESL170以及ILD层180的举例。
此外，半导体器件可以进一步包括接触源极/漏极区域的接触元件(未示出)。接触元件可以由钨、钨基合金、铜、铜基合金或其他合适的导电材料制成。
一种用于制造半导体器件的方法包括：在衬底中形成两个隔离结构以在衬底中限定位于两个隔离结构之间的鳍结构。形成桥接上述两个隔离结构并位于鳍结构上方的伪栅极和间隔件。利用伪栅极和间隔件作为掩膜来蚀刻上述两个隔离结构，以在上述两个隔离结构中形成在间隔件下面的多个斜坡。形成覆在上述多个斜坡上的栅极蚀刻停止层。去除伪栅极和伪栅极下面的两个隔离结构以产生由间隔件和栅极蚀刻停止层所界定的空腔。然后在空腔中形成栅极。
一种半导体器件包括衬底、鳍结构、两个隔离结构、栅极、两个间隔件以及栅极蚀刻停止层。鳍结构位于衬底上方。两个隔离结构位于衬底上方。鳍结构位于两个隔离结构之间。两个隔离结构各自具有凹槽部分和邻近凹槽部分的两侧的两个斜坡部分，凹槽部分构造成暴露鳍结构的两侧的部分。栅极横跨鳍结构并位于鳍结构和两个隔离结构的凹槽部分上方。栅极具有上部部分和两个下部部分，两个下部部分位于两个隔离结构的凹槽部分上方并接触鳍结构的两侧的部分，上部部分位于鳍结构上方并桥接两个下部部分。两个间隔件位于栅极的上部部分的两侧上方。栅极蚀刻停止层位于两个间隔件下面、两个隔离结构的斜坡部分上方并接触栅极的两个下部部分各自的两侧的部分。
以上论述了多个实施例的特征，使得本领域普通技术人员可以更好地理解本发明的各个方面。本领域普通技术人员应该理解，可以很容易地使用本发明作为基础来设计或修改其他用于执行与本文所介绍实施例相同的目的和/或实现相同优点的工艺和结构。本领域普通技术人员还应该意识到，这种等效构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。

Claims (10)

1.一种用于制造半导体器件的方法，所述方法包括：
在衬底中形成两个隔离结构以在所述衬底中限定位于所述两个隔离结构之间的鳍结构；
形成桥接所述两个隔离结构并位于所述鳍结构上方的伪栅极和间隔件；
利用所述伪栅极和所述间隔件作为掩膜来蚀刻所述两个隔离结构，以在所述两个隔离结构中形成在所述间隔件下面的多个斜坡；
形成覆在所述多个斜坡上的栅极蚀刻停止层；
去除所述伪栅极和所述伪栅极下面的所述两个隔离结构，以产生由所述间隔件和所述栅极蚀刻停止层所界定的空腔；以及
在所述空腔中形成栅极。
2.根据权利要求1所述的方法，其中，所述多个斜坡各自具有与所述伪栅极的边缘基本对齐的边缘。
3.根据权利要求1所述的方法，其中，形成覆在所述多个斜坡上的栅极蚀刻停止层还包括在所述间隔件上方形成栅极蚀刻停止层。
4.根据权利要求1所述的方法，其中，形成覆在所述多个斜坡上的栅极蚀刻停止层还包括形成覆盖所述鳍结构的栅极蚀刻停止层。
5.根据权利要求1所述的方法，还包括：在去除所述伪栅极和所述伪栅极下面的所述两个隔离结构之前，形成覆盖所述间隔件和所述栅极蚀刻停止层的绝缘层。
6.根据权利要求5所述的方法，其中，还包括：在去除所述伪栅极和所述伪栅极下面的所述两个隔离结构之前，形成覆盖所述伪栅极、所述鳍结构和所述绝缘层的接触蚀刻停止层(CESL)。
7.根据权利要求6所述的方法，还包括：
形成覆盖所述CESL的层间介电(ILD)层；以及
在去除所述伪栅极和所述伪栅极下面的所述两个隔离结构之前，抛光所述ILD层和所述CESL以暴露所述伪栅极的上表面。
8.根据权利要求1所述的方法，其中，形成覆在所述多个斜坡上的栅极蚀刻停止层通过沉积覆在所述多个斜坡上的介电材料来进行，其中，所述介电材料包括氮化硅、碳氮化硅或它们的组合。
9.根据权利要求1所述的方法，其中，在所述空腔中形成栅极通过在所述空腔中沉积含金属材料来进行。
10.一种半导体器件，包括：
衬底；
所述衬底上方的鳍结构；
所述衬底上方的两个隔离结构，所述鳍结构位于所述两个隔离结构之间，其中，所述两个隔离结构各自具有凹槽部分和邻近所述凹槽部分的两侧的两个斜坡部分，所述凹槽部分构造成暴露所述鳍结构的两侧的部分；
横跨所述鳍结构并位于所述鳍结构和所述两个隔离结构的凹槽部分上方的栅极，其中，所述栅极具有上部部分和两个下部部分，所述两个下部部分位于所述两个隔离结构的凹槽部分上方并接触所述鳍结构的两侧的部分，所述上部部分位于所述鳍结构上方并桥接所述两个下部部分；
位于所述栅极的上部部分的两侧上方的两个间隔件；以及
栅极蚀刻停止层，位于所述两个间隔件下面、在所述两个隔离结构的斜坡部分上方并接触所述栅极的两个下部部分各自的两侧的部分。
CN201410332368.8A 2014-02-10 2014-07-14 半导体器件和制造半导体器件的方法 Active CN104835743B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/176,873 2014-02-10
US14/176,873 US9136356B2 (en) 2014-02-10 2014-02-10 Non-planar field effect transistor having a semiconductor fin and method for manufacturing

Publications (2)

Publication Number Publication Date
CN104835743A true CN104835743A (zh) 2015-08-12
CN104835743B CN104835743B (zh) 2018-01-05

Family

ID=53775673

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410332368.8A Active CN104835743B (zh) 2014-02-10 2014-07-14 半导体器件和制造半导体器件的方法

Country Status (4)

Country Link
US (2) US9136356B2 (zh)
KR (1) KR101589832B1 (zh)
CN (1) CN104835743B (zh)
TW (1) TWI549193B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106653844A (zh) * 2015-11-03 2017-05-10 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其形成方法
CN106856172A (zh) * 2015-12-09 2017-06-16 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
CN106887463A (zh) * 2015-12-16 2017-06-23 台湾积体电路制造股份有限公司 半导体器件及其制造方法
CN107039436A (zh) * 2016-01-11 2017-08-11 三星电子株式会社 半导体器件及其制造方法
CN110047926A (zh) * 2018-01-15 2019-07-23 联华电子股份有限公司 半导体装置以及其制作方法
CN110277447A (zh) * 2018-03-14 2019-09-24 台湾积体电路制造股份有限公司 用于半导体器件的具有期望轮廓的栅极结构

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9502567B2 (en) * 2015-02-13 2016-11-22 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor fin structure with extending gate structure
US9929242B2 (en) 2015-01-12 2018-03-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US9620503B1 (en) * 2015-11-16 2017-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor and method for fabricating the same
US9773871B2 (en) * 2015-11-16 2017-09-26 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor and method for fabricating the same
US9887130B2 (en) * 2016-01-29 2018-02-06 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET device and method of forming the same
KR102482877B1 (ko) 2016-02-01 2022-12-29 삼성전자 주식회사 집적회로 소자 및 그 제조 방법
US10685873B2 (en) * 2016-06-29 2020-06-16 Taiwan Semiconductor Manufacturing Co., Ltd. Etch stop layer for semiconductor devices
KR102303300B1 (ko) 2017-08-04 2021-09-16 삼성전자주식회사 반도체 장치
US10361280B2 (en) * 2017-08-30 2019-07-23 Taiwan Semiconductor Manufacturing Co., Ltd. Gate structure for semiconductor device
US20200043919A1 (en) * 2018-07-31 2020-02-06 Taiwan Semiconductor Manufacturing Co., Ltd. Finfet devices and methods of forming the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050153490A1 (en) * 2003-12-16 2005-07-14 Jae-Man Yoon Method of forming fin field effect transistor
US20090045482A1 (en) * 2007-08-14 2009-02-19 Jhon-Jhy Liaw Shallow Trench Isolation with Improved Structure and Method of Forming
KR20110047886A (ko) * 2009-10-30 2011-05-09 주식회사 하이닉스반도체 반도체 소자의 새들 핀 제조 방법
CN102646642A (zh) * 2012-05-03 2012-08-22 上海华力微电子有限公司 基于SOI的后栅型积累模式Si-NWFET制备方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6833556B2 (en) * 2002-08-12 2004-12-21 Acorn Technologies, Inc. Insulated gate field effect transistor having passivated schottky barriers to the channel
KR100515061B1 (ko) * 2003-10-31 2005-09-14 삼성전자주식회사 핀 전계 효과 트랜지스터를 갖는 반도체 소자 및 그 형성방법
KR100578818B1 (ko) * 2005-02-24 2006-05-11 삼성전자주식회사 핀 전계 효과 트랜지스터 및 이의 형성 방법
US7858481B2 (en) * 2005-06-15 2010-12-28 Intel Corporation Method for fabricating transistor with thinned channel
KR100739653B1 (ko) 2006-05-13 2007-07-13 삼성전자주식회사 핀 전계 효과 트랜지스터 및 그 제조 방법
TW201003796A (en) * 2008-07-02 2010-01-16 Promos Technologies Inc Method for preparing FinFET device
US8120073B2 (en) * 2008-12-31 2012-02-21 Intel Corporation Trigate transistor having extended metal gate electrode
US8334184B2 (en) * 2009-12-23 2012-12-18 Intel Corporation Polish to remove topography in sacrificial gate layer prior to gate patterning
US8466034B2 (en) * 2010-03-29 2013-06-18 GlobalFoundries, Inc. Method of manufacturing a finned semiconductor device structure
DE102010029527B4 (de) * 2010-05-31 2012-04-05 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Verfahren zur Herstellung eines selbstjustierenden Transistors mit Mehrfachgate auf einem Vollsubstrat
KR101208969B1 (ko) * 2010-06-15 2012-12-06 서울대학교산학협력단 일함수 차이를 이용한 확장된 채널을 갖는 단전자 트랜지스터 및 그 공정방법
KR101894221B1 (ko) * 2012-03-21 2018-10-04 삼성전자주식회사 전계 효과 트랜지스터 및 이를 포함하는 반도체 장치
US8629512B2 (en) * 2012-03-28 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Gate stack of fin field effect transistor with slanted sidewalls

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050153490A1 (en) * 2003-12-16 2005-07-14 Jae-Man Yoon Method of forming fin field effect transistor
US20090045482A1 (en) * 2007-08-14 2009-02-19 Jhon-Jhy Liaw Shallow Trench Isolation with Improved Structure and Method of Forming
KR20110047886A (ko) * 2009-10-30 2011-05-09 주식회사 하이닉스반도체 반도체 소자의 새들 핀 제조 방법
CN102646642A (zh) * 2012-05-03 2012-08-22 上海华力微电子有限公司 基于SOI的后栅型积累模式Si-NWFET制备方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106653844A (zh) * 2015-11-03 2017-05-10 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其形成方法
CN106856172A (zh) * 2015-12-09 2017-06-16 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
CN106856172B (zh) * 2015-12-09 2019-12-31 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
CN106887463A (zh) * 2015-12-16 2017-06-23 台湾积体电路制造股份有限公司 半导体器件及其制造方法
US10756192B2 (en) 2015-12-16 2020-08-25 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device and method for manufacturing the same
CN107039436A (zh) * 2016-01-11 2017-08-11 三星电子株式会社 半导体器件及其制造方法
CN107039436B (zh) * 2016-01-11 2022-01-04 三星电子株式会社 半导体器件及其制造方法
CN110047926A (zh) * 2018-01-15 2019-07-23 联华电子股份有限公司 半导体装置以及其制作方法
CN110047926B (zh) * 2018-01-15 2023-08-29 联华电子股份有限公司 半导体装置以及其制作方法
CN110277447A (zh) * 2018-03-14 2019-09-24 台湾积体电路制造股份有限公司 用于半导体器件的具有期望轮廓的栅极结构
CN110277447B (zh) * 2018-03-14 2022-09-20 台湾积体电路制造股份有限公司 用于半导体器件的具有期望轮廓的栅极结构

Also Published As

Publication number Publication date
US20150228763A1 (en) 2015-08-13
TWI549193B (zh) 2016-09-11
CN104835743B (zh) 2018-01-05
US9136356B2 (en) 2015-09-15
TW201535528A (zh) 2015-09-16
US20150340475A1 (en) 2015-11-26
US9331178B2 (en) 2016-05-03
KR20150094498A (ko) 2015-08-19
KR101589832B1 (ko) 2016-01-28

Similar Documents

Publication Publication Date Title
CN104835743A (zh) 半导体器件和制造半导体器件的方法
US11495687B2 (en) Metal rail conductors for non-planar semiconductor devices
CN107591334B (zh) 用于放置在具有高k介电栅极的半导体主动区内的栅极接触的方法及设备
TWI656602B (zh) 半導體元件及其製造方法
US9941278B2 (en) Method and apparatus for placing a gate contact inside an active region of a semiconductor
US9673328B2 (en) Structure and method for providing line end extensions for fin-type active regions
US9324866B2 (en) Structure and method for transistor with line end extension
US20140312398A1 (en) Recessing sti to increase fin height in fin-first process
CN105745738B (zh) 自对准栅极触点结构
CN104576645A (zh) FinFET中的鳍间隔件保护的源极和漏极区
KR20180069701A (ko) FinFET 구조체 및 이를 형성하는 방법
TW202020989A (zh) 半導體裝置
US11721761B2 (en) Structure and method for providing line end extensions for fin-type active regions
US9859276B2 (en) FinFET semiconductor device having fins with stronger structural strength
US10361310B2 (en) Method of fabricating semiconductor devices
CN112750775A (zh) 半导体装置的形成方法
KR20190024530A (ko) 핀 전계 효과 트랜지스터 디바이스 및 방법
CN108987276B (zh) 用于形成自对准接触物的扩大牺牲栅极覆盖物
US20230091869A1 (en) Metal rail conductors for non-planar semiconductor devices

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant