CN106653844A - 鳍式场效应晶体管及其形成方法 - Google Patents

鳍式场效应晶体管及其形成方法 Download PDF

Info

Publication number
CN106653844A
CN106653844A CN201510736227.7A CN201510736227A CN106653844A CN 106653844 A CN106653844 A CN 106653844A CN 201510736227 A CN201510736227 A CN 201510736227A CN 106653844 A CN106653844 A CN 106653844A
Authority
CN
China
Prior art keywords
fluorine
fin
oxide layer
field effect
source gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510736227.7A
Other languages
English (en)
Inventor
谢欣云
徐建华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201510736227.7A priority Critical patent/CN106653844A/zh
Publication of CN106653844A publication Critical patent/CN106653844A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/785Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种鳍式场效应晶体管的形成方法,包括:提供半导体衬底,所述半导体衬底上形成有鳍部;形成横跨部分鳍部侧壁和顶部表面的伪栅;形成覆盖所述半导体衬底、鳍部和伪栅的介质层,所述介质层的表面与伪栅的顶部表面齐平;去除所述伪栅,形成凹槽;在所述凹槽的侧壁和底部表面形成含氟的氧化层;在所述含氟的氧化层表面上形成高K介质层;对所述含氟的氧化层和高K介质层进行退火,使得含氟氧化层中的氟离子扩散至凹槽底部的鳍部中,剩余的氧化层作为界面层;退火后,在所述高K介质层上形成填充凹槽的金属栅极。本发明的方法使得氟离子均匀扩散到凹槽底部的鳍部中,改善了N型鳍式场效应晶体管的HCI效应以及P型鳍式场效应晶体管的NBTI效应。

Description

鳍式场效应晶体管及其形成方法
技术领域
本发明涉及半导体制作领域,特别涉及一种鳍式场效应晶体管及其形成方法。
背景技术
本发明随着半导体工艺技术的不断发展,工艺节点逐渐减小,后栅(gate-last)工艺得到了广泛应用,以获得理想的阈值电压,改善器件性能。但是当器件的特征尺寸(CD,Critical Dimension)进一步下降时,即使采用后栅工艺,常规的MOS场效应管的结构也已经无法满足对器件性能的需求,鳍式场效应晶体管(Fin FET)作为常规器件的替代得到了广泛的关注。
现有技术的一种鳍式场效应晶体管包括:半导体衬底,所述半导体衬底上形成有凸出的鳍部,鳍部一般是通过对半导体衬底刻蚀后得到的;隔离层,覆盖所述半导体衬底的表面以及鳍部的侧壁的一部分;栅极结构,横跨在所述鳍部上,覆盖所述鳍部的顶端和侧壁,栅极结构包括栅介质层和位于栅介质层上的栅电极。
所述栅介质层的材料为氧化硅,栅电极的材料为多晶硅。随着鳍式场效应晶体管的特征尺寸也越来越小,为了降低鳍式场效应晶体管的寄生电容以及减小器件的漏电流,提高器件速度,高K栅介质层与金属栅电极的栅极叠层结构被引入到鳍式场效应晶体管中。为了避免金属栅极的金属材料对晶体管其他结构的影响,所述金属栅极与高K栅介质层的栅极叠层结构通常采用“后栅(gate last)”工艺制作。
现有鳍式场效应晶体管的金属栅极的形成过程为:提供半导体衬底,所述半导体衬底上形成有若干鳍部;在所述鳍部的侧壁和表面上形成伪栅;形成覆盖所述伪栅、鳍部和半导体衬底表面的介质层,所述介质层的表面高于伪栅的顶部表面;采用化学机械研磨工艺平坦化所述介质层,直至暴露出伪栅的顶部表面;去除所述伪栅,形成凹槽,所述凹槽暴露出鳍部的部分侧壁和顶部表面;在所述凹槽的中形成高K栅介质层和金属栅电极。
现有形成的鳍式场效应晶体管性能仍有待提升。
发明内容
本发明解决的问题是怎样改善N型鳍式场效应晶体管的HCI效应以及P型鳍式场效应晶体管的NBTI效应。
为解决上述问题,本发明提供一种鳍式场效应晶体管的形成方法,包括:
提供半导体衬底,所述半导体衬底上形成有鳍部;形成横跨部分鳍部侧壁和顶部表面的伪栅;形成覆盖所述半导体衬底、鳍部和伪栅的介质层,所述介质层的表面与伪栅的顶部表面齐平;去除所述伪栅,形成凹槽;在所述凹槽的侧壁和底部表面形成含氟的氧化层;在所述含氟的氧化层表面上形成高K介质层;对所述含氟的氧化层和高K介质层进行退火,使得含氟氧化层中的氟离子扩散至凹槽底部的鳍部中,剩余的氧化层作为界面层;退火后,在所述高K介质层上形成填充凹槽的金属栅极。
可选的,采用自掺杂沉积工艺形成所述含氟的氧化层。
可选的,所述含氟的氧化层的形成工艺为自掺杂的原子层沉积工艺。
可选的,自掺杂的原子层沉积工艺形成含氟的氧化层的过程包括:向沉积腔室中通入硅源气体的步骤;向沉积腔室通入氧源气体的步骤;向腔室中通入氟源气体的步骤;施加射频功率,将硅源气体、氧源气体和氟源气体解离为等离子体的步骤;等离子体沉积形成含氟的氧化薄膜层的步骤;重复进行前述步骤,若干含氟的氧化薄膜层构成含氟的氧化层。
可选的,所述硅源气体为甲基二乙氧基硅烷、八甲基环四硅氧烷或正硅酸乙酯,硅源气体的流量为60sccm至500sccm,氧源气体为O2或O3,氧源气体的流量为20~300sccm,氟源气体为SiF4,氟源气体的流量为30~200sccm,沉积腔室压强为0.1托至8托,沉积腔室射频功率为300瓦至3000瓦,沉积腔室温度为250~400摄氏度。
可选的,所述含氟的氧化层中氟离子的浓度为1E12atom/cm3~1E16atom/cm3,含氟氧化层的厚度为5~15埃。
可选的,进行退火时的600~1200摄氏度,退火时间为30秒~60分钟。
可选的,所述伪栅两侧的鳍部内还形成有源区和漏区。
本发明还提供了一种鳍式场效应晶体管的形成方法,包括:提供半导体衬底,所述半导体衬底上形成有鳍部;形成横跨部分鳍部侧壁和顶部表面的伪栅;形成覆盖所述半导体衬底、鳍部和伪栅的介质层,所述介质层的表面与伪栅的顶部表面齐平;去除所述伪栅,形成凹槽;在所述凹槽的侧壁和底部表面形成含氟的氧化层;对所述含氟的氧化层进行退火,使得含氟氧化层中的氟离子扩散至凹槽底部的鳍部中;进行退火后,去除剩余的氧化层;去除所述氧化层后,在所述凹槽的侧壁和底部表面上形成界面层;在界面层表面上形成高K介质层;在所述高K介质层表面上形成填充凹槽的金属栅极。
可选的,采用自掺杂沉积工艺形成所述含氟的氧化层。
可选的,所述含氟的氧化层的形成工艺为自掺杂的原子层沉积工艺。
可选的,自掺杂的原子层沉积工艺形成含氟的氧化层的过程包括:向沉积腔室中通入硅源气体的步骤;向沉积腔室通入氧源气体的步骤;向腔室中通入氟源气体的步骤;施加射频功率,将硅源气体、氧源气体和氟源气体解离为等离子体的步骤;等离子体沉积形成含氟的氧化薄膜层的步骤;重复进行前述步骤,若干含氟的氧化薄膜层构成含氟的氧化层。
可选的,所述硅源气体为甲基二乙氧基硅烷、八甲基环四硅氧烷或正硅酸乙酯,硅源气体的流量为60sccm至500sccm,氧源气体为O2或O3,氧源气体的流量为20~300sccm,氟源气体为SiF4,氟源气体的流量为30~200sccm,沉积腔室压强为0.1托至8托,沉积腔室射频功率为300瓦至3000瓦,沉积腔室温度为250~400摄氏度。
可选的,所述含氟的氧化层中氟离子的浓度为1E12atom/cm3~1E16atom/cm3,含氟氧化层的厚度为5~15埃。
可选的,进行退火时的600~1200摄氏度,退火时间为30秒~60分钟。
可选的,所述伪栅两侧的鳍部内还形成有源区和漏区。
可选的,去除所述氧化层的工艺为湿法刻蚀工艺。
可选的,湿法刻蚀工艺采用的刻蚀溶液为氢氟酸,氢氟酸的质量百分比浓度为1%~10%。
与现有技术相比,本发明的技术方案具有以下优点:
本发明的方法,形成的含氟的氧化层为膜层,可以采用自掺杂工艺在形成的氧化层中均匀的掺杂氟离子,后续进行退火时可以使得含氟的氧化层中的氟离子均匀的扩散到凹槽底部的鳍部中,氟离子与鳍部表面的硅的悬浮键结合为稳定的硅氟键,从而改善了N型鳍式场效应晶体管的HCI效应以及P型鳍式场效应晶体管的NBTI效应;并且由于含氟的氧化层不仅覆盖凹槽的底部表面而且覆盖凹槽的侧壁表面,因而使得凹槽底部边缘和中间处的鳍部均会均匀的掺杂氟离子。
进一步,采用自掺杂的原子层沉积工艺形成含氟的氧化层时,形成一层含氟的氧化薄膜层相应的自掺杂氟离子,氟离子在每一层含氟的氧化薄膜层中能够均匀分布,若干层含氟的氧化薄膜层堆叠形成含氟的氧化层,因而含氟的氧化层厚度均匀性较高,并且含氟的氧化层中氟离子均匀分布。
附图说明
图1~图5为本发明一实施例鳍式场效应晶体管的形成过程的结构示意图;
图6~图7为本发明另一实施例鳍式场效应晶体管的形成过程的结构示意图。
具体实施方式
如背景技术所言,现有形成的鳍式场效应晶体管性能仍有待提升,比如现有技术形成的N型鳍式场效应晶体管存在热载流子注入(Hot CarrierInjection,HCI)的问题,P型鳍式场效应晶体管存在负偏压温度不稳定性(Negative Bias Temperature Instability,NBTI)的问题。
研究发现,在鳍式场效应晶体管的制作过程中,半导体衬底表面会形成大量硅的悬挂键或陷阱,使得形成的晶体管的栅介质层与半导体衬底之间的界面态发生变化,使得鳍式场效应晶体管的阈值电压发生偏移,并且硅的悬挂键或陷阱在强电场下容发生雪崩碰撞电离而引起热载流子注入效应。
为解决上述问题,本发明一实施例中提供了一种鳍式场效应晶体管的形成方法,包括:提供半导体衬底,所述半导体衬底上形成有鳍部;形成横跨部分鳍部侧壁和顶部表面的伪栅;形成覆盖所述半导体衬底、鳍部和伪栅的介质层,所述介质层的表面与伪栅的顶部表面齐平;去除所述伪栅,形成凹槽;采用离子注入工艺向凹槽底部的半导体衬底中注入氟离子;注入氟离子后,在所述凹槽的侧壁和底部表面上形成高K介质层;在所述高K介质层上形成填充凹槽的金属栅极。通过向半导体衬底中注入氟离子,氟离子与硅悬挂键形成稳定性较高的Si-F键,改善了高K介质层底下的半导体衬底表面的界面态,改善了N型鳍式场效应晶体管的HCI效应以及P型鳍式场效应晶体管的NBTI效应。
进一步研究发现,上述方法采用离子注入工艺对半导体衬底进行氟离子注入,但是由于鳍式场效应晶体管的结构比较特殊,在进行离子注入时,鳍式场效应晶体管产生的阴影效应(shadow effect,进行注入时,部分区域无法注入到)会使得凹槽底部的半导体衬底中注入的氟离子分布不均匀,并且离子注入容易对半导体衬底带来注入损伤。
为此,本发明提供了一种鳍式场效应晶体管的形成方法,在形成该含氟的氧化层时,可以采用自掺杂工艺在形成的氧化层中均匀的掺杂氟离子,后续可以使得含氟的氧化层中的氟离子均匀的扩散到凹槽底部的鳍部中,氟离子与鳍部表面的硅的悬浮键结合为稳定的硅氟键,从而改善了N型鳍式场效应晶体管的HCI效应以及P型鳍式场效应晶体管的NBTI效应。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。在详述本发明实施例时,为便于说明,示意图会不依一般比例作局部放大,而且所述示意图只是示例,其在此不应限制本发明的保护范围。此外,在实际制作中应包含长度、宽度及深度的三维空间尺寸。
图1~图5本发明一实施例鳍式场效应晶体管的形成过程的结构示意图。
参考图1,提供半导体衬底200,所述半导体衬底200上形成有鳍部201;形成横跨部分鳍部201侧壁和顶部表面的伪栅204;形成覆盖所述半导体衬底、鳍部和伪栅的介质层203,所述介质层203的表面与伪栅204的顶部表面齐平。
所述半导体衬底200可以是硅或者绝缘体上硅(SOI),所述半导体衬底200也可以是锗、锗硅、砷化镓或者绝缘体上锗或其他合适的材料,本实施中所述半导体衬底200的材料为硅。
所述半导体衬底200表面形成有若干凸起的鳍部201,本实施例中,所述鳍部201通过刻蚀半导体衬底200形成,在本发明的其他实施例中,所述鳍部201通过外延工艺形成。所述鳍部201中可以根据形成的鳍式场效应晶体管的类型不同掺杂有不同类型的杂质离子,本实施例中,当待形成的鳍式场效应晶体管为P型鳍式场效应晶体管时,鳍部201中可以掺杂N型杂质离子;当待形成的鳍式场效应晶体管为N型鳍式场效应晶体管时,鳍部201中可以掺杂P型杂质离子。
所述伪栅204的材料为多晶硅、无定形碳。后续去除所述伪栅204形成凹槽,在凹槽中形成金属栅极。
在一实施例中,所述伪栅204的形成过程为:形成覆盖所述半导体衬底200和鳍部201的伪栅材料层,伪栅材料层的表面高于鳍部201的顶部表面;平坦化所述伪栅材料层的表面;在平坦化后的伪栅材料层的部分表面形成掩膜层;以所述掩膜层为掩膜刻蚀所述平坦化后的伪栅材料层,形成横跨鳍部的部分侧壁和顶部表面的伪栅204。
在其他实施例中,所述伪栅204和鳍部201还可以形成界面层。所述界面层的材料可以为氧化硅。
在一实施例中,所述半导体衬底200上还形成有隔离层202,所述隔离层202的表面低于鳍部201的顶部表面,所述隔离层202用于电学隔离相邻的鳍部201和相邻的栅极结构,所述隔离层202的材料为氧化硅、氮化硅或氮氧化硅,本实施例中所述隔离层202的材料为氧化硅。隔离层202形成的具体过程为:首先形成覆盖所述半导体衬底200和鳍部201的隔离材料层;然后采用化学机械研磨工艺平坦化所述隔离材料层,以鳍部201的顶部表面为停止层;接着回刻蚀去除部分所述隔离材料层,形成隔离层202,所述隔离层202的表面低于鳍部201的顶部表面。
在一实施例中,所述伪栅204的两侧侧壁表面上还形成有侧墙205。所述侧墙205可以为单层或多层(≥2层)堆叠结构。所述侧墙205材料可以为氧化硅、氮化硅或氮氧化硅。
在形成侧墙205后,还可以在伪栅204和侧墙205两侧的鳍部201分别形成源区和漏区206。
本实施例中,所述源区和漏区206为应力源漏区,所述应力源漏区的形成过程为:以所述伪栅204和侧墙205为掩膜刻蚀伪栅204两侧的鳍部,形成凹槽;在凹槽中填充应力材料层,形成应力源漏区。
在一实施例中,所述凹槽可以为sigma形状的凹槽,凹槽中填充的应力材料为硅锗。在另一实施例中,所述凹槽可以为矩形槽,凹槽中填充的应力材料为碳化硅。
在本发明的其他实施例中,所述源区和漏区206可以通过离子注入工艺形成,其形成过程为:以所述伪栅204和侧墙205为掩膜,采用离子注入工艺对伪栅204和侧墙205两侧的鳍部掺杂杂质离子,在伪栅204和侧墙205两侧的鳍部201内形成源区和漏区206。
所述离子注入注入的杂质离子为P型杂质离子或N型杂质离子,所述P型杂质离子为硼离子、镓离子或铟离子中的一种或几种;所述N型杂质离子为磷离子、砷离子或锑离子中的一种或几种。
所述介质层203的材料为氧化硅、氮化硅或低K介电材料。
参考图2,去除所述伪栅204(参考图),形成凹槽211;在所述凹槽211的侧壁和底部表面形成含氟的氧化层210。
所述含氟的氧化层210为后续向凹槽211底部的鳍部扩散的氟离子提供氟源。本实施形成的含氟的氧化层210为膜层,在采用沉积工艺形成含氟的氧化层210时,可以采用自掺杂工艺在形成的氧化层中均匀的掺杂氟离子,后续可以使得含氟的氧化层210中的氟离子均匀的扩散到凹槽211底部的鳍部201中,相比于离子注入工艺,防止阴影效应(shadow effect)对凹槽211底部的鳍部201中掺杂的氟离子的均匀性,并且由于含氟的氧化层210不仅覆盖凹槽211的底部表面而且覆盖凹槽211的侧壁表面,使得凹槽底部边缘处和中间处的鳍部211都会均匀的掺杂氟离子。
采用自掺杂沉积工艺形成所述含氟的氧化层。
本实施例中,所述含氟的氧化层210的形成工艺为自掺杂的原子层沉积工艺,自掺杂的原子层沉积工艺形成含氟的氧化层的过程包括:向沉积腔室中通入硅源气体的步骤;向沉积腔室通入氧源气体的步骤;向腔室中通入氟源气体的步骤;施加射频功率,将硅源气体、氧源气体和氟源气体解离为等离子体的步骤;等离子体沉积形成含氟的氧化薄膜层的步骤;重复进行前述步骤,若干含氟的氧化薄膜层构成含氟的氧化层210。
在一实施例中,所述自掺杂的原子层沉积工艺形成含氟的氧化层210时,所述硅源气体为甲基二乙氧基硅烷((CH3CH2O)2HCH3Si,DEMS)、八甲基环四硅氧烷(C8H24O4Si4)或正硅酸乙酯(C8H20O4Si,TEOS),硅源气体的流量为60sccm至500sccm,氧源气体为O2或O3,氧源气体的流量为20~300sccm,氟源气体为SiF4,氟源气体的流量为30~200sccm,沉积腔室压强为0.1托至8托,沉积腔室射频功率为300瓦至3000瓦,沉积腔室温度为250~400摄氏度,提高形成含氟的氧化层210厚度均匀性以及氟离子分布的均匀性。
采用自掺杂的原子层沉积工艺形成含氟的氧化层210时,形成一层含氟的氧化薄膜层相应的自掺杂氟离子,氟离子在每一层含氟的氧化薄膜层中均匀分布,若干层含氟的氧化薄膜层堆叠形成含氟的氧化层210,因而含氟的氧化层210厚度均匀性较高,并且含氟的氧化层210中氟离子均匀分布,使得含氟的氧化层210中不同位置的氟离子浓度分布均匀,厚度退火时,使得含氟的氧化层210中的氟离子可以均匀扩散至凹槽底部的鳍部201中。
上述方法形成的含氟的氧化层210厚度为5~15埃,含氟的氧化层210中氟离子的浓度为1E12atom/cm3~1E16atom/cm3
参考图3,在所述含氟的氧化层210表面上形成高K介质层207。
所述高K介质层207的材料为HfO2、Al2O3、ZrO2、HfSiO、HfSiON、HfTaO和HfZrO中的一种或几种。
参考图4,对所述含氟的氧化层210和高K介质层207进行退火,使得含氟氧化层210中的氟离子扩散至凹槽底部的鳍部中,剩余的氧化层作为界面层。
在进行退火时,含氟的氧化层210中的氟离子会扩散进行凹槽底部的鳍部201中,并且部分或全部氟离子与鳍部201表面的硅的悬浮键结合为稳定的硅氟键,由于含氟的氧化层210的氟离子是均匀分布,因而含氟的氧化层210中的氟离子从各个位置均匀的扩散到凹槽211底部的鳍部中,因而凹槽底部的鳍部中的不同位置的硅的悬浮键均会与氟离子结合为稳定的硅氟键。
在一实施例中,所述退火工艺的温度为600~1200摄氏度,退火时间为30秒~60分钟,以使得含氟的氧化层210中氟离子均匀的扩散至凹槽底部的鳍部中,并使得氟离子与鳍部201表面的硅的悬浮键结合为稳定的硅氟键。
含氟氧化层210中的氟离子扩散到鳍部201之后,剩余的氧化层作为高K介质层207和鳍部201之间的界面层,以减小高K介质层207与鳍部201直接接触带来的形变。
参考图5,退火后,在所述高K介质层207上形成填充凹槽的金属栅极208。
所述金属栅极208的材料为W、Al或Cu。
图6~图7为本发明另一实施例鳍式场效应晶体管的形成过程的结构示意图。
结合参考图6和图7,本实施例与前述实施例的区别在于,在形成含氟的氧化层210后,直接对含氟的氧化层210进行退火,使得含氟氧化层中的氟离子扩散到凹槽底部的鳍部201中;进行退火后,去除剩余的氧化层;去除所述氧化层后,在所述凹槽的侧壁和底部表面上形成界面层209;在界面层209表面上形成高K介质层207;在所述高K介质层207表面上形成填充凹槽的金属栅极208。
在一实施例中,去除所述氧化层的工艺为湿法刻蚀工艺,湿法刻蚀工艺采用的刻蚀溶液为氢氟酸,氢氟酸的质量百分比浓度为1%~10%,减小对鳍部表面的损伤,以保证半导体衬底表面已形成的硅氟键的稳定性。
需要说明的是,本实施例中鳍式场效应晶体管的形成过程中的其他限定或描述请参考前述实施例相关部分的限定和描述,在此不再赘述。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (18)

1.一种鳍式场效应晶体管的形成方法,其特征在于,包括:
提供半导体衬底,所述半导体衬底上形成有鳍部;
形成横跨部分鳍部侧壁和顶部表面的伪栅;
形成覆盖所述半导体衬底、鳍部和伪栅的介质层,所述介质层的表面与伪栅的顶部表面齐平;
去除所述伪栅,形成凹槽;
在所述凹槽的侧壁和底部表面形成含氟的氧化层;
在所述含氟的氧化层表面上形成高K介质层;
对所述含氟的氧化层和高K介质层进行退火,使得含氟氧化层中的氟离子扩散至凹槽底部的鳍部中,剩余的氧化层作为界面层;
退火后,在所述高K介质层上形成填充凹槽的金属栅极。
2.如权利要求1所述的鳍式场效应晶体管的形成方法,其特征在于,采用自掺杂沉积工艺形成所述含氟的氧化层。
3.如权利要求2所述的鳍式场效应晶体管的形成方法,其特征在于,所述含氟的氧化层的形成工艺为自掺杂的原子层沉积工艺。
4.如权利要求3所述的鳍式场效应晶体管的形成方法,其特征在于,自掺杂的原子层沉积工艺形成含氟的氧化层的过程包括:向沉积腔室中通入硅源气体的步骤;向沉积腔室通入氧源气体的步骤;向腔室中通入氟源气体的步骤;施加射频功率,将硅源气体、氧源气体和氟源气体解离为等离子体的步骤;等离子体沉积形成含氟的氧化薄膜层的步骤;重复进行前述步骤,若干含氟的氧化薄膜层构成含氟的氧化层。
5.如权利要求4所述的鳍式场效应晶体管的形成方法,其特征在于,所述硅源气体为甲基二乙氧基硅烷、八甲基环四硅氧烷或正硅酸乙酯,硅源气体的流量为60sccm至500sccm,氧源气体为O2或O3,氧源气体的流量为20~300sccm,氟源气体为SiF4,氟源气体的流量为30~200sccm,沉积腔室压强为0.1托至8托,沉积腔室射频功率为300瓦至3000瓦,沉积腔室温度为250~400摄氏度。
6.如权利要求1所述的鳍式场效应晶体管的形成方法,其特征在于,所述含氟的氧化层中氟离子的浓度为1E12atom/cm3~1E16atom/cm3,含氟氧化层的厚度为5~15埃。
7.如权利要求1所述的鳍式场效应晶体管的形成方法,其特征在于,进行退火时的600~1200摄氏度,退火时间为30秒~2060分钟。
8.如权利要求1所述的鳍式场效应晶体管的形成方法,其特征在于,所述伪栅两侧的鳍部内还形成有源区和漏区。
9.一种鳍式场效应晶体管的形成方法,其特征在于,包括:
提供半导体衬底,所述半导体衬底上形成有鳍部;
形成横跨部分鳍部侧壁和顶部表面的伪栅;
形成覆盖所述半导体衬底、鳍部和伪栅的介质层,所述介质层的表面与伪栅的顶部表面齐平;
去除所述伪栅,形成凹槽;
在所述凹槽的侧壁和底部表面形成含氟的氧化层;
对所述含氟的氧化层进行退火,使得含氟氧化层中的氟离子扩散至凹槽底部的鳍部中;
进行退火后,去除剩余的氧化层;
去除所述氧化层后,在所述凹槽的侧壁和底部表面上形成界面层;
在界面层表面上形成高K介质层;
在所述高K介质层表面上形成填充凹槽的金属栅极。
10.如权利要求9所述的鳍式场效应晶体管的形成方法,其特征在于,采用自掺杂沉积工艺形成所述含氟的氧化层。
11.如权利要求10所述的鳍式场效应晶体管的形成方法,其特征在于,所述含氟的氧化层的形成工艺为自掺杂的原子层沉积工艺。
12.如权利要求11所述的鳍式场效应晶体管的形成方法,其特征在于,自掺杂的原子层沉积工艺形成含氟的氧化层的过程包括:向沉积腔室中通入硅源气体的步骤;向沉积腔室通入氧源气体的步骤;向腔室中通入氟源气体的步骤;施加射频功率,将硅源气体、氧源气体和氟源气体解离为等离子体的步骤;等离子体沉积形成含氟的氧化薄膜层的步骤;重复进行前述步骤,若干含氟的氧化薄膜层构成含氟的氧化层。
13.如权利要求12所述的鳍式场效应晶体管的形成方法,其特征在于,所述硅源气体为甲基二乙氧基硅烷、八甲基环四硅氧烷或正硅酸乙酯,硅源气体的流量为60sccm至500sccm,氧源气体为O2或O3,氧源气体的流量为20~300sccm,氟源气体为SiF4,氟源气体的流量为30~200sccm,沉积腔室压强为0.1托至8托,沉积腔室射频功率为300瓦至3000瓦,沉积腔室温度为250~400摄氏度。
14.如权利要求9所述的鳍式场效应晶体管的形成方法,其特征在于,所述含氟的氧化层中氟离子的浓度为1E12atom/cm3~1E16atom/cm3,含氟氧化层的厚度为5~15埃。
15.如权利要求9所述的鳍式场效应晶体管的形成方法,其特征在于,进行退火时的600~1200摄氏度,退火时间为30秒~60分钟。
16.如权利要求9所述的鳍式场效应晶体管的形成方法,其特征在于,所述伪栅两侧的鳍部内还形成有源区和漏区。
17.如权利要求9所述的鳍式场效应晶体管的形成方法,其特征在于,去除所述氧化层的工艺为湿法刻蚀工艺。
18.如权利要求17所述的鳍式场效应晶体管的形成方法,其特征在于,湿法刻蚀工艺采用的刻蚀溶液为氢氟酸,氢氟酸的质量百分比浓度为1%~10%。
CN201510736227.7A 2015-11-03 2015-11-03 鳍式场效应晶体管及其形成方法 Pending CN106653844A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510736227.7A CN106653844A (zh) 2015-11-03 2015-11-03 鳍式场效应晶体管及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510736227.7A CN106653844A (zh) 2015-11-03 2015-11-03 鳍式场效应晶体管及其形成方法

Publications (1)

Publication Number Publication Date
CN106653844A true CN106653844A (zh) 2017-05-10

Family

ID=58810395

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510736227.7A Pending CN106653844A (zh) 2015-11-03 2015-11-03 鳍式场效应晶体管及其形成方法

Country Status (1)

Country Link
CN (1) CN106653844A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108933168A (zh) * 2017-05-29 2018-12-04 爱思开海力士有限公司 包括掩埋栅结构的半导体器件及其制造方法
CN108962889A (zh) * 2017-05-19 2018-12-07 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
CN109003881A (zh) * 2017-06-07 2018-12-14 恩智浦美国有限公司 金属氧化物层的形成
CN109065502A (zh) * 2017-06-13 2018-12-21 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法
CN109755119A (zh) * 2017-11-06 2019-05-14 台湾积体电路制造股份有限公司 形成集成电路的方法
CN110265301A (zh) * 2018-03-12 2019-09-20 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN112563127A (zh) * 2019-09-26 2021-03-26 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140183666A1 (en) * 2012-12-27 2014-07-03 Intermolecular, Inc. Flourine-Stabilized Interface
CN104835743A (zh) * 2014-02-10 2015-08-12 台湾积体电路制造股份有限公司 半导体器件和制造半导体器件的方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140183666A1 (en) * 2012-12-27 2014-07-03 Intermolecular, Inc. Flourine-Stabilized Interface
CN104835743A (zh) * 2014-02-10 2015-08-12 台湾积体电路制造股份有限公司 半导体器件和制造半导体器件的方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108962889B (zh) * 2017-05-19 2021-04-09 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
CN108962889A (zh) * 2017-05-19 2018-12-07 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
US11393824B2 (en) 2017-05-29 2022-07-19 SK Hynix Inc. Semiconductor device including buried gate structure and method for fabricating the same
CN108933168A (zh) * 2017-05-29 2018-12-04 爱思开海力士有限公司 包括掩埋栅结构的半导体器件及其制造方法
CN109003881A (zh) * 2017-06-07 2018-12-14 恩智浦美国有限公司 金属氧化物层的形成
CN109003881B (zh) * 2017-06-07 2023-10-24 恩智浦美国有限公司 金属氧化物层的形成
CN109065502B (zh) * 2017-06-13 2021-12-14 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法
CN109065502A (zh) * 2017-06-13 2018-12-21 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法
CN109755119B (zh) * 2017-11-06 2021-04-13 台湾积体电路制造股份有限公司 形成集成电路的方法
CN109755119A (zh) * 2017-11-06 2019-05-14 台湾积体电路制造股份有限公司 形成集成电路的方法
CN110265301A (zh) * 2018-03-12 2019-09-20 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN110265301B (zh) * 2018-03-12 2022-07-26 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN112563127A (zh) * 2019-09-26 2021-03-26 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN112563127B (zh) * 2019-09-26 2023-10-31 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Similar Documents

Publication Publication Date Title
US10522541B2 (en) Forming doped regions in semiconductor strips
CN106653844A (zh) 鳍式场效应晶体管及其形成方法
US9779980B2 (en) Uniform shallow trench isolation regions and the method of forming the same
US8748247B2 (en) Fin field-effect-transistor (FET) structure and manufacturing method
CN107731918B (zh) 半导体结构及其制造方法
CN106856170B (zh) 鳍式场效应晶体管的形成方法
CN106952818B (zh) 半导体结构的形成方法
US20120214286A1 (en) Method for fabricating an nmos transistor
CN106935505A (zh) 鳍式场效应晶体管的形成方法
CN112582265B (zh) 半导体结构及其形成方法
CN106571298A (zh) 半导体结构的形成方法
US8741726B2 (en) Reacted layer for improving thickness uniformity of strained structures
CN110323137B (zh) 半导体结构及其形成方法
CN106783742A (zh) 鳍式场效应晶体管的形成方法
CN106856172B (zh) 鳍式场效应晶体管的形成方法
CN105097522A (zh) 半导体器件及其形成方法
CN106328691B (zh) 半导体结构的形成方法
CN113053751B (zh) 半导体结构及其形成方法
CN109524306B (zh) 晶体管的形成方法
CN112786452B (zh) 半导体结构及其形成方法
CN108022969A (zh) 晶体管及其制造方法
CN107170684A (zh) 鳍式场效应晶体管的形成方法
CN106856171A (zh) 鳍式场效应晶体管的形成方法
CN107437533A (zh) 半导体结构及其制造方法
CN107731689B (zh) 半导体结构的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170510

RJ01 Rejection of invention patent application after publication