CN112563127A - 半导体器件及其形成方法 - Google Patents

半导体器件及其形成方法 Download PDF

Info

Publication number
CN112563127A
CN112563127A CN201910918493.XA CN201910918493A CN112563127A CN 112563127 A CN112563127 A CN 112563127A CN 201910918493 A CN201910918493 A CN 201910918493A CN 112563127 A CN112563127 A CN 112563127A
Authority
CN
China
Prior art keywords
layer
forming
dielectric layer
substrate
fin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910918493.XA
Other languages
English (en)
Other versions
CN112563127B (zh
Inventor
周飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201910918493.XA priority Critical patent/CN112563127B/zh
Publication of CN112563127A publication Critical patent/CN112563127A/zh
Application granted granted Critical
Publication of CN112563127B publication Critical patent/CN112563127B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种半导体器件及其形成方法，其形成方法包括：提供衬底，所述衬底上具有鳍部和横跨鳍部的伪栅结构；在所述衬底上形成介质层，所述介质层的顶部表面与所述伪栅结构的顶部表面齐平；去除所述伪栅结构，在所述介质层内形成开口；在所述开口暴露出的所述鳍部的侧壁和顶部形成栅介质层；在所述栅介质层上形成牺牲层；在所述牺牲层上形成氟离子层。本发明利用氟离子层中的易扩散的氟离子与鳍部中的硅元素之间形成F‑Si键，形成的F‑Si键将栅介质层牢固的结合在鳍部的侧壁和顶部，从而使得栅介质层的可靠性增强，使得半导体器件的稳定性和质量得到提高。

Description

半导体器件及其形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体器件及其形成方法。
背景技术
随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高的集成度的方向发展。器件作为最基本的半导体器件，目前正被广泛应用，传统的平面器件对沟道电流的控制能力变弱，产生短沟道效应而导致漏电流，最终影响半导体器件的电学性能。
为了克服器件的短沟道效应，抑制漏电流，现有技术提出了鳍式场效应晶体管(Fin FET)，鳍式场效应晶体管是一种常见的多栅器件，鳍式场效应晶体管的结构包括：位于半导体衬底表面的鳍部和隔离结构，所述隔离结构覆盖部分所述鳍部的侧壁，且隔离结构表面低于鳍部顶部；位于隔离结构表面，以及鳍部的顶部和侧壁表面的栅极结构；位于所述栅极结构两侧的鳍部内的源区和漏区。
然而，随着半导体器件的尺寸缩小，器件密度的提高，形成鳍式场效应晶体管的工艺难度增大，且所形成的鳍式场效应晶体管的性能也不稳定。
发明内容
本发明解决的问题是提供一种半导体器件及其形成方法，以提高半导体器件的性能。
为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供衬底，所述衬底上具有鳍部和横跨鳍部的伪栅结构；在所述衬底上形成介质层，所述介质层的顶部表面与所述伪栅结构的顶部表面齐平；去除所述伪栅结构，在所述介质层内形成开口；在所述开口暴露出的所述鳍部的侧壁和顶部上形成栅介质层；在所述栅介质层上形成牺牲层；在所述牺牲层上形成氟离子层。
可选的，所述氟离子层中氟离子的含量范围为2.0E19 atm/cm3～3.0E21atm/cm3。
可选的，所述氟离子层为含有氟离子的金属层或含有氟离子的氧化层。
可选的，形成所述氟离子层的工艺为化学气相沉积、物理气相沉积或原子层气相沉积。
可选的，在所述牺牲层上形成所述氟离子层之后，还包括：对形成所述氟离子层之后的衬底进行退火处理。
可选的，所述退火处理的工艺参数包括：温度为850℃～1100℃、退火时间为0～10秒。
可选的，在形成所述介质层之前，还包括：所述伪栅结构的侧壁上形成侧墙。
可选的，采用干法刻蚀或湿法刻蚀工艺去除所述伪栅结构。
可选的，所述牺牲层的材料包括：氧化硅、氮化硅、碳化硅或碳氧化硅。
可选的，在所述牺牲层上形成所述氟离子层之后，还包括：去除所述牺牲层和所述氟离子层。
可选的，在所述开口暴露出的所述鳍部的侧壁和顶部上形成所述栅介质层之前，在所述鳍部的侧壁和顶部形成粘附层。
可选的，形成所述伪栅结构之前，还包括：在所述衬底上形成隔离结构，所述隔离结构覆盖所述鳍部的部分侧壁。
相应的，利用上述的形成方法，本发明还提供一种半导体器件，包括：衬底；鳍部，位于所述衬底上；介质层，形成在所述衬底上；开口，位于所述介质层内且暴露出所述鳍部的侧壁和顶部；栅介质层，位于所述鳍部的侧壁和顶部上；牺牲层，位于所述栅介质层上；氟离子层，位于所述牺牲层上。
与现有技术相比，本发明的技术方案具有以下优点：
在鳍部的侧壁和顶部形成栅介质层后，在栅介质层上形成牺牲层，在牺牲层上形成氟离子层，利用形成的氟离子层来提高形成的栅介质层的可靠性和稳定性，从而提高形成半导体器件的性能和质量。这是由于利用氟离子层中易扩散的氟离子与鳍部中的硅元素之间形成F-Si键，形成的F-Si键将栅介质层牢固的结合在鳍部的侧壁和顶部，从而使得栅介质层的可靠性增强，使得半导体器件的稳定性和质量得到提高。
附图说明
图1至图7是一实施例中半导体器件的结构示意图；
图8至图14是本发明第一实施例中半导体器件形成过程的结构示意图；
图15是本发明第二实施例中半导体器件形成过程的结构示意图。
具体实施方式
目前形成的半导体器件中的栅介质层的可靠性差，从而使得形成的半导体器件在使用的过程中具有较差的性能稳定性，容易出现失效等现象，限制了半导体器件的使用。具体的形成过程参考图1至图7。
首先参考图1，提供衬底100，所述衬底100上形成有鳍部110。
参考图2，在所述衬底100上形成横跨鳍部110的伪栅结构120。
参考图3，在所述衬底100上形成介质层130，所述介质层130的顶部表面与所述伪栅结构120的顶部表面齐平。
参考图4，去除所述伪栅结构120，在所述介质层130内形成开口140，所述开口140暴露出所述鳍部110的侧壁和顶部。
参考图5，对所述鳍部110的表面进行氟离子掺杂。
对所述鳍部110的表面进行氟离子掺杂后，所述鳍部110的表面具有氟离子(即图中的圆圈)。
参考图6，在掺杂氟离子后的所述鳍部110的表面形成栅介质层150。
参考图7，在所述栅介质层150上形成金属层160。
发明人发现，在形成栅介质层之前，对鳍部表面进行氟离子掺杂后，再在鳍部的侧壁和顶部形成栅介质层，此时的氟离子容易流失，这样栅介质层与鳍部之间的结合力差，降低了形成的栅介质层的可靠性，从而使得形成的半导体器件具有较差的性能稳定性，限制了半导体器件的使用。
发明人研究发现，在形成栅介质层之后，在栅介质层上形成牺牲层，在牺牲层上形成氟离子层，利用氟离子层中的氟离子扩散到鳍部的表面，与鳍部的表面形成F-Si键，从而增强栅介质层在鳍部上的结合力，增强了栅介质层的可靠性，从而使得形成的半导体器件的性能得到提高。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细地说明。
第一实施例
图8至图14是本发明第一实施例中半导体器件形成过程的结构示意图。
首先参考图8，提供衬底200，所述衬底200上具有鳍部300和横跨鳍部的伪栅结构400。
本实施例中，所述衬底200的材料为硅；其他实施例中，所述衬底200的材料还可为单晶硅，多晶硅、非晶硅、锗、锗化硅、砷化镓等半导体材料。
本实施例中，形成所述鳍部300的步骤包括：在所述衬底200上形成图形化层(图中未示出)，所述图形化层对应需要形成的所述鳍部300的位置，以图形化层为掩膜，刻蚀部分厚度的所述衬底200，在所述衬底200上形成若干分立排布的所述鳍部300，去除图形化层。
其他实施例中，形成所述鳍部300的步骤还可为在所述衬底200上沉积所述鳍部300的材料层，在所述鳍部300的材料层上形成图形化层，所述图形化层对应形成的所述鳍部300的位置，以图形化层为掩膜，刻蚀所述鳍部300的材料层至暴露出所述衬底200的表面，在所述衬底200上形成若干分立排布的所述鳍部300，去除图形化层。
本实施例中，在形成所述伪栅结构400之前，在所述衬底200上形成隔离结构210，所述隔离结构210覆盖所述鳍部300的部分侧壁。
其他实施例中，还可不在所述衬底200上形成所述隔离结构210。
本实施例中，所述隔离结构210的材料为氧化硅；其他实施例中，所述隔离结构210的材料还可为氮化硅、碳化硅、氮氧化硅等。
本实施例中，在所述衬底200上形成隔离结构210的目的是所述隔离结构210将相邻鳍部300之间进行隔离，防止后续出现漏电、短路等现象。
形成所述隔离结构210的方法包括：在所述衬底200上形成覆盖所述鳍部300的隔离层膜(未图示)；回刻蚀隔离层膜，形成所述隔离结构210。
形成所述隔离层膜的工艺为沉积工艺，如流体化学气相沉积工艺。采用流体化学气相沉积工艺形成隔离层膜，使隔离层膜的填充性能较好。
形成隔离层膜所采用的流体化学气相沉积工艺的步骤包括：在衬底200上形成隔离流体层；进行水汽退火，使所述隔离流体层形成隔离层膜。
所述水汽退火的参数包括：采用的气体包括氧气、臭氧和气态水，退火温度为350摄氏度～750摄氏度。
本实施例中，所述伪栅结构400的材料为多晶硅。
本实施例中，形成所述伪栅结构400的工艺为传统工艺，这里不再累赘说明。
参考图9，在所述衬底200上形成介质层500，所述介质层500的顶部表面与所述伪栅结构400的顶部表面齐平。
本实施例中，在形成所述介质层500之前，在所述伪栅结构400的侧壁形成侧墙410。
其他实施例中，还可不在所述伪栅结构400的侧壁上形成侧墙410。
所述侧墙410用于定义后续形成的源漏掺杂层的位置，且所述侧墙410用作保护所述伪栅结构400侧壁，避免后续形成的栅极层出现形貌缺陷，影响半导体结构的电学性能。
本实施例中，所述侧墙410的材料为氮氧化硅；其他实施例中，所述侧墙410的材料还可为氧化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅。
本实施例中，形成所述侧墙410的步骤包括：在所述衬底200上以及所述伪栅结构400上形成侧墙材料层(图未示)，回刻蚀所述侧墙材料层，直至暴露出所述伪栅结构400的顶部表面，在所述伪栅结构400的侧壁上所述侧墙410。
形成所述侧墙材料层的形成工艺包括化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺中的一种或多种组合。
回刻蚀所述侧墙材料层的工艺为各向异性的干法刻蚀，所述干法刻蚀的工艺参数为：采用含氟的气体(例如CH3F、CH2F2或CHF3)、氩气和氧气，在刻蚀功率为200W～400W，刻蚀腔体的压强为30mtorr～200mtorr，刻蚀温度为40℃～60℃。
本实施例中，所述介质层500的材料为氧化硅；其他实施例中，所述介质层500的材料还可为碳化硅、氮氧化硅、氮化硅、聚合物、聚苯并恶唑(PBO)等介电材料。
本实施例中，采用化学气相沉积法形成所述介质层500；其他实施例中，还可采用物理气相沉积法或原子层气相沉积法形成所述介质层500。
本实施例中，形成所述介质层500的工艺参数包括采用的气体包括氧气、氨气(NH3)、和N(SiH3)3气体，氧气的流量为20sccm～10000sccm，氨气(NH3)气体的流量为20sccm～10000sccm，N(SiH3)3气体的流量为20sccm～10000sccm，腔室压强为0.01torr～10torr，温度为30摄氏度～90摄氏度。
本实施例中，形成所述介质层500之后，对形成的所述介质层500进行平坦化，使得所述介质层500的顶部表面与所述伪栅结构400的顶部表面齐平。
参考图10，去除所述伪栅结构400，在所述介质层500内形成开口510。
本实施例中，采用干法刻蚀工艺去除所述伪栅结构400；其他实施例中，还可采用湿法刻蚀工艺去除所述伪栅结构400。
本实施例中，去除所述伪栅结构400的工艺参数包括选用四氟化碳、六氟化硫外加氮气和氧气作为刻蚀气氛，其中所述四氟化碳的气体流量范围是50～2005sccm，所述六氟化硫的气体流量为5～500sccm，所述氮气的气体流量为6～300sccm，所述氧气的气体流量为1～250sccm，刻蚀压力为1～150毫托，刻蚀处理时间为10～2000s，电压为50～300V，功率为200～500W。
参考图11，在所述开口510暴露出的所述鳍部300的侧壁和顶部形成栅介质层600。
本实施例中，所述栅介质层600的材料为高k介质材料(介电系数大于3.9)，所述高k介质材料包括氧化铪、氧化锆、氧化铪硅、氧化镧、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛或氧化铝。
本实施例中，形成所述栅介质层600的工艺为化学气相沉积法；其他实施例中，还可采用原子层气相沉积法或物理气相沉积法形成所述栅介质层600。
本实施例中，在形成所述栅介质层600之前，还包括：在所述鳍部300的侧壁和顶部形成粘附层310。
本实施例中，所述粘附层310的材料为氧化硅，形成所粘附层310的工艺包括氧化工艺。
本实施例中，在形成所述栅介质层600之前，在所述鳍部300的顶部和侧壁上形成粘附层310；其他实施例中，在形成所述栅介质层600之前，还可不在所述鳍部300的顶部和侧壁上形成粘附层310。
本实施例中，在形成所述栅介质层600之前，在所述鳍部300的顶部和侧壁上形成粘附层310的目的在于：便于所述栅介质层600和所述鳍部300之间更好的粘附在一起，提高形成的所述栅介质层600的成形质量。
参考图12，在所述栅介质层600上形成牺牲层700。
本实施例中，所述牺牲层700的材料为碳化硅；其他实施例中，所述牺牲层700的材料还可为氧化硅、氮化硅、氮氧化硅或碳氧化硅。
本实施例中，采用化学气相沉积工艺形成所述牺牲层700；其他实施例中，还可采用原子层气相沉积法或物理气相沉积法形成所述牺牲层700。
本实施例中，形成所述牺牲层700的工艺参数包括采用的气体包括氢气、HCl气体、SiH2Cl2和PH3，氢气的流量为2000sccm～20000sccm，HCl气体的流量为30sccm～150sccm，SiH2Cl2的流量为50sccm～1000sccm，PH3的流量为10sccm～2000sccm，腔室压强为10torr～600torr，温度为650摄氏度～850摄氏度。
本实施例中，形成所述牺牲层700的目的在于后续去除形成的氟(F)离子层时，可以作为停止层，防止在去除所述氟离子层时，对所述牺牲700底部的所述栅介质层600造成损伤，从而保护形成的所述栅介质层600不受到损伤，提高形成的半导体器件的稳定性和质量。
参考图13，在所述牺牲层700上形成氟离子层800。
本实施例中，所述氟离子层800中氟离子的含量范围为2.0E19 atm/cm3～3.0E21atm/cm3。当所述氟离子的含量小于2.0E19 atm/cm3时，没有足够F离子能够与鳍部中的硅元素形成F-Si键，这样Si-H或者Si悬空键过多，影响半导体器件的可靠性能；当所述氟离子的含量大于3.0E21 atm/cm3时，会在高k介质层(HK)内形成氟离子阱，半导体器件的开启电压受到影响。
所述氟离子层800为含有氟离子的金属层或含有氟离子的氧化层。
本实施例中，所述氟离子层800为含有氟离子的钨层；其他实施例中，所述氟离子层800还可为含有氟离子的钛层或含有氟离子的氧化硅层等。
本实施例中，采用化学气相沉积的方式形成所述氟离子层800；其他实施例中，还可采用物理气相沉积法或原子层气相沉积法形成所述F离子层800。
本实施例中，形成所述氟离子层800的工艺参数包括：采用原子层沉积工艺，包括采用含F和氧的前躯体，温度为200～～600摄氏度、压强为10～～500mtorr、工艺次数为10～～200次。
本实施例中，所述前驱体是指原子层沉积工艺中沉积的原材料。
本实施例中，由于在形成所述栅介质层600之后，在所述栅介质层600上形成所述牺牲层700，在所述牺牲层700上形成所述氟(F)离子层800，利用所述氟离子层800中的氟离子扩散的能力，将氟离子引入到栅介质层600内，且在F离子扩散到所述鳍部300的表面后，氟离子与所述鳍部300的表面形成F-Si键，此时所述栅介质层600内的氟离子不易流失，所述栅介质层600与所述鳍部300之间的结合力增强，使得形成的所述栅介质层600的可靠性得到提高，从而便于提高形成的半导体器件的稳定性和质量。
相应的，本发明还提供一种半导体器件，包括：衬底200；鳍部300，位于所述衬底200上；隔离结构210，位于所述衬底200上且覆盖所述鳍部300的部分侧壁；介质层500，位于所述衬底200上；侧墙410，位于所述衬底200上；开口510，位于所述介质层500内且暴露出所述鳍部300的侧壁和顶部；粘附层310，位于所述鳍部300的侧壁和顶部；栅介质层600，位于所述粘附层310的表面上；牺牲层700，位于所述栅介质层600上；氟离子层800，位于所述牺牲层700上。
参考图14，去除所述牺牲层700和所述氟离子层800，在所述栅介质层600上形成金属层900。
本实施例中，采用干法刻蚀工艺去除所述牺牲层700和所述氟离子层800；其他实施例中，还可采用湿法刻蚀工艺去除所述牺牲层700和所述氟离子层800。
本实施例中，所述金属层900的材料为钨；其他实施例中，所述金属层900的材料还可为铜、钨、镍、铬、钛、钽和铝中的一种或多种组合。
第二实施例
本实施例与第一实施例的差别仅仅在于形成所述氟离子层800之后，在去除所述氟离子层800之前，对形成所述氟离子层800的所述衬底200进行退火工艺。
从提供衬底200到形成所述氟离子层800的工艺过程与第一实施例相同，具体参考图8至图13。
参考图15，对形成所述氟离子层800之后的衬底进行退火处理。
带箭头的线条表示退火处理工艺。
本实施例中，所述退火处理的工艺参数包括：温度为850℃～1100℃、退火时间为0～10秒、所述退火处理采用尖峰退火，就是在最高温度下都不停留。
本实施例中，在形成所述氟离子层800之后进行退火处理的目的在于驱使氟(F)离子从掺杂剂里扩散出来。
进行退火之后，去除所述氟离子层800和所述牺牲层700，至形成所述金属层900的工艺过程与第一实施例相同，具体参考图14。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (13)

1.一种半导体器件的形成方法，其特征在于，包括：
提供衬底，所述衬底上具有鳍部和横跨鳍部的伪栅结构；
在所述衬底上形成介质层，所述介质层的顶部表面与所述伪栅结构的顶部表面齐平；
去除所述伪栅结构，在所述介质层内形成开口；
在所述开口暴露出的所述鳍部的侧壁和顶部上形成栅介质层；
在所述栅介质层上形成牺牲层；
在所述牺牲层上形成氟离子层。
2.如权利要求1所述的形成方法，其特征在于，所述氟离子层中氟离子的含量范围为2.0E19 atm/cm3～3.0E21 atm/cm3。
3.如权利要求1所述的形成方法，其特征在于，所述氟离子层为含有氟离子的金属层或含有氟离子的氧化层。
4.如权利要求1所述的形成方法，其特征在于，形成所述氟离子层的工艺为化学气相沉积、物理气相沉积或原子层气相沉积。
5.如权利要求1所述的形成方法，其特征在于，在所述牺牲层上形成所述氟离子层之后，还包括：对形成所述氟离子层之后的衬底进行退火处理。
6.如权利要求5所述的形成方法，其特征在于，所述退火处理的工艺参数包括：温度为850℃～1100℃、退火时间为0～10秒。
7.如权利要求1所述的形成方法，其特征在于，在形成所述介质层之前，还包括：所述伪栅结构的侧壁上形成侧墙。
8.如权利要求1所述的形成方法，其特征在于，采用干法刻蚀或湿法刻蚀工艺去除所述伪栅结构。
9.如权利要求1所述的形成方法，其特征在于，所述牺牲层的材料包括：氧化硅、氮化硅、碳化硅或碳氧化硅。
10.如权利要求1所述的形成方法，其特征在于，在所述牺牲层上形成所述氟离子层之后，还包括：去除所述牺牲层和所述氟离子层。
11.如权利要求1所述的形成方法，其特征在于，在所述开口暴露出的所述鳍部的侧壁和顶部上形成所述栅介质层之前，在所述鳍部的侧壁和顶部上形成粘附层。
12.如权利要求1所述的形成方法，其特征在于，形成所述伪栅结构之前，还包括：在所述衬底上形成隔离结构，所述隔离结构覆盖所述鳍部的部分侧壁。
13.一种如权利要求1-12任一所述的形成方法形成的半导体器件，其特征在于，包括：
衬底；
鳍部，位于所述衬底上；
介质层，形成在所述衬底上；
开口，位于所述介质层内且暴露出所述鳍部的侧壁和顶部；
栅介质层，位于所述鳍部的侧壁和顶部上；
牺牲层，位于所述栅介质层上；
氟离子层，位于所述牺牲层上。
CN201910918493.XA 2019-09-26 2019-09-26 半导体器件及其形成方法 Active CN112563127B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910918493.XA CN112563127B (zh) 2019-09-26 2019-09-26 半导体器件及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910918493.XA CN112563127B (zh) 2019-09-26 2019-09-26 半导体器件及其形成方法

Publications (2)

Publication Number Publication Date
CN112563127A true CN112563127A (zh) 2021-03-26
CN112563127B CN112563127B (zh) 2023-10-31

Family

ID=75029932

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910918493.XA Active CN112563127B (zh) 2019-09-26 2019-09-26 半导体器件及其形成方法

Country Status (1)

Country Link
CN (1) CN112563127B (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070218663A1 (en) * 2006-03-20 2007-09-20 Texas Instruments Inc. Semiconductor device incorporating fluorine into gate dielectric
CN101295642A (zh) * 2007-04-27 2008-10-29 联华电子股份有限公司 栅介电层的制造方法
CN103681276A (zh) * 2012-09-18 2014-03-26 中芯国际集成电路制造(上海)有限公司 金属栅极、mos晶体管及cmos结构分别的形成方法
CN104078358A (zh) * 2013-03-28 2014-10-01 中芯国际集成电路制造(上海)有限公司 Mos晶体管的形成方法
CN106653844A (zh) * 2015-11-03 2017-05-10 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其形成方法
CN106971977A (zh) * 2016-01-13 2017-07-21 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
CN107170684A (zh) * 2016-03-08 2017-09-15 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
CN109326515A (zh) * 2017-07-31 2019-02-12 台湾积体电路制造股份有限公司 半导体装置的形成方法
CN109585283A (zh) * 2017-09-28 2019-04-05 台湾积体电路制造股份有限公司 栅极结构钝化物质驱入方法和由该方法形成的结构
CN109755119A (zh) * 2017-11-06 2019-05-14 台湾积体电路制造股份有限公司 形成集成电路的方法
CN110164767A (zh) * 2018-02-12 2019-08-23 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070218663A1 (en) * 2006-03-20 2007-09-20 Texas Instruments Inc. Semiconductor device incorporating fluorine into gate dielectric
CN101295642A (zh) * 2007-04-27 2008-10-29 联华电子股份有限公司 栅介电层的制造方法
CN103681276A (zh) * 2012-09-18 2014-03-26 中芯国际集成电路制造(上海)有限公司 金属栅极、mos晶体管及cmos结构分别的形成方法
CN104078358A (zh) * 2013-03-28 2014-10-01 中芯国际集成电路制造(上海)有限公司 Mos晶体管的形成方法
CN106653844A (zh) * 2015-11-03 2017-05-10 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其形成方法
CN106971977A (zh) * 2016-01-13 2017-07-21 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
CN107170684A (zh) * 2016-03-08 2017-09-15 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
CN109326515A (zh) * 2017-07-31 2019-02-12 台湾积体电路制造股份有限公司 半导体装置的形成方法
CN109585283A (zh) * 2017-09-28 2019-04-05 台湾积体电路制造股份有限公司 栅极结构钝化物质驱入方法和由该方法形成的结构
CN109755119A (zh) * 2017-11-06 2019-05-14 台湾积体电路制造股份有限公司 形成集成电路的方法
CN110164767A (zh) * 2018-02-12 2019-08-23 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Also Published As

Publication number Publication date
CN112563127B (zh) 2023-10-31

Similar Documents

Publication Publication Date Title
US8349675B2 (en) Method for forming a gate electrode
CN109390235B (zh) 半导体结构及其形成方法
TW200536004A (en) Silicon oxycarbide and silicon carbonitride based materials for mos devices
CN110707040B (zh) 半导体器件及其形成方法
TWI408809B (zh) 半導體裝置
JP2007281280A (ja) 半導体装置およびその製造方法
CN109994547A (zh) 半导体器件及其形成方法
KR20180060944A (ko) 반도체 장치 및 그 제조 방법
CN107731738A (zh) 半导体结构的形成方法
CN106952816B (zh) 鳍式晶体管的形成方法
CN111900088B (zh) 半导体器件及其形成方法
TW202011487A (zh) 半導體裝置的形成方法
CN109979986B (zh) 半导体器件及其形成方法
CN110648915B (zh) 半导体器件及其形成方法
CN109872953B (zh) 半导体器件及其形成方法
CN109891596B (zh) 制造用于N7/N5 FinFET和其他FinFET的气隙隔离物的方法
CN108574009B (zh) 鳍式场效应管及其形成方法
CN103531476B (zh) 半导体器件制造方法
CN107706111B (zh) 半导体器件的形成方法
CN112563127B (zh) 半导体器件及其形成方法
CN109300844B (zh) 鳍式晶体管及其形成方法
CN112086356A (zh) 半导体器件及其形成方法
CN109841525B (zh) 半导体结构及其形成方法
CN107706153B (zh) 半导体器件的形成方法
CN114068709B (zh) 半导体器件及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant